WO2021049113A1 - バイアス回路、増幅器及びバイアス電圧制御方法 - Google Patents

Abstract

ピンチオフ時のゲートラグによる高周波特性の劣化を抑制することが可能なバイアス回路、増幅器及びバイアス電圧制御方法を提供する。実施の形態に係るバイアス回路（１０）は、増幅用トランジスタをオン状態とするための第１ゲート電圧を発生する第１電源（１１）と、第１電源（１１）から入力される第１ゲート電圧を用いて、増幅用トランジスタをオフ状態とするための第２ゲート電圧を生成する電圧生成回路（１２）と、増幅用トランジスタのオンオフ制御に関する切替信号に基づいて、第１入力端子に入力される第１ゲート電圧と第２入力端子に入力される第２ゲート電圧とを切り替えて出力する第１スイッチ回路（１３）と、第１スイッチ回路（１３）から出力されたゲート電圧を増幅用トランジスタに出力する電圧出力端子（１５）とを備える。

Description

バイアス回路、増幅器及びバイアス電圧制御方法

　本発明は、バイアス回路、増幅器及びバイアス電圧制御方法に関する。

　携帯電話等の無線通信においては、同一周波数帯で上りと下りの通信を時分割で切り替えるＴＤＤ（Time Domain Duplexing）方式が採用されることがある。ＴＤＤ方式で用いられる増幅器のトランジスタは、送信時には、送信信号を増幅させるためにオン状態に制御される。受信時には、受信感度を向上するために送信系統から受信系統に回り込むノイズを抑制する必要がある。このため、受信時には、増幅器のトランジスタは、送信信号の出力を停止するオフ状態に制御される。

　トランジスタのオンオフを制御する方法として、トランジスタをオン状態とするセット電圧とオフ状態とするピンチオフ電圧を用意して、スイッチでこれらの電圧を切り替え、トランジスタのゲートに印加する方法がある。

　特許文献１には、増幅器をオンオフ制御するためのゲート電圧を供給するバイアス回路が開示されている。この回路は、増幅器をオン状態とするための第１ゲート電圧に必要な電圧を出力する第１電源と、オフ状態とするための第２ゲート電圧に必要な電圧を出力する第２電源とを有している。第１電源と増幅器との間には切替スイッチが設けられている。切替スイッチが短絡状態の場合、第１電源及び第２電源が増幅器に接続され、第１ゲート電圧が増幅器へ供給される。切替スイッチが解放状態の場合、第２電源のみが増幅器に接続され、第２ゲート電圧が増幅器へ供給される。

　また、特許文献２には、増幅用トランジスタのゲート端子にゲート電圧を供給するゲートバイアス回路が開示されている。この回路は、オン時にゲート端子に印加されるべき第１ゲート電圧を発生する第１電源と、オフ時にゲート端子に印加されるべき第２ゲート電圧を発生する第２電源とを有している。第１電源及び第２電源と増幅用トランジスタとの間にはスイッチ回路が設けられており、スイッチ回路を切り替えることにより、第１ゲート電圧と第２ゲート電圧のいずれかが増幅用トランジスタに出力される。

国際公開第２０１８／１５４６５９号 国際公開第２０１６／１２５４２４号

　上記の方法において、トランジスタをオン状態とするセット電圧はトランジスタのばらつきに応じて個別に設定する必要がある。一方、ピンチオフ電圧は、個別に設定する方法と、トランジスタのばらつきを考慮して必ずピンチオフする電圧に設定する方法がある。

　特許文献１、２では、セット電圧とピンチオフ電圧とを生成するために、それぞれ２つの電源を設ける必要がある。また、トランジスタのばらつきを考慮してピンチオフ電圧を設定する方法では、ピンチオフ時のゲートとドレイン間の電位差が大きいことに起因するゲートラグにより高周波特性が劣化するという問題がある。

　本開示の目的は、上述した問題を鑑み、ピンチオフ時のゲートとドレイン間の電位差が大きいことに起因するゲートラグによる高周波特性の劣化を抑制することが可能なバイアス回路、増幅器及びバイアス電圧制御方法を提供することにある。

　本発明の第１態様に係るバイアス回路は、増幅用トランジスタをオン状態とするための第１ゲート電圧を発生する第１電源と、前記第１電源から入力される前記第１ゲート電圧を用いて、前記増幅用トランジスタをオフ状態とするための第２ゲート電圧を生成する電圧生成回路と、前記増幅用トランジスタのオンオフ制御に関する切替信号に基づいて、第１入力端子に入力される前記第１ゲート電圧と第２入力端子に入力される前記第２ゲート電圧とを切り替えて出力する第１スイッチ回路と、前記第１スイッチ回路から出力されたゲート電圧を前記増幅用トランジスタに出力する電圧出力端子とを備えるものである。

　本発明の第２態様に係るバイアス電圧制御方法は、増幅用トランジスタをオン状態とするための第１ゲート電圧を発生し、前記第１ゲート電圧を用いて、前記増幅用トランジスタをオフ状態とするための第２ゲート電圧を生成し、前記増幅用トランジスタのオンオフ制御に関する切替信号に基づいて、第１入力端子に入力される前記第１ゲート電圧と第２入力端子に入力される前記第２ゲート電圧とを切り替えて前記増幅用トランジスタに出力する。

　本発明によれば、ピンチオフ時のゲートとドレイン間の電位差が大きいことに起因するゲートラグによる高周波特性の劣化を抑制することが可能なバイアス回路、増幅器及びバイアス電圧制御方法を提供することができる。

実施の形態１に係るバイアス回路の構成を示す図である。 実施の形態１に係るバイアス回路を用いた増幅器の構成を示す図である。 増幅用トランジスタのゲート電圧に対するドレイン電流特性を示すグラフである。 デプレッション型の増幅用トランジスタのゲート電圧に対するドレイン電流特性のばらつきを示すグラフである。 実施の形態２に係るバイアス回路を用いた増幅器の構成を示す図である。 実施の形態２と比較例によるピンチオフ電圧の違いを示す図である。 エンハンスメント型の増幅用トランジスタのゲート電圧に対するドレイン電流特性のばらつきを示すグラフである。

　以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。

　実施の形態は、通信装置に用いられる増幅器の増幅用トランジスタのゲート電圧を制御する技術に関する。実施の形態に係るバイアス回路は、増幅用トランジスタをオン状態とするための第１ゲート電圧を発生する第１電源と、前記第１電源から入力される前記第１ゲート電圧を用いて、前記増幅用トランジスタをオフ状態とするための第２ゲート電圧を生成する電圧生成回路と、前記増幅用トランジスタのオンオフ制御に関する切替信号に基づいて、第１入力端子に入力される前記第１ゲート電圧と第２入力端子に入力される前記第２ゲート電圧とを切り替えて出力する第１スイッチ回路と、前記第１スイッチ回路から出力されたゲート電圧を前記増幅用トランジスタに出力する電圧出力端子とを備える。

　実施の形態によれば、オン時のセット電圧に応じたオフ時のピンチオフ電圧を、増幅用トランジスタの性能のばらつきに影響されることなく増幅用トランジスタに印加することが可能となる。これにより、ゲートとドレイン間の電位差を小さくし、ゲートラグにより高周波特性が劣化することを防ぐことができる。

　実施の形態１．
　図１は、実施の形態１に係るバイアス回路１０の構成を示す図である。図１に示すように、バイアス回路１０は、第１電源１１、電圧生成回路１２、第１スイッチ回路１３、高周波チョーク回路１４、電圧出力端子１５、切替信号入力端子１６を備える。このバイアス回路１０は、例えば、同一周波数帯で上りと下りの通信を時分割で切り替えるＴＤＤ（Time Domain Duplexing）方式の通信装置の増幅器に適用される。バイアス回路１０の電圧出力端子１５から出力されるゲート電圧が増幅用トランジスタのゲートに供給される。

　第１電源１１は、増幅用トランジスタをオン状態とするための第１ゲート電圧を発生する。電圧生成回路１２は、第１電源１１から入力される第１ゲート電圧を用いて、増幅用トランジスタをオフ状態とするための第２ゲート電圧を生成する。すなわち、実施の形態１では、１つの第１電源１１のみが設けられており、第１電源１１で発生した第１ゲート電圧から第２ゲート電圧が生成される。

　第１スイッチ回路１３は、ＳＰＤＴ（Single-Pole Double-Throw：単極双投）型のスイッチ回路である。第１スイッチ回路１３は、第１入力端子１３ａ、第２入力端子１３ｂ、出力端子１３ｃを有している。第１入力端子１３ａには、第１ゲート電圧が入力される。第２入力端子１３ｂには、第２ゲート電圧が入力される。

　出力端子１３ｃは、２つの第１入力端子１３ａ、第２入力端子１３ｂのいずれか一方に接続される。切替信号入力端子１６には、増幅用トランジスタのオンオフ制御に関する切替信号が入力され、第１スイッチ回路１３に供給される。第１スイッチ回路１３は、この切替信号に基づいて、出力端子１３ｃの接続先を第１入力端子１３ａ、第２入力端子１３ｂのいずれかに切り替え、第１ゲート電圧、第２ゲート電圧のいずれかを出力する。

　電圧出力端子１５は、第１スイッチ回路１３から出力されたゲート電圧を外部の増幅用トランジスタに出力する。高周波チョーク回路１４は、第１スイッチ回路１３と電圧出力端子１５との間に設けられている。高周波チョーク回路１４は、増幅用トランジスタからの高周波信号がバイアス回路１０に入り込むのを遮断する。

　図２は、バイアス回路１０を通信装置の内部に設けられる増幅器２０に適用した例を示す図である。図２に示すように、増幅器２０は、バイアス回路１０、増幅用トランジスタ２１、高周波信号入力端子２２、キャパシタ２３、入力整合回路２４、出力整合回路２５、キャパシタ２６、高周波信号出力端子２７、ドレインバイアス回路２８、電源２９を備える。図２に示す例では、図１の高周波チョーク回路１４を、λ／４伝送線路３０とシャントコンデンサ３１とで構成している。バイアス回路１０の電圧出力端子１５は、増幅用トランジスタ２１のゲート端子に接続されている。

　なお、図２に示す例では、第１スイッチ回路１３と電圧出力端子１５の間の伝送線路としてλ／４伝送線路３０を用いているが、増幅用トランジスタ２１において増幅する信号の波長に応じた線路長の伝送線路を用いれば良い。また、高周波チョーク回路１４として電圧出力端子１５側から見たインピーダンスが高周波数信号の周波数帯域で所望の高インピーダンスとなればよく、この伝送線路の線路長は必ずしも増幅する信号波長のλ／４でなくてもよい。

　第１電源１１で発生する第１ゲート電圧は、高周波信号が高周波信号出力端子２７から出力されている場合に、増幅用トランジスタ２１のゲート端子に印加されるべき電圧である。すなわち、第１ゲート電圧は、増幅用トランジスタ２１がオン状態となるセット電圧である。

　電圧生成回路１２は、入力された第１ゲート電圧に対して所定の演算を行うことにより、第２ゲート電圧を生成する。電圧生成回路１２で生成される第２ゲート電圧は、高周波信号が高周波信号出力端子２７から出力されていない場合に、増幅用トランジスタ２１のゲート端子に印加されるべき電圧である。すなわち、第２ゲート電圧は、増幅用トランジスタ２１がオフ状態となるピンチオフ電圧である。

　切替信号入力端子１６には、増幅用トランジスタ２１のオンオフを切り替える切替信号が入力される。第１スイッチ回路１３、切替信号に基づいて、第１ゲート電圧と第２ゲート電圧のいずれかを選択する。増幅用トランジスタ２１のゲートに印加される電圧は、第１スイッチ回路１３の第１入力端子１３ａに入力される第１ゲート電圧、第２入力端子１３ｂに印加される第２ゲート電圧のいずれかとなる。

　この切替信号は、ＴＤＤ（Time Domain Duplexing）方式で送信から受信に切り替えるタイミングに合わせて、増幅用トランジスタ２１のオンオフを切り替えるものである。第１スイッチ回路１３は、この切替信号に基づき、送信から受信に切り替えるタイミングに合わせて、第１ゲート電圧から第２ゲート電圧へと切り替えて出力する。

　第１スイッチ回路１３において、出力端子１３ｃが第１電源１１側の第１入力端子１３ａに接続されている状態を、増幅用トランジスタ２１がオンとなるオン時接続状態とする。また、出力端子１３ｃが電圧生成回路１２側の第２入力端子１３ｂに接続されている状態を、増幅用トランジスタ２１がオフとなるオフ時接続状態とする。図２では、第１スイッチ回路１３により第１ゲート電圧が選択されたオン時接続状態が示されている。

　ここで、増幅用トランジスタ２１のゲートに印加されるゲート電圧について説明する。ここでは、増幅用トランジスタ２１は、一例として、デプレッション型の電界効果トランジスタとする。図３は、デプレッション型の電界効果トランジスタのゲート電圧とドレイン電流との関係を示したグラフである。図３において、横軸はゲート電圧、縦軸はドレイン電流を示している。

　図３に示すように、ゲート電圧がピンチオフ電圧以下の場合にはドレイン電流が流れない。ゲート電圧がピンチオフ電圧を超えるとドレイン電流が流れはじめ、ゲート電圧の上昇と共にドレイン電流が増加していく。通常、増幅用トランジスタ２１をオン状態とするためには、ゲート電圧をあるドレイン電流の値（例えば、ゲート電圧－３Ｖでドレイン電流５００ｍＡ）に設定し、オフ状態とするためにはゲート電圧をドレイン電流が流れない値（例えば、ゲート電圧－５Ｖ）に設定する。

　このようにデプレッション型の電界効果トランジスタはオン状態とオフ状態においてゲート電圧はいずれも負の極性であり、絶対値はオフ状態の方が大きい。そのためオン状態の第１ゲート電圧から所定の値を減算する（例えば－２Ｖ）ことでオフ状態になる第２ゲート電圧を算出することができる。

　これを利用して、図２の増幅器２０において、第１スイッチ回路１３の第１入力端子１３ａに印加される第１ゲート電圧は、増幅用トランジスタ２１がオン状態となるように設定される。そして、第１スイッチ回路１３の第２入力端子１３ｂに印加される第２ゲート電圧が、増幅用トランジスタ２１がオフとなるように、電圧生成回路１２は入力された第１ゲート電圧から所定の値を減算して第２ゲート電圧を出力するように設計される。これにより、第１ゲート電圧を設定するだけで、増幅用トランジスタ２１をオフ状態とする第２ゲート電圧を決定することができる。

　図４は、デプレッション型の増幅用トランジスタのゲート電圧に対するドレイン電流特性のばらつきを示すグラフである。図４に示すように、オン時のゲート電圧の値は、デバイス（Ｑ１～Ｑ３）によりばらつきがある。実施の形態に係るバイアス電圧制御技術を用いない場合、オフ時のゲート電圧の値は、この増幅用トランジスタ２１のばらつきを考慮して全ての増幅用トランジスタ２１がオフとなるような値にしなければならず、オフ時のゲート電圧の絶対値が大きくなる。ピンチオフ時のゲートとドレイン間の電位差が大きいと、ゲートラグにより高周波特性が劣化してしまう。また、各増幅用トランジスタ２１のばらつきを把握するために、図４に示すような特性を複数回測定する必要がある。

　発明者は、図４に示すように、それぞれのデバイス（Ｑ１～Ｑ３）において、オン時のゲート電圧からピンチオフ電圧までの電圧は、ばらつきに依存せず一定であることを見出した。そこで、実施の形態では、増幅用トランジスタ２１がオンとなる第１ゲート電圧から所定の値を減算して、オフとなる第２ゲート電圧を生成する。これにより、オフ時のゲート電圧の絶対値を小さくできるため、ゲートとドレイン間の電位差が大きいことに起因するゲートラグによる高周波特性の劣化を防ぐことができる。また、図４の特性を１回測定するだけで、オン時のゲート電圧からピンチオフ電圧までの値、すなわち、第２ゲート電圧を生成するために第１ゲート電圧から減算する値を求めることができる。

　以下、実施の形態１に係る増幅器２０の動作について説明する。まず、高周波信号が出力されている場合（オン状態）の動作について説明する。この場合、第１スイッチ回路１３では、出力端子１３ｃが第１入力端子１３ａに接続される。このため、第１電源１１で発生した第１ゲート電圧は、第１スイッチ回路１３、λ／４伝送線路３０を介して増幅用トランジスタ２１のゲート端子に印加される。第１スイッチ回路１３とλ／４伝送線路３０との間に並列に接続されたシャントコンデンサ３１によって高周波信号はＧＮＤに接地される。また、電源２９にて発生したドレイン電圧は、ドレインバイアス回路２８を介して増幅用トランジスタ２１のドレイン端子に印加される。

　このように、増幅用トランジスタ２１にドレイン電圧及び第１ゲート電圧が印加されている状態において、高周波信号入力端子２２から入力された高周波信号は、キャパシタ２３、入力整合回路２４を介して増幅用トランジスタ２１に入力される。そして、高周波信号は、増幅用トランジスタ２１で増幅された後、出力整合回路２５、キャパシタ２６を介して高周波信号出力端子２７から出力される。

　次に、高周波信号が出力されていない場合（オフ状態）の動作について説明する。この場合、第１スイッチ回路１３では、出力端子１３ｃが第２入力端子１３ｂに接続される。このため、第１ゲート電圧を用いて電圧生成回路１２で生成された第２ゲート電圧が、増幅用トランジスタ２１のゲート端子に印加される。この時、増幅用トランジスタ２１はピンチオフされ、高周波信号が入力されても増幅しない。なお、この場合には高周波信号の入力がなくても良い。

　次に、増幅用トランジスタ２１のオンオフが切り替わる場合の動作について説明する。なお、以下では、増幅用トランジスタ２１がオンからオフに切り替わる時の動作について述べるが、逆の場合も同様である。まず、切替信号入力端子１６に、増幅用トランジスタ２１をオンからオフへと制御する制御信号に基づいて、第１スイッチ回路１３をオン時接続状態からオフ時接続状態へと切り替える切替信号が入力される。これにより、第１スイッチ回路１３では、出力端子１３ｃの接続先が第１入力端子１３ａから第２入力端子１３ｂへと切り替わる。これにより、第１スイッチ回路１３の出力が第１ゲート電圧から第２ゲート電圧に切り替わる。

　以上説明したように、実施の形態では、増幅用トランジスタのバイアス回路において、セット電圧と、セット電圧から所定の値を減算する演算処理して生成したピンチオフ電圧とをスイッチで切り替えることにより、増幅用トランジスタ２１のオンとオフを切り替える。これにより、オン時のセット電圧に応じたオフ時のピンチオフ電圧を、増幅用トランジスタのばらつきに影響されずに生成することが可能となる。このため、ゲートとドレイン間の電位差を小さくすることができ、ゲートラグによる高周波特性の劣化を防止することが可能となる。

　実施の形態２．
　図５は、実施の形態２に係るバイアス回路１０Ａを通信装置の内部に設けられる増幅器２０Ａに適用した例を示す図である。図５に示すように、実施の形態２に係るバイアス回路１０Ａは、図２のバイアス回路１０に加えて、第２スイッチ回路１７、遅延回路１８を備えている。第２スイッチ回路１７、遅延回路１８は、電圧生成回路１２の出力端子と第１スイッチ回路１３の第２入力端子１３ｂとの間に直列に設けられている。

　第２スイッチ回路１７は、第１スイッチ回路１３と同様に、ＳＰＤＴ型のスイッチ回路である。第２スイッチ回路１７は、第１入力端子１７ａ、第２入力端子１７ｂ、出力端子１７ｃを有している。図５に示す例において、第１入力端子１７ａに入力される電圧を第２ピンチオフ電圧とし、第２入力端子１７ｂに入力される電圧を第１ピンチオフ電圧とする。

　第１電源１１は、第１ゲート電圧を発生し、第１ピンチオフ電圧として第２入力端子１７ｂに出力する。すなわち、第１ピンチオフ電圧は第１ゲート電圧に等しい。電圧生成回路１２は、入力される第１ゲート電圧を用いて第２ゲート電圧を生成し、第１入力端子１７ａに第２ピンチオフ電圧として出力する。すなわち、第２ピンチオフ電圧は第２ゲート電圧に等しい。

　出力端子１７ｃは、２つの第１入力端子１７ａ、第２入力端子１７ｂのいずれか一方に接続される。切替信号入力端子１６から入力される切替信号は、第１スイッチ回路１３だけではなく、第２スイッチ回路１７にも供給される。第２スイッチ回路１７は、この切替信号に基づいて、出力端子１７ｃの接続先を第１入力端子１７ａ、第２入力端子１７ｂのいずれかに切り替え、第１ピンチオフ電圧、第２ピンチオフ電圧のいずれかを出力する。出力端子１７ｃと第２入力端子１３ｂとの間には、遅延回路１８が設けられている。遅延回路１８は、第２スイッチ回路１７から出力されたピンチオフ電圧に遅延を付加して、第２入力端子１３ｂに第２ゲート電圧として出力する。

　上述したように、第１スイッチ回路１３において、出力端子１３ｃが第１電源１１側の第１入力端子１３ａに接続されている状態がオン時接続状態、出力端子１３ｃが電圧生成回路１２側の第２入力端子１３ｂに接続されている状態がオフ時接続状態である。また、第２スイッチ回路１７では、出力端子１７ｃが第２入力端子１７ｂに接続されている状態がオン時接続状態、出力端子１７ｃが第１入力端子１７ａに接続されている状態がオフ時接続状態である。

　従って、第２スイッチ回路１７は、第１スイッチ回路１３が第１ゲート電圧を出力するときに、第１ピンチオフ電圧を、遅延回路１８を介して第２入力端子１３ｂに出力する。また、第２スイッチ回路１７は、第１スイッチ回路１３が第２ゲート電圧出力するときに、第２ピンチオフ電圧を、遅延回路１８を介して第２入力端子１３ｂに出力する。

　オン時接続状態の場合、図２に示す増幅用トランジスタ２１のゲート電圧と図５に示す増幅用トランジスタ２１のゲート電圧に差はない。その後、オフ時接続状態となると、第１ピンチオフ電圧から第２ピンチオフ電圧に変化した電圧が遅延回路１８に入力され、第２ゲート電圧として出力される。このため、図６に示すように、セット電圧からピンチオフ電圧へと緩やかに変化する電圧が、増幅用トランジスタ２１のゲートに印加される。これにより、ゲートとドレイン間の電位差を緩やかに変化させることが可能となり、ゲートラグによる高周波特性の劣化を防ぐことができる。

　なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。上記の実施の形態では、増幅用トランジスタ２１として、デプレッション型の電界効果トランジスタを用いたが、これに限定されない。増幅用トランジスタ２１として、エンハンスメント型の電界効果トランジスタを用いることも可能である。図７に示すように、エンハンスメント型の電界効果トランジスタはオン状態とオフ状態においてゲート電圧はいずれも正の極性であり、絶対値はオン状態の方が大きい。したがって、エンハンスメント型の電界効果トランジスタを用いた場合も、上記の実施の形態と同様に、オン状態の第１ゲート電圧から所定の値を減算することでオフ状態になる第２ゲート電圧を算出することができる。実施の形態は、トランジスタを備えるマイクロ波帯電子回路に好適に用いられ得る。

　以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

　この出願は、２０１９年９月９日に出願された日本出願特願２０１９－１６３７１８を基礎とする優先権を主張し、その開示の全てをここに取り込む。

　１０　バイアス回路
　１０Ａ　バイアス回路
　１１　第１電源
　１２　電圧生成回路
　１３　第１スイッチ回路
　１３ａ　第１入力端子
　１３ｂ　第２入力端子
　１３ｃ　出力端子
　１４　高周波チョーク回路
　１５　電圧出力端子
　１６　切替信号入力端子
　１７　第２スイッチ回路
　１７ａ　第１入力端子
　１７ｂ　第２入力端子
　１７ｃ　出力端子
　１８　遅延回路
　２０　増幅器
　２１　増幅用トランジスタ
　２２　高周波信号入力端子
　２３　キャパシタ
　２４　入力整合回路
　２５　出力整合回路
　２６　キャパシタ
　２７　高周波信号出力端子
　２８　ドレインバイアス回路
　２９　電源
　３０　λ／４伝送線路
　３１　シャントコンデンサ

Claims (10)

1. 　増幅用トランジスタをオン状態とするための第１ゲート電圧を発生する第１電源と、
   　前記第１電源から入力される前記第１ゲート電圧を用いて、前記増幅用トランジスタをオフ状態とするための第２ゲート電圧を生成する電圧生成回路と、
   　前記増幅用トランジスタのオンオフ制御に関する切替信号に基づいて、第１入力端子に入力される前記第１ゲート電圧と第２入力端子に入力される前記第２ゲート電圧とを切り替えて出力する第１スイッチ回路と、
   　前記第１スイッチ回路から出力されたゲート電圧を前記増幅用トランジスタに出力する電圧出力端子と、
   　を備える、バイアス回路。
2. 　前記増幅用トランジスタは、同一の極性の前記第１ゲート電圧、前記第２ゲート電圧によりオンオフ制御される電界効果トランジスタであり、
   　前記電圧生成回路は、前記第１ゲート電圧から所定の値を減算して前記第２ゲート電圧を算出する、
   　請求項１に記載のバイアス回路。
3. 　前記第１スイッチ回路は、ＴＤＤ（Time Domain Duplexing）方式で送信から受信に切り替えるタイミングに合わせて、前記第１ゲート電圧から前記第２ゲート電圧へと切り替える、
   　請求項１又は２に記載のバイアス回路。
4. 　前記電圧生成回路の出力端子と前記第１スイッチ回路の前記第２入力端子との間に設けられ、前記切替信号に基づいて、前記第１ゲート電圧に等しい第１ピンチオフ電圧と前記第２ゲート電圧に等しい第２ピンチオフ電圧とを切り替えて出力する第２スイッチ回路と、
   　前記第２スイッチ回路の出力端子と前記第１スイッチ回路の前記第２入力端子との間に設けられた遅延回路とをさらに備える、
   　請求項１～３のいずれか１項に記載のバイアス回路。
5. 　前記第２スイッチ回路は、
   　前記第１スイッチ回路が前記第１ゲート電圧を出力するときに、前記第１ピンチオフ電圧を、前記遅延回路を介して前記第２入力端子に出力し、
   　前記第１スイッチ回路が前記第２ゲート電圧を出力するときに、前記第２ピンチオフ電圧を、前記遅延回路を介して前記第２入力端子に出力する、
   　請求項４に記載のバイアス回路。
6. 　請求項１～４のいずれか１項に記載のバイアス回路と、
   　前記バイアス回路の前記電圧出力端子から出力されるゲート電圧が供給される前記増幅用トランジスタと備える、
   　増幅器。
7. 　増幅用トランジスタをオン状態とするための第１ゲート電圧を発生し、
   　前記第１ゲート電圧を用いて、前記増幅用トランジスタをオフ状態とするための第２ゲート電圧を生成し、
   　前記増幅用トランジスタのオンオフ制御に関する切替信号に基づいて、第１入力端子に入力される前記第１ゲート電圧と第２入力端子に入力される前記第２ゲート電圧とを切り替えて前記増幅用トランジスタに出力する、
   　バイアス電圧制御方法。
8. 　前記増幅用トランジスタは、同一の極性の前記第１ゲート電圧、前記第２ゲート電圧によりオンオフ制御される電界効果トランジスタであり、
   　前記第１ゲート電圧から所定の値を減算して前記第２ゲート電圧を算出する、
   　請求項７に記載のバイアス電圧制御方法。
9. 　ＴＤＤ（Time Domain Duplexing）方式で送信から受信に切り替えるタイミングに合わせて、前記第１ゲート電圧から前記第２ゲート電圧へと切り替える、
   　請求項７又は８に記載のバイアス電圧制御方法。
10. 　前記第１ゲート電圧を出力するときに、前記第１ゲート電圧に等しい第１ピンチオフ電圧を、遅延回路を介して前記第２入力端子に出力し、
    　前記第２ゲート電圧を出力するときに、前記第２ゲート電圧に等しい第２ピンチオフ電圧を、遅延回路を介して前記第２入力端子に出力する、
    　請求項７又は８に記載のバイアス電圧制御方法。

Images