JP5011312B2 - 高電力スイッチングのための方法及びシステム - Google Patents

Description

本発明は、概して、信号処理、より具体的には、高電力スイッチングのための方法及びシステムに関する。

電力ハンドリングに関して、スイッチ電界効果トランジスタ（ＦＥＴ）は、装置を制御するために使用されるゲートバイアス電圧によって高インピーダンスの“オフ”状態に止められる。この高インピーダンス状態では、スイッチＦＥＴは、通常は、バイアスオフ状態でスイッチＦＥＴをソースが短絡されたシャント構成とする効果を有する増幅器へ接続される。ほとんどのスイッチＦＥＴと同様に、ゲート端子はＲＦ“オープン”で終端されている。従って、そのドレインにあるＲＦ電圧のおよそ半分の電圧がゲートに現れ、ゲートバイアス電圧に重畳される。スイッチＦＥＴのＲＦ電圧振幅は、ＲＦ周期の一部の間ＦＥＴをオンし、それによって、以下の状態のいずれか１つが起こる場合に電圧ハンドリングを低下させる。以下の状態とは、（１）ゲートにあるＲＦ電圧振幅が装置のピンチオフ電圧を超える場合、又は（２）瞬間的なドレイン−ゲート間の電圧差が装置のブレークダウン電圧を超える場合がある。バッテリ電源が通常約３ボルトであるところの携帯電話では、第１の状態は、しばしば第２の状態の前に生ずる。

オフ状態にあるスイッチＦＥＴを扱う従来の解決法は、直列にスイッチＦＥＴをスタックすることによる。この解決法は、原則的に、多数のスイッチＦＥＴにかかるＲＦ電圧を分割して、“オフ”状態を得るために必要な範囲内にゲート−ソース間電圧及びゲート−ドレイン間電圧を保つ。

上記の従来の方法によるアプローチは、多数のスイッチＦＥＴを直列にスタックすることで回路規模が大きくなり、そのため費用が高くなるという問題がある。また、スイッチの挿入損失も大きくなる。

本発明の一実施形態に従って、少なくとも２つの経路の間で交流信号を切り替える方法は、それらの経路の少なくとも１つに、直列な第１及び第２の電界効果トランジスタを設けるステップを有する。当該方法は、また、制御電圧を受け取るよう動作する制御電圧ノードを設けるステップと、交流信号がその少なくとも１つの経路を通って流れないことが望まれる場合に、制御電圧以外の直流電圧成分を用いて第１及び第２の電界効果トランジスタの各ゲートの電圧をオフセットすることによって、第１及び第２の電界効果トランジスタの夫々をピンチオフモードに保つステップとを有する。

本発明の実施形態は多くの技術的利点を提供する。幾つか若しくは全ての実施例は、以下に記載の利点から恩恵を受けうる。また、いずれの実施例も、以下に記載の利点から恩恵を受けないこともある。本発明の一実施形態に従って、直流回復回路は、ＲＦエネルギの大きな吸収及び良好な挿入損失を伴う小さな装置により高電力レベルでの交流信号のスイッチングを可能にする。

他の利点は、本開示により、いわゆる当業者には容易に想到され得る。

添付の図面に関連する以下の詳細な記載から、本発明の実施例の理解をより完全なものとすることができる。

本発明の例となる実施形態及びそれらの利点は、図面の図１乃至３を参照することによって最も良く理解される。同じ参照番号は、様々な図面の同一の又は対応する部分に使用される。

図１は、従来の電力スイッチ１０を表す概略図である。スイッチ１０は、アンテナノード１２と、第１のレッグ１４と、第２のレッグ１６と、出力ノード２２及び２４とを有する。第１のレッグ１４は、直列にスタックされた複数の電界効果トランジスタ（ＦＥＴ）１８を有する。第２のレッグ１６は、直列にスタックされた複数のＦＥＴ２０を有する。

動作において、無線周波数又は交流信号はアンテナ１２によって受信され、出力２２又は２４へ切り替えられる。このスイッチングは、夫々の経路１４及び１６にある全てのＦＥＴ１８又は２０のいずれかが一緒にオン又はオフすることによって実現される。例えば携帯電話のような幾つかの実施において、ノード２６及び２８に夫々印加され得るＦＥＴ１８又は２０のための制御電圧は、通常、−３ボルト又は−５ボルトである。スイッチは、また、ノード２２及び２４にある送信増幅器がスイッチ及び出力アンテナノード１２を介して高電力信号を送信する場合にも作動しうる。スイッチは、どの送信信号が送信されているかを選択するために使用される。

アンテナ１２で送信又は受信される信号の大きさが大きいために、バイアスオフ時にＦＥＴ１８又は２０のゲートで生ずる電圧振幅は、ＦＥＴのピンチオフ電圧を超えることがある。一般に、ＦＥＴ１８及び２０は、ＲＦ信号がそれらの関連する経路を通って流れないことが望まれる場合に制御電圧によってピンチオフモードに保たれ、ＲＦ信号がそれらの夫々の経路を通って流れることが望まれる場合にピンチオフモードを脱する。しかし、ノード１２での電圧振幅が大きすぎる場合には、バイアスオフ時にＦＥＴ１８及び２０の関連するゲートに結果として現れる電圧は、望まれない場合にＦＥＴのピンチオフモードを終了させることがある。

スイッチ１０は、バイアスオフ時のいずれかの所与のＦＥＴ１８又は２０のゲートでの振幅が望まれない時点でＦＥＴのピンチオフモードを終了させるほどの大きさを有さないように、直列にＦＥＴをスタックすることによって当該問題に対処する従来のアプローチを表す。しかし、このアプローチに伴う問題は、不必要に装置が大きくなり、コストが高くなることである。

本発明の技術に従って、直流回復回路は、ゲートでの電圧振幅が望まない時点でＦＥＴをピンチオフモードから脱させないように、スイッチＦＥＴのゲートの電圧の直流成分をオフセットするスイッチで使用され、スイッチの一部を形成する。例となる詳細は、図２乃至３に関連して以下でより詳細に記載される。

図２は、本発明の原理に従うスイッチの一部１００を表す回路図である。この例では、部分１００は、以下で記載される相違点を除いて、図１の経路１４に相当する。図２は、また、ＲＦ信号を送信又は受信する入力ノード１０２を表す。ここで使用されるように、ＲＦ信号は、マイクロ波周波数並びにより低い及びより高い周波数を含む如何なる周波数の交流信号も指す。経路１００は、基準ノード１０４を有する。基準ノード１０４は、以下でより詳細に記載されるように、接地ノードであっても、あるいは、他の対のＦＥＴ及び他の関連する直流回復回路へ接続されても良い。

経路１００は、直列に接続された一対のスイッチＦＥＴ１０６及び１０８を有する。ＦＥＴ１０６は、入力ノード１０２へ接続されたドレインと、ＦＥＴ１０８のドレインへ接続されたソースとを有する。ＦＥＴ１０８は、基準ノード１０４へ接続されたソースを有する。特定の構成のＦＥＴが表されているが、他の適切な構成が用いられても良い。制御電圧を受け取る制御電圧ノード１１０は、ＦＥＴ１０６及び１０８に結合される。携帯電話用途では、この制御電圧は−３ボルト又は−５ボルトでありうる。しかし、他の適切な制御電圧が用いられても良い。ノード１１０で印加される制御電圧は、ＦＥＴ１０６及び１０８をピンチオフモードに置く。従って、電流は経路１００を流れず、このスイッチレッグはオフする。

ゲート抵抗１１２はＦＥＴ１０６のゲートに結合され、ゲート抵抗１１４はＦＥＴ１０８のゲートに結合される。ゲート抵抗１１２及び１１４は、通常は大きく、ノード１０２で印加されるＲＦ信号からの直流回復回路１２０の分離を提供する。例となる抵抗は２から３キロオームでありうる。しかし、他の適切な抵抗値が用いられても良い。

経路１００は、また、直流回復回路１２０を有する。直流回復回路１２０は、ノード１０２で受信されるＲＦ信号で加えられる大きな電圧振幅がピンチオフノードからＦＥＴ１０６又は１０８のいずれかを押し出して、経路１００を短絡させることがないように、ＦＥＴ１０６及び１０８のゲートで印加される電圧へ直流オフセットを与えるよう動作する。直流回復回路１２０を用いないと、ノード１０２で印加されるＲＦ信号から生じる電圧振幅を分割するためにより多くのＦＥＴが必要となる。対照的に、直流回復回路１２０は、ゲートで結果として表れる振幅がＦＥＴ１０６及び１０８のピンチオフ電圧（一実施例では、−１ボルト。）を超えないように、両方のＦＥＴ１０６及び１０８へ下方直流オフセットを加える。

この例では、直流回復回路１２０は、抵抗１２２、ダイオード１２４及びコンデンサ１２６を有する。抵抗１２２は、コンデンサ１２６へ結合された第１の端部と、ノード１１０へ結合された第２の端部とを有する。ダイオード１２４は、コンデンサ１２６へ結合された第１の端部と、ノード１１０へ結合された第２の端部とを有する。コンデンサ１２６は、また、ＦＥＴ１０６のソース及びＦＥＴ１０８のドレインへ結合されている。抵抗１２２は、ノード１１０で印加される制御電圧がＦＥＴ１０６及び１０８のゲートに達することを可能にするよう漏れ経路を与える。従って、抵抗１２２は、可能な限り大きいサイズとされるべきである。ダイオード１２４は、動作の電力レベルに基づく大きさとされる。抵抗１２２及びコンデンサ１２６は、動作の周波数又は受信される／送信されるＲＦ信号の周波数より低いＲＦ時定数を有するよう選択される。しかし、コンデンサ１２６は、概して、短絡回路が形成されないように小さくなければならない。スイッチの一部の動作は、図３Ａ及び３Ｂに関してより詳細に記載される。

図３Ａは、ノード１０２で印加される基準電圧を表すグラフであり、図３Ｂは、いずれか一方のＦＥＴ１０６及び１０８のゲートでの電圧を表すグラフである。夫々のグラフは、異なる電力レベルに基づく複数の異なる入力及び出力を示す。図３Ａで、曲線１１０は、０．０１ワットの電力レベルに関連する入力電圧であり、曲線１２０は、０．１ワットの電力レベルに関連する入力電圧であり、曲線１３０は、１ワットの電力レベルに関連する入力電圧である。図３Ｂで、曲線１１２は、０．０１ワットの入力電力レベルに関連するゲート電圧であり、曲線１２２は、０．１ワットの入力電力レベルに関連するゲート電圧であり、曲線１３２は、１ワットの入力電力レベルに関連するゲート電圧である。

曲線１３０及び１３２に関して最も良く表されているように、ＦＥＴ１０６及び１０８がピンチオフモードを脱するほどにノード１０２での電圧振幅が大きい場合に、直流回復回路１２０は、曲線１３２がピンチオフ電圧（本例では約−１．０ボルト。）を超えないように、曲線１３２へ下向きに直流オフセットを与えるよう動作し、経路１００が２つのＦＥＴしか用いずに大きな電力量を消散させることを可能にする。このようなアプローチは、良好な挿入損失を備えた小さな装置においてＲＦエネルギの大きな吸収を提供する。

幾つかの実施において、より一層大きな電力量は、例えば直流回復回路１２０のような追加の直流回復回路を用いてＦＥＴ１０６及び１０８に直列な第２のＦＥＴの対を付加することによって消散され得る。

本発明及びその利点が詳細に記載されてきたが、当然、様々な変更、置換及び代替が、特許請求の範囲で定義される本発明の精神及び適用範囲を逸脱することなく行われ得る。

従来の高電力スイッチを表す概略図である。 本発明の原理に従うスイッチのレッグ部を表す回路図である。 図２に表されるスイッチの部分の性能を表すグラフである。

Claims (15)

1. 交流信号スイッチでの使用のための回路であって、
   ゲートと、ソースと、交流信号を受信する第１の基準ノードへ結合されるドレインとを有する第１の電界効果トランジスタと、
   ゲートと、第２の基準ノードへ結合されるソースと、前記第１の電界効果トランジスタのソースへ結合されるドレインとを有する第２の電界効果トランジスタと、
   前記第１の電界効果トランジスタのゲートへ結合される第１のゲート抵抗と、
   前記第２の電界効果トランジスタのゲートへ結合される第２のゲート抵抗と、
   第１の端部及び第２の端部を有する抵抗と、該抵抗の第１の端部へ結合されるアノード端及び前記抵抗の第２の端部へ結合されるカソード端を有するダイオードと、前記抵抗の第１の端部及び前記ダイオードのアノード端へ結合される第１の端部並びに前記第１の電界効果トランジスタのソース及び前記第２の電界効果トランジスタのドレインへ結合される第２の端部を有するコンデンサとを有し、前記第１及び第２の電界効果トランジスタのゲートの各電圧へ直流オフセットを加え、望まれる場合に前記第１及び第２の電界効果トランジスタをピンチオフモードに保つよう動作する直流回復回路と、
   前記抵抗の第２の端部及び前記ダイオードのカソード端へ結合され、前記第１及び第２の電界効果トランジスタを制御する制御電圧を受け取るよう動作する第３の基準ノードと
   を有する回路。
2. 前記ダイオードは、およそ０．７ボルトのターンオン電圧を有する、請求項１記載の回路。
3. 前記第１及び第２のゲート抵抗は、夫々、２キロオームより大きい抵抗を有する、請求項１記載の回路。
4. 前記交流信号は、１ワットより大きい電力レベルを有する、請求項１記載の回路。
5. 交流信号を切り替えるスイッチであって、
   直列に結合された少なくとも第１及び第２の電界効果トランジスタを夫々有し、前記交流信号を受信するよう動作可能な少なくとも２つの経路を有し、
   前記経路の少なくとも１つにおいて、
   当該少なくとも１つの経路にある前記第１及び第２の電界効果トランジスタの夫々のゲートの各電圧へ直流オフセットを加えるよう動作する直流回復回路と、
   前記直流回復回路へ結合され、前記第１及び第２の電界効果トランジスタを制御する制御電圧を受け取るよう動作する制御電圧ノードとを有し、
   前記直流回復回路は、抵抗、ダイオード及びキャパシタを有し、前記抵抗は、前記キャパシタの第１の端部へ結合される第１の端部と、前記制御電圧ノードへ結合される第２の端部とを有し、前記ダイオードは、前記制御電圧ノードへ結合されるカソード端と、前記キャパシタの第１の端部へ結合されるアノード端とを有し、前記キャパシタは、前記第１の電界効果トランジスタのソース及び前記第２の電界効果トランジスタのドレインへ結合される第２の端部を有する、スイッチ。
6. 前記第１の電界効果トランジスタのゲートへ結合される第１のゲート抵抗と、前記第２の電界効果トランジスタのゲートへ結合される第２のゲート抵抗とを更に有する、請求項５記載のスイッチ。
7. 前記第１のゲート抵抗及び前記第２のゲート抵抗は、夫々、前記ダイオードのアノード端及び前記抵抗の第１の端部へ結合される、請求項６記載のスイッチ。
8. 前記ダイオードは、およそ０．７ボルトのターンオン電圧を有する、請求項７記載のスイッチ。
9. 前記第１及び第２のゲート抵抗は、夫々、２キロオームより大きい抵抗を有する、請求項８記載のスイッチ。
10. 前記交流信号は、１ワットより大きい電力レベルを有する、請求項７記載のスイッチ。
11. 少なくとも２つの経路の間で交流信号を切り替える方法であって、
    前記経路の少なくとも１つに、直列に配置され且つ夫々ゲートを有する第１及び第２の電界効果トランジスタを設けるステップと、
    制御電圧を受け取るよう動作する制御電圧ノードを設けるステップと、
    前記交流信号が前記少なくとも１つの経路を通って流れないことが望まれる場合に、前記制御電圧以外の直流電圧成分を用いて前記第１及び第２の電界効果トランジスタの各ゲートの電圧をオフセットすることによって、前記第１及び第２の電界効果トランジスタの夫々をピンチオフモードに保つステップと
    を有し、
    前記第１及び第２の電界効果トランジスタの各ゲートの電圧をオフセットすることは、抵抗、ダイオード及びキャパシタを有する直流回復回路を設けるステップを含み、前記抵抗は、前記キャパシタの第１の端部へ結合される第１の端部と、前記制御電圧ノードへ結合される第２の端部とを有し、前記ダイオードは、前記制御電圧ノードへ結合されるカソード端と、前記キャパシタの第１の端部へ結合されるアノード端とを有し、前記キャパシタは、前記第１の電界効果トランジスタのソース及び前記第２の電界効果トランジスタのドレインへ結合される第２の端部を有する、方法。
12. 前記交流信号は周波数を有し、
    前記直流回復回路を設けるステップは、前記交流信号の周波数より遅い周波数に関連するＲＣ時定数を有する直流回復回路を設けるステップを含む、請求項１１記載の方法。
13. 前記交流信号は、１ワットより大きい電力レベルを有する、請求項１１記載の方法。
14. 前記ダイオードは、およそ０．７ボルトのターンオン電圧を有する、請求項１１記載の方法。
15. 前記交流信号はマイクロ波信号である、請求項１１記載の方法。

Images