JP4009553B2 - 高周波スイッチ回路 - Google Patents
高周波スイッチ回路 Download PDFInfo
- Publication number
- JP4009553B2 JP4009553B2 JP2003122361A JP2003122361A JP4009553B2 JP 4009553 B2 JP4009553 B2 JP 4009553B2 JP 2003122361 A JP2003122361 A JP 2003122361A JP 2003122361 A JP2003122361 A JP 2003122361A JP 4009553 B2 JP4009553 B2 JP 4009553B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency switch
- circuit
- potential
- terminal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
- H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波スイッチ回路に関し、特に小型で高い電力を切り替えることが可能な高周波スイッチ回路に関する。
【０００２】
【従来の技術】
従来、制御信号として入力する制御電位によって制御される高周波スイッチ回路としては、電界効果トランジスタ（ＦＥＴ；field effect transistor）を用いたものや、ダイオードを使用したものなどが知られている。例えば、特開平８−１３９０１４号公報（特許文献１）には、ＳＰＤＴ（単極双投；single pole double through）回路構成の高周波スイッチ回路として、ＧａＡｓ基板上に複数のＦＥＴを縦続接続するように集積して半導体集積回路（ＩＣ）として構成したものが開示されている。
【０００３】
図４２は、このような従来のＳＰＤＴ回路の一例を示している。図４２に示す高周波スイッチ回路は、３個の高周波端子１０１〜１０３と、外部からの制御信号としての制御電位が入力する制御電位入力端子１１１，１１２とを備えており、このうち高周波端子１０１はコモン端子である。そして、高周波端子１０１と高周波端子１０２の間には、ＮチャネルＦＥＴ１〜５がそれらのチャネル（ドレイン−ソース）を縦続接続されて接続している。同様に、高周波端子１０１と高周波端子１０３の間にも、ＮチャネルＦＥＴ６〜１０がそれらのチャネルを縦続接続されて接続している。ＦＥＴ１〜１０のゲートには、それぞれ、抵抗素子５１〜６０の一端が接続されており、電界効果トランジスタ１〜５のゲートに接続する抵抗素子５１〜５５の他端は共通に制御信号入力端子１１１に接続され、ＦＥＴ６〜１０のゲートに接続する抵抗素子５６〜６０の他端は制御電位入力端子１１２に接続されている。
【０００４】
このような構成において、制御電位入力端子１１１と制御電位入力端子１１２には、ハイ(high)レベルとロウ(low)レベルとの２値のレベルの制御電位が制御信号として外部から相補的に印加され、それによって、この高周波スイッチ回路は切り替え動作を行うことができる。すなわち、制御電位入力端子１１１にハイレベルが入力され制御電位入力端子１１２にロウレベルが入力されると、ＦＥＴ１〜５はオン(on)状態となり、ＦＥＴ６〜１０はオフ(off)状態となって、高周波端子１０１と高周波端子１０２の間が導通状態となり、高周波端子１０１と高周波端子１０３の間が遮断状態となる。一方、制御電位入力端子１１１にロウレベルが入力され制御電位入力端子１１２にハイレベルが入力されると、ＦＥＴ１〜５はオフ状態となり、ＦＥＴ６〜１０はオン状態となって、高周波端子１０１と高周波端子１０２の間が遮断状態となり、高周波端子１０１と高周波端子１０３の間が導通状態となる。
【０００５】
ところで、近年、高周波スイッチが使用される機器においては、低消費電力の観点から電源電圧が下がっており、それに伴なってスイッチ回路に与えられる制御電位も低下する傾向にある。図４２に示した従来のスイッチ回路の扱うことができる最大のハンドリングパワーＰmaxは、
Ｐmax＝２(ｎ(ＶH−ＶL−ＶT))2／Ｚ0 (1)
で表わされる。このここで、ＶHはスイッチ制御信号のハイレベル電位、ＶLはスイッチ制御信号のロウレベル電位、ｎはＦＥＴの縦続接続段数、ＶTはＦＥＴのしきい値電圧、Ｚ0は測定システムのインピーダンスである。スイッチのハイレベルの制御電位が低下すると、(1)式におけるＶHが低下し、ハンドリングパワーが低下してしまう。縦続接続されたＦＥＴの数ｎを増加させることによってハンドリングパワーを増加させることができるが、その場合には、集積回路として構成されている高周波スイッチ回路のチップ面積の著しい増加を招いてしまう問題がある。
【０００６】
特開平１０−８４２６７号公報（特許文献２）は、縦続接続段数ｎが１の場合において、ＦＥＴのゲートに加わる制御電位を実質的に大きくするために、高周波信号経路からスイッチに入力される高周波信号の一部を検波することにより、高周波信号の波高に比例する直流電位を生成し、外部からの制御信号に応じてこの直流電位が制御電位としてＦＥＴのゲートに印加されるようにした高周波スイッチ回路を開示している。
【０００７】
【特許文献１】
特開平８−１３９０１４
【特許文献２】
特開平１０−８４２６７
【０００８】
【発明が解決しようとする課題】
上述したように、複数のＦＥＴを縦続接続して構成された高周波スイッチ回路では、制御電位の低下に伴なってハンドリングパワーが低下し、ハンドリングパワーを増加させようとするとＦＥＴの縦続接続段数が増えて集積回路としての高周波スイッチ回路のサイズが大きくなる、という問題点がある。
【０００９】
また、特開平１０−８４２６７号公報（特許文献２）に開示の回路においては、高周波信号から得た直流電位をＦＥＴのゲートに印加するかどうかを選択するために、高周波スイッチ用のＦＥＴのほかにさらに選択回路すなわちスイッチ回路とその制御のための電源や制御信号を必要とし、結局、集積回路として構成した場合のチップ面積が大きくなる、という問題点がある。
【００１０】
そこで本発明の目的は、小型であって、低い制御電位動作においても高いハンドリングパワーが得られる高周波スイッチ回路を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、高周波スイッチ回路において、入力される高周波信号の振幅に応じた電位であって、高周波スイッチのオン状態ではより大きく、オフ状態ではより小さくなるように電位を発生する回路を備えており、その発生した電位が制御電位に付加されるようにしたものである。
【００１２】
本発明の高周波スイッチ回路は、制御信号として印加される制御電位に応じて入力端子と出力端子の間で高周波信号の通過・遮断を行う複数の高周波スイッチ手段と、高周波スイッチ手段を通過する高周波信号を検出する検出手段と、検出手段で検出された高周波信号の振幅または強度に応じ、オン状態である高周波スイッチ手段に印加される制御電位とオフ状態である高周波スイッチ手段に印加される制御電位の差が拡大するよう、複数の高周波スイッチ手段の少なくとも１つに印加される制御電位を変化させる制御電位発生回路と、を有する、
本発明に基づく第１の構成による高周波スイッチ回路は、印加される制御電位に応じて入力端子と出力端子の間で高周波信号の通過・遮断を行う複数の高周波スイッチ手段と、オン状態である高周波スイッチ手段を通過する高周波信号を検出する検出手段と、検出手段で検出された高周波信号の振幅または強度に応じ、オン状態である高周波スイッチ手段に印加される制御電位とオフ状態である高周波スイッチ手段に印加される制御電位の差が拡大するよう、オン状態である高周波スイッチ手段に印加される制御電位が上昇するように電位を発生する制御電位発生回路と、を有し、この制御電位発生回路は、昇圧回路のみ、もしくは昇圧回路と降圧回路の組み合わせにより構成される。
【００１３】
第１の構成では、高周波スイッチ回路において、入力された高周波信号の振幅に応じて、制御電位発生回路によって制御電位が上昇する。このときオン状態の電界効果トランジスタ（ＦＥＴ）でもオフ状態のＦＥＴでも同じように制御電位が上昇する場合には、式(1)のＶH−ＶLが変化しないため、ハンドリングパワーは上昇しないが、本発明では、オン状態のＦＥＴにおける制御電位上昇がオフ状態のＦＥＴにおける制御電位上昇よりも大きくなるようにしており、その結果、式(1)のＶH−ＶLが大きくなって、ハンドリングパワーが増加する。
【００１４】
本発明に基づく第２の構成による高周波スイッチ回路は、印加される制御電位に応じて入力端子と出力端子の間で高周波信号の通過・遮断を行う複数の高周波スイッチ手段と、オン状態である高周波スイッチ手段を通過する高周波信号を検出する検出手段と、検出手段で検出された高周波信号の振幅または強度に応じ、オン状態である高周波スイッチ手段に印加される制御電位とオフ状態である高周波スイッチ手段に印加される制御電位の差が拡大するよう、オフ状態である高周波スイッチ手段に印加される制御電位が低下するように負電位を発生する制御電位発生回路と、を有し、この制御電位発生回路は、降圧回路のみ、もしくは昇圧回路と降圧回路の組み合わせにより構成される。
【００１５】
第２の構成では、高周波スイッチ回路において、入力された高周波信号の振幅に応じて制御電位発生回路によって制御電位が低下する。このときオン状態の電界効果トランジスタ（ＦＥＴ）でもオフ状態のＦＥＴでも同じように制御電位が低下する場合には、式(1)のＶH−ＶLが変化しないため、ハンドリングパワーは上昇しないが、本発明ではオフ状態のＦＥＴにおける制御電位低下がオン状態のＦＥＴにおける制御電位低下よりも大きくなるようにしており、その結果、式(1)のＶH−ＶLが大きくなって、ハンドリングパワーが増加する。
【００１６】
本発明に基づく上述した第１及び第２の構成は、オン側もしくはオフ側のゲート電位を上下させることにより、式(1)のＶH−ＶLを大きくし、ハンドリングパワーを増加させているため、両者が並存するようにして高周波スイッチ回路を構成することも可能である。
【００１７】
【発明の実施の形態】
次に、本発明の好ましい実施の形態について、図面を参照して説明する。
【００１８】
図１は、本発明の第１の実施形態の高周波スイッチ回路の構成の概要を示すブロック図である。
【００１９】
図１に示す高周波スイッチ回路は、半導体集積回路として構成するのに適したものであり、ＳＰＤＴ回路として構成されたものである。この高周波スイッチ回路は、コモン端子としての高周波端子１０１と、高周波端子１０１に入力端子が接続した第１の高周波スイッチ回路部分１５１と、第１の高周波スイッチ回路部分１５１の出力端子に接続した高周波端子１０２と、高周波端子１０１に入力端子が接続した第２の高周波スイッチ回路部分１５２と、第２の高周波スイッチ回路部分１５２の出力端子に接続した高周波端子１０３と、１対の相補的な制御電位すなわち制御信号が入力する第１及び第２の制御電位入力端子１１１，１１２と、第１の制御電位入力端子１１１に入力端子が接続する第１の昇圧回路１３１と、第２の制御電位入力端子１１２に入力端子が接続する第２の昇圧回路１３２と、を備えている。
【００２０】
ここで高周波スイッチ回路部分１５１，１５２は、いずれも、入力端子、出力端子のほかに、制御端子及び高周波検出端子を備えており、制御端子に制御信号として入力する制御電位に応じて、入力端子と出力端子との間を導通状態あるいは遮断状態とするものである。さらに高周波スイッチ回路部分１５１，１５２は、それがオン状態となっているときにそこを通過する高周波信号の強度あるいは振幅を検出して出力するための高周波検出端子を備えている。このような高周波スイッチ回路部分は、後述するように、例えば、ＦＥＴ（電界効果トランジスタ）を縦続接続したものなどからなる高周波スイッチ部と、高周波信号を検出するための回路とからなるものを使用することができる。
【００２１】
第１の昇圧回路１３１は、対応する第１の高周波スイッチ回路部分１５１の制御端子に対し、第１の制御電位入力端子１１１に入力する制御信号（制御電位）を供給するものであるが、第１の高周波スイッチ回路部分１５１がオン状態であるときには、第１の高周波スイッチ回路部分１５１に供給する制御信号の電位を上昇させる。そのため、第１の昇圧回路１３１は、第１の高周波スイッチ回路部分１５１の高周波検出端子に接続する高周波検出端子を備えている。同様に第２の昇圧回路１３２は、第２の高周波スイッチ回路部分１５２の制御端子に対し制御信号（制御電位）を供給するものであり、第２の高周波スイッチ回路部分１５２がオン状態であるときに、第２の制御電位入力端子１１２から入力する制御信号を昇圧させて第２の高周波スイッチ回路部分１５２に供給する。第２の昇圧回路１３２は、第２の高周波スイッチ回路部分１５２の高周波検出端子に接続する高周波検出端子を備えている。
【００２２】
次に、各高周波スイッチ回路部分１５１，１５２における高周波検出について説明する。この高周波検出は、図２に示すように、高周波スイッチ回路部分内の高周波スイッチ部の入力端子と出力端子との間に電位分割回路を接続することで実現できる。電位分割回路は、２つの電位分割素子を直列に接続し、これらの電位分割素子の中点から高周波検出端子を引き出すようにして構成できる。図２は、図１に高周波スイッチ回路における高周波検出を説明する図であり、ここでは、第１の高周波スイッチ回路部分１５１の高周波スイッチ部１２１の入力端子と出力端子との間に電位分割素子１４１，１４２を直列に接続し、これら電位分割素子１４１，１４２の中点（接続点）を高周波スイッチ回路部分１５１の高周波検出端子２１１とし、同様に、第２の高周波スイッチ回路部分１５２の高周波スイッチ部１２２の入力端子と出力端子との間に電位分割素子１４３，１４４を直列に接続し、これら電位分割素子１４３，１４４の中点（接続点）を高周波スイッチ回路部分１５２の高周波検出端子２１２としている。電位分割素子１４１〜１４４としては、抵抗素子、容量素子、インダクタ素子のいずれを使用することもでき、また、これらを直列あるいは並列に接続したものも使用することができる。
【００２３】
これらの電位分割素子１４１〜１４４について、電位分割素子１４１で代表させてその具体例を説明する。図３は、抵抗素子５１からなる電位分割素子１４１を示し、図４は、インダクタ素子９１からなる電位分割素子１４１を示し、図５は、容量素子４１からなる電位分割素子１４１を示している。また、図６は、抵抗素子５１とインダクタ素子９１を直列に接続した電位分割素子１４１を示し、図７は、抵抗素子５１と容量素子４１を直列に接続した電位分割素子１４１を示している。さらに、図８は、図２に示す回路において電位分割素子１４１〜１４４として抵抗素子５１〜５４をそれぞれ使用した例を示し、図９は、図２に示す回路において電位分割素子１４１〜１４４としてインダクタ素子９１〜９４をそれぞれ使用した例を示し、図１０は、図２に示す回路において電位分割素子１４１として容量素子４１〜４４をそれぞれ使用した例を示している。
【００２４】
次に、昇圧回路１３１，１３２について説明する。昇圧回路１３１，１３２は、通常、同一の回路構成とされるので、ここでは、昇圧回路１３１について説明する。
【００２５】
図１１は、昇圧回路１３１の構成の一例を示している。昇圧回路１３１の入力端子２０４と出力端子２０５の間に抵抗素子５１が接続されており、この抵抗素子５１と並列にダイオード素子２１が設けられている。ダイオード素子２１のアノードが入力端子２０４に、カソードが出力端子２０５に接続している。さらに、昇圧回路１３１の高周波検出端子２０６と出力端子２０５の間に、容量素子４１が接続されている。ここでは、図１２に示すように、入力端子２０４とダイオード素子２１のアノードとの間に抵抗素子５２が挿入されていてもよく、また、図１３に示すように、出力端子２０５とダイオード素子２１のカソードとの間に抵抗素子５２が挿入されていてもよい。また、図１４に示すように、容量素子４１と直列に抵抗素子６７を接続してもよい。図１４に示す例では、容量素子４１に抵抗素子６７が直列に設けられているが、インダクタ素子、抵抗素子、容量素子から構成される回路を図１４の抵抗素子６７の代わりに挿入してもよい。
【００２６】
高周波検出端子２０６と出力端子２０５の間に接続された容量素子４１は、容量素子を含む信号検出部に置き換えることが可能である。この信号検出部は、容量素子のみ、もしくは容量素子を含む回路で構成される。この容量素子を含む回路は、抵抗素子とインダクタ素子と容量素子の全てもしくは一部から構成される回路と、容量素子との直列接続により構成される。
【００２７】
次に、高周波スイッチ部１２１，１２２について説明する。高周波スイッチ部としては、抵抗を介してゲートに制御信号すなわち制御電位が印加されるＦＥＴを有するもの、あるいは、このようなＦＥＴを縦続接続したものが好ましく使用される。ＦＥＴを縦続接続した場合には、各ＦＥＴごとに抵抗を設けて抵抗の一端を対応するＦＥＴのゲートに接続し、抵抗の他端は共通に接続してそこを制御端子として制御信号が入力するようにすればよい。高周波スイッチ部１２１，１２２は、通常、同一構成とされるので、ここでは高周波スイッチ部１２１によってこれらを代表して説明する。
【００２８】
図１５に示した高周波スイッチ部１２１は、入力端子２０１と出力端子２０２の間を２つのＮチャネルＦＥＴ１，２のチャネルで縦続接続し、各ＦＥＴ１，２のゲートにはそれぞれ抵抗素子５１，５２の一端を接続し、抵抗素子５１，５２の他端は共通に制御端子２０３に接続したものである。ここではＦＥＴを２個縦続接続しているが、ＦＥＴは１個であってもよいし、３個以上を縦続接続させてもよい。
【００２９】
また、縦続接続されたＦＥＴにおいて、各ＦＥＴのドレイン−ソース間電圧をそろえるために、各ＦＥＴのドレイン−ソースに対して並列に、数ｋΩ以上の抵抗値の抵抗素子を接続するようにしてもよい。図１６は、このようにドレイン−ソース間に抵抗素子が接続された高周波スイッチ部を示している。すなわち図１６に示す高周波スイッチ部１２１は、入力端子２０１と出力端子２０２の間を４つのＦＥＴ１〜４のチャネルで縦続接続し、ＦＥＴ１〜４ごとにそのＦＥＴのドレインとソースを接続するように数ｋΩ程度の抵抗値を有する抵抗素子５１〜５４が設けられている。各ＦＥＴ１〜４のゲートにはそれぞれ抵抗素子５５〜５８の一端が接続され、抵抗素子５５〜５８の他端は共通に制御端子２０３に接続している。
【００３０】
図１６では、４個のＦＥＴ１〜４を縦続接続しているが、ＦＥＴを１個のみ入力端子２０１と出力端子２０２の間に接続しているようにしてもよいし、縦続接続の段数も４段以外としてもよい。
【００３１】
図１７は、図２に示す回路の具体的構成例として、高周波スイッチ部１２１，１２２としてそれぞれ４個のＮチャネルＦＥＴを縦続接続したものを用い、電位分割素子１４１〜１４４として抵抗素子５１〜５４を使用し、昇圧回路１３１，１３２として図１１に示す回路を用いた例を示している。同様に図１８は、図２に示す回路の具体的構成例として、高周波スイッチ部１２１，１２２としてそれぞれ４個のＮチャネルＦＥＴを縦続接続したものを用い、電位分割素子１４１〜１４４として抵抗素子５１〜５４を使用し、昇圧回路１３１，１３２として図１２に示す回路を用いた例を示している。
【００３２】
次に、この第１の実施形態の高周波スイッチ回路の動作について説明する。
【００３３】
図２を再び参照して、制御電位入力端子１１１，１１２には、制御信号として、ハイレベルとロウレベルからなる二値のレベルの制御電位が、相補的に印加されることになっている。ここで制御電位入力端子１１１にハイレベルが入力され、制御電位入力端子１１２にロウレベルが入力された場合を考える。このとき高周波端子１０１に高周波信号が入力されると、高周波スイッチ部１２１はオン状態であるので、高周波端子１０２に信号が出力される。したがって高周波検出端子２１１では、高周波の入力信号と同じ振幅の信号が検出できる。その一方、高周波スイッチ部１２２はオフ状態であるので、高周波端子１０３には信号は出力されない。通常の使用状態であれば、各高周波端子１０１〜１０３は終端されているので、オフ状態である高周波スイッチ部１２２に接続する高周波端子１０２の信号振幅は、電位分割回路から流れ込む信号成分を無視すれば、実質的に振幅ゼロであると考えられる。したがって高周波検出端子２１２には、高周波入力信号が電位分割回路で分割されて小さくなった振幅の信号が検出される。
【００３４】
高周波スイッチ部１２１，１２２にそれぞれ接続されている昇圧回路１３１，１３２は、次に示すような動作をする。昇圧回路１３１，１３２は、図１１〜図１４に示す回路のうちのいずれのものを使用したとしてもほぼ同様に動作するから、ここでは図１１に示す昇圧回路１３１が使用されたものとする。
【００３５】
高周波スイッチ部側の高周波検出端子２１２で検出された高周波信号は、昇圧回路１３１の高周波検出端子２０６に入力する。この高周波信号はダイオード２１によって検波されることとなり、検波された非対称な電流がダイオード２１から流れ込むため、結果として、昇圧回路１３１の出力端子２０５には、入力端子２０４の電位より高い電位が現れることになる。高周波スイッチ部側で検出される高周波信号は、高周波スイッチ部がオン状態のときには入力高周波信号と同じ大きさであり、高周波スイッチ部がオフ状態であれば、入力高周波信号より小さいので、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部に入力される制御電位とオフ状態の高周波スイッチ部に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００３６】
次に、本発明の第２の実施形態について説明する。第１の実施形態では、ＳＰＤＴ回路について説明したが、本発明は、ＳＰＤＴ回路のみに適用されるものではなく、より多数の高周波スイッチ部あるいは高周波スイッチ回路部分を有するものにも適用されるものである。図１９は、本発明の第２の実施形態の高周波スイッチ回路を示している。
【００３７】
図１９に示す高周波スイッチ回路は、ＤＰＤＴ（双極双投；double pole double through）回路であり、高周波信号が入力する２つの高周波端子１０１，１０４と、高周波信号を出力する２つの高周波端子１０２，１０３と、高周波端子１０１と高周波端子１０２の間に設けられた高周波スイッチ部１２１及び電位分割素子１４１，１４２と、高周波端子１０４と高周波端子１０２の間に設けられた高周波スイッチ部１２２及び電位分割素子１４３，１４４と、高周波端子１０１と高周波端子１０３の間に設けられた高周波スイッチ部１２３及び電位分割素子１４５，１４６と、高周波端子１０４と高周波端子１０３の間に設けられた高周波スイッチ部１２４及び電位分割素子１４７，１４８と、高周波スイッチ部１２１〜１２４にそれぞれ接続する昇圧回路１３１〜１３４と、１対の制御電位入力端子１１１，１１２を備えている。制御電位入力端子１１１は、昇圧回路１３１，１３４に接続し、制御電位入力端子１１２は、昇圧回路１３２，１３３に接続している。
【００３８】
この高周波スイッチ回路は、図２に示したＳＰＤＴ回路を２つ用意して、両方のＳＰＤＴ回路の高周波端子１０２を共通に接続し、また高周波端子１０３を共通に接続するとともに、双方のＳＰＤＴ回路の制御電位入力端子１１１，１１２をたすき掛けに接続したものに相当する。したがって、個々のＳＰＤＴ回路としては、第１の実施形態の場合と同様に動作するから、この第２の実施形態の高周波スイッチ回路では、制御信号として、制御電位入力端子１１１にハイレベル、制御電位入力端子１１２にロウレベルの制御電位を印加すると、高周波端子１０１から入力した高周波信号は高周波端子１０２から出力され、高周波端子１０４から入力した高周波信号は高周波端子１０３から出力される。逆に、制御電位入力端子１１１にロウレベル、制御電位入力端子１１２にハイレベルを印加すると、高周波端子１０１から入力した高周波信号は高周波端子１０３から出力され、高周波端子１０４から入力した高周波信号は高周波端子１０２から出力される。この高周波スイッチ回路においても、オン状態である高周波スイッチ部に対し昇圧された制御電位が印加されるため、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００３９】
次に、本発明の第３の実施形態について説明する。図２０に示す本発明の第３の実施形態の高周波スイッチ回路は、ＳＰ３Ｔ（単極三投；single pole triple through）回路として構成されたものである。この高周波スイッチ回路は、高周波信号が入力する高周波端子１０１と、高周波信号を出力する３個の高周波端子１０２〜１０４と、高周波端子１０１と高周波端子１０２の間に設けられた高周波スイッチ部１２１及び電位分割素子１４１，１４２と、高周波端子１０１と高周波端子１０３の間に設けられた高周波スイッチ部１２２及び電位分割素子１４３，１４４と、高周波端子１０１と高周波端子１０４の間に設けられた高周波スイッチ部１２３及び電位分割素子１４５，１４６と、高周波スイッチ部１２１〜１２３にそれぞれ接続する昇圧回路１３１〜１３３と、昇圧回路１３１〜１３３にそれぞれ接続する制御電位入力端子１１１〜１１３を備えている。
【００４０】
この高周波スイッチ回路は、図２に示した高周波スイッチ回路に対し、さらに、第３の高周波スイッチ部１２３と、第３の昇圧回路１３３と、電位分割素子１４５，１４６とを追加したものであり、この追加された回路部分の構成は、第１の高周波スイッチ部１２１、第１の昇圧回路１３１及び電位分割素子１４１，１４２からなる回路部分と同一である。したがって、追加された回路部分も、第１の実施形態の講習はスイッチ回路における、第１の昇圧回路１３１及び電位分割素子１４１，１４２からなる回路部分と同様に動作する。そして、この高周波スイッチ回路では、制御電位入力端子１１１〜１１３に対し、いずれか１つの制御電位入力端子がハイレベル、残り２つの制御電位入力端子がロウレベルとなるように、制御信号が印加される。その結果、高周波端子１０１に入力した高周波信号は、ハイレベルとなっている制御電位入力端子に対応する高周波スイッチ部を介し、対応する高周波端子から出力することになる。この場合も、オン状態である高周波スイッチ部に対し昇圧された制御電位が印加されるため、制御電位入力端子に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００４１】
以上、本発明をＤＰＤＴ回路やＳＰ３Ｔ回路に適用する場合を説明したが、本発明は、さらに多数の高周波スイッチ部を有する高周波スイッチ回路にも適用することができる。
【００４２】
次に、本発明の第４の実施形態について説明する。上述した第１乃至第３の実施形態では、オン状態となっている高周波スイッチ部から高周波信号を検出するために電位分割回路を設けているが、高周波スイッチ部自体を縦続接続することによって、電位分割回路を設けることなく、オン状態となっている高周波スイッチ部を通過する高周波信号を検出することができる。その場合には、縦続接続された高周波スイッチ部相互の接続点から高周波信号を検出すればよい。
【００４３】
図２１は、このような高周波スイッチ回路の構成の一例を示している。このスイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１〜１２４と、昇圧回路１３１〜１３４と、制御電位入力端子１１１，１１２とを備えており、高周波端子１０２に高周波スイッチ部１２２の出力端子が接続され、高周波スイッチ部１２２の入力端子に高周波スイッチ部１２１の出力端子が接続されてその相互接続点が高周波検出端子２１１とされ、高周波端子１０３に高周波スイッチ部１２４の出力端子が接続されて、高周波スイッチ部１２４の入力端子に高周波スイッチ部１２３の出力端子が接続され、その相互接続点が高周波検出端子２１２とされている。高周波スイッチ部１２１及び高周波スイッチ部１２３の入力端子は、高周波端子１０１に接続される。さらに、昇圧回路１３１の入力端子は制御電位入力端子１１１に接続され、昇圧回路１３１の出力端子は高周波スイッチ部１２１及び１２２の制御端子に接続され、昇圧回路１３１の高周波検出端子は、高周波スイッチ部１２１の出力端子すなわち高周波検出端子２１１に接続される。同様にして、昇圧回路１３２の入力端子は制御電位入力端子１１２に接続され、昇圧回路１３２の出力端子は高周波スイッチ部１２３および高周波スイッチ部１２４の制御端子に接続され、昇圧回路１３２の高周波検出端子は、高周波スイッチ部１２３の出力端子すなわち高周波検出端子２１２に接続される。
【００４４】
ここで、昇圧回路１３１，１３２としては、図１１〜図１４に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２４としても、図１５あるいは図１６に示したものが使用できる。もちろん、高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示した通りのもの、すなわち４段に限られるわけではない。
【００４５】
図２２は、このような第４の実施形態の高周波スイッチ回路の具体的な回路構成の一例を示している。ここでは、縦続接続されたＦＥＴ１，２と各ＦＥＴ１，２のゲートに接続する抵抗素子５１，５２が高周波スイッチ部１２１を構成している。同様に、ＦＥＴ３，４と抵抗素子５３，５４が高周波スイッチ部１２２を構成し、ＦＥＴ５，６と抵抗素子５５，５６が高周波スイッチ部１２３を構成し、ＦＥＴ７，８と抵抗素子５７，５８が高周波スイッチ部１２４を構成している。昇圧回路１３１，１３２としては、図１２に示したものが使用されている。
【００４６】
次に、この第４の実施形態の高周波スイッチ回路の動作について説明する。
【００４７】
図２１を再び参照して、制御電位入力端子１１１，１１２には、ハイレベルとロウレベルからなる二値のレベルの制御電位が、制御信号として、相補的に印加されることになっている。ここで制御電位入力端子１１１にハイレベルが入力され、制御電位入力端子１１２にロウレベルが入力された場合を考える。このとき高周波端子１０１に高周波信号が入力されると、高周波スイッチ部１２１，１２２はいずれもオン状態であるので、高周波端子１０２に高周波信号が出力される。したがって高周波検出端子２１１では、高周波の入力信号と同じ振幅の信号が検出できる。その一方、高周波スイッチ部１２３，１２４はオフ状態であるので、高周波端子１０３には信号は出力されない。通常の使用状態であれば、各高周波端子は終端されているので、オフ状態である高周波スイッチ部１２４に接続する高周波端子１０２の信号振幅は、電位分割回路から流れ込む信号成分を無視すれば、実質的に振幅ゼロであると考えられる。したがって高周波検出端子２１２には、高周波入力信号が、縦続接続されている高周波スイッチ部のインピーダンスの比で分割されて小さくなった振幅の信号が検出される。
【００４８】
高周波スイッチ部１２１〜１２４に接続されている昇圧回路１３１，１３２は、次に示すような動作をする。昇圧回路１３１，１３２は、図１１〜図１４に示す回路のうちのいずれのものを使用したとしてもほぼ同様に動作するから、ここでは図１１に示す昇圧回路１３１が使用されたものとする。
【００４９】
高周波スイッチ部側の高周波検出端子２１２で検出された高周波信号は、昇圧回路１３１の高周波検出端子２０６に入力する。この高周波信号はダイオード２１によって検波されることとなり、検波された非対称な電流がダイオード２１から流れ込むため、結果として、昇圧回路１３１の出力端子２０５には、入力端子２０４の電位より高い電位が現れることになる。高周波スイッチ部側で検出される高周波信号は、高周波スイッチ部がオン状態のときには入力高周波信号と同じ大きさであり、高周波スイッチ部がオフ状態であれば、入力高周波信号より小さいので、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部に入力される制御電位とオフ状態の高周波スイッチ部に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００５０】
次に、本発明の第５の実施形態について説明する。上述した第４の実施形態では、縦続接続された高周波スイッチ部相互の接続点を検出端子としているが、高周波スイッチ部の入出力端子を検出端子としても同様の効果を得ることが可能である。
【００５１】
図２３は、このような高周波スイッチ回路の構成の一例を示している。このスイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１，１２３と、昇圧回路１３１〜１３２と、制御電位入力端子１１１，１１２とを備えており、高周波端子１０２に高周波スイッチ部１２１の出力端子が接続され、その出力端子が高周波検出端子２１１とされ、高周波端子１０３に高周波スイッチ部１２３の出力端子が接続され、その出力端子が高周波検出端子２１２とされている。高周波スイッチ部１２１及び高周波スイッチ部１２３の入力端子は、高周波端子１０１に接続される。さらに、昇圧回路１３１の入力端子は制御電位入力端子１１１に接続され、昇圧回路１３１の出力端子は高周波スイッチ部１２１の制御端子に接続され、昇圧回路１３１の高周波検出端子は、高周波スイッチ部１２１の出力端子すなわち高周波検出端子２１１に接続される。同様にして、昇圧回路１３２の入力端子は制御電位入力端子１１２に接続され、昇圧回路１３２の出力端子は高周波スイッチ部１２３の制御端子に接続され、昇圧回路１３２の高周波検出端子は、高周波スイッチ部１２３の出力端子すなわち高周波検出端子２１２に接続される。
【００５２】
ここで、昇圧回路１３１，１３２としては、図１１〜図１４に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２４としても、図１５あるいは図１６に示したものが使用できる。もちろん、高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示した通りのものに限られるわけではない。
【００５３】
図２４及び図２５は、このような第５の実施形態の高周波スイッチ回路の具体的な回路構成の一例を示している。図２４に示す高周波スイッチ回路は、図２２に示した高周波スイッチ回路において、昇圧回路１３１，１３２の高周波検出端子をそれぞれ高周波端子１０２，１０３に接続したものと等価である。図２５に示す高周波スイッチ回路は、図２４に示す高周波スイッチ回路の昇圧回路１３１，１３２において、容量素子４１，４２と高周波検出端子との間にそれぞれ抵抗素子６７，６７を挿入したものである。
【００５４】
次に、この第５の実施形態の高周波スイッチ回路の動作について説明する。
【００５５】
図２３を再び参照して、制御電位入力端子１１１，１１２には、ハイレベルとロウレベルからなる二値のレベルの制御電位が、制御信号として、相補的に印加されることになっている。ここで制御電位入力端子１１１にハイレベルが入力され、制御電位入力端子１１２にロウレベルが入力された場合を考える。このとき高周波端子１０１に高周波信号が入力されると、高周波スイッチ部１２１はオン状態であるので、高周波端子１０２に高周波信号が出力される。したがって高周波検出端子２１１では、高周波の入力信号と同じ振幅の信号が検出できる。その一方、高周波スイッチ部１２３はオフ状態であるので、高周波端子１０３には信号は出力されない。上述の実施形態と同様に、オフ状態である高周波スイッチ部１２３に接続する高周波端子１０２の信号振幅は、実質的に振幅ゼロであると考えられ、高周波検出端子２１２にはおいて検出される高周波信号の振幅もほとんどゼロである。
【００５６】
高周波スイッチ部１２１，１２４に接続されている昇圧回路１３１，１３２は、次に示すような動作をする。昇圧回路１３１，１３２は、図１１〜図１４に示す回路のうちのいずれのものを使用したとしてもほぼ同様に動作するから、ここでは図１１に示す昇圧回路１３１が使用されたものとする。
【００５７】
高周波スイッチ部側の高周波検出端子２１２で検出された高周波信号は、昇圧回路１３１の高周波検出端子２０６に入力する。この高周波信号はダイオード２１によって検波されることとなり、検波された非対称な電流がダイオード２１から流れ込むため、結果として、昇圧回路１３１の出力端子２０５には、入力端子２０４の電位より高い電位が現れることになる。高周波スイッチ部側で検出される高周波信号は、高周波スイッチ部がオン状態のときには入力高周波信号と同じ大きさであり、高周波スイッチ部がオフ状態であればほとんど振幅ゼロであるので、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部に入力される制御電位とオフ状態の高周波スイッチ部に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００５８】
次に、本発明の第６の実施形態について説明する。上述した第２から第５の実施の形態では、高周波スイッチ回路を構成する全ての高周波スイッチ部に昇圧回路を接続していたが、第６の実施の形態では、特定の高周波スイッチ部にのみ昇圧回路を接続する。これは、高周波スイッチの用途を考えた際に、大振幅の信号が入力される高周波端子が特定の端子のみで、他の高周波端子には小振幅の信号しか入力されない場合に有効である。この場合、大振幅の信号が通過する高周波スイッチ部におけるハンドリングパワーを向上させればよい。
【００５９】
図２６は、このような高周波スイッチ回路の構成の一例を示している。このスイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１〜１２３と、昇圧回路１３１と、制御電位入力端子１１１，１１２とを備えており、高周波スイッチ部１２１と１２２が縦続接続され、高周波端子１０２に高周波スイッチ部１２２の出力端子が接続され、高周波端子１０３に高周波スイッチ部１２３の出力端子が接続されている。高周波スイッチ部１２１及び１２３の入力端子は、高周波端子１０１に接続され、その高周波端子１０１が高周波検出端子２１１とされる。さらに、昇圧回路１３１の入力端子は制御電位入力端子１１１に接続され、昇圧回路１３１の高周波検出端子は、高周波スイッチ部１２１の入力端子すなわち高周波検出端子２１１に接続される。
【００６０】
ここで、昇圧回路１３１としては、図１１〜図１４に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２３としても、図１５あるいは図１６に示したものが使用できる。もちろん、各高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示した通りのものに限られるわけではない。
【００６１】
次に、この第６の実施の形態の動作について説明する。第６の実施形態の高周波スイッチ回路は、上述した第１の実施の形態のものと同一の原理で動作するため、動作が異なる点のみの説明を行う。
【００６２】
第６の実施の形態の高周波スイッチ回路は、特定の高周波端子からのみ大振幅の信号が入力され、その大振幅の信号が通過する高周波スイッチ部のハンドリングパワーを増大させるようにしている。そこで、高周波端子１０２にのみ大振幅の信号が入力され、高周波スイッチ部１２１，１２２がオンとなる場合を考える。高周波スイッチ部１２１，１２２には昇圧回路１３１が接続され、高周波スイッチ部１２３には昇圧回路が接続されていないため、高周波検出端子２１１における信号の振幅は、高周波端子１０２に入力された振幅とほぼ同じとなる。このとき、昇圧回路の動作は、第１の実施の形態に上述した原理で動作するため、高周波スイッチ部１２１，１２２の制御端子の電位は高周波信号の入力振幅に応じて昇圧された電位が印加され、高周波スイッチ部１２３の制御端子の電位は昇圧されない。したがって、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部に入力される制御電位とオフ状態の高周波スイッチ部に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００６３】
図２７は、このような第６の実施形態の高周波スイッチ回路の具体的な回路構成の一例を示している。ここでは、縦続接続されたＦＥＴ１，２と各ＦＥＴ１，２のゲートに接続する抵抗素子５１，５２が高周波スイッチ部１２１を構成している。同様に、ＦＥＴ３，４と抵抗素子５３，５４が高周波スイッチ部１２２を構成し、ＦＥＴ５〜８と抵抗素子５５〜５８が高周波スイッチ部１２３を構成している。昇圧回路１３１としては、図１２に示したものが使用されている。
【００６４】
上述の例では、ＳＰＤＴ構成を基本にして説明したが、本発明の回路は、ＳＰＤＴだけに限定されることなく、ＳＰｎＴや多入力多出力型のスイッチにおいても適用可能である。また、上述の例では、高周波検出端子を高周波スイッチ部の入力端子としたが、高周波スイッチ部の縦続接続端子や高周波スイッチ部の出力端子を高周波検出端子としても同様の効果を得ることは可能である。
【００６５】
次に、本発明の第７の実施形態について説明する。上述した第６の実施の形態では、昇圧回路により、オン側となる高周波スイッチ部の制御電位を昇圧していたが、第７の実施の形態では、第６の実施の形態と同じく特定の高周波端子に大振幅の信号が入力される場合を考え、特定の高周波スイッチ部のハンドリングパワーを増大させるために、降圧回路を設けて、オフ側となる高周波スイッチ部の制御電位を降圧する。
【００６６】
図２８は、このような高周波スイッチ回路の構成の一例を示している。このスイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１〜１２４と、降圧回路１６１と、制御電位入力端子１１１，１１２とを備えており、高周波スイッチ部１２３と１２４が縦続接続され、高周波スイッチ部１２１と１２２が縦続接続され、高周波端子１０２に縦続接続された高周波スイッチ部１２２の出力端子が接続され、高周波端子１０３に従属接続された高周波スイッチ部１２４の出力端子が接続されている。高周波スイッチ部１２１及び１２３の入力端子は、高周波端子１０１に接続され、その高周波端子１０１が高周波検出端子２１１とされる。さらに、降圧回路１６１の入力端子は制御電位入力端子１１２に接続され、降圧回路１６１の高周波検出端子は、高周波スイッチ部１２３の入力端子すなわち高周波検出端子２１１に接続される。
【００６７】
ここで降圧回路１６１について説明する。
【００６８】
図２９は、降圧回路１６１の構成の一例を示している。降圧回路１６１の入力端子３０４と出力端子３０５の間に抵抗素子５１が接続されており、この抵抗素子５１と並列にダイオード素子２１が設けられている。ダイオード素子２１のアノードが出力端子３０５に、カソードが入力端子３０４に接続している。さらに、降圧回路１３１の高周波検出端子３０６と出力端子３０５の間に、容量素子４１が接続されている。ここでは、図３０に示すように、入力端子３０４とダイオード素子２１のカソードとの間に抵抗素子５２が挿入されていてもよく、また、図３１に示すように、出力端子３０５とダイオード素子２１のアノードとの間に抵抗素子５２が挿入されていてもよい。これら図２９〜図３１に示した降圧回路は、それぞれ、図１１〜図１３に示した昇圧回路におけるダイオード素子の極性を逆転したものと回路的に等価である。
【００６９】
本実施形態においては、降圧回路１６１としては、図２９〜図３１に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２４としても、図１５あるいは図１６に示したものが使用できる。もちろん、高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示した通りのものに限られるわけではない。
【００７０】
次に、この第７の実施の形態の動作について説明する。
【００７１】
図２８を再び参照する。第７の実施の形態は、特定の高周波端子からのみ大振幅の信号が入力され、その大振幅の信号が通過する高周波スイッチ部のハンドリングパワーを増大させることを目的としている。そこで、高周波端子１０２にのみ大振幅の信号が入力され、高周波スイッチ部１２１，１２２がオンとなる場合を考える。高周波スイッチ部１２１，１２２には昇圧回路も降圧回路も接続されず、高周波スイッチ部１２３，１２４には降圧回路１６１が接続されている。したがって、高周波検出端子２１１における信号の振幅は、高周波端子１０２に入力された振幅とほぼ同じとなる。
【００７２】
降圧回路１６１としては、図２９〜図３１に示す回路のうちのいずれのものを使用したとしてもほぼ同様に動作するから、ここでは図２９に示す降圧回路１６１が使用されたものとする。
【００７３】
高周波スイッチ部側の高周波検出端子２１１で検出された高周波信号は、降圧回路１６１の高周波検出端子３０６に入力する。この高周波信号はダイオード２１によって検波されることとなり、検波された非対称な電流がダイオード２１から流れ出るため、結果として、降圧回路１３１の降圧電位端子３０７には、入力端子３０４の電位より低い電位が現れることになる。
【００７４】
そのため、高周波スイッチ部１２３，１２４の制御端子の電位は制御電位入力端子１１２の電位から降圧回路１６１により降圧される。一方、高周波スイッチ部１２１，１２２の制御端子の電位は変化しないため、制御電位入力端子１１１の電位と同一になる。したがって、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部に入力される制御電位とオフ状態の高周波スイッチ部に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００７５】
図３２は、このような第６の実施形態の高周波スイッチ回路の具体的な回路構成の一例を示している。ここでは、縦続接続されたＦＥＴ１，２と各ＦＥＴ１，２のゲートに接続する抵抗素子５１，５２が高周波スイッチ部１２１を構成している。同様に、ＦＥＴ３，４と抵抗素子５３，５４が高周波スイッチ部１２２を構成し、ＦＥＴ５，６と抵抗素子５５，５６が高周波スイッチ部１２３を構成し、ＦＥＴ７，８と抵抗素子５７，５８が高周波スイッチ部１２４を構成している。降圧回路１６１としては、図３０に示したものが使用されている。
【００７６】
上述の例では、ＳＰＤＴ構成を基本にして説明したが、本実施形態の回路は、ＳＰＤＴだけに限定されることなく、ＳＰｎＴや多入力多出力型のスイッチにおいても適用可能である。また、上述の例では、高周波検出端子を高周波スイッチ部の入力端子としたが、高周波スイッチ部の縦続接続端子や高周波スイッチ部の出力端子を高周波検出端子としても、同様の効果を得ることは可能である。
【００７７】
次に、本発明の第８の実施形態について説明する。上述した第７の実施の形態では、大振幅信号が入力される高周波端子が特定の端子である場合を示したが、この第８の実施の形態の高周波スイッチ回路は、どの高周波端子に大振幅の信号が入力されてもオフ側の電位を低下させ、高いハンドリングパワーを得ることが可能な構成である。具体的には、上述した昇圧回路と降圧回路とを備えるとともに、これら昇圧回路からの電位と降圧回路からの電位を合成して出力する電位合成回路を備えている。
【００７８】
図３３は、このような高周波スイッチ回路の構成の一例を示している。このスイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１〜１２４と、昇圧回路１３１，１３２と、降圧回路１６１，１６２と、制御電位入力端子１１１，１１２と、電位合成回路１７１，１７２とを備えており、高周波端子１０２に高周波スイッチ部１２２の出力端子が接続されて、その高周波端子が検出端子２１２とされ、高周波スイッチ部１２２の入力端子に高周波スイッチ部１２１の出力端子が接続され、高周波端子１０３に高周波スイッチ部１２４の出力端子が接続されて、その高周波端子が高周波検出端子２１４とされ、高周波スイッチ部１２４の入力端子に高周波スイッチ部１２３の出力端子が接続されている。高周波スイッチ部１２１及び高周波スイッチ部１２３の入力端子は、高周波端子１０１に接続され、その高周波端子が高周波検出端子２１１及び２１３とされる。
【００７９】
さらに、昇圧回路１３１と降圧回路１６１の入力端子は制御電位入力端子１１１に接続され、昇圧回路１３１の出力端子は電位合成回路１７１の第１の入力端子に接続され、降圧回路１６１の出力端子は電位合成回路１７１の第２の入力端子に接続され、電位合成回路の出力端子は、高周波スイッチ部１２１及び高周波スイッチ部１２２の制御端子に接続され、昇圧回路１３１の高周波検出端子は、高周波スイッチ部１２２の出力端子すなわち検出端子２１２に接続され、降圧回路１６１の高周波検出端子は、高周波スイッチ部１２１の入力端子すなわち検出端子２１１に接続されている。
【００８０】
また、昇圧回路１３２と降圧回路１６２の入力端子は制御電位入力端子１１２に接続され、昇圧回路１３２の出力端子は電位合成回路１７２の第１の入力端子に接続され、降圧回路１６２の出力端子は電位合成回路１７２の第２の入力端子に接続され、電位合成回路の出力端子は、高周波スイッチ部１２３及び１２４の制御端子に接続され、昇圧回路１３２の高周波検出端子は、高周波スイッチ部１２４の出力端子すなわち検出端子２１４に接続され、降圧回路１６２の高周波検出端子は、高周波スイッチ部１２３の入力端子すなわち検出端子２１３に接続されている。
【００８１】
ここで、昇圧回路１３１，１３２としては、図１１〜図１４に示したいずれのものも使用できる。昇圧回路１６１，１６２としては、図２９〜図３１に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２４としても、図１５あるいは図１６に示したものが使用できる。もちろん、高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示した通りのものに限られるわけではない。
【００８２】
図３４は、第６の実施形態の高周波スイッチ回路の構成の別の例を示している。この高周波スイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１〜１２４と、昇圧回路１３１，１３２と、降圧回路１６１，１６２と、制御電位入力端子１１１，１１２と、電位合成回路１７１，１７２とを備えており、高周波端子１０２に高周波スイッチ部１２２の出力端子が接続されて、その高周波端子が高周波検出端子２１２とされ、高周波スイッチ部１２２の入力端子に高周波スイッチ部１２１の出力端子が接続され、その相互接続点を高周波検出端子２１１とし、高周波端子１０３に高周波スイッチ部１２４の出力端子が接続されて、その高周波端子が検出端子２１４とされ、高周波スイッチ部１２４の入力端子に高周波スイッチ部１２３の出力端子が接続され、その相互接続点を高周波検出端子２１３としている。高周波スイッチ部１２１及び１２３の入力端子は、高周波端子１０１に接続される。
【００８３】
さらに、昇圧回路１３１と降圧回路１６１の入力端子は制御電位入力端子１１１に接続され、昇圧回路１３１の出力端子は電位合成回路１７１の第１の入力端子に接続され、降圧回路１６１の出力端子は電位合成回路１７１の第２の入力端子に接続され、電位合成回路の出力端子は、高周波スイッチ部１２１及び１２２の制御端子に接続され、昇圧回路１３１の高周波検出端子は、高周波スイッチ部１２２の出力端子すなわち検出端子２１２に接続され、降圧回路１６１の高周波検出端子は、検出端子２１１に接続されている。
【００８４】
また、昇圧回路１３２と降圧回路１６２の入力端子は制御電位入力端子１１２に接続され、昇圧回路１３２の出力端子は電位合成回路１７２の第１の入力端子に接続され、降圧回路１６２の出力端子は電位合成回路１７２の第２の入力端子に接続され、電位合成回路の出力端子は、高周波スイッチ部１２３及び１２４の制御端子に接続され、昇圧回路１３２の高周波検出端子は、高周波スイッチ部１２４の出力端子すなわち検出端子２１４に接続され、降圧回路１６２の高周波検出端子は、検出端子２１３に接続されている。
【００８５】
ここで、昇圧回路１３１，１３２としては、図１１〜図１４に示したいずれのものも使用できる。昇圧回路１６１，１６２としては、図２９〜図３１に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２４としても、図１５あるいは図１６に示したものが使用できる。もちろん、高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示したものに限られるわけではない。
【００８６】
次に、本実施形態における電位合成回路１７１，１７２について説明する。電位合成回路１７１，１７２は、通常、同一の回路構成とされるので、ここでは、電位合成回路１７１について説明する。
【００８７】
図３５は、電位合成回路１７１の構成の一例を示している。電位合成回路１７１は、第１及び第２の入力端子３１０，３１１及び出力端子３１２を備えており、第１の入力端子３１０と出力端子３１２の間に抵抗素子５１を備え、第２の入力端子３１１と出力端子３１２の間に抵抗素子５２を備えている。もっとも、電位合成回路１７１の構成は、第１の入力端子３１０の電位と第２の入力端子３１１の電位の間の電位を出力端子３１２に出力する構成であれば、図３５に示した構成に限定されるものではない。
【００８８】
以上示した回路では、降圧回路の高周波検出端子を高周波スイッチ部の相互接続点に接続しているが、本実施の形態では、ある高周波スイッチ部における降圧回路の高周波検出端子と昇圧回路の高周波検出端子が同一の点に接続されない限り、昇圧回路及び降圧回路への入力信号に差が生じ、スイッチ素子のオン・オフ動作により、制御端子の電位の昇圧量もしくは降圧量を変化させることが可能である。そのため、この両者の高周波検出端子は、同一の点への接続でない限り、高周波スイッチ部の相互接続点もしくは、スイッチ手段の入出力端子のいずれに接続してもよく、例示した構成に限定されることはない。
【００８９】
次に、この第６の実施形態の高周波スイッチ回路の動作について説明する。
【００９０】
図３３を再び参照して、制御電位入力端子１１１，１１２には、ハイレベルとロウレベルからなる二値のレベルの制御信号が、相補的に印加されることになっている。ここで制御電位入力端子１１１にハイレベルが入力され、制御電位入力端子１１２にロウレベルが入力された場合を考える。このとき高周波端子１０２に高周波信号が入力されると、高周波スイッチ部１２１，１２２はオン状態であるので、高周波端子１０２に信号が出力される。したがって高周波検出端子２１１、２１２では、高周波の入力信号と同じ振幅の信号が検出できる。その一方、高周波スイッチ部１２３，１２４はオフ状態であるので、高周波端子１０３には信号は出力されない。通常の使用状態であれば、各高周波端子１０１〜１０３は終端されているので、オフ状態である高周波スイッチ部１２３，１２４に接続する高周波端子１０２の信号振幅は、実質的に接地電位であると考えられる。したがって高周波検出端子２１３には、入力信号と同じ振幅の信号が検出され、高周波検出端子２１４では、信号は検出されない。
【００９１】
高周波検出端子２１１、２１２にそれぞれ接続されている降圧回路１６１と昇圧回路１３１は、次に示すような動作をする。昇圧回路１３１，１３２は、図１１〜図１４に示す回路のうちのいずれのものを使用したとしてもほぼ同様に動作するから、ここでは図１１に示す昇圧回路１３１が使用されたものとする。また、降圧回路１６１，１６２は、図２９〜図３１に示す回路のうちのいずれのものを使用したとしてもほぼ同様に動作するから、ここでは図２９に示す降圧回路１６１が使用されたものとする。
【００９２】
高周波スイッチ部側の高周波検出端子２１２で検出された高周波信号は、昇圧回路１３１の高周波検出端子２０６に入力する。この高周波信号はダイオード２１によって検波されることとなり、検波された非対称な電流がダイオード２１から流れ込むため、結果として、昇圧回路１３１の昇圧電位出力端子２０５には、入力端子２０４の電位より高い電位が現れることになる。また、高周波スイッチ部側の高周波検出端子２１１で検出された高周波信号は、降圧回路１６１の高周波検出端子３０６に入力する。この高周波信号はダイオード２１によって検波されることとなり、検波された非対称な電流がダイオード２１から流れ出るため、結果として、降圧回路１６１の降圧電位出力端子３０５には、入力端子３０４の電位より低い電位が現れることになる。
【００９３】
電位合成回路は、昇圧回路１３１と降圧回路１６１の出力電位を平均化する。このとき、高周波検出端子２１１、２１２において検出される高周波信号は、高周波スイッチ部１２１，１２２がオン状態のときには、ほぼ同一の振幅となるため、昇圧回路による電位の上昇量と、降圧回路による電位の低下量がほぼ同一の値となり、高周波スイッチ部１２１，１２２の制御端子にかかる電位は、制御電位入力端子１１１に印加されたハイレベルの電位とほぼ同一となる。
【００９４】
一方、高周波スイッチ部１２３、１２４への制御電位は、上述の高周波スイッチ部１２１、１２２への制御電位と同様の方法で決定される。しかし、降圧回路１６２の高周波検出端子２１３における振幅は、入力信号の振幅と等しいが、昇圧回路１３２の高周波検出端子２１４における振幅はほぼ０であるため、降圧回路は電位の降圧を行うが、昇圧回路は電位を昇圧しない。その結果、電位合成回路の出力は、制御電位入力端子１１２に印加されたロウレベルの電位より低下することになる。
【００９５】
その結果、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部１２１、１２２に入力される制御電位とオフ状態の高周波スイッチ部１２３，１２４に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００９６】
図３６及び図３７は、このような第６の実施形態の高周波スイッチ回路の具体的な回路構成の一例を示している。これらの回路では、縦続接続されたＦＥＴ１，２と各ＦＥＴ１，２のゲートに接続する抵抗素子５１，５２が高周波スイッチ部１２１を構成している。同様に、ＦＥＴ３，４と抵抗素子５３，５４が高周波スイッチ部１２２を構成し、ＦＥＴ５，６と抵抗素子５５，５６が高周波スイッチ部１２３を構成し、ＦＥＴ７，８と抵抗素子５７，５８が高周波スイッチ部１２４を構成している。図３６に示す回路では、昇圧回路として、入力端子に抵抗素子の一端が接続し、抵抗素子の他端がダイオード素子のアノードに接続し、ダイオード素子のカソードに出力端子が接続し、出力端子と高周波検出端子との間を容量素子が接続しているものが用いられている。降圧回路としては、この昇圧回路においてダイオード素子の極性を逆転したものが使用されている。また、図３７に示す回路では、昇圧回路として図１２に示すものが使用され、降圧回路として図３０に示すものが使用されている。
【００９７】
上述の例では、ＳＰＤＴ構成を基本にして説明したが、本実施形態の回路は、ＳＰＤＴだけに限定されることなく、ＳＰｎＴや多入力他出力型のスイッチにおいても適用可能である。また、上述の高周波スイッチ回路における昇圧回路と降圧回路は、ダイオード素子の極性の向きが反転しているほかは同一の回路構成となっており、この構成によって、上述した効果を得られることができる。しかし、高周波スイッチ回路において、昇圧回路と降圧回路の回路構成やこれら回路を構成する素子値は同一にする必要はない。昇圧回路における電位の上昇量が降圧回路における電位の低下量より大きくなるよう回路構成を採用した場合には、オン状態の高周波スイッチ部の制御端子の電位を上昇させ、オフ状態の高周波スイッチ部の制御電位を低下させることも可能である。この場合も、ハンドリングパワーは増大する。
【００９８】
次に、本発明の第９の実施形態について説明する。上述した第６の実施の形態と同じく特定の高周波端子に大振幅の信号が入力される場合を考え、特定の高周波スイッチ部のハンドリングパワーを増大させるために、この実施形態では、オフ側の高周波スイッチ部の制御電位を降圧する。
【００９９】
図３８は、このような高周波スイッチ回路の構成の一例を示している。この高周波スイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１〜１２４と、昇圧回路１３２と、降圧回路１６２と、制御電位入力端子１１１，１１２と、電位合成回路１７２とを備えており、高周波端子１０２に高周波スイッチ部１２２の出力端子が接続され、高周波スイッチ部１２２の入力端子に高周波スイッチ部１２１の出力端子が接続され、高周波端子１０３に高周波スイッチ部１２４の出力端子が接続されて、その高周波端子が高周波検出端子２１２とされ、高周波スイッチ部１２４の入力端子に高周波スイッチ部１２３の出力端子が接続されている。高周波スイッチ部１２１及び１２３の入力端子は、高周波端子１０１に接続され、その高周波端子が高周波検出端子２１１とされる。
【０１００】
さらに、昇圧回路１３２と降圧回路１６２の入力端子は制御電位入力端子１１２に接続され、昇圧回路１３２の出力端子は電位合成回路１７２の第１の入力端子に接続され、降圧回路１６２の出力端子は電位合成回路１７２の第２の入力端子に接続され、電位合成回路の出力端子は、高周波スイッチ部１２３，１２４の制御端子に接続され、昇圧回路１３２の高周波検出端子は、高周波スイッチ部１２４の出力端子すなわち高周波検出端子２１２に接続され、降圧回路１６２の高周波検出端子は、高周波スイッチ部１２３の入力端子すなわち高周波検出端子２１１に接続されている。
【０１０１】
ここで、昇圧回路１３２としては、図１１〜図１４に示したいずれのものも使用できる。降圧回路１６２としては、図２９〜図３１に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２４としても、図１５あるいは図１６に示したものが使用できる。もちろん、高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示した通りのものに限られるわけではない。電位合成回路１７２としては、図３５に示したものを使用可能である。さらに電位合成回路１７２としては、第１の入力端子の電位と第２の入力端子の電位の間の電位を出力端子に出力する構成であれば、図３５に示す構成以外の構成のものも使用できる。
【０１０２】
次に、この第９の実施形態の高周波スイッチ回路の動作について説明する。
【０１０３】
第９の実施の形態では、特定の高周波端子からのみ大振幅の信号が入力されるものとして、その大振幅の信号が通過する高周波スイッチ部のハンドリングパワーを増大させるようにしている。そこで、高周波端子１０２にのみ大振幅の信号が入力され、高周波スイッチ部１２１，１２２がオンとなる場合を考える。高周波スイッチ部１２３，１２４、昇圧回路１３２、降圧回路１６２で構成される回路部分は、第８の実施の形態に示したものと同一の原理で動作するため、高周波スイッチ部１２３，１２４の制御端子の電位は制御電位入力端子１１２の電位から信号の振幅に対応する降圧が行われる。一方、高周波スイッチ部１２１，１２２の制御端子の電位は変化しないため、制御電位入力端子１１１の電位と同一になる。したがって、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部に入力される制御電位とオフ状態の高周波スイッチ部に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【０１０４】
図３９は、このような第６の実施形態の高周波スイッチ回路の具体的な回路構成の一例を示している。ここでは、縦続接続されたＦＥＴ１，２と各ＦＥＴ１，２のゲートに接続する抵抗素子５１，５２が高周波スイッチ部１２１を構成している。同様に、ＦＥＴ３，４と抵抗素子５３，５４が高周波スイッチ部１２２を構成し、ＦＥＴ５，６と抵抗素子５５，５６が高周波スイッチ部１２３を構成し、ＦＥＴ７，８と抵抗素子５７，５８が高周波スイッチ部１２４を構成している。昇圧回路、降圧回路としては、図３６に示した高周波スイッチ回路におけるものと同じものが使用されている。
【０１０５】
上述の例では、ＳＰＤＴ構成を基本にして説明したが、本実施形態の回路は、ＳＰＤＴだけに限定されることなく、ＳＰｎＴや多入力多出力型のスイッチにおいても適用可能である。また、上述の例では、高周波検出端子を高周波スイッチ部の入力端子と出力端子としたが、高周波スイッチ部の縦続接続端子や高周波スイッチ部の出力端子を高周波検出端子としても同様の効果を得ることは可能である。
【０１０６】
次に、本発明の第１０の実施形態について説明する。上述した第８及び第９の実施の形態では、昇圧回路と降圧回路の高周波検出端子を高周波スイッチ部の入力端子、出力端子もしくは縦続接続された高周波スイッチ部の相互接続端子のいずれかとしたが、第１０の実施形態では、高周波スイッチ部の入力端子及び出力端子と縦続接続されたスイッチ部の相互接続端子との任意の２点間に、第１の実施の形態に示した様に、電位分割素子を縦続接続し、その相互接続点を高周波検出端子とした構成をしている。
【０１０７】
図４０は、このような高周波スイッチ回路の構成の一例を示している。この高周波スイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１〜１２４と、昇圧回路１３１，１３２と、降圧回路１６１，１６２と、制御電位入力端子１１１，１１２と、電位合成回路１７１，１７２とを備えており、高周波端子１０２に高周波スイッチ部１２２の出力端子が接続され、高周波スイッチ部１２２の入力端子に高周波スイッチ部１２１の出力端子が接続され、高周波端子１０３に高周波スイッチ部１２４の出力端子が接続され、高周波スイッチ部１２４の入力端子に高周波スイッチ部１２３の出力端子が接続されている。高周波スイッチ部１２１，１２３の入力端子は、高周波端子１０１に接続される。高周波端子１０１，１０２間には、縦続接続された電位分割素子１４１〜１４３が接続されており、その相互接続点２つを高周波検出端子２１１，２１２としている。高周波端子１０１，１０３間には、縦続接続された電位分割素子１４４〜１４６が接続されており、その相互接続点２つを高周波検出端子２１３，２１４としている。
【０１０８】
さらに、昇圧回路１３１と降圧回路１６１の入力端子は制御電位入力端子１１１に接続され、昇圧回路１３１の出力端子は電位合成回路１７１の第１の入力端子に接続され、降圧回路１６１の出力端子は電位合成回路１７１の第２の入力端子に接続され、電位合成回路の出力端子は、高周波スイッチ部１２１，１２２の制御端子に接続され、昇圧回路１３１の高周波検出端子は、高周波検出端子２１２に接続され、降圧回路１６１の高周波検出端子は、高周波検出端子２１１に接続されている。また、昇圧回路１３２と降圧回路１６２の入力端子は制御電位入力端子１１２に接続され、昇圧回路１３２の出力端子は電位合成回路１７２の第１の入力端子に接続され、降圧回路１６２の出力端子は電位合成回路１７２の第２の入力端子に接続され、電位合成回路の出力端子は、高周波スイッチ部１２３，１２４の制御端子に接続され、昇圧回路１３２の高周波検出端子は、高周波検出端子２１４に接続され、降圧回路１６２の高周波検出端子は、高周波検出端子２１３に接続されている。
【０１０９】
ここで、昇圧回路１３１，１３２としては、図１１〜図１４に示したいずれのものも使用できる。昇圧回路１６１，１６２としては、図２９〜図３１に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２４としても、図１５あるいは図１６に示したものが使用できる。もちろん、高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示した通りのものに限られるわけではない。電位合成回路１７１，１７２としては、第１の入力端子の電位と第２の入力端子の電位の間の電位を出力端子に出力する構成であれば、図３５に示す構成以外の構成のものも使用できる。電位分割素子１４１〜１４６としては、抵抗素子、容量素子、インダクタ素子のいずれを使用することもでき、また、これらを直列あるいは並列に接続したものも使用することができる。
【０１１０】
次に、この第１０の実施形態の高周波スイッチ回路の動作について説明する。第１０の実施の形態の動作は、第１の実施の形態に上述した検出端子からの信号入力と第８の実施の形態に上述した昇圧回路と降圧回路の動作によって説明される。
【０１１１】
図４０を再び参照する。制御電位入力端子１１１にハイレベルが入力され、制御電位入力端子１１２にロウレベルが入力された場合を考える。このとき高周波端子１０２に高周波信号が入力されると、高周波スイッチ部１２１，１２２はオン状態であるので、高周波端子１０２に信号が出力される。したがって高周波検出端子２１１，２１２では、高周波の入力信号と同じ振幅の信号が検出できる。その一方、高周波スイッチ部１２３，１２４はオフ状態であるので、入力振幅をＶampINとすると、高周波検出端子２１３における振幅Ｖamp213と高周波検出端子２１４における振幅Ｖamp214は、ＶampIN＞Ｖamp213＞Ｖamp214＞０の関係となる。
【０１１２】
高周波検出端子２１１、２１２にそれぞれ接続されている降圧回路１６１と昇圧回路１３１では、高周波端子１０２に入力された振幅とほぼ同一の振幅が検出されるため、第８の実施の形態に上述した通り、昇圧回路１３１と降圧回路１６１の出力電位が打ち消しあい、電位合成回路１７１の出力は、制御電位入力端子１１１の電位となる。一方、高周波検出端子２１３、２１４にそれぞれ接続されている降圧回路１６２と昇圧回路１３２は、その入力振幅の関係（Ｖamp213＞Ｖamp214）から、降圧回路の検出端子に入力される振幅の方が昇圧回路の検出端子に入力される振幅と比較して大きくなるため、降圧回路１６２において制御電位入力端子の電位から降圧される電位差は、昇圧回路１３２において制御電位入力端子の電位から昇圧される電位差より大きくなり、その結果、高周波スイッチ部１２３，１２４の制御端子の電位は、制御電位入力端子１１２の電位より低下することになる。したがって、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部に入力される制御電位とオフ状態の高周波スイッチ部に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【０１１３】
図４１は、このような第１０の実施形態の高周波スイッチ回路の具体的な回路構成の一例を示している。ここでは、縦続接続されたＦＥＴ１，２と各ＦＥＴ１，２のゲートに接続する抵抗素子５１，５２が高周波スイッチ部１２１を構成している。同様に、ＦＥＴ３，４と抵抗素子５３，５４が高周波スイッチ部１２２を構成し、ＦＥＴ５，６と抵抗素子５５，５６が高周波スイッチ部１２３を構成し、ＦＥＴ７，８と抵抗素子５７，５８が高周波スイッチ部１２４を構成している。昇圧回路、降圧回路としては、図３６に示した高周波スイッチ回路におけるものと同じものが使用されている。電位分割素子１４１〜１４６としては、抵抗素子が用いられている。
【０１１４】
上述の例では、ＳＰＤＴ構成を基本にして説明したが、本実施形態の回路は、ＳＰＤＴだけに限定されることなく、ＳＰｎＴや多入力多出力型のスイッチにおいても適用可能である。また、上述の例では、高周波検出端子を高周波スイッチ部の入力端子と出力端子としたが、高周波スイッチ部の縦続接続端子や高周波スイッチ部の出力端子を高周波検出端子としても同様の効果を得ることは可能である。
【０１１５】
本発明の第７、第８、第９、第１０の実施の形態では、検出端子を高周波スイッチ部の相互接続点もしくは、高周波スイッチ手段の入出力端子としたが、これらの相互接続点、入出力端子の任意の２点間を第１の実施の形態と同様に電位分割素子で接続して、その電位分割素子の相互接続点を検出端子としても同様の効果を得ることが可能である。
【０１１６】
本発明の第８、第９、第１０実施の形態においては、昇圧回路と降圧回路とは同一の回路構成であってダイオード素子の極性のみを反転したものである場合に、一番好ましい効果を得ることができるが、昇圧回路と降圧回路の回路構成は、かならずしも同一にする必要はない。昇圧回路における電位の上昇量が降圧回路における電位の低下量より大きくなるような回路構成を用いた場合、オン状態の高周波スイッチ部の制御端子の電位を上昇させ、オフ状態の高周波スイッチ部の制御電位を低下させることも可能である。逆に降圧回路における電位の低下量を昇圧回路の電位の上昇量より大きくしてもよい。これらの場合も、ハンドリングパワーは増大する。
【０１１７】
以上、本発明の好ましい実施の形態について、高周波スイッチ部にＮチャネルＦＥＴを用いた場合を例に挙げて説明したが、本発明はこれに限定されるものではない。高周波スイッチ部にＰチャネルＦＥＴやｐｉｎダイオードを用いたものにも適用することができる。なお、ＰチャネルＦＥＴを使用した場合には、制御電位の極性が反転することになる。
【０１１８】
【発明の効果】
以上説明したように本発明では、制御電位発生回路により、高周波スイッチ手段で検出される高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ手段に入力される制御電位とオフ状態の高周波スイッチ手段に入力される制御電位の差が大きくなるようにしている。これにより、式(1)で示した（ＶH−ＶL）が大きくなることになり、ＦＥＴの縦続接続段数ｎを増やす必要がなく、またスイッチ本来の制御電位信号すなわち切り替え信号以外には外部からの制御信号が不要であるため、小さいチップ面積で高周波スイッチ回路が扱える最大のパワーＰmaxが増加することになる。この場合、本発明の第１の構成では、制御電位発生回路において、高周波スイッチ手段でのオン状態とオフ状態に応じ、自動的に電位の上昇量の大きさが、オン状態ではより大きく、オフ状態では小さくなる。そのため、制御電位の昇圧量を制御する必要がない。同様に本発明の第２の構成では、制御電位発生回路において、高周波スイッチ手段でのオン状態とオフ状態に応じ、自動的に電位の低下量の大きさが、オフ状態ではより大きく、オン状態では小さくなる。そのため、制御電位の降圧量を制御する必要がない。
【０１１９】
結局、本発明によれば、制御電位が低い場合でも、ハンドリングパワーの高い高周波スイッチ回路を小さいチップ面積で実現できる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の高周波スイッチ回路を示すブロック図である。
【図２】図１に示す回路における高周波検出を説明するブロック図である。
【図３】電位分割素子の構成の具体例を示す回路図である。
【図４】電位分割素子の構成の別の具体例を示す回路図である。
【図５】電位分割素子の構成の別の具体例を示す回路図である。
【図６】電位分割素子の構成の別の具体例を示す回路図である。
【図７】電位分割素子の構成の別の具体例を示す回路図である。
【図８】電位分割素子として抵抗素子を使用する高周波スイッチ回路を説明するブロック図である。
【図９】電位分割素子としてインダクタ素子を使用する高周波スイッチ回路を説明するブロック図である。
【図１０】電位分割素子として容量素子を使用する高周波スイッチ回路を説明するブロック図である。
【図１１】昇圧回路の構成の具体例を示す回路図である。
【図１２】昇圧回路の構成の別の具体例を示す回路図である。
【図１３】昇圧回路の構成の別の具体例を示す回路図である。
【図１４】昇圧回路の構成の別の具体例を示す回路図である。
【図１５】高周波スイッチ部の構成の具体例を示す回路図である。
【図１６】高周波スイッチ部の構成の別の具体例を示す回路図である。
【図１７】第１の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図１８】第１の実施形態の高周波スイッチ回路の具体的回路構成の別の例を示す回路図である。
【図１９】本発明の第２の実施形態の高周波スイッチ回路を示すブロック図である。
【図２０】本発明の第３の実施形態の高周波スイッチ回路を示すブロック図である。
【図２１】本発明の第４の実施形態の高周波スイッチ回路を示すブロック図である。
【図２２】第４の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図２３】本発明の第５の実施形態の高周波スイッチ回路を示すブロック図である。
【図２４】第５の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図２５】第５の実施形態の高周波スイッチ回路の具体的回路構成の別の一例を示す回路図である。
【図２６】本発明の第６の実施形態の高周波スイッチ回路を示すブロック図である。
【図２７】第６の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図２８】本発明の第７の実施形態の高周波スイッチ回路を示すブロック図である。
【図２９】降圧回路の構成の具体例を示す回路図である。
【図３０】降圧回路の構成の別の具体例を示す回路図である。
【図３１】降圧回路の構成の別の具体例を示す回路図である。
【図３２】第７の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図３３】本発明の第８の実施形態の高周波スイッチ回路を示すブロック図である。
【図３４】本発明の第８の実施形態の高周波スイッチ回路の別の構成を示すブロック図である。
【図３５】電位合成回路の具体例を示す回路図である。
【図３６】第８の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図３７】第８の実施形態の高周波スイッチ回路の具体的回路構成の別の一例を示す回路図である。
【図３８】本発明の第９の実施形態の高周波スイッチ回路を示すブロック図である。
【図３９】第９の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図４０】本発明の第１０の実施形態の高周波スイッチ回路を示すブロック図である。
【図４１】第１０の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図４２】従来の高周波スイッチ回路の構成を示す回路図である。
【符号の説明】
１〜１６ 電界効果トランジスタ（ＦＥＴ）
２１〜２４ ダイオード素子（整流素子）
４１〜４４ 容量素子
５１〜７８ 抵抗素子
９１〜９４ インダクタ素子
１０１〜１０４ 高周波端子
１１１〜１１３ 制御電位入力端子
１２１〜１２４ 高周波スイッチ部
１３１〜１３４ 昇圧回路
１４１〜１４８ 電位分割素子
１５１，１５２ 高周波スイッチ回路部分
１６１，１６２ 降圧回路
１７１，１７２ 電位合成回路
２０１ 高周波スイッチ部の入力端子
２０２ 高周波スイッチ部の出力端子
２０３ 高周波スイッチ部の制御端子
２０４ 昇圧回路の入力端子
２０５ 昇圧回路の出力端子
２０６ 昇圧回路の高周波検出端子
２１１〜２１４ 高周波検出端子
３０４ 降圧回路の入力端子
３０５ 降圧回路の出力端子
３０６ 降圧回路の高周波検出端子
３１０ 電位合成回路の第１の入力端子
３１１ 電位合成回路の第２の入力端子
３１２ 電位合成回路の出力端子
【発明の属する技術分野】
本発明は、高周波スイッチ回路に関し、特に小型で高い電力を切り替えることが可能な高周波スイッチ回路に関する。
【０００２】
【従来の技術】
従来、制御信号として入力する制御電位によって制御される高周波スイッチ回路としては、電界効果トランジスタ（ＦＥＴ；field effect transistor）を用いたものや、ダイオードを使用したものなどが知られている。例えば、特開平８−１３９０１４号公報（特許文献１）には、ＳＰＤＴ（単極双投；single pole double through）回路構成の高周波スイッチ回路として、ＧａＡｓ基板上に複数のＦＥＴを縦続接続するように集積して半導体集積回路（ＩＣ）として構成したものが開示されている。
【０００３】
図４２は、このような従来のＳＰＤＴ回路の一例を示している。図４２に示す高周波スイッチ回路は、３個の高周波端子１０１〜１０３と、外部からの制御信号としての制御電位が入力する制御電位入力端子１１１，１１２とを備えており、このうち高周波端子１０１はコモン端子である。そして、高周波端子１０１と高周波端子１０２の間には、ＮチャネルＦＥＴ１〜５がそれらのチャネル（ドレイン−ソース）を縦続接続されて接続している。同様に、高周波端子１０１と高周波端子１０３の間にも、ＮチャネルＦＥＴ６〜１０がそれらのチャネルを縦続接続されて接続している。ＦＥＴ１〜１０のゲートには、それぞれ、抵抗素子５１〜６０の一端が接続されており、電界効果トランジスタ１〜５のゲートに接続する抵抗素子５１〜５５の他端は共通に制御信号入力端子１１１に接続され、ＦＥＴ６〜１０のゲートに接続する抵抗素子５６〜６０の他端は制御電位入力端子１１２に接続されている。
【０００４】
このような構成において、制御電位入力端子１１１と制御電位入力端子１１２には、ハイ(high)レベルとロウ(low)レベルとの２値のレベルの制御電位が制御信号として外部から相補的に印加され、それによって、この高周波スイッチ回路は切り替え動作を行うことができる。すなわち、制御電位入力端子１１１にハイレベルが入力され制御電位入力端子１１２にロウレベルが入力されると、ＦＥＴ１〜５はオン(on)状態となり、ＦＥＴ６〜１０はオフ(off)状態となって、高周波端子１０１と高周波端子１０２の間が導通状態となり、高周波端子１０１と高周波端子１０３の間が遮断状態となる。一方、制御電位入力端子１１１にロウレベルが入力され制御電位入力端子１１２にハイレベルが入力されると、ＦＥＴ１〜５はオフ状態となり、ＦＥＴ６〜１０はオン状態となって、高周波端子１０１と高周波端子１０２の間が遮断状態となり、高周波端子１０１と高周波端子１０３の間が導通状態となる。
【０００５】
ところで、近年、高周波スイッチが使用される機器においては、低消費電力の観点から電源電圧が下がっており、それに伴なってスイッチ回路に与えられる制御電位も低下する傾向にある。図４２に示した従来のスイッチ回路の扱うことができる最大のハンドリングパワーＰmaxは、
Ｐmax＝２(ｎ(ＶH−ＶL−ＶT))2／Ｚ0 (1)
で表わされる。このここで、ＶHはスイッチ制御信号のハイレベル電位、ＶLはスイッチ制御信号のロウレベル電位、ｎはＦＥＴの縦続接続段数、ＶTはＦＥＴのしきい値電圧、Ｚ0は測定システムのインピーダンスである。スイッチのハイレベルの制御電位が低下すると、(1)式におけるＶHが低下し、ハンドリングパワーが低下してしまう。縦続接続されたＦＥＴの数ｎを増加させることによってハンドリングパワーを増加させることができるが、その場合には、集積回路として構成されている高周波スイッチ回路のチップ面積の著しい増加を招いてしまう問題がある。
【０００６】
特開平１０−８４２６７号公報（特許文献２）は、縦続接続段数ｎが１の場合において、ＦＥＴのゲートに加わる制御電位を実質的に大きくするために、高周波信号経路からスイッチに入力される高周波信号の一部を検波することにより、高周波信号の波高に比例する直流電位を生成し、外部からの制御信号に応じてこの直流電位が制御電位としてＦＥＴのゲートに印加されるようにした高周波スイッチ回路を開示している。
【０００７】
【特許文献１】
特開平８−１３９０１４
【特許文献２】
特開平１０−８４２６７
【０００８】
【発明が解決しようとする課題】
上述したように、複数のＦＥＴを縦続接続して構成された高周波スイッチ回路では、制御電位の低下に伴なってハンドリングパワーが低下し、ハンドリングパワーを増加させようとするとＦＥＴの縦続接続段数が増えて集積回路としての高周波スイッチ回路のサイズが大きくなる、という問題点がある。
【０００９】
また、特開平１０−８４２６７号公報（特許文献２）に開示の回路においては、高周波信号から得た直流電位をＦＥＴのゲートに印加するかどうかを選択するために、高周波スイッチ用のＦＥＴのほかにさらに選択回路すなわちスイッチ回路とその制御のための電源や制御信号を必要とし、結局、集積回路として構成した場合のチップ面積が大きくなる、という問題点がある。
【００１０】
そこで本発明の目的は、小型であって、低い制御電位動作においても高いハンドリングパワーが得られる高周波スイッチ回路を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、高周波スイッチ回路において、入力される高周波信号の振幅に応じた電位であって、高周波スイッチのオン状態ではより大きく、オフ状態ではより小さくなるように電位を発生する回路を備えており、その発生した電位が制御電位に付加されるようにしたものである。
【００１２】
本発明の高周波スイッチ回路は、制御信号として印加される制御電位に応じて入力端子と出力端子の間で高周波信号の通過・遮断を行う複数の高周波スイッチ手段と、高周波スイッチ手段を通過する高周波信号を検出する検出手段と、検出手段で検出された高周波信号の振幅または強度に応じ、オン状態である高周波スイッチ手段に印加される制御電位とオフ状態である高周波スイッチ手段に印加される制御電位の差が拡大するよう、複数の高周波スイッチ手段の少なくとも１つに印加される制御電位を変化させる制御電位発生回路と、を有する、
本発明に基づく第１の構成による高周波スイッチ回路は、印加される制御電位に応じて入力端子と出力端子の間で高周波信号の通過・遮断を行う複数の高周波スイッチ手段と、オン状態である高周波スイッチ手段を通過する高周波信号を検出する検出手段と、検出手段で検出された高周波信号の振幅または強度に応じ、オン状態である高周波スイッチ手段に印加される制御電位とオフ状態である高周波スイッチ手段に印加される制御電位の差が拡大するよう、オン状態である高周波スイッチ手段に印加される制御電位が上昇するように電位を発生する制御電位発生回路と、を有し、この制御電位発生回路は、昇圧回路のみ、もしくは昇圧回路と降圧回路の組み合わせにより構成される。
【００１３】
第１の構成では、高周波スイッチ回路において、入力された高周波信号の振幅に応じて、制御電位発生回路によって制御電位が上昇する。このときオン状態の電界効果トランジスタ（ＦＥＴ）でもオフ状態のＦＥＴでも同じように制御電位が上昇する場合には、式(1)のＶH−ＶLが変化しないため、ハンドリングパワーは上昇しないが、本発明では、オン状態のＦＥＴにおける制御電位上昇がオフ状態のＦＥＴにおける制御電位上昇よりも大きくなるようにしており、その結果、式(1)のＶH−ＶLが大きくなって、ハンドリングパワーが増加する。
【００１４】
本発明に基づく第２の構成による高周波スイッチ回路は、印加される制御電位に応じて入力端子と出力端子の間で高周波信号の通過・遮断を行う複数の高周波スイッチ手段と、オン状態である高周波スイッチ手段を通過する高周波信号を検出する検出手段と、検出手段で検出された高周波信号の振幅または強度に応じ、オン状態である高周波スイッチ手段に印加される制御電位とオフ状態である高周波スイッチ手段に印加される制御電位の差が拡大するよう、オフ状態である高周波スイッチ手段に印加される制御電位が低下するように負電位を発生する制御電位発生回路と、を有し、この制御電位発生回路は、降圧回路のみ、もしくは昇圧回路と降圧回路の組み合わせにより構成される。
【００１５】
第２の構成では、高周波スイッチ回路において、入力された高周波信号の振幅に応じて制御電位発生回路によって制御電位が低下する。このときオン状態の電界効果トランジスタ（ＦＥＴ）でもオフ状態のＦＥＴでも同じように制御電位が低下する場合には、式(1)のＶH−ＶLが変化しないため、ハンドリングパワーは上昇しないが、本発明ではオフ状態のＦＥＴにおける制御電位低下がオン状態のＦＥＴにおける制御電位低下よりも大きくなるようにしており、その結果、式(1)のＶH−ＶLが大きくなって、ハンドリングパワーが増加する。
【００１６】
本発明に基づく上述した第１及び第２の構成は、オン側もしくはオフ側のゲート電位を上下させることにより、式(1)のＶH−ＶLを大きくし、ハンドリングパワーを増加させているため、両者が並存するようにして高周波スイッチ回路を構成することも可能である。
【００１７】
【発明の実施の形態】
次に、本発明の好ましい実施の形態について、図面を参照して説明する。
【００１８】
図１は、本発明の第１の実施形態の高周波スイッチ回路の構成の概要を示すブロック図である。
【００１９】
図１に示す高周波スイッチ回路は、半導体集積回路として構成するのに適したものであり、ＳＰＤＴ回路として構成されたものである。この高周波スイッチ回路は、コモン端子としての高周波端子１０１と、高周波端子１０１に入力端子が接続した第１の高周波スイッチ回路部分１５１と、第１の高周波スイッチ回路部分１５１の出力端子に接続した高周波端子１０２と、高周波端子１０１に入力端子が接続した第２の高周波スイッチ回路部分１５２と、第２の高周波スイッチ回路部分１５２の出力端子に接続した高周波端子１０３と、１対の相補的な制御電位すなわち制御信号が入力する第１及び第２の制御電位入力端子１１１，１１２と、第１の制御電位入力端子１１１に入力端子が接続する第１の昇圧回路１３１と、第２の制御電位入力端子１１２に入力端子が接続する第２の昇圧回路１３２と、を備えている。
【００２０】
ここで高周波スイッチ回路部分１５１，１５２は、いずれも、入力端子、出力端子のほかに、制御端子及び高周波検出端子を備えており、制御端子に制御信号として入力する制御電位に応じて、入力端子と出力端子との間を導通状態あるいは遮断状態とするものである。さらに高周波スイッチ回路部分１５１，１５２は、それがオン状態となっているときにそこを通過する高周波信号の強度あるいは振幅を検出して出力するための高周波検出端子を備えている。このような高周波スイッチ回路部分は、後述するように、例えば、ＦＥＴ（電界効果トランジスタ）を縦続接続したものなどからなる高周波スイッチ部と、高周波信号を検出するための回路とからなるものを使用することができる。
【００２１】
第１の昇圧回路１３１は、対応する第１の高周波スイッチ回路部分１５１の制御端子に対し、第１の制御電位入力端子１１１に入力する制御信号（制御電位）を供給するものであるが、第１の高周波スイッチ回路部分１５１がオン状態であるときには、第１の高周波スイッチ回路部分１５１に供給する制御信号の電位を上昇させる。そのため、第１の昇圧回路１３１は、第１の高周波スイッチ回路部分１５１の高周波検出端子に接続する高周波検出端子を備えている。同様に第２の昇圧回路１３２は、第２の高周波スイッチ回路部分１５２の制御端子に対し制御信号（制御電位）を供給するものであり、第２の高周波スイッチ回路部分１５２がオン状態であるときに、第２の制御電位入力端子１１２から入力する制御信号を昇圧させて第２の高周波スイッチ回路部分１５２に供給する。第２の昇圧回路１３２は、第２の高周波スイッチ回路部分１５２の高周波検出端子に接続する高周波検出端子を備えている。
【００２２】
次に、各高周波スイッチ回路部分１５１，１５２における高周波検出について説明する。この高周波検出は、図２に示すように、高周波スイッチ回路部分内の高周波スイッチ部の入力端子と出力端子との間に電位分割回路を接続することで実現できる。電位分割回路は、２つの電位分割素子を直列に接続し、これらの電位分割素子の中点から高周波検出端子を引き出すようにして構成できる。図２は、図１に高周波スイッチ回路における高周波検出を説明する図であり、ここでは、第１の高周波スイッチ回路部分１５１の高周波スイッチ部１２１の入力端子と出力端子との間に電位分割素子１４１，１４２を直列に接続し、これら電位分割素子１４１，１４２の中点（接続点）を高周波スイッチ回路部分１５１の高周波検出端子２１１とし、同様に、第２の高周波スイッチ回路部分１５２の高周波スイッチ部１２２の入力端子と出力端子との間に電位分割素子１４３，１４４を直列に接続し、これら電位分割素子１４３，１４４の中点（接続点）を高周波スイッチ回路部分１５２の高周波検出端子２１２としている。電位分割素子１４１〜１４４としては、抵抗素子、容量素子、インダクタ素子のいずれを使用することもでき、また、これらを直列あるいは並列に接続したものも使用することができる。
【００２３】
これらの電位分割素子１４１〜１４４について、電位分割素子１４１で代表させてその具体例を説明する。図３は、抵抗素子５１からなる電位分割素子１４１を示し、図４は、インダクタ素子９１からなる電位分割素子１４１を示し、図５は、容量素子４１からなる電位分割素子１４１を示している。また、図６は、抵抗素子５１とインダクタ素子９１を直列に接続した電位分割素子１４１を示し、図７は、抵抗素子５１と容量素子４１を直列に接続した電位分割素子１４１を示している。さらに、図８は、図２に示す回路において電位分割素子１４１〜１４４として抵抗素子５１〜５４をそれぞれ使用した例を示し、図９は、図２に示す回路において電位分割素子１４１〜１４４としてインダクタ素子９１〜９４をそれぞれ使用した例を示し、図１０は、図２に示す回路において電位分割素子１４１として容量素子４１〜４４をそれぞれ使用した例を示している。
【００２４】
次に、昇圧回路１３１，１３２について説明する。昇圧回路１３１，１３２は、通常、同一の回路構成とされるので、ここでは、昇圧回路１３１について説明する。
【００２５】
図１１は、昇圧回路１３１の構成の一例を示している。昇圧回路１３１の入力端子２０４と出力端子２０５の間に抵抗素子５１が接続されており、この抵抗素子５１と並列にダイオード素子２１が設けられている。ダイオード素子２１のアノードが入力端子２０４に、カソードが出力端子２０５に接続している。さらに、昇圧回路１３１の高周波検出端子２０６と出力端子２０５の間に、容量素子４１が接続されている。ここでは、図１２に示すように、入力端子２０４とダイオード素子２１のアノードとの間に抵抗素子５２が挿入されていてもよく、また、図１３に示すように、出力端子２０５とダイオード素子２１のカソードとの間に抵抗素子５２が挿入されていてもよい。また、図１４に示すように、容量素子４１と直列に抵抗素子６７を接続してもよい。図１４に示す例では、容量素子４１に抵抗素子６７が直列に設けられているが、インダクタ素子、抵抗素子、容量素子から構成される回路を図１４の抵抗素子６７の代わりに挿入してもよい。
【００２６】
高周波検出端子２０６と出力端子２０５の間に接続された容量素子４１は、容量素子を含む信号検出部に置き換えることが可能である。この信号検出部は、容量素子のみ、もしくは容量素子を含む回路で構成される。この容量素子を含む回路は、抵抗素子とインダクタ素子と容量素子の全てもしくは一部から構成される回路と、容量素子との直列接続により構成される。
【００２７】
次に、高周波スイッチ部１２１，１２２について説明する。高周波スイッチ部としては、抵抗を介してゲートに制御信号すなわち制御電位が印加されるＦＥＴを有するもの、あるいは、このようなＦＥＴを縦続接続したものが好ましく使用される。ＦＥＴを縦続接続した場合には、各ＦＥＴごとに抵抗を設けて抵抗の一端を対応するＦＥＴのゲートに接続し、抵抗の他端は共通に接続してそこを制御端子として制御信号が入力するようにすればよい。高周波スイッチ部１２１，１２２は、通常、同一構成とされるので、ここでは高周波スイッチ部１２１によってこれらを代表して説明する。
【００２８】
図１５に示した高周波スイッチ部１２１は、入力端子２０１と出力端子２０２の間を２つのＮチャネルＦＥＴ１，２のチャネルで縦続接続し、各ＦＥＴ１，２のゲートにはそれぞれ抵抗素子５１，５２の一端を接続し、抵抗素子５１，５２の他端は共通に制御端子２０３に接続したものである。ここではＦＥＴを２個縦続接続しているが、ＦＥＴは１個であってもよいし、３個以上を縦続接続させてもよい。
【００２９】
また、縦続接続されたＦＥＴにおいて、各ＦＥＴのドレイン−ソース間電圧をそろえるために、各ＦＥＴのドレイン−ソースに対して並列に、数ｋΩ以上の抵抗値の抵抗素子を接続するようにしてもよい。図１６は、このようにドレイン−ソース間に抵抗素子が接続された高周波スイッチ部を示している。すなわち図１６に示す高周波スイッチ部１２１は、入力端子２０１と出力端子２０２の間を４つのＦＥＴ１〜４のチャネルで縦続接続し、ＦＥＴ１〜４ごとにそのＦＥＴのドレインとソースを接続するように数ｋΩ程度の抵抗値を有する抵抗素子５１〜５４が設けられている。各ＦＥＴ１〜４のゲートにはそれぞれ抵抗素子５５〜５８の一端が接続され、抵抗素子５５〜５８の他端は共通に制御端子２０３に接続している。
【００３０】
図１６では、４個のＦＥＴ１〜４を縦続接続しているが、ＦＥＴを１個のみ入力端子２０１と出力端子２０２の間に接続しているようにしてもよいし、縦続接続の段数も４段以外としてもよい。
【００３１】
図１７は、図２に示す回路の具体的構成例として、高周波スイッチ部１２１，１２２としてそれぞれ４個のＮチャネルＦＥＴを縦続接続したものを用い、電位分割素子１４１〜１４４として抵抗素子５１〜５４を使用し、昇圧回路１３１，１３２として図１１に示す回路を用いた例を示している。同様に図１８は、図２に示す回路の具体的構成例として、高周波スイッチ部１２１，１２２としてそれぞれ４個のＮチャネルＦＥＴを縦続接続したものを用い、電位分割素子１４１〜１４４として抵抗素子５１〜５４を使用し、昇圧回路１３１，１３２として図１２に示す回路を用いた例を示している。
【００３２】
次に、この第１の実施形態の高周波スイッチ回路の動作について説明する。
【００３３】
図２を再び参照して、制御電位入力端子１１１，１１２には、制御信号として、ハイレベルとロウレベルからなる二値のレベルの制御電位が、相補的に印加されることになっている。ここで制御電位入力端子１１１にハイレベルが入力され、制御電位入力端子１１２にロウレベルが入力された場合を考える。このとき高周波端子１０１に高周波信号が入力されると、高周波スイッチ部１２１はオン状態であるので、高周波端子１０２に信号が出力される。したがって高周波検出端子２１１では、高周波の入力信号と同じ振幅の信号が検出できる。その一方、高周波スイッチ部１２２はオフ状態であるので、高周波端子１０３には信号は出力されない。通常の使用状態であれば、各高周波端子１０１〜１０３は終端されているので、オフ状態である高周波スイッチ部１２２に接続する高周波端子１０２の信号振幅は、電位分割回路から流れ込む信号成分を無視すれば、実質的に振幅ゼロであると考えられる。したがって高周波検出端子２１２には、高周波入力信号が電位分割回路で分割されて小さくなった振幅の信号が検出される。
【００３４】
高周波スイッチ部１２１，１２２にそれぞれ接続されている昇圧回路１３１，１３２は、次に示すような動作をする。昇圧回路１３１，１３２は、図１１〜図１４に示す回路のうちのいずれのものを使用したとしてもほぼ同様に動作するから、ここでは図１１に示す昇圧回路１３１が使用されたものとする。
【００３５】
高周波スイッチ部側の高周波検出端子２１２で検出された高周波信号は、昇圧回路１３１の高周波検出端子２０６に入力する。この高周波信号はダイオード２１によって検波されることとなり、検波された非対称な電流がダイオード２１から流れ込むため、結果として、昇圧回路１３１の出力端子２０５には、入力端子２０４の電位より高い電位が現れることになる。高周波スイッチ部側で検出される高周波信号は、高周波スイッチ部がオン状態のときには入力高周波信号と同じ大きさであり、高周波スイッチ部がオフ状態であれば、入力高周波信号より小さいので、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部に入力される制御電位とオフ状態の高周波スイッチ部に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００３６】
次に、本発明の第２の実施形態について説明する。第１の実施形態では、ＳＰＤＴ回路について説明したが、本発明は、ＳＰＤＴ回路のみに適用されるものではなく、より多数の高周波スイッチ部あるいは高周波スイッチ回路部分を有するものにも適用されるものである。図１９は、本発明の第２の実施形態の高周波スイッチ回路を示している。
【００３７】
図１９に示す高周波スイッチ回路は、ＤＰＤＴ（双極双投；double pole double through）回路であり、高周波信号が入力する２つの高周波端子１０１，１０４と、高周波信号を出力する２つの高周波端子１０２，１０３と、高周波端子１０１と高周波端子１０２の間に設けられた高周波スイッチ部１２１及び電位分割素子１４１，１４２と、高周波端子１０４と高周波端子１０２の間に設けられた高周波スイッチ部１２２及び電位分割素子１４３，１４４と、高周波端子１０１と高周波端子１０３の間に設けられた高周波スイッチ部１２３及び電位分割素子１４５，１４６と、高周波端子１０４と高周波端子１０３の間に設けられた高周波スイッチ部１２４及び電位分割素子１４７，１４８と、高周波スイッチ部１２１〜１２４にそれぞれ接続する昇圧回路１３１〜１３４と、１対の制御電位入力端子１１１，１１２を備えている。制御電位入力端子１１１は、昇圧回路１３１，１３４に接続し、制御電位入力端子１１２は、昇圧回路１３２，１３３に接続している。
【００３８】
この高周波スイッチ回路は、図２に示したＳＰＤＴ回路を２つ用意して、両方のＳＰＤＴ回路の高周波端子１０２を共通に接続し、また高周波端子１０３を共通に接続するとともに、双方のＳＰＤＴ回路の制御電位入力端子１１１，１１２をたすき掛けに接続したものに相当する。したがって、個々のＳＰＤＴ回路としては、第１の実施形態の場合と同様に動作するから、この第２の実施形態の高周波スイッチ回路では、制御信号として、制御電位入力端子１１１にハイレベル、制御電位入力端子１１２にロウレベルの制御電位を印加すると、高周波端子１０１から入力した高周波信号は高周波端子１０２から出力され、高周波端子１０４から入力した高周波信号は高周波端子１０３から出力される。逆に、制御電位入力端子１１１にロウレベル、制御電位入力端子１１２にハイレベルを印加すると、高周波端子１０１から入力した高周波信号は高周波端子１０３から出力され、高周波端子１０４から入力した高周波信号は高周波端子１０２から出力される。この高周波スイッチ回路においても、オン状態である高周波スイッチ部に対し昇圧された制御電位が印加されるため、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００３９】
次に、本発明の第３の実施形態について説明する。図２０に示す本発明の第３の実施形態の高周波スイッチ回路は、ＳＰ３Ｔ（単極三投；single pole triple through）回路として構成されたものである。この高周波スイッチ回路は、高周波信号が入力する高周波端子１０１と、高周波信号を出力する３個の高周波端子１０２〜１０４と、高周波端子１０１と高周波端子１０２の間に設けられた高周波スイッチ部１２１及び電位分割素子１４１，１４２と、高周波端子１０１と高周波端子１０３の間に設けられた高周波スイッチ部１２２及び電位分割素子１４３，１４４と、高周波端子１０１と高周波端子１０４の間に設けられた高周波スイッチ部１２３及び電位分割素子１４５，１４６と、高周波スイッチ部１２１〜１２３にそれぞれ接続する昇圧回路１３１〜１３３と、昇圧回路１３１〜１３３にそれぞれ接続する制御電位入力端子１１１〜１１３を備えている。
【００４０】
この高周波スイッチ回路は、図２に示した高周波スイッチ回路に対し、さらに、第３の高周波スイッチ部１２３と、第３の昇圧回路１３３と、電位分割素子１４５，１４６とを追加したものであり、この追加された回路部分の構成は、第１の高周波スイッチ部１２１、第１の昇圧回路１３１及び電位分割素子１４１，１４２からなる回路部分と同一である。したがって、追加された回路部分も、第１の実施形態の講習はスイッチ回路における、第１の昇圧回路１３１及び電位分割素子１４１，１４２からなる回路部分と同様に動作する。そして、この高周波スイッチ回路では、制御電位入力端子１１１〜１１３に対し、いずれか１つの制御電位入力端子がハイレベル、残り２つの制御電位入力端子がロウレベルとなるように、制御信号が印加される。その結果、高周波端子１０１に入力した高周波信号は、ハイレベルとなっている制御電位入力端子に対応する高周波スイッチ部を介し、対応する高周波端子から出力することになる。この場合も、オン状態である高周波スイッチ部に対し昇圧された制御電位が印加されるため、制御電位入力端子に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００４１】
以上、本発明をＤＰＤＴ回路やＳＰ３Ｔ回路に適用する場合を説明したが、本発明は、さらに多数の高周波スイッチ部を有する高周波スイッチ回路にも適用することができる。
【００４２】
次に、本発明の第４の実施形態について説明する。上述した第１乃至第３の実施形態では、オン状態となっている高周波スイッチ部から高周波信号を検出するために電位分割回路を設けているが、高周波スイッチ部自体を縦続接続することによって、電位分割回路を設けることなく、オン状態となっている高周波スイッチ部を通過する高周波信号を検出することができる。その場合には、縦続接続された高周波スイッチ部相互の接続点から高周波信号を検出すればよい。
【００４３】
図２１は、このような高周波スイッチ回路の構成の一例を示している。このスイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１〜１２４と、昇圧回路１３１〜１３４と、制御電位入力端子１１１，１１２とを備えており、高周波端子１０２に高周波スイッチ部１２２の出力端子が接続され、高周波スイッチ部１２２の入力端子に高周波スイッチ部１２１の出力端子が接続されてその相互接続点が高周波検出端子２１１とされ、高周波端子１０３に高周波スイッチ部１２４の出力端子が接続されて、高周波スイッチ部１２４の入力端子に高周波スイッチ部１２３の出力端子が接続され、その相互接続点が高周波検出端子２１２とされている。高周波スイッチ部１２１及び高周波スイッチ部１２３の入力端子は、高周波端子１０１に接続される。さらに、昇圧回路１３１の入力端子は制御電位入力端子１１１に接続され、昇圧回路１３１の出力端子は高周波スイッチ部１２１及び１２２の制御端子に接続され、昇圧回路１３１の高周波検出端子は、高周波スイッチ部１２１の出力端子すなわち高周波検出端子２１１に接続される。同様にして、昇圧回路１３２の入力端子は制御電位入力端子１１２に接続され、昇圧回路１３２の出力端子は高周波スイッチ部１２３および高周波スイッチ部１２４の制御端子に接続され、昇圧回路１３２の高周波検出端子は、高周波スイッチ部１２３の出力端子すなわち高周波検出端子２１２に接続される。
【００４４】
ここで、昇圧回路１３１，１３２としては、図１１〜図１４に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２４としても、図１５あるいは図１６に示したものが使用できる。もちろん、高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示した通りのもの、すなわち４段に限られるわけではない。
【００４５】
図２２は、このような第４の実施形態の高周波スイッチ回路の具体的な回路構成の一例を示している。ここでは、縦続接続されたＦＥＴ１，２と各ＦＥＴ１，２のゲートに接続する抵抗素子５１，５２が高周波スイッチ部１２１を構成している。同様に、ＦＥＴ３，４と抵抗素子５３，５４が高周波スイッチ部１２２を構成し、ＦＥＴ５，６と抵抗素子５５，５６が高周波スイッチ部１２３を構成し、ＦＥＴ７，８と抵抗素子５７，５８が高周波スイッチ部１２４を構成している。昇圧回路１３１，１３２としては、図１２に示したものが使用されている。
【００４６】
次に、この第４の実施形態の高周波スイッチ回路の動作について説明する。
【００４７】
図２１を再び参照して、制御電位入力端子１１１，１１２には、ハイレベルとロウレベルからなる二値のレベルの制御電位が、制御信号として、相補的に印加されることになっている。ここで制御電位入力端子１１１にハイレベルが入力され、制御電位入力端子１１２にロウレベルが入力された場合を考える。このとき高周波端子１０１に高周波信号が入力されると、高周波スイッチ部１２１，１２２はいずれもオン状態であるので、高周波端子１０２に高周波信号が出力される。したがって高周波検出端子２１１では、高周波の入力信号と同じ振幅の信号が検出できる。その一方、高周波スイッチ部１２３，１２４はオフ状態であるので、高周波端子１０３には信号は出力されない。通常の使用状態であれば、各高周波端子は終端されているので、オフ状態である高周波スイッチ部１２４に接続する高周波端子１０２の信号振幅は、電位分割回路から流れ込む信号成分を無視すれば、実質的に振幅ゼロであると考えられる。したがって高周波検出端子２１２には、高周波入力信号が、縦続接続されている高周波スイッチ部のインピーダンスの比で分割されて小さくなった振幅の信号が検出される。
【００４８】
高周波スイッチ部１２１〜１２４に接続されている昇圧回路１３１，１３２は、次に示すような動作をする。昇圧回路１３１，１３２は、図１１〜図１４に示す回路のうちのいずれのものを使用したとしてもほぼ同様に動作するから、ここでは図１１に示す昇圧回路１３１が使用されたものとする。
【００４９】
高周波スイッチ部側の高周波検出端子２１２で検出された高周波信号は、昇圧回路１３１の高周波検出端子２０６に入力する。この高周波信号はダイオード２１によって検波されることとなり、検波された非対称な電流がダイオード２１から流れ込むため、結果として、昇圧回路１３１の出力端子２０５には、入力端子２０４の電位より高い電位が現れることになる。高周波スイッチ部側で検出される高周波信号は、高周波スイッチ部がオン状態のときには入力高周波信号と同じ大きさであり、高周波スイッチ部がオフ状態であれば、入力高周波信号より小さいので、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部に入力される制御電位とオフ状態の高周波スイッチ部に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００５０】
次に、本発明の第５の実施形態について説明する。上述した第４の実施形態では、縦続接続された高周波スイッチ部相互の接続点を検出端子としているが、高周波スイッチ部の入出力端子を検出端子としても同様の効果を得ることが可能である。
【００５１】
図２３は、このような高周波スイッチ回路の構成の一例を示している。このスイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１，１２３と、昇圧回路１３１〜１３２と、制御電位入力端子１１１，１１２とを備えており、高周波端子１０２に高周波スイッチ部１２１の出力端子が接続され、その出力端子が高周波検出端子２１１とされ、高周波端子１０３に高周波スイッチ部１２３の出力端子が接続され、その出力端子が高周波検出端子２１２とされている。高周波スイッチ部１２１及び高周波スイッチ部１２３の入力端子は、高周波端子１０１に接続される。さらに、昇圧回路１３１の入力端子は制御電位入力端子１１１に接続され、昇圧回路１３１の出力端子は高周波スイッチ部１２１の制御端子に接続され、昇圧回路１３１の高周波検出端子は、高周波スイッチ部１２１の出力端子すなわち高周波検出端子２１１に接続される。同様にして、昇圧回路１３２の入力端子は制御電位入力端子１１２に接続され、昇圧回路１３２の出力端子は高周波スイッチ部１２３の制御端子に接続され、昇圧回路１３２の高周波検出端子は、高周波スイッチ部１２３の出力端子すなわち高周波検出端子２１２に接続される。
【００５２】
ここで、昇圧回路１３１，１３２としては、図１１〜図１４に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２４としても、図１５あるいは図１６に示したものが使用できる。もちろん、高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示した通りのものに限られるわけではない。
【００５３】
図２４及び図２５は、このような第５の実施形態の高周波スイッチ回路の具体的な回路構成の一例を示している。図２４に示す高周波スイッチ回路は、図２２に示した高周波スイッチ回路において、昇圧回路１３１，１３２の高周波検出端子をそれぞれ高周波端子１０２，１０３に接続したものと等価である。図２５に示す高周波スイッチ回路は、図２４に示す高周波スイッチ回路の昇圧回路１３１，１３２において、容量素子４１，４２と高周波検出端子との間にそれぞれ抵抗素子６７，６７を挿入したものである。
【００５４】
次に、この第５の実施形態の高周波スイッチ回路の動作について説明する。
【００５５】
図２３を再び参照して、制御電位入力端子１１１，１１２には、ハイレベルとロウレベルからなる二値のレベルの制御電位が、制御信号として、相補的に印加されることになっている。ここで制御電位入力端子１１１にハイレベルが入力され、制御電位入力端子１１２にロウレベルが入力された場合を考える。このとき高周波端子１０１に高周波信号が入力されると、高周波スイッチ部１２１はオン状態であるので、高周波端子１０２に高周波信号が出力される。したがって高周波検出端子２１１では、高周波の入力信号と同じ振幅の信号が検出できる。その一方、高周波スイッチ部１２３はオフ状態であるので、高周波端子１０３には信号は出力されない。上述の実施形態と同様に、オフ状態である高周波スイッチ部１２３に接続する高周波端子１０２の信号振幅は、実質的に振幅ゼロであると考えられ、高周波検出端子２１２にはおいて検出される高周波信号の振幅もほとんどゼロである。
【００５６】
高周波スイッチ部１２１，１２４に接続されている昇圧回路１３１，１３２は、次に示すような動作をする。昇圧回路１３１，１３２は、図１１〜図１４に示す回路のうちのいずれのものを使用したとしてもほぼ同様に動作するから、ここでは図１１に示す昇圧回路１３１が使用されたものとする。
【００５７】
高周波スイッチ部側の高周波検出端子２１２で検出された高周波信号は、昇圧回路１３１の高周波検出端子２０６に入力する。この高周波信号はダイオード２１によって検波されることとなり、検波された非対称な電流がダイオード２１から流れ込むため、結果として、昇圧回路１３１の出力端子２０５には、入力端子２０４の電位より高い電位が現れることになる。高周波スイッチ部側で検出される高周波信号は、高周波スイッチ部がオン状態のときには入力高周波信号と同じ大きさであり、高周波スイッチ部がオフ状態であればほとんど振幅ゼロであるので、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部に入力される制御電位とオフ状態の高周波スイッチ部に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００５８】
次に、本発明の第６の実施形態について説明する。上述した第２から第５の実施の形態では、高周波スイッチ回路を構成する全ての高周波スイッチ部に昇圧回路を接続していたが、第６の実施の形態では、特定の高周波スイッチ部にのみ昇圧回路を接続する。これは、高周波スイッチの用途を考えた際に、大振幅の信号が入力される高周波端子が特定の端子のみで、他の高周波端子には小振幅の信号しか入力されない場合に有効である。この場合、大振幅の信号が通過する高周波スイッチ部におけるハンドリングパワーを向上させればよい。
【００５９】
図２６は、このような高周波スイッチ回路の構成の一例を示している。このスイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１〜１２３と、昇圧回路１３１と、制御電位入力端子１１１，１１２とを備えており、高周波スイッチ部１２１と１２２が縦続接続され、高周波端子１０２に高周波スイッチ部１２２の出力端子が接続され、高周波端子１０３に高周波スイッチ部１２３の出力端子が接続されている。高周波スイッチ部１２１及び１２３の入力端子は、高周波端子１０１に接続され、その高周波端子１０１が高周波検出端子２１１とされる。さらに、昇圧回路１３１の入力端子は制御電位入力端子１１１に接続され、昇圧回路１３１の高周波検出端子は、高周波スイッチ部１２１の入力端子すなわち高周波検出端子２１１に接続される。
【００６０】
ここで、昇圧回路１３１としては、図１１〜図１４に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２３としても、図１５あるいは図１６に示したものが使用できる。もちろん、各高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示した通りのものに限られるわけではない。
【００６１】
次に、この第６の実施の形態の動作について説明する。第６の実施形態の高周波スイッチ回路は、上述した第１の実施の形態のものと同一の原理で動作するため、動作が異なる点のみの説明を行う。
【００６２】
第６の実施の形態の高周波スイッチ回路は、特定の高周波端子からのみ大振幅の信号が入力され、その大振幅の信号が通過する高周波スイッチ部のハンドリングパワーを増大させるようにしている。そこで、高周波端子１０２にのみ大振幅の信号が入力され、高周波スイッチ部１２１，１２２がオンとなる場合を考える。高周波スイッチ部１２１，１２２には昇圧回路１３１が接続され、高周波スイッチ部１２３には昇圧回路が接続されていないため、高周波検出端子２１１における信号の振幅は、高周波端子１０２に入力された振幅とほぼ同じとなる。このとき、昇圧回路の動作は、第１の実施の形態に上述した原理で動作するため、高周波スイッチ部１２１，１２２の制御端子の電位は高周波信号の入力振幅に応じて昇圧された電位が印加され、高周波スイッチ部１２３の制御端子の電位は昇圧されない。したがって、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部に入力される制御電位とオフ状態の高周波スイッチ部に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００６３】
図２７は、このような第６の実施形態の高周波スイッチ回路の具体的な回路構成の一例を示している。ここでは、縦続接続されたＦＥＴ１，２と各ＦＥＴ１，２のゲートに接続する抵抗素子５１，５２が高周波スイッチ部１２１を構成している。同様に、ＦＥＴ３，４と抵抗素子５３，５４が高周波スイッチ部１２２を構成し、ＦＥＴ５〜８と抵抗素子５５〜５８が高周波スイッチ部１２３を構成している。昇圧回路１３１としては、図１２に示したものが使用されている。
【００６４】
上述の例では、ＳＰＤＴ構成を基本にして説明したが、本発明の回路は、ＳＰＤＴだけに限定されることなく、ＳＰｎＴや多入力多出力型のスイッチにおいても適用可能である。また、上述の例では、高周波検出端子を高周波スイッチ部の入力端子としたが、高周波スイッチ部の縦続接続端子や高周波スイッチ部の出力端子を高周波検出端子としても同様の効果を得ることは可能である。
【００６５】
次に、本発明の第７の実施形態について説明する。上述した第６の実施の形態では、昇圧回路により、オン側となる高周波スイッチ部の制御電位を昇圧していたが、第７の実施の形態では、第６の実施の形態と同じく特定の高周波端子に大振幅の信号が入力される場合を考え、特定の高周波スイッチ部のハンドリングパワーを増大させるために、降圧回路を設けて、オフ側となる高周波スイッチ部の制御電位を降圧する。
【００６６】
図２８は、このような高周波スイッチ回路の構成の一例を示している。このスイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１〜１２４と、降圧回路１６１と、制御電位入力端子１１１，１１２とを備えており、高周波スイッチ部１２３と１２４が縦続接続され、高周波スイッチ部１２１と１２２が縦続接続され、高周波端子１０２に縦続接続された高周波スイッチ部１２２の出力端子が接続され、高周波端子１０３に従属接続された高周波スイッチ部１２４の出力端子が接続されている。高周波スイッチ部１２１及び１２３の入力端子は、高周波端子１０１に接続され、その高周波端子１０１が高周波検出端子２１１とされる。さらに、降圧回路１６１の入力端子は制御電位入力端子１１２に接続され、降圧回路１６１の高周波検出端子は、高周波スイッチ部１２３の入力端子すなわち高周波検出端子２１１に接続される。
【００６７】
ここで降圧回路１６１について説明する。
【００６８】
図２９は、降圧回路１６１の構成の一例を示している。降圧回路１６１の入力端子３０４と出力端子３０５の間に抵抗素子５１が接続されており、この抵抗素子５１と並列にダイオード素子２１が設けられている。ダイオード素子２１のアノードが出力端子３０５に、カソードが入力端子３０４に接続している。さらに、降圧回路１３１の高周波検出端子３０６と出力端子３０５の間に、容量素子４１が接続されている。ここでは、図３０に示すように、入力端子３０４とダイオード素子２１のカソードとの間に抵抗素子５２が挿入されていてもよく、また、図３１に示すように、出力端子３０５とダイオード素子２１のアノードとの間に抵抗素子５２が挿入されていてもよい。これら図２９〜図３１に示した降圧回路は、それぞれ、図１１〜図１３に示した昇圧回路におけるダイオード素子の極性を逆転したものと回路的に等価である。
【００６９】
本実施形態においては、降圧回路１６１としては、図２９〜図３１に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２４としても、図１５あるいは図１６に示したものが使用できる。もちろん、高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示した通りのものに限られるわけではない。
【００７０】
次に、この第７の実施の形態の動作について説明する。
【００７１】
図２８を再び参照する。第７の実施の形態は、特定の高周波端子からのみ大振幅の信号が入力され、その大振幅の信号が通過する高周波スイッチ部のハンドリングパワーを増大させることを目的としている。そこで、高周波端子１０２にのみ大振幅の信号が入力され、高周波スイッチ部１２１，１２２がオンとなる場合を考える。高周波スイッチ部１２１，１２２には昇圧回路も降圧回路も接続されず、高周波スイッチ部１２３，１２４には降圧回路１６１が接続されている。したがって、高周波検出端子２１１における信号の振幅は、高周波端子１０２に入力された振幅とほぼ同じとなる。
【００７２】
降圧回路１６１としては、図２９〜図３１に示す回路のうちのいずれのものを使用したとしてもほぼ同様に動作するから、ここでは図２９に示す降圧回路１６１が使用されたものとする。
【００７３】
高周波スイッチ部側の高周波検出端子２１１で検出された高周波信号は、降圧回路１６１の高周波検出端子３０６に入力する。この高周波信号はダイオード２１によって検波されることとなり、検波された非対称な電流がダイオード２１から流れ出るため、結果として、降圧回路１３１の降圧電位端子３０７には、入力端子３０４の電位より低い電位が現れることになる。
【００７４】
そのため、高周波スイッチ部１２３，１２４の制御端子の電位は制御電位入力端子１１２の電位から降圧回路１６１により降圧される。一方、高周波スイッチ部１２１，１２２の制御端子の電位は変化しないため、制御電位入力端子１１１の電位と同一になる。したがって、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部に入力される制御電位とオフ状態の高周波スイッチ部に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００７５】
図３２は、このような第６の実施形態の高周波スイッチ回路の具体的な回路構成の一例を示している。ここでは、縦続接続されたＦＥＴ１，２と各ＦＥＴ１，２のゲートに接続する抵抗素子５１，５２が高周波スイッチ部１２１を構成している。同様に、ＦＥＴ３，４と抵抗素子５３，５４が高周波スイッチ部１２２を構成し、ＦＥＴ５，６と抵抗素子５５，５６が高周波スイッチ部１２３を構成し、ＦＥＴ７，８と抵抗素子５７，５８が高周波スイッチ部１２４を構成している。降圧回路１６１としては、図３０に示したものが使用されている。
【００７６】
上述の例では、ＳＰＤＴ構成を基本にして説明したが、本実施形態の回路は、ＳＰＤＴだけに限定されることなく、ＳＰｎＴや多入力多出力型のスイッチにおいても適用可能である。また、上述の例では、高周波検出端子を高周波スイッチ部の入力端子としたが、高周波スイッチ部の縦続接続端子や高周波スイッチ部の出力端子を高周波検出端子としても、同様の効果を得ることは可能である。
【００７７】
次に、本発明の第８の実施形態について説明する。上述した第７の実施の形態では、大振幅信号が入力される高周波端子が特定の端子である場合を示したが、この第８の実施の形態の高周波スイッチ回路は、どの高周波端子に大振幅の信号が入力されてもオフ側の電位を低下させ、高いハンドリングパワーを得ることが可能な構成である。具体的には、上述した昇圧回路と降圧回路とを備えるとともに、これら昇圧回路からの電位と降圧回路からの電位を合成して出力する電位合成回路を備えている。
【００７８】
図３３は、このような高周波スイッチ回路の構成の一例を示している。このスイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１〜１２４と、昇圧回路１３１，１３２と、降圧回路１６１，１６２と、制御電位入力端子１１１，１１２と、電位合成回路１７１，１７２とを備えており、高周波端子１０２に高周波スイッチ部１２２の出力端子が接続されて、その高周波端子が検出端子２１２とされ、高周波スイッチ部１２２の入力端子に高周波スイッチ部１２１の出力端子が接続され、高周波端子１０３に高周波スイッチ部１２４の出力端子が接続されて、その高周波端子が高周波検出端子２１４とされ、高周波スイッチ部１２４の入力端子に高周波スイッチ部１２３の出力端子が接続されている。高周波スイッチ部１２１及び高周波スイッチ部１２３の入力端子は、高周波端子１０１に接続され、その高周波端子が高周波検出端子２１１及び２１３とされる。
【００７９】
さらに、昇圧回路１３１と降圧回路１６１の入力端子は制御電位入力端子１１１に接続され、昇圧回路１３１の出力端子は電位合成回路１７１の第１の入力端子に接続され、降圧回路１６１の出力端子は電位合成回路１７１の第２の入力端子に接続され、電位合成回路の出力端子は、高周波スイッチ部１２１及び高周波スイッチ部１２２の制御端子に接続され、昇圧回路１３１の高周波検出端子は、高周波スイッチ部１２２の出力端子すなわち検出端子２１２に接続され、降圧回路１６１の高周波検出端子は、高周波スイッチ部１２１の入力端子すなわち検出端子２１１に接続されている。
【００８０】
また、昇圧回路１３２と降圧回路１６２の入力端子は制御電位入力端子１１２に接続され、昇圧回路１３２の出力端子は電位合成回路１７２の第１の入力端子に接続され、降圧回路１６２の出力端子は電位合成回路１７２の第２の入力端子に接続され、電位合成回路の出力端子は、高周波スイッチ部１２３及び１２４の制御端子に接続され、昇圧回路１３２の高周波検出端子は、高周波スイッチ部１２４の出力端子すなわち検出端子２１４に接続され、降圧回路１６２の高周波検出端子は、高周波スイッチ部１２３の入力端子すなわち検出端子２１３に接続されている。
【００８１】
ここで、昇圧回路１３１，１３２としては、図１１〜図１４に示したいずれのものも使用できる。昇圧回路１６１，１６２としては、図２９〜図３１に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２４としても、図１５あるいは図１６に示したものが使用できる。もちろん、高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示した通りのものに限られるわけではない。
【００８２】
図３４は、第６の実施形態の高周波スイッチ回路の構成の別の例を示している。この高周波スイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１〜１２４と、昇圧回路１３１，１３２と、降圧回路１６１，１６２と、制御電位入力端子１１１，１１２と、電位合成回路１７１，１７２とを備えており、高周波端子１０２に高周波スイッチ部１２２の出力端子が接続されて、その高周波端子が高周波検出端子２１２とされ、高周波スイッチ部１２２の入力端子に高周波スイッチ部１２１の出力端子が接続され、その相互接続点を高周波検出端子２１１とし、高周波端子１０３に高周波スイッチ部１２４の出力端子が接続されて、その高周波端子が検出端子２１４とされ、高周波スイッチ部１２４の入力端子に高周波スイッチ部１２３の出力端子が接続され、その相互接続点を高周波検出端子２１３としている。高周波スイッチ部１２１及び１２３の入力端子は、高周波端子１０１に接続される。
【００８３】
さらに、昇圧回路１３１と降圧回路１６１の入力端子は制御電位入力端子１１１に接続され、昇圧回路１３１の出力端子は電位合成回路１７１の第１の入力端子に接続され、降圧回路１６１の出力端子は電位合成回路１７１の第２の入力端子に接続され、電位合成回路の出力端子は、高周波スイッチ部１２１及び１２２の制御端子に接続され、昇圧回路１３１の高周波検出端子は、高周波スイッチ部１２２の出力端子すなわち検出端子２１２に接続され、降圧回路１６１の高周波検出端子は、検出端子２１１に接続されている。
【００８４】
また、昇圧回路１３２と降圧回路１６２の入力端子は制御電位入力端子１１２に接続され、昇圧回路１３２の出力端子は電位合成回路１７２の第１の入力端子に接続され、降圧回路１６２の出力端子は電位合成回路１７２の第２の入力端子に接続され、電位合成回路の出力端子は、高周波スイッチ部１２３及び１２４の制御端子に接続され、昇圧回路１３２の高周波検出端子は、高周波スイッチ部１２４の出力端子すなわち検出端子２１４に接続され、降圧回路１６２の高周波検出端子は、検出端子２１３に接続されている。
【００８５】
ここで、昇圧回路１３１，１３２としては、図１１〜図１４に示したいずれのものも使用できる。昇圧回路１６１，１６２としては、図２９〜図３１に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２４としても、図１５あるいは図１６に示したものが使用できる。もちろん、高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示したものに限られるわけではない。
【００８６】
次に、本実施形態における電位合成回路１７１，１７２について説明する。電位合成回路１７１，１７２は、通常、同一の回路構成とされるので、ここでは、電位合成回路１７１について説明する。
【００８７】
図３５は、電位合成回路１７１の構成の一例を示している。電位合成回路１７１は、第１及び第２の入力端子３１０，３１１及び出力端子３１２を備えており、第１の入力端子３１０と出力端子３１２の間に抵抗素子５１を備え、第２の入力端子３１１と出力端子３１２の間に抵抗素子５２を備えている。もっとも、電位合成回路１７１の構成は、第１の入力端子３１０の電位と第２の入力端子３１１の電位の間の電位を出力端子３１２に出力する構成であれば、図３５に示した構成に限定されるものではない。
【００８８】
以上示した回路では、降圧回路の高周波検出端子を高周波スイッチ部の相互接続点に接続しているが、本実施の形態では、ある高周波スイッチ部における降圧回路の高周波検出端子と昇圧回路の高周波検出端子が同一の点に接続されない限り、昇圧回路及び降圧回路への入力信号に差が生じ、スイッチ素子のオン・オフ動作により、制御端子の電位の昇圧量もしくは降圧量を変化させることが可能である。そのため、この両者の高周波検出端子は、同一の点への接続でない限り、高周波スイッチ部の相互接続点もしくは、スイッチ手段の入出力端子のいずれに接続してもよく、例示した構成に限定されることはない。
【００８９】
次に、この第６の実施形態の高周波スイッチ回路の動作について説明する。
【００９０】
図３３を再び参照して、制御電位入力端子１１１，１１２には、ハイレベルとロウレベルからなる二値のレベルの制御信号が、相補的に印加されることになっている。ここで制御電位入力端子１１１にハイレベルが入力され、制御電位入力端子１１２にロウレベルが入力された場合を考える。このとき高周波端子１０２に高周波信号が入力されると、高周波スイッチ部１２１，１２２はオン状態であるので、高周波端子１０２に信号が出力される。したがって高周波検出端子２１１、２１２では、高周波の入力信号と同じ振幅の信号が検出できる。その一方、高周波スイッチ部１２３，１２４はオフ状態であるので、高周波端子１０３には信号は出力されない。通常の使用状態であれば、各高周波端子１０１〜１０３は終端されているので、オフ状態である高周波スイッチ部１２３，１２４に接続する高周波端子１０２の信号振幅は、実質的に接地電位であると考えられる。したがって高周波検出端子２１３には、入力信号と同じ振幅の信号が検出され、高周波検出端子２１４では、信号は検出されない。
【００９１】
高周波検出端子２１１、２１２にそれぞれ接続されている降圧回路１６１と昇圧回路１３１は、次に示すような動作をする。昇圧回路１３１，１３２は、図１１〜図１４に示す回路のうちのいずれのものを使用したとしてもほぼ同様に動作するから、ここでは図１１に示す昇圧回路１３１が使用されたものとする。また、降圧回路１６１，１６２は、図２９〜図３１に示す回路のうちのいずれのものを使用したとしてもほぼ同様に動作するから、ここでは図２９に示す降圧回路１６１が使用されたものとする。
【００９２】
高周波スイッチ部側の高周波検出端子２１２で検出された高周波信号は、昇圧回路１３１の高周波検出端子２０６に入力する。この高周波信号はダイオード２１によって検波されることとなり、検波された非対称な電流がダイオード２１から流れ込むため、結果として、昇圧回路１３１の昇圧電位出力端子２０５には、入力端子２０４の電位より高い電位が現れることになる。また、高周波スイッチ部側の高周波検出端子２１１で検出された高周波信号は、降圧回路１６１の高周波検出端子３０６に入力する。この高周波信号はダイオード２１によって検波されることとなり、検波された非対称な電流がダイオード２１から流れ出るため、結果として、降圧回路１６１の降圧電位出力端子３０５には、入力端子３０４の電位より低い電位が現れることになる。
【００９３】
電位合成回路は、昇圧回路１３１と降圧回路１６１の出力電位を平均化する。このとき、高周波検出端子２１１、２１２において検出される高周波信号は、高周波スイッチ部１２１，１２２がオン状態のときには、ほぼ同一の振幅となるため、昇圧回路による電位の上昇量と、降圧回路による電位の低下量がほぼ同一の値となり、高周波スイッチ部１２１，１２２の制御端子にかかる電位は、制御電位入力端子１１１に印加されたハイレベルの電位とほぼ同一となる。
【００９４】
一方、高周波スイッチ部１２３、１２４への制御電位は、上述の高周波スイッチ部１２１、１２２への制御電位と同様の方法で決定される。しかし、降圧回路１６２の高周波検出端子２１３における振幅は、入力信号の振幅と等しいが、昇圧回路１３２の高周波検出端子２１４における振幅はほぼ０であるため、降圧回路は電位の降圧を行うが、昇圧回路は電位を昇圧しない。その結果、電位合成回路の出力は、制御電位入力端子１１２に印加されたロウレベルの電位より低下することになる。
【００９５】
その結果、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部１２１、１２２に入力される制御電位とオフ状態の高周波スイッチ部１２３，１２４に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【００９６】
図３６及び図３７は、このような第６の実施形態の高周波スイッチ回路の具体的な回路構成の一例を示している。これらの回路では、縦続接続されたＦＥＴ１，２と各ＦＥＴ１，２のゲートに接続する抵抗素子５１，５２が高周波スイッチ部１２１を構成している。同様に、ＦＥＴ３，４と抵抗素子５３，５４が高周波スイッチ部１２２を構成し、ＦＥＴ５，６と抵抗素子５５，５６が高周波スイッチ部１２３を構成し、ＦＥＴ７，８と抵抗素子５７，５８が高周波スイッチ部１２４を構成している。図３６に示す回路では、昇圧回路として、入力端子に抵抗素子の一端が接続し、抵抗素子の他端がダイオード素子のアノードに接続し、ダイオード素子のカソードに出力端子が接続し、出力端子と高周波検出端子との間を容量素子が接続しているものが用いられている。降圧回路としては、この昇圧回路においてダイオード素子の極性を逆転したものが使用されている。また、図３７に示す回路では、昇圧回路として図１２に示すものが使用され、降圧回路として図３０に示すものが使用されている。
【００９７】
上述の例では、ＳＰＤＴ構成を基本にして説明したが、本実施形態の回路は、ＳＰＤＴだけに限定されることなく、ＳＰｎＴや多入力他出力型のスイッチにおいても適用可能である。また、上述の高周波スイッチ回路における昇圧回路と降圧回路は、ダイオード素子の極性の向きが反転しているほかは同一の回路構成となっており、この構成によって、上述した効果を得られることができる。しかし、高周波スイッチ回路において、昇圧回路と降圧回路の回路構成やこれら回路を構成する素子値は同一にする必要はない。昇圧回路における電位の上昇量が降圧回路における電位の低下量より大きくなるよう回路構成を採用した場合には、オン状態の高周波スイッチ部の制御端子の電位を上昇させ、オフ状態の高周波スイッチ部の制御電位を低下させることも可能である。この場合も、ハンドリングパワーは増大する。
【００９８】
次に、本発明の第９の実施形態について説明する。上述した第６の実施の形態と同じく特定の高周波端子に大振幅の信号が入力される場合を考え、特定の高周波スイッチ部のハンドリングパワーを増大させるために、この実施形態では、オフ側の高周波スイッチ部の制御電位を降圧する。
【００９９】
図３８は、このような高周波スイッチ回路の構成の一例を示している。この高周波スイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１〜１２４と、昇圧回路１３２と、降圧回路１６２と、制御電位入力端子１１１，１１２と、電位合成回路１７２とを備えており、高周波端子１０２に高周波スイッチ部１２２の出力端子が接続され、高周波スイッチ部１２２の入力端子に高周波スイッチ部１２１の出力端子が接続され、高周波端子１０３に高周波スイッチ部１２４の出力端子が接続されて、その高周波端子が高周波検出端子２１２とされ、高周波スイッチ部１２４の入力端子に高周波スイッチ部１２３の出力端子が接続されている。高周波スイッチ部１２１及び１２３の入力端子は、高周波端子１０１に接続され、その高周波端子が高周波検出端子２１１とされる。
【０１００】
さらに、昇圧回路１３２と降圧回路１６２の入力端子は制御電位入力端子１１２に接続され、昇圧回路１３２の出力端子は電位合成回路１７２の第１の入力端子に接続され、降圧回路１６２の出力端子は電位合成回路１７２の第２の入力端子に接続され、電位合成回路の出力端子は、高周波スイッチ部１２３，１２４の制御端子に接続され、昇圧回路１３２の高周波検出端子は、高周波スイッチ部１２４の出力端子すなわち高周波検出端子２１２に接続され、降圧回路１６２の高周波検出端子は、高周波スイッチ部１２３の入力端子すなわち高周波検出端子２１１に接続されている。
【０１０１】
ここで、昇圧回路１３２としては、図１１〜図１４に示したいずれのものも使用できる。降圧回路１６２としては、図２９〜図３１に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２４としても、図１５あるいは図１６に示したものが使用できる。もちろん、高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示した通りのものに限られるわけではない。電位合成回路１７２としては、図３５に示したものを使用可能である。さらに電位合成回路１７２としては、第１の入力端子の電位と第２の入力端子の電位の間の電位を出力端子に出力する構成であれば、図３５に示す構成以外の構成のものも使用できる。
【０１０２】
次に、この第９の実施形態の高周波スイッチ回路の動作について説明する。
【０１０３】
第９の実施の形態では、特定の高周波端子からのみ大振幅の信号が入力されるものとして、その大振幅の信号が通過する高周波スイッチ部のハンドリングパワーを増大させるようにしている。そこで、高周波端子１０２にのみ大振幅の信号が入力され、高周波スイッチ部１２１，１２２がオンとなる場合を考える。高周波スイッチ部１２３，１２４、昇圧回路１３２、降圧回路１６２で構成される回路部分は、第８の実施の形態に示したものと同一の原理で動作するため、高周波スイッチ部１２３，１２４の制御端子の電位は制御電位入力端子１１２の電位から信号の振幅に対応する降圧が行われる。一方、高周波スイッチ部１２１，１２２の制御端子の電位は変化しないため、制御電位入力端子１１１の電位と同一になる。したがって、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部に入力される制御電位とオフ状態の高周波スイッチ部に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【０１０４】
図３９は、このような第６の実施形態の高周波スイッチ回路の具体的な回路構成の一例を示している。ここでは、縦続接続されたＦＥＴ１，２と各ＦＥＴ１，２のゲートに接続する抵抗素子５１，５２が高周波スイッチ部１２１を構成している。同様に、ＦＥＴ３，４と抵抗素子５３，５４が高周波スイッチ部１２２を構成し、ＦＥＴ５，６と抵抗素子５５，５６が高周波スイッチ部１２３を構成し、ＦＥＴ７，８と抵抗素子５７，５８が高周波スイッチ部１２４を構成している。昇圧回路、降圧回路としては、図３６に示した高周波スイッチ回路におけるものと同じものが使用されている。
【０１０５】
上述の例では、ＳＰＤＴ構成を基本にして説明したが、本実施形態の回路は、ＳＰＤＴだけに限定されることなく、ＳＰｎＴや多入力多出力型のスイッチにおいても適用可能である。また、上述の例では、高周波検出端子を高周波スイッチ部の入力端子と出力端子としたが、高周波スイッチ部の縦続接続端子や高周波スイッチ部の出力端子を高周波検出端子としても同様の効果を得ることは可能である。
【０１０６】
次に、本発明の第１０の実施形態について説明する。上述した第８及び第９の実施の形態では、昇圧回路と降圧回路の高周波検出端子を高周波スイッチ部の入力端子、出力端子もしくは縦続接続された高周波スイッチ部の相互接続端子のいずれかとしたが、第１０の実施形態では、高周波スイッチ部の入力端子及び出力端子と縦続接続されたスイッチ部の相互接続端子との任意の２点間に、第１の実施の形態に示した様に、電位分割素子を縦続接続し、その相互接続点を高周波検出端子とした構成をしている。
【０１０７】
図４０は、このような高周波スイッチ回路の構成の一例を示している。この高周波スイッチ回路は、高周波端子１０１〜１０３と、高周波スイッチ部１２１〜１２４と、昇圧回路１３１，１３２と、降圧回路１６１，１６２と、制御電位入力端子１１１，１１２と、電位合成回路１７１，１７２とを備えており、高周波端子１０２に高周波スイッチ部１２２の出力端子が接続され、高周波スイッチ部１２２の入力端子に高周波スイッチ部１２１の出力端子が接続され、高周波端子１０３に高周波スイッチ部１２４の出力端子が接続され、高周波スイッチ部１２４の入力端子に高周波スイッチ部１２３の出力端子が接続されている。高周波スイッチ部１２１，１２３の入力端子は、高周波端子１０１に接続される。高周波端子１０１，１０２間には、縦続接続された電位分割素子１４１〜１４３が接続されており、その相互接続点２つを高周波検出端子２１１，２１２としている。高周波端子１０１，１０３間には、縦続接続された電位分割素子１４４〜１４６が接続されており、その相互接続点２つを高周波検出端子２１３，２１４としている。
【０１０８】
さらに、昇圧回路１３１と降圧回路１６１の入力端子は制御電位入力端子１１１に接続され、昇圧回路１３１の出力端子は電位合成回路１７１の第１の入力端子に接続され、降圧回路１６１の出力端子は電位合成回路１７１の第２の入力端子に接続され、電位合成回路の出力端子は、高周波スイッチ部１２１，１２２の制御端子に接続され、昇圧回路１３１の高周波検出端子は、高周波検出端子２１２に接続され、降圧回路１６１の高周波検出端子は、高周波検出端子２１１に接続されている。また、昇圧回路１３２と降圧回路１６２の入力端子は制御電位入力端子１１２に接続され、昇圧回路１３２の出力端子は電位合成回路１７２の第１の入力端子に接続され、降圧回路１６２の出力端子は電位合成回路１７２の第２の入力端子に接続され、電位合成回路の出力端子は、高周波スイッチ部１２３，１２４の制御端子に接続され、昇圧回路１３２の高周波検出端子は、高周波検出端子２１４に接続され、降圧回路１６２の高周波検出端子は、高周波検出端子２１３に接続されている。
【０１０９】
ここで、昇圧回路１３１，１３２としては、図１１〜図１４に示したいずれのものも使用できる。昇圧回路１６１，１６２としては、図２９〜図３１に示したいずれのものも使用できる。高周波スイッチ部１２１〜１２４としても、図１５あるいは図１６に示したものが使用できる。もちろん、高周波スイッチ部におけるＦＥＴの縦続接続段数は、図１５や図１６に示した通りのものに限られるわけではない。電位合成回路１７１，１７２としては、第１の入力端子の電位と第２の入力端子の電位の間の電位を出力端子に出力する構成であれば、図３５に示す構成以外の構成のものも使用できる。電位分割素子１４１〜１４６としては、抵抗素子、容量素子、インダクタ素子のいずれを使用することもでき、また、これらを直列あるいは並列に接続したものも使用することができる。
【０１１０】
次に、この第１０の実施形態の高周波スイッチ回路の動作について説明する。第１０の実施の形態の動作は、第１の実施の形態に上述した検出端子からの信号入力と第８の実施の形態に上述した昇圧回路と降圧回路の動作によって説明される。
【０１１１】
図４０を再び参照する。制御電位入力端子１１１にハイレベルが入力され、制御電位入力端子１１２にロウレベルが入力された場合を考える。このとき高周波端子１０２に高周波信号が入力されると、高周波スイッチ部１２１，１２２はオン状態であるので、高周波端子１０２に信号が出力される。したがって高周波検出端子２１１，２１２では、高周波の入力信号と同じ振幅の信号が検出できる。その一方、高周波スイッチ部１２３，１２４はオフ状態であるので、入力振幅をＶampINとすると、高周波検出端子２１３における振幅Ｖamp213と高周波検出端子２１４における振幅Ｖamp214は、ＶampIN＞Ｖamp213＞Ｖamp214＞０の関係となる。
【０１１２】
高周波検出端子２１１、２１２にそれぞれ接続されている降圧回路１６１と昇圧回路１３１では、高周波端子１０２に入力された振幅とほぼ同一の振幅が検出されるため、第８の実施の形態に上述した通り、昇圧回路１３１と降圧回路１６１の出力電位が打ち消しあい、電位合成回路１７１の出力は、制御電位入力端子１１１の電位となる。一方、高周波検出端子２１３、２１４にそれぞれ接続されている降圧回路１６２と昇圧回路１３２は、その入力振幅の関係（Ｖamp213＞Ｖamp214）から、降圧回路の検出端子に入力される振幅の方が昇圧回路の検出端子に入力される振幅と比較して大きくなるため、降圧回路１６２において制御電位入力端子の電位から降圧される電位差は、昇圧回路１３２において制御電位入力端子の電位から昇圧される電位差より大きくなり、その結果、高周波スイッチ部１２３，１２４の制御端子の電位は、制御電位入力端子１１２の電位より低下することになる。したがって、高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ部に入力される制御電位とオフ状態の高周波スイッチ部に入力される制御電位の差が大きくなっていく。このことにより、式(1)で示した（ＶH−ＶL）が大きくなっていくことになる。したがって、この高周波スイッチ回路では、制御電位入力端子１１１，１１２に入力する制御電位が低い場合であっても、ＦＥＴの縦続接続段数を増やすことなく、ハンドリングパワーを増大させることができる。
【０１１３】
図４１は、このような第１０の実施形態の高周波スイッチ回路の具体的な回路構成の一例を示している。ここでは、縦続接続されたＦＥＴ１，２と各ＦＥＴ１，２のゲートに接続する抵抗素子５１，５２が高周波スイッチ部１２１を構成している。同様に、ＦＥＴ３，４と抵抗素子５３，５４が高周波スイッチ部１２２を構成し、ＦＥＴ５，６と抵抗素子５５，５６が高周波スイッチ部１２３を構成し、ＦＥＴ７，８と抵抗素子５７，５８が高周波スイッチ部１２４を構成している。昇圧回路、降圧回路としては、図３６に示した高周波スイッチ回路におけるものと同じものが使用されている。電位分割素子１４１〜１４６としては、抵抗素子が用いられている。
【０１１４】
上述の例では、ＳＰＤＴ構成を基本にして説明したが、本実施形態の回路は、ＳＰＤＴだけに限定されることなく、ＳＰｎＴや多入力多出力型のスイッチにおいても適用可能である。また、上述の例では、高周波検出端子を高周波スイッチ部の入力端子と出力端子としたが、高周波スイッチ部の縦続接続端子や高周波スイッチ部の出力端子を高周波検出端子としても同様の効果を得ることは可能である。
【０１１５】
本発明の第７、第８、第９、第１０の実施の形態では、検出端子を高周波スイッチ部の相互接続点もしくは、高周波スイッチ手段の入出力端子としたが、これらの相互接続点、入出力端子の任意の２点間を第１の実施の形態と同様に電位分割素子で接続して、その電位分割素子の相互接続点を検出端子としても同様の効果を得ることが可能である。
【０１１６】
本発明の第８、第９、第１０実施の形態においては、昇圧回路と降圧回路とは同一の回路構成であってダイオード素子の極性のみを反転したものである場合に、一番好ましい効果を得ることができるが、昇圧回路と降圧回路の回路構成は、かならずしも同一にする必要はない。昇圧回路における電位の上昇量が降圧回路における電位の低下量より大きくなるような回路構成を用いた場合、オン状態の高周波スイッチ部の制御端子の電位を上昇させ、オフ状態の高周波スイッチ部の制御電位を低下させることも可能である。逆に降圧回路における電位の低下量を昇圧回路の電位の上昇量より大きくしてもよい。これらの場合も、ハンドリングパワーは増大する。
【０１１７】
以上、本発明の好ましい実施の形態について、高周波スイッチ部にＮチャネルＦＥＴを用いた場合を例に挙げて説明したが、本発明はこれに限定されるものではない。高周波スイッチ部にＰチャネルＦＥＴやｐｉｎダイオードを用いたものにも適用することができる。なお、ＰチャネルＦＥＴを使用した場合には、制御電位の極性が反転することになる。
【０１１８】
【発明の効果】
以上説明したように本発明では、制御電位発生回路により、高周波スイッチ手段で検出される高周波信号の入力振幅が大きくなるにしたがって、オン状態の高周波スイッチ手段に入力される制御電位とオフ状態の高周波スイッチ手段に入力される制御電位の差が大きくなるようにしている。これにより、式(1)で示した（ＶH−ＶL）が大きくなることになり、ＦＥＴの縦続接続段数ｎを増やす必要がなく、またスイッチ本来の制御電位信号すなわち切り替え信号以外には外部からの制御信号が不要であるため、小さいチップ面積で高周波スイッチ回路が扱える最大のパワーＰmaxが増加することになる。この場合、本発明の第１の構成では、制御電位発生回路において、高周波スイッチ手段でのオン状態とオフ状態に応じ、自動的に電位の上昇量の大きさが、オン状態ではより大きく、オフ状態では小さくなる。そのため、制御電位の昇圧量を制御する必要がない。同様に本発明の第２の構成では、制御電位発生回路において、高周波スイッチ手段でのオン状態とオフ状態に応じ、自動的に電位の低下量の大きさが、オフ状態ではより大きく、オン状態では小さくなる。そのため、制御電位の降圧量を制御する必要がない。
【０１１９】
結局、本発明によれば、制御電位が低い場合でも、ハンドリングパワーの高い高周波スイッチ回路を小さいチップ面積で実現できる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の高周波スイッチ回路を示すブロック図である。
【図２】図１に示す回路における高周波検出を説明するブロック図である。
【図３】電位分割素子の構成の具体例を示す回路図である。
【図４】電位分割素子の構成の別の具体例を示す回路図である。
【図５】電位分割素子の構成の別の具体例を示す回路図である。
【図６】電位分割素子の構成の別の具体例を示す回路図である。
【図７】電位分割素子の構成の別の具体例を示す回路図である。
【図８】電位分割素子として抵抗素子を使用する高周波スイッチ回路を説明するブロック図である。
【図９】電位分割素子としてインダクタ素子を使用する高周波スイッチ回路を説明するブロック図である。
【図１０】電位分割素子として容量素子を使用する高周波スイッチ回路を説明するブロック図である。
【図１１】昇圧回路の構成の具体例を示す回路図である。
【図１２】昇圧回路の構成の別の具体例を示す回路図である。
【図１３】昇圧回路の構成の別の具体例を示す回路図である。
【図１４】昇圧回路の構成の別の具体例を示す回路図である。
【図１５】高周波スイッチ部の構成の具体例を示す回路図である。
【図１６】高周波スイッチ部の構成の別の具体例を示す回路図である。
【図１７】第１の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図１８】第１の実施形態の高周波スイッチ回路の具体的回路構成の別の例を示す回路図である。
【図１９】本発明の第２の実施形態の高周波スイッチ回路を示すブロック図である。
【図２０】本発明の第３の実施形態の高周波スイッチ回路を示すブロック図である。
【図２１】本発明の第４の実施形態の高周波スイッチ回路を示すブロック図である。
【図２２】第４の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図２３】本発明の第５の実施形態の高周波スイッチ回路を示すブロック図である。
【図２４】第５の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図２５】第５の実施形態の高周波スイッチ回路の具体的回路構成の別の一例を示す回路図である。
【図２６】本発明の第６の実施形態の高周波スイッチ回路を示すブロック図である。
【図２７】第６の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図２８】本発明の第７の実施形態の高周波スイッチ回路を示すブロック図である。
【図２９】降圧回路の構成の具体例を示す回路図である。
【図３０】降圧回路の構成の別の具体例を示す回路図である。
【図３１】降圧回路の構成の別の具体例を示す回路図である。
【図３２】第７の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図３３】本発明の第８の実施形態の高周波スイッチ回路を示すブロック図である。
【図３４】本発明の第８の実施形態の高周波スイッチ回路の別の構成を示すブロック図である。
【図３５】電位合成回路の具体例を示す回路図である。
【図３６】第８の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図３７】第８の実施形態の高周波スイッチ回路の具体的回路構成の別の一例を示す回路図である。
【図３８】本発明の第９の実施形態の高周波スイッチ回路を示すブロック図である。
【図３９】第９の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図４０】本発明の第１０の実施形態の高周波スイッチ回路を示すブロック図である。
【図４１】第１０の実施形態の高周波スイッチ回路の具体的回路構成の一例を示す回路図である。
【図４２】従来の高周波スイッチ回路の構成を示す回路図である。
【符号の説明】
１〜１６ 電界効果トランジスタ（ＦＥＴ）
２１〜２４ ダイオード素子（整流素子）
４１〜４４ 容量素子
５１〜７８ 抵抗素子
９１〜９４ インダクタ素子
１０１〜１０４ 高周波端子
１１１〜１１３ 制御電位入力端子
１２１〜１２４ 高周波スイッチ部
１３１〜１３４ 昇圧回路
１４１〜１４８ 電位分割素子
１５１，１５２ 高周波スイッチ回路部分
１６１，１６２ 降圧回路
１７１，１７２ 電位合成回路
２０１ 高周波スイッチ部の入力端子
２０２ 高周波スイッチ部の出力端子
２０３ 高周波スイッチ部の制御端子
２０４ 昇圧回路の入力端子
２０５ 昇圧回路の出力端子
２０６ 昇圧回路の高周波検出端子
２１１〜２１４ 高周波検出端子
３０４ 降圧回路の入力端子
３０５ 降圧回路の出力端子
３０６ 降圧回路の高周波検出端子
３１０ 電位合成回路の第１の入力端子
３１１ 電位合成回路の第２の入力端子
３１２ 電位合成回路の出力端子
Claims (24)
- 制御信号として印加される制御電位に応じて入力端子と出力端子の間で高周波信号の通過・遮断を行う複数の高周波スイッチ手段と、
前記高周波スイッチ手段を通過する高周波信号を検出する検出手段と、
前記検出手段で検出された高周波信号の振幅に応じ、前記複数の高周波スイッチ手段のうちオン状態である前記高周波スイッチ手段に印加される前記制御電位と前記複数の高周波スイッチ手段のうちオフ状態である前記高周波スイッチ手段に印加される前記制御電位の差が拡大するよう、前記複数の高周波スイッチ手段の少なくとも１つに印加される制御電位を変化させる制御電位発生回路とを有し、
前記制御電位発生回路は前記制御信号と前記入力端子から入力される高周波信号を入力とし、それ以外の入力を必要としないことを特徴とする高周波スイッチ回路。 - 前記制御電位発生回路は、少なくとも前記オン状態である前記高周波スイッチ手段に印加される前記制御電位を上昇させる手段、及び／または、少なくとも前記オフ状態である前記高周波スイッチ手段に印加される前記制御電位を低下させる手段を有する、請求項１に記載の高周波スイッチ回路。
- 前記制御電位発生回路は、入力信号の振幅に応じて電位を上昇させる昇圧回路、及び／または、前記入力信号の振幅に応じて電位を低下させる降圧回路を備える、請求項１または２に記載の高周波スイッチ回路。
- 前記制御電位発生回路は、前記検出手段で検出された高周波信号の振幅に応じ、少なくとも前記オン状態である前記高周波スイッチ手段に印加される前記制御電位を上昇させるように、入力信号の振幅に応じて電位を上昇させる昇圧回路を有する、請求項１に記載の高周波スイッチ回路。
- 前記制御電位発生回路は、前記検出手段で検出された高周波信号の振幅に応じ、少なくとも前記オフ状態である前記高周波スイッチ手段に印加される前記制御電位を低下させるように、入力信号の振幅に応じて電位を低下させる降圧回路を有する、請求項１に記載の高周波スイッチ回路。
- 前記制御電位発生回路は、入力信号の振幅に応じて電位を上昇させる昇圧回路と、入力信号の振幅に応じて電位を低下させる降圧回路と、前記昇圧回路の出力電位と前記降圧回路の出力電位を合成して少なくとも１つの高周波スイッチ手段に印加される制御電位とする電位合成回路と、を有し、
少なくとも前記オン状態である前記高周波スイッチ手段に印加される前記制御電位が上昇し、及び／または、少なくとも前記オフ状態である前記高周波スイッチ手段に印加される前記制御電位が低下する、請求項１に記載の高周波スイッチ回路。 - 前記各高周波スイッチ手段は、印加される前記制御信号に応じて入出力間で高周波信号の通過・遮断を行う１つ以上の縦続接続された高周波スイッチ部を有し、
前記検出手段は、前記縦続接続された高周波スイッチ部の相互接続点、前記高周波スイッチ手段の入力端子、及び前記高周波スイッチ手段の出力端子のうちの任意の２点間に縦続接続された第１及び第２の電位分割素子を有し、前記第１及び第２の電位分割素子の相互接続点を検出端子とする、
請求項４または６に記載の高周波スイッチ回路。 - 前記各高周波スイッチ手段は、印加される前記制御信号に応じて入出力間で高周波信号の通過・遮断を行う１つ以上の縦続接続された高周波スイッチ部を有し、
前記検出手段は、前記縦続接続された高周波スイッチ部の相互接続点、前記高周波スイッチ手段の入力端子、及び前記高周波スイッチ手段の出力端子のうちの任意の２点間に縦続接続された第１及び第２の電位分割素子を有し、前記第１及び第２の電位分割素子の相互接続点を検出端子とする、
請求項５または６に記載の高周波スイッチ回路。 - 前記各高周波スイッチ手段は、印加される前記制御信号に応じて入出力間で高周波信号の通過・遮断を行う１つ以上の縦続接続された高周波スイッチ部を有し、
前記検出手段は、前記縦続接続された高周波スイッチ部の相互接続点、前記高周波スイッチ手段の入力端子、及び前記高周波スイッチ手段の出力端子のうちの任意の２点間に縦続接続された第１、第２及び第３の電位分割素子を有し、前記第１及び第２の電位分割素子の第１の相互接続点と、前記第２及び第３の電位分割素子の第２の相互接続点とを、検出端子とする、
請求項６に記載の高周波スイッチ回路。 - 前記各電位分割素子は、抵抗素子、容量素子及びインダクタ素子から選ばれた１種以上のものによって構成されている、請求項７乃至９のいずれか１項に記載の高周波スイッチ回路。
- 前記各高周波スイッチ手段は、印加される前記制御信号に応じて入出力間で高周波信号の通過・遮断を行う２つの縦続接続された高周波スイッチ部を有し、
前記検出手段は、前記２つの高周波スイッチ部の相互接続点、前記高周波スイッチ手段の入力端子、及び前記高周波スイッチ手段の出力端子のいずれか１つを検出端子として有する、
請求項４に記載の高周波スイッチ回路。 - 前記各高周波スイッチ手段は、印加される前記制御信号に応じて入出力間で高周波信号の通過・遮断を行う２つの縦続接続された高周波スイッチ部を有し、
前記検出手段は、前記２つの高周波スイッチ部の相互接続点、前記高周波スイッチ手段の入力端子、及び前記高周波スイッチ手段の出力端子のいずれか１つを検出端子として有する、
請求項５に記載の高周波スイッチ回路。 - 前記各高周波スイッチ手段は、印加される前記制御信号に応じて入出力間で高周波信号の通過・遮断を行う２つ以上の縦続接続された高周波スイッチ部を有し、
前記検出手段は、前記縦続接続された高周波スイッチ部の任意の相互接続点、前記高周波スイッチ手段の入力端子、及び前記高周波スイッチ手段の出力端子のいずれか２つを検出端子として有する、
請求項６に記載の高周波スイッチ回路。 - 前記昇圧回路は、前記高周波スイッチ手段に印加される制御電位を出力する制御電位出力端子と、前記検出端子と前記制御電位出力端子との間に接続される信号検出部と、外部から前記制御信号が入力する制御信号入力端子と、前記制御電位出力端子と前記制御信号入力端子の間に設けられ整流素子を含む回路と、を有する、請求項７または１１に記載の高周波スイッチ回路。
- 前記降圧回路は、前記高周波スイッチ手段に印加される制御電位を出力する制御電位出力端子と、前記検出端子と前記制御電位出力端子との間に接続される信号検出部と、外部から制御信号が入力する制御信号入力端子と、前記制御電位出力端子と前記制御信号入力端子の間に設けられ整流素子を含む回路と、を有する、請求項８または１２記載の高周波スイッチ回路。
- 前記整流素子を含む回路は、前記制御電位出力端子と前記制御信号入力端子の間を接続する抵抗素子と、前記抵抗素子に並列に接続された回路とを有し、
該並列に接続された回路は、整流素子、あるいは整流素子と抵抗素子を含む回路との直列回路であり、
前記抵抗素子を含む回路は、抵抗素子及び／またはインダクタ素子から構成される回路、もしくは、抵抗素子及び／またはインダクタ素子から構成される回路と、抵抗素子、インダクタ素子及び容量素子の少なくとも１つから構成される回路との並列接続により構成される回路を有する、
請求項１４または１５に記載の高周波スイッチ回路。 - 前記昇圧回路は、昇圧された電位を出力する昇圧電位出力端子と、外部から制御信号が入力される第１の制御信号入力端子と、大振幅の信号を検出する第１の検出端子と、前記第１の制御信号入力端子と前記昇圧電位出力端子の間に接続された整流素子を含む回路と、前記昇圧電位出力端子と前記第１の検出端子の間に接続された第１の信号検出部を有し、
前記降圧回路は、降圧された電位を出力する降圧電位出力端子と、外部から制御信号が入力される第２の制御信号入力端子と、大振幅の信号を検出する第２の検出端子と、前記第２の制御信号入力端子と前記降圧電位出力端子の間に接続された整流素子を含む回路と、前記降圧電位出力端子と前記第２の検出端子の間に接続された第２の信号検出部を有し、
前記電位合成回路は、前記昇圧電位出力端子と前記高周波スイッチ手段に印加される制御電位を出力する制御電位出力端子の間に設けられた第１の抵抗素子を含む回路と、前記降圧電位出力端子と前記制御電位出力端子の間に設けられた第２の抵抗素子を含む回路と、を有し、
前記各抵抗素子を含む回路は、抵抗素子及び／またはインダクタ素子から構成される回路、もしくは、抵抗素子及び／またはインダクタ素子から構成される回路と、抵抗素子、インダクタ素子及び容量素子の少なくとも１つから構成される回路との並列接続により構成される回路を有する、
請求項９または１３記載の高周波スイッチ回路。 - 前記昇圧回路における前記整流素子を含む回路は、
前記昇圧電位出力端子と前記第１の制御信号入力端子の間に設けられた、整流素子、あるいは、整流素子と第１の抵抗素子を含む回路の直列回路を有し、
前記降圧回路における前記整流素子を含む回路は、
前記降圧電位出力端子と前記第２の制御信号入力端子の間に設けられた、整流素子、あるいは整流素子と第２の抵抗素子を含む回路の直列回路を有し、
前記各抵抗素子を含む回路は、抵抗素子及び／またはインダクタ素子から構成される回路、もしくは、抵抗素子及び／またはインダクタ素子から構成される回路と、抵抗素子、インダクタ素子及び容量素子の少なくとも１つから構成される回路との並列接続により構成される回路を有する、
請求項１７に記載の高周波スイッチ回路 - 前記昇圧回路は、前記昇圧電位出力端子と前記第１の制御信号入力端子の間に前記整流素子と並列に第３の抵抗素子を含む回路を有し、
前記第３の抵抗素子を含む回路は、抵抗素子及び／またはインダクタ素子から構成される回路、もしくは、抵抗素子及び／またはインダクタ素子から構成される回路と、抵抗素子、インダクタ素子及び容量素子の少なくとも１つから構成される回路との並列接続により構成される回路を有する、
請求項１７または請求項１８に記載の高周波スイッチ回路。 - 前記降圧回路は、前記降圧電位出力端子と前記第２の制御信号入力端子間に前記整流素子と並列に第４の抵抗素子を含む回路を有し、
前記第４の抵抗素子を含む回路は、抵抗素子及び／またはインダクタ素子から構成される回路、もしくは、抵抗素子及び／またはインダクタ素子から構成される回路と、抵抗素子、インダクタ素子及び容量素子の少なくとも１つから構成される回路との並列接続により構成される回路を有する、
請求項１７乃至１９のいずれか１項に記載の高周波スイッチ回路。 - 前記各信号検出部は、対応する検出端子と対応する電位出力端子の間に、容量素子のみ、もしくは、容量素子を含んだ回路により接続される回路を有し、前記容量素子を含んだ回路は、抵抗素子、インダクタ素子及び容量素子の少なくとも１つから構成される素子群と容量素子との直列接続により構成される回路を有する、請求項１４乃至２０のいずれか１項に記載の高周波スイッチ回路。
- 前記高周波スイッチ部は、前記高周波スイッチ部の前記入力端子と前記出力端子の間でチャネルが縦続接続された複数の電界効果トランジスタと、前記電界効果トランジスタごとに設けられ一端が対応する電界効果トランジスタのゲートに接続し他端が共通接続されて前記制御信号が印加される複数の抵抗素子と、を有する、請求項７乃至２１のいずれか１項に記載の高周波スイッチ回路。
- 前記電界効果トランジスタごとに当該電界効果トランジスタのドレインとソースを接続する抵抗素子をさらに有する請求項２２に記載の高周波スイッチ回路。
- 前記高周波スイッチ手段ごとに前記制御電位発生回路が設けられる、請求項１乃至２３のいずれか１項に記載の高周波スイッチ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003122361A JP4009553B2 (ja) | 2002-05-17 | 2003-04-25 | 高周波スイッチ回路 |
| CNB038112132A CN100338878C (zh) | 2002-05-17 | 2003-05-19 | 高频开关电路 |
| US10/514,394 US7345521B2 (en) | 2002-05-17 | 2003-05-19 | High frequency switch circuit |
| PCT/JP2003/006185 WO2003098805A1 (fr) | 2002-05-17 | 2003-05-19 | Circuit de commutation haute frequence |
| AU2003231552A AU2003231552A1 (en) | 2002-05-17 | 2003-05-19 | High frequency switch circuit |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002143140 | 2002-05-17 | ||
| JP2003122361A JP4009553B2 (ja) | 2002-05-17 | 2003-04-25 | 高周波スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004048692A JP2004048692A (ja) | 2004-02-12 |
| JP4009553B2 true JP4009553B2 (ja) | 2007-11-14 |
Family
ID=29552298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003122361A Expired - Fee Related JP4009553B2 (ja) | 2002-05-17 | 2003-04-25 | 高周波スイッチ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7345521B2 (ja) |
| JP (1) | JP4009553B2 (ja) |
| CN (1) | CN100338878C (ja) |
| AU (1) | AU2003231552A1 (ja) |
| WO (1) | WO2003098805A1 (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| JP2005006072A (ja) * | 2003-06-12 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 高周波スイッチ装置および半導体装置 |
| JP2005006143A (ja) * | 2003-06-13 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路および半導体装置 |
| EP1774620B1 (en) | 2004-06-23 | 2014-10-01 | Peregrine Semiconductor Corporation | Integrated rf front end |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US20080076371A1 (en) * | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| CN101228694B (zh) * | 2005-08-09 | 2010-12-08 | 日立金属株式会社 | 高频开关电路 |
| JP4724498B2 (ja) * | 2005-08-30 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置および高周波電力増幅モジュール |
| JP4712492B2 (ja) * | 2005-08-31 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置および高周波電力増幅モジュール |
| US7755222B2 (en) * | 2006-01-09 | 2010-07-13 | Raytheon Company | Method and system for high power switching |
| WO2007136050A1 (ja) * | 2006-05-23 | 2007-11-29 | Nec Corporation | 高周波スイッチ回路 |
| GB0612794D0 (en) * | 2006-06-28 | 2006-08-09 | Filtronic Compound Semiconduct | A linear antenna switch arm and a field effect transistor |
| JP2008205794A (ja) * | 2007-02-20 | 2008-09-04 | Renesas Technology Corp | 半導体集積回路装置および高周波電力増幅モジュール |
| US7960772B2 (en) * | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US7719383B2 (en) * | 2007-04-30 | 2010-05-18 | Zeji Gu | High isolation electronic multiple pole multiple throw switch |
| JP2009201096A (ja) * | 2008-01-22 | 2009-09-03 | Nec Electronics Corp | スイッチ回路 |
| US8008988B1 (en) * | 2008-02-20 | 2011-08-30 | Triquint Semiconductor, Inc. | Radio frequency switch with improved intermodulation distortion through use of feed forward capacitor |
| EP3346611B1 (en) * | 2008-02-28 | 2021-09-22 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US8131225B2 (en) * | 2008-12-23 | 2012-03-06 | International Business Machines Corporation | BIAS voltage generation circuit for an SOI radio frequency switch |
| WO2010098109A1 (ja) * | 2009-02-25 | 2010-09-02 | 京セラ株式会社 | 携帯端末 |
| US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
| US8058922B2 (en) * | 2009-07-28 | 2011-11-15 | Qualcomm, Incorporated | Switch with improved biasing |
| US8306481B2 (en) * | 2009-10-30 | 2012-11-06 | Infineon Technologies Ag | Single pole multi throw switch |
| US8326234B2 (en) * | 2010-02-12 | 2012-12-04 | Infineon Technologies Ag | High frequency switching circuit and method for determining a power of a high frequency signal |
| US8093940B2 (en) * | 2010-04-16 | 2012-01-10 | Sige Semiconductor Inc. | System and method of transistor switch biasing in a high power semiconductor switch |
| FR2969428B1 (fr) * | 2010-12-21 | 2013-01-04 | St Microelectronics Sa | Commutateur electronique et appareil de communication incluant un tel commutateur |
| EP2549655A1 (en) * | 2011-07-21 | 2013-01-23 | Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO | RF device with a transmit/receive switch circuit |
| JP5772581B2 (ja) * | 2011-12-28 | 2015-09-02 | 三菱電機株式会社 | スイッチ回路 |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236748A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Devices and Methods for Duplexer Loss Reduction |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| JP2015122628A (ja) * | 2013-12-24 | 2015-07-02 | 株式会社村田製作所 | スイッチング回路および半導体モジュール |
| US9143124B2 (en) | 2014-02-18 | 2015-09-22 | Acco | Switch controls |
| US9768770B2 (en) * | 2014-03-04 | 2017-09-19 | Qorvo Us, Inc. | Bias circuit for a high power radio frequency switching device |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| KR101670167B1 (ko) | 2015-03-25 | 2016-10-27 | 삼성전기주식회사 | 고주파 스위치 회로 |
| US10270437B2 (en) | 2016-01-08 | 2019-04-23 | Qorvo Us, Inc. | RF switch having reduced signal distortion |
| US10454529B2 (en) | 2016-01-08 | 2019-10-22 | Qorvo Us, Inc. | RF branch with improved power handling |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10320379B2 (en) * | 2016-12-21 | 2019-06-11 | Qorvo Us, Inc. | Transistor-based radio frequency (RF) switch |
| US10608623B2 (en) | 2016-12-21 | 2020-03-31 | Qorvo US. Inc. | Transistor-based radio frequency (RF) switch |
| US10211830B2 (en) | 2017-04-28 | 2019-02-19 | Qualcomm Incorporated | Shunt termination path |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10505530B2 (en) * | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10523195B1 (en) | 2018-08-02 | 2019-12-31 | Psemi Corporation | Mixed style bias network for RF switch FET stacks |
| US11575373B2 (en) | 2018-10-18 | 2023-02-07 | Qorvo Us, Inc. | Switch circuitry |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2803463B2 (ja) * | 1992-05-20 | 1998-09-24 | 日本電気株式会社 | トランスファゲート・トランジスタのゲート昇圧回路 |
| JPH06276052A (ja) * | 1993-03-23 | 1994-09-30 | Sanyo Electric Co Ltd | 半導体信号減衰回路 |
| JPH07118666B2 (ja) * | 1993-04-28 | 1995-12-18 | 日本電気株式会社 | 携帯無線装置 |
| JPH08139014A (ja) * | 1994-11-10 | 1996-05-31 | Sanyo Electric Co Ltd | スイッチ回路装置 |
| JPH1084267A (ja) * | 1996-09-06 | 1998-03-31 | Hitachi Ltd | Ｒｆスイッチおよび移動体通信装置 |
| JPH10242829A (ja) | 1997-02-24 | 1998-09-11 | Sanyo Electric Co Ltd | スイッチ回路装置 |
| JP2002135095A (ja) * | 2000-10-26 | 2002-05-10 | Nec Kansai Ltd | Ｉｃスイッチ |
| JP3736356B2 (ja) * | 2001-02-01 | 2006-01-18 | 日本電気株式会社 | 高周波スイッチ回路 |
| US6853235B2 (en) * | 2002-04-26 | 2005-02-08 | Matsushita Electric Industrial Co., Ltd. | High frequency switch, amplifying circuit, and mobile communication terminal |
| JP3790227B2 (ja) * | 2003-04-16 | 2006-06-28 | 松下電器産業株式会社 | 高周波スイッチ回路 |
-
2003
- 2003-04-25 JP JP2003122361A patent/JP4009553B2/ja not_active Expired - Fee Related
- 2003-05-19 AU AU2003231552A patent/AU2003231552A1/en not_active Abandoned
- 2003-05-19 CN CNB038112132A patent/CN100338878C/zh not_active Expired - Fee Related
- 2003-05-19 US US10/514,394 patent/US7345521B2/en not_active Expired - Fee Related
- 2003-05-19 WO PCT/JP2003/006185 patent/WO2003098805A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US7345521B2 (en) | 2008-03-18 |
| JP2004048692A (ja) | 2004-02-12 |
| CN100338878C (zh) | 2007-09-19 |
| CN1653692A (zh) | 2005-08-10 |
| US20050179506A1 (en) | 2005-08-18 |
| AU2003231552A1 (en) | 2003-12-02 |
| WO2003098805A1 (fr) | 2003-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4009553B2 (ja) | 高周波スイッチ回路 | |
| EP0714168B1 (en) | Through currents minimisation in electronic circuits | |
| JP7134632B2 (ja) | パワートランジスタのゲートドライバ回路、モータドライバ回路 | |
| JP2004320439A (ja) | 高周波スイッチ回路 | |
| US7932754B1 (en) | Optimal control of charge-modulated gate drivers | |
| US6995599B2 (en) | Cross-conduction blocked power selection comparison/control circuitry with NTC (negative temperature coefficient) trip voltage | |
| US9343949B2 (en) | Control circuit to detect a noise signal during a state change of a switch | |
| WO2007136050A1 (ja) | 高周波スイッチ回路 | |
| US5546043A (en) | Circuit arrangement for driving an MOS field-effect transistor | |
| KR100291259B1 (ko) | 디지탈회로 | |
| US6756839B2 (en) | Low voltage amplifying circuit | |
| US8283808B2 (en) | Switch arrangement and method for electrical switching | |
| JPH0563555A (ja) | マルチモード入力回路 | |
| WO2005064427A1 (en) | Constant voltage power supply | |
| JP3637904B2 (ja) | 電源回路 | |
| US10666137B2 (en) | Method and circuitry for sensing and controlling a current | |
| US6979981B2 (en) | DC-DC converter control circuit and DC-DC converter | |
| JP6962851B2 (ja) | 電源供給回路 | |
| EP0357366A1 (en) | Improved current mirror circuit | |
| US20080238526A1 (en) | Fast Switching Circuit With Input Hysteresis | |
| US7183816B2 (en) | Circuit and method for switching an electrical load on after a delay | |
| JPWO2004077674A1 (ja) | 半導体装置 | |
| JP2002135095A (ja) | Ｉｃスイッチ | |
| US20060049867A1 (en) | Charge pump circuit | |
| KR20040062646A (ko) | 향상된 제어 회로를 포함하는 출력 드라이버 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050104 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050914 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051110 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051013 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051124 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060303 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |