JP3849600B2 - 高周波スイッチ - Google Patents
高周波スイッチ Download PDFInfo
- Publication number
- JP3849600B2 JP3849600B2 JP2002203516A JP2002203516A JP3849600B2 JP 3849600 B2 JP3849600 B2 JP 3849600B2 JP 2002203516 A JP2002203516 A JP 2002203516A JP 2002203516 A JP2002203516 A JP 2002203516A JP 3849600 B2 JP3849600 B2 JP 3849600B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- terminal
- circuit
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、通信機器、携帯電話等に用いられる高周波スイッチ回路に関するものである。
【０００２】
【従来の技術】
図３０乃至図３３を参照して、この種の従来の高周波スイッチ回路について説明する。図３０は、従来の高周波半導体スイッチ回路の基本的な構成を示す図である。この回路は、SPSTスイッチ(Single Pole Single Transfer:単極単投)部3007を２つ接続したSPDTスイッチ(Single Pole Double Transfer:単極双投)回路で、各SPSTスイッチ部は、それぞれ、４つの電界効果トランジスタ(FET)を従続接続して構成され、各ＦＥＴのゲート電極は、抵抗素子3006を介して、制御電圧端子3003（3004）に共通接続されている。
【０００３】
このスイッチ回路は、高周波端子3000から入力された信号を、高周波端子3001へ出力する機能と、高周波端子3002に入力された信号を、高周波端子3000へ出力する機能とを、制御端子3003と制御端子3004にそれぞれ印加する電位により制御し、送受信装置の送受の切り替えなどに使用される。
【０００４】
その際に重要となるのが、スイッチ回路が扱うことのできる最大パワーである。
【０００５】
高周波スイッチで扱うことのできる最大入力パワー(「ハンドリングパワー」と呼ぶ)Ｐmaxは、スイッチ回路に縦続接続されているFET数をnとし、FETのドレイン端子もしくはソース端子の直流電位(「高周波端子の電位」と定義する)をＶrf、FETの閾値電圧をＶt、オフの際の制御端子3003（3004）の電位をＶcntとすると、次式により決定される。
【０００６】
Ｐmax＝2{n(Ｖrf−Vcnt−Ｖt)}^2/Ｚ0......(1)
【０００７】
ここで、Ｚ0は、系のインピーダンス(一般には、50Ohm)である。また演算記号^はべき乗を表している。
【０００８】
この回路では、高周波端子の電位は、FETのゲート電流により決定される。
【０００９】
図３１は、特開平１０−８４２６７号公報に開示されている従来の高周波スイッチ回路である。図３１を参照すると、この回路では、高周波端子の直流電位を、電源を用いて固定し、スイッチ3102によって、ダイオード3104もしくは3105を選択し、高周波端子の交流振幅に応じて、ゲート電位を昇圧もしくは降圧させている。このスイッチでは、FETがオン状態である場合、ゲート電位を昇圧し、FETのチャネル抵抗を低減させ、FETがオフ状態である場合、ゲート電位を降圧し、(1)式のＶcntを下げることで、ハンドリングパワーを向上させている。なお、図３１において、入力端子3101からの信号はコンデンサCinを介してFET（GaAs・MESFET）3103のドレインに接続し、端子3100に接続される負荷（不図示）はコンデンサCoutを直列に介してFET3103のソースに接続されている。FET3103のドレインとソースはバイアス抵抗RBを直列に介して共通のバイアス電圧3108が印加される。ダイオード3104、3105、コンデンサC3は検波回路を構成し、コンデンサC1はRFスイッチに入力されるRF信号の一部を分岐してダイオード3104、3105に導く。ダイオード3104、3105はコンデンサC3で分岐されたRF信号を整流する。これにより、RF入力信号の一部から入力信号の波高に応じて電圧が正又は負の直流電圧を発生する。抵抗RGはバイアス回路を構成しており、検波回路が生成する直流電圧をFET3103に制御電圧として印加する。3102は外部から与えられた切替制御信号に応じて検波用ダイオード3104、3105の選択を行う。検波用ダイオード3105、3104は正電圧発生用、負電圧発生用であり、RFスイッチをオンさせる場合、正電圧発生用ダイオード3104が選択され、RFスイッチをオフさせる場合、負電圧発生用ダイオード3105が選択される。
【００１０】
図３２は、特開平１１−１４５８１号公報に開示されている従来の高周波スイッチ回路の構成を示す図である。図３２を参照すると、この従来の高周波スイッチ回路においては、高周波端子の直流電位を、FETのゲート電流で決定し、トランジスタ3208のゲート電位をダイオード3206を用いた電位降圧回路により、高周波端子の交流振幅に応じて、ゲート電位を降圧させており、図３１に示した回路と同様の原理により、ハンドリングパワーの向上を図っている。
【００１１】
図３３は、特開２００１−１６０７４５号公報に開示されている従来のスイッチ回路の構成を示す図である。この回路は、外部クロック入力3305による電位昇圧回路を用いてFETのゲート電位を上昇させている。これも、同様の原理によりハンドリングパワーの向上を図っている。FET（T3）のゲート電位を発生するためのハーフブリッジ回路（HB）と電荷ポンプ（L）が設けられており、ハーフブリッジ回路（HB）はクロック入力端子3305を有し、42Ｖの供給電圧に対して第１の供給電圧端子3307を有している。
【００１２】
【発明が解決しようとする課題】
ハンドリングパワー向上のためには、前記(1)式から、ｎを増加させるか、もしくは、Ｖrf-Ｖcnt-Ｖtを増加させるかのいずれかが必要となる。
【００１３】
ｎの増加は、FET数の増加であるため、面積の増加が伴い、有用な手段ではない。
【００１４】
一方、Ｖrfの増加は、ハンドリングパワーを向上させるが、図３０に示した従来の回路構成では、Ｖrfが、オン側のFETと、オフ側のFETで共通であるために、Ｖrfの増加により、オン側のFETにかかるゲート・ソース間電位Vgsが低下し、オン側のFETのチャネル抵抗を増大させ、その結果、ロス（損失）を悪化させる。
【００１５】
逆に、ロスを低下させようと、Ｖrfを低下させると、ハンドリングパワーが悪化する。
【００１６】
すなわち、図３０に示した回路では、ロスとハンドリングパワーの間に、トレードオフの関係が存在する、という問題点が存在している。
【００１７】
図３１、図３２、図３３の回路では、Ｖcntを低下させることにより、ハンドリングパワーを向上させている。しかし、これらの回路でも次に示す問題点がある。
【００１８】
図３１のRFスイッチ回路では、ダイオード3104もしくは3105を用いた電位昇圧回路、電位降圧回路の切り替えにより、ハンドリングパワーとロスのトレードオフを解消しているが、新たな２つの問題点が生じている。
【００１９】
その１つ目の問題は、スイッチを通過した出力信号に入力信号周波数の２倍、３倍の信号(高調波歪と呼ぶ)が発生する、ということである。
【００２０】
２つ目の問題は、必要な入力信号が多い点である。スイッチ部3102を制御するために、制御信号が必要で、電源3108及び、GNDの入力も含めこの回路では、スイッチ制御のために、３入力が必要である。
【００２１】
スイッチ回路における高調波歪は、一般にFETのバイアスに依存する非線系な容量変化や抵抗変化で生じるが、図３１に示すように、ダイオードを利用した電位昇圧回路や電位降圧回路を接続した場合、その非線系な電流特性が原因で高調波歪が急激に悪化する。スイッチ回路を通過する信号（電圧波形）を、図２８に示した波形図の2800とすると、電位昇圧回路に流れ込む電流（current）は、2801の形状となり、この非線形性が歪の悪化を引き起こす。
【００２２】
この高調波歪の悪化の問題は、図３２のスイッチ回路においても発生する。
【００２３】
更に、図３２に示した回路構成では、トランジスタ3208から構成されるスイッチ部分のハンドリングパワーを向上させているが、トランジスタ3207から構成されるスイッチ部分のハンドリングパワーが向上していないため、このまま他入力他出力スイッチへこのまま利用することは困難である。
【００２４】
図３３に示した回路構成では、電位昇圧回路の信号源に外部クロック入力(交流信号入力)3305を用いている。これによりハンドリングパワーの向上を図るとともに、高調波歪の問題も解消されるが、この回路構成では、外部クロック信号を発生させる回路が必要となり、面積の増加を避けることができない。
【００２５】
したがって、本発明の目的は、ロスの著しい悪化や面積増加を引き起こすことなく、ハンドリングパワーの向上を図り、高調波歪の悪化のないスイッチ構成を提供することにある。
【００２６】
【課題を解決するための手段】
前記目的を達成する本発明に係る高周波スイッチ回路は、伝達経路の両端に高周波端子を２つ有し、制御信号により前記伝達経路の開閉を行う高周波スイッチ部を備えた高周波スイッチ回路において、前記伝達経路の両端の前記高周波端子のいずれか、又は前記伝達経路上の予め定められたノードを接続点とし、前記伝達経路が開状態の時には、前記接続点の電位を一定に保ち、前記伝達経路が閉状態の時には、前記高周波端子の一方に入力された信号の振幅に応じて、前記接続点の電位を上昇させる電圧供給回路を備えている。
【００２７】
本発明において、ハンドリングパワー向上のためには、高周波スイッチ回路が開状態の時には、その入出力端子の電位を一定に保ち、高周波スイッチ回路が閉状態の時には、その入出力端子の電位を、入力端子の振幅に応じて、上昇させるように、電圧供給回路を構成する電位昇圧回路と電位降圧回路とが接続される。
【００２８】
本発明において、高調波歪の低減のためには、高周波端子から全ての電位昇圧回路へ流れる電流波形の位相を半周期(１８０度)ずらし、正負を反転させたものが、高周波端子から全ての電位降圧回路へ流れる電流波形となる様に、電位昇圧回路もしくは電位降圧回路を追加あるいは、削減あるいは、電位昇圧回路もしくは電位降圧回路の構成内容を変更する。
【００２９】
上記のように構成された本発明によれば、スイッチ部が閉状態において、高周波スイッチ回路の入出力端子の直流電位を上昇させることにより、ハンドリングパワーは向上する。また、スイッチ部が開状態において、高周波スイッチ回路の入出力端子の直流電位を、一定に保つことにより、ロスの悪化を引き起こさないことが可能である。
【００３０】
高周波端子から全ての電位昇圧回路へ流れる電流波形の位相を半周期(１８０度)ずらし、正負を反転させたものが、高周波端子から全ての電位降圧回路へ流れる電流波形となる様にすることにより、電位昇圧回路への電流の非線形性と電位降圧回路への電流の非線形性が補償され、高調波歪も改善される。
【００３１】
【発明の実施の形態】
本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施の形態の構成原理を示す図である。図１は、本願出願時特許請求の範囲の請求項１、２、３、６の発明に対応している。
【００３２】
図１を参照すると、この実施の形態において、高周波スイッチ部107は、２つの高周波端子と制御端子を有する高周波スイッチ素子105を３段縦続形態に接続して構成され、両端を高周波入力端子100及び高周波出力端子101としている。３つの高周波スイッチ素子105の制御端子は短絡されて制御電圧端子102に共通に接続されている。高周波出力端子100には、電位昇圧回路103の入力端子（IN）が接続され、高周波出力端子101には電位降圧回路104の入力端子（IN）が接続されている。電位昇圧回路103と電位降圧回路104の出力端子（OUT）同士が短絡され、短絡された出力端子は、高周波スイッチ素子105の高周波端子106（２段目と３段目の高周波スイッチ素子105の接続ノード）に接続されている。
【００３３】
電位昇圧回路103は、入力端子（IN）に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を出力端子（OUT）に出力する。電位降圧回路104は、入力端子（IN）に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を出力端子（OUT）に出力する。
【００３４】
本実施の形態において、高周波入力端子100に信号が入力された場合の動作について説明する。動作を説明する上で、
電位昇圧回路103の入力端子（IN）に入力される信号（電圧）の振幅をVamp1、
電位降圧回路104の入力端子に入力される信号の振幅をVamp2、
電位昇圧回路103の昇圧回路基準電位をVref1、
電位降圧回路104の降圧回路基準電位をVref2、
電位昇圧回路103による昇圧量Vcp1=f(Vamp1)、
電位降圧回路104による降圧量Vcp2=f(Vamp2)
とする。
【００３５】
昇圧量、降圧量を規定する上記関数fは、入力振幅と電位降圧量、昇圧量の関係を示す関数で、単調増加の関数である。
【００３６】
この時、
電位昇圧回路103の出力端子（OUT）の電位は、
Vref1+f(Vamp1)、
電位降圧回路104の出力端子（OUT）の電位は、
Vref2-f(Vamp2)
となる。
【００３７】
このため、両者を短絡した端子106点での電位は、その平均値
(Vref1+Vref2+f(Vamp1)-f(Vamp2))/2
となる。
【００３８】
高周波スイッチ部が開状態の場合には、図２５に示すように、高周波スイッチ部の全ての高周波端子における信号振幅はほぼ等しい値となる。図２５においては、高周波スイッチ素子105が４段縦続形態に接続されており、ノード2500（高周波入力端子100）、ノード2501（２段目と3段目の高周波スイッチ素子の接続点の高周波端子）、及びノード2502（高周波出力端子101）の電圧波形が示されている。
【００３９】
そのため、
Vamp1=Vamp2となり、出力端子106の電位は、(Vref1+Vref2)/2
となり、入力振幅に依存しない一定の電位となる。
【００４０】
一方、高周波スイッチ部が閉状態の際には、図２６に示すように、入力された高周波信号の振幅は、高周波入力端子から高周波出力端子にむけ、高周波スイッチ素子を通過する毎に減衰し、高周波出力端子においては、高周波信号の振幅は、ほぼ0となる。そのため、Vamp2=0となり、高周波端子106の電位は、(Vref1+Vref2+f(Vamp1))/2と、開状態の電位より昇圧される。
【００４１】
図２は、本発明の第２の実施の形態の構成原理を示す図である。図２は、本願出願時特許請求の範囲の請求項１、２、３に対応している。
【００４２】
図２を参照すると、この実施の形態において、２つの高周波端子と制御端子を有する高周波スイッチ素子105を３段従続（縦続）形態に接続し、両端を高周波入力端子100及び高周波出力端子101とする高周波スイッチ部107とし、高周波スイッチ素子の制御端子を短絡して制御電圧端子102とし、電位昇圧回路103の入力端子（IN）を高周波スイッチ素子の高周波端子200に接続し、電位降圧回路104の入力端子（IN）を高周波スイッチ素子の高周波端子201に接続し、電位昇圧回路103と電位降圧回路104の出力端子（OUT）を短絡し、高周波スイッチ部の高周波出力端子101に接続している。
【００４３】
電位昇圧回路103は、前記実施の形態と同様、入力端子（IN）に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を出力端子に出力する。電位降圧回路104は、入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を出力端子に出力する。
【００４４】
高周波入力端子100に信号が入力された場合の動作について説明する。
【００４５】
図１を参照して説明した前記実施の形態と同様に、電位、振幅、昇圧量、降圧量を定義をした場合、電位昇圧回路103の出力端子（OUT）と電位降圧回路104の出力端子(OUT)を短絡した点101の電位は、高周波スイッチ部が開状態の場合には、入力信号の振幅に依存しない一定の電位(Vref1+Vref2)/2となる。
【００４６】
一方、高周波スイッチ部が閉状態の場合には、図２６から、Vamp1＞Vamp2となる。この時、昇圧量と降圧量の差も、f(Vamp1)-f(Vamp2)＞0となるため、電位昇圧回路103の出力端子と電位降圧回路104の出力端子を短絡した点101の電位は、高周波スイッチ部が開状態の電位より昇圧される。
【００４７】
なお、図１、図２に示した高周波スイッチ回路に使用されている昇圧回路基準電位Vref1と降圧回路基準電位Vref2は、高周波スイッチ部を開状態、閉状態にする際の制御電圧端子に印加する電位が決まっている場合を除いて、電圧の設定に制限はない。高周波スイッチ部を開状態にする際に制御電圧端子に印加する電位がVon、高周波スイッチ部を閉状態にする際の電位がVoffと決まっている場合には、条件
Voff＜(Vcnt1+Vcnt2)/2＜Von
が成立する必要がある。
【００４８】
以上の様に、図１、図２に示した回路では、高周波信号を入力する端子が決まっている場合に、高周波スイッチ部の高周波端子の電位を、高周波スイッチ部が開状態の際に、一定の電位とし、高周波スイッチ部が閉状態の際にのみ、高周波信号の振幅に応じて自動的に上昇させる。かかる構成により、ロスの著しい悪化無しに、ハンドリングパワーを向上させることが可能となっている。
【００４９】
なお、電位昇圧回路103の入力端子を高周波スイッチ部の高周波入力端子に、電位降圧回路104の入力端子を高周波スイッチ部の高周波出力端子に接続した図１の構成は、スイッチ部が閉状態の際に一番効率的に電位を上昇させることが可能である。しかしながら、これ以外の構成においても、電位昇圧回路104の入力端子と電位降圧回路104の入力端子が同一の高周波端子に接続されず、電位昇圧回路103の入力端子の方が、電位降圧回路104の入力端子より高周波スイッチ部の高周波入力端子に近ければ、前記したものと同様の動作が可能とされている。
【００５０】
図３は、本発明の第２の実施の形態の構成原理を示す図である。図２は、本願出願時特許請求の範囲の請求項１、４、５、７の発明に対応している。
【００５１】
図３を参照すると、高周波スイッチ部107は、２つの高周波端子と制御端子を有する高周波スイッチ素子105を３段縦続形態に接続して構成され、両端を第１の高周波入出力端子304及び第２の高周波入出力端子305としている。
【００５２】
３つの高周波スイッチ素子105の制御端子を短絡し制御電圧端子102としている。第１の高周波入出力端子304に、第１の電位昇圧回路103の入力端子（IN）と、第１の電位降圧回路301の入力端子（IN）とが接続されている。第２の高周波入出力端子305に、第２の電位降圧回路104の入力端子（IN）と、第２の電位昇圧回路302の入力端子（IN）とが接続されている。
【００５３】
第１の電位昇圧回路103の出力端子（OUT）と第２の電位降圧回路104の出力端子（OUT）とは短絡され、電位選択回路300の第１の入力端子に接続されている。
【００５４】
第２の電位昇圧回路302の出力端子（OUT）と第１の電位降圧回路301の出力端子（OUT）とが短絡され、電位選択回路300の第２の入力端子に接続されている。
【００５５】
電位選択回路300の出力端子（OUT）は、２段目の高周波スイッチ素子の高周波端子303に接続されている。
【００５６】
第１及び第２の電位昇圧回路103及び302は、入力端子に入力される信号の振幅に応じて、所定の第１及び第２の昇圧回路基準電位から昇圧された電位を出力端子に出力する。
【００５７】
第１及び第２の電位降圧回路301及び104は、入力端子に入力される信号の振幅に応じて、所定の第１及び第２の降圧回路基準電位から降圧された電位を出力端子に出力する。
【００５８】
電位選択回路300は、第１の入力端子（IN1）の電位と第２の入力端子（IN2）の電位の高い方を出力端子に出力する。
【００５９】
第１の高周波入出力端子304に信号が入力された場合、及び、第２の高周波入出力端子305に信号が入力された場合の動作について説明する。以下では、動作を説明する上で、
第１の電位昇圧回路103の入力端子に入力される信号の振幅をVamp1、
第２の電位昇圧回路301の入力端子に入力される信号の振幅をVamp2、
第１の電位降圧回路104の入力端子に入力される信号の振幅をVamp3、
第２の電位降圧回路302の入力端子に入力される信号の振幅をVamp4、
第１の電位昇圧回路103の第１の昇圧回路基準電位をVref1、
第２の電位昇圧回路301の第２の昇圧回路基準電位をVref2、
第１の電位降圧回路104の第１の降圧回路基準電位をVref3、
第２の電位降圧回路302の第１の降圧回路基準電位をVref4、
第１の電位昇圧回路103による昇圧量をVcp1=f(Vamp1)、
第２の電位昇圧回路301による昇圧量をVcp2=f(Vamp2)、
第１の電位降圧回路104による降圧量をVcp3=f(Vamp3)、
第２の電位降圧回路302による降圧量をVcp4=f(Vamp4)
とする。
【００６０】
この関数fは、入力振幅と電位降圧量、昇圧量の関係を示す関数で、単調増加の関数である。
【００６１】
また、説明の簡略化のため、
Vref1+Vref4＝Vref2+Vref3
とする。なお、Vref1+Vref4≠Vref2+Vref3の場合については後述する。
【００６２】
この時、第１の電位昇圧回路103の出力端子の電位は、Vref1+f(Vamp1)、
第２の電位昇圧回路301の出力端子の電位は、Vref2+f(Vamp2)、
第１の電位降圧回路104の出力端子の電位は、Vref3-f(Vamp3)、
第２の電位降圧回路302の出力端子の電位は、Vref4-f(Vamp4)
となるため、電位選択回路300の第１の入力端子（IN1）の電位(「第１の出力電位」という)は、
(Vref1+Vref4+f(Vamp1)-f(Vamp4))/2
となる。
【００６３】
電位選択回路300の第２の入力端子（IN2）の電位(「第２の出力電位」という)は、
(Vref2+Vref3+f(Vamp2)-f(Vamp3))/2
となる。
【００６４】
電位選択回路300により、第１及び第２の出力電位のうち高い電位が、高周波スイッチ部の高周波端子の電位となる。
【００６５】
高周波スイッチ部が開状態の場合には、図２５に示すように、高周波スイッチ部の全ての高周波端子における信号振幅はほぼ等しい値となる。そのため、第１の高周波入出力端子から信号が入力されても、第２の高周波入出力端子から信号が入力されても、
Vamp1=Vamp2=Vamp3=Vamp4となる。この時、第１の出力電位は(Vref1+Vref4)/2、第２の出力電位は(Vref2+Vref3)/2と、高周波信号の振幅に依存しない電位となる。
【００６６】
高周波スイッチ部が閉状態で、高周波信号が、第１の高周波入出力端子304から入力された場合、図２６に示すように入力された高周波信号の振幅は、第１の高周波入出力端子100から第２の高周波入出力端子200にむけ、高周波スイッチ素子を通過する毎に減衰し、第２の高周波入出力端子200においては、高周波信号の振幅はほぼ0となる。
【００６７】
この時、Vamp2=Vamp4=0となるため、第１の出力電位は、
(Vref1+Vref4+f(Vamp1))/2
と昇圧され、第２の出力電位は、
(Vref2+Vref3-f(Vamp3))/2
と降圧される。
【００６８】
電位選択回路300の出力電位は、昇圧された第１の出力電位となるため、高周波スイッチ部の高周波端子の電位は、高周波スイッチ部が開状態の電位より昇圧される。
【００６９】
高周波スイッチ部が閉状態で、高周波信号が、第２の高周波入出力端子から入力された場合、図２６に示すように、入力された高周波信号の振幅は、第２の高周波入出力端子305から第１の高周波入出力端子にむけ、高周波スイッチ素子を通過する毎に減衰し、第１の高周波入出力端子においては、高周波信号の振幅はほぼ0となる。この時、Vamp1=Vamp3=0となるため、第１の出力電位は、
(Vref1+Vref4-f(Vamp4))/2
と降圧され、第２の出力電位は、
(Vref2+Vref3+f(Vamp2))/2
と昇圧される。電位選択回路300の出力電位は昇圧された第２の出力電位となるため、高周波スイッチ部の高周波端子の電位は、高周波スイッチ部が開状態の電位より昇圧される。
【００７０】
図３は、本発明の第２の実施の形態の構成原理を示す図である。図２は、本願出願時特許請求の範囲の請求項１、４、５の発明に対応している。
【００７１】
図４を参照すると、高周波スイッチ部107は、２つの高周波端子と制御端子を有する高周波スイッチ素子105を３段従続接続し、両端を第１の高周波入出力端子304及び第２の高周波入出力端子305としている。高周波スイッチ素子105の制御端子を短絡して制御電圧端子102としている。
【００７２】
第１の電位昇圧回路103の入力端子(IN)は高周波スイッチ素子の高周波端子400に接続され、第２の電位昇圧回路302の入力端子(IN)は高周波スイッチ素子の高周波端子400に接続されている。
【００７３】
第１の電位降圧回路301の入力端子(IN)は第１の高周波入出力端子304に接続され、第２の電位降圧回路104の入力端子(IN)は第２の高周波入出力端子305に接続されている。
【００７４】
第１の電位昇圧回路103の出力端子(OUT)と第２の電位降圧回路104の出力端子(OUT)とが短絡され、電位選択回路300の第２の入力端子(IN2)に接続され、第２の電位昇圧回路302の出力端子(OUT)と第１の電位降圧回路301の出力端子(OUT)とが短絡され、電位選択回路300の第１の入力端子(IN1)に接続され、電位選択回路300の出力端子は高周波スイッチ素子の高周波端子303に接続されている。
【００７５】
第１及び第２の電位昇圧回路103、302は、入力端子に入力される信号の振幅に応じて所定の第１及び第２の昇圧回路基準電位から昇圧された電位を出力端子に出力する。第１及び第２の電位降圧回路301、104は、入力端子に入力される信号の振幅に応じて所定の第１及び第２の降圧回路基準電位から降圧された電位を出力端子に出力する。電位選択回路300は、第１の入力端子の電位と第２の入力端子の電位の高い方を出力端子に出力する。
【００７６】
第１の高周波入出力端子304に信号が入力された場合及び、第２の高周波入出力端子305に信号が入力された場合の動作について説明する。
【００７７】
図３の場合と同じく、電位、振幅、昇圧量、降圧量を定義した場合、高周波スイッチ部が開状態の場合には、第１及び第２の高周波入出力端子どちらから信号が入力された場合でも、Vamp1=Vamp2=Vamp3=Vamp4となる。この時、第１の出力電位は、
(Vref1+Vref4)/2、
第２の出力電位は、
(Vref2+Vref3)/2
となり、高周波信号の振幅に依存しない電位となる。
【００７８】
高周波スイッチ部が閉状態で、高周波信号が、第１の高周波入出力端子から入力された場合、図２６から、
Vamp1＞Vamp4、Vamp3＞Vamp2
となるため、
f(Vamp1)＞f(Vamp4)、f(Vamp3)＞f(Vamp2)
が成り立つ。
【００７９】
これにより、第１の出力電位
(Vref1+Vref4+f(Vamp1)-f(Vamp4))/2
は、高周波スイッチ部が開状態の高周波端子の電位より昇圧され、第２の出力電位
(Vref2+Vref3+f(Vamp2)-f(Vamp3))/2
は、高周波スイッチ部が開状態の高周波端子の電位より降圧される。
【００８０】
電位選択回路300の出力電位は昇圧された第１の出力電位となるため、高周波スイッチ部の高周波端子の電位は、高周波スイッチ部が開状態の電位より昇圧される。
【００８１】
高周波スイッチ部が閉状態で、高周波信号が、第２の高周波入出力端子から入力された場合、図２６から、
Vamp1＜Vamp4、Vamp3＜Vamp2
となるため、
f(Vamp1)＜f(Vamp4)、f(Vamp3)＜f(Vamp2)
が成り立つ。これにより、
第１の出力電位
(Vref1+Vref4+f(Vamp1)-f(Vamp4))/2
は、高周波スイッチ部が開状態の高周波端子の電位より降圧され、
第２の出力電位
(Vref2+Vref3+f(Vamp2)-f(Vamp3))/2
は、高周波スイッチ部が開状態の高周波端子の電位より昇圧される。
【００８２】
電位選択回路300の出力電位は、昇圧された第２の出力電位となるため、高周波スイッチ部の高周波端子の電位は、高周波スイッチ部が開状態の電位より昇圧される。
【００８３】
以上の説明では、Vref1+Vref4＝Vref2+Vref3の場合を説明したが、Vref1+Vref4＞Vref2+Vref3であっても、図２７に示すように、入力振幅の増加に伴い、高周波スイッチ部の高周波端子の電位はいったん降圧された後、昇圧され、
Vref1+Vref4＝Vref2+Vref3
の場合と同じ効果を得ることが可能である。
【００８４】
Vref1+Vref4＜Vref2+Vref3の場合も同様である。
【００８５】
また、それぞれのVref1、Vref2、Vref3、Vref4の電位は、図１、図２の場合と同じく、高周波スイッチ部を開状態/閉状態にする際に制御電圧端子に印加する電位が決まっている場合を除いて、電圧の設定に制限はない。
【００８６】
高周波スイッチ部を開状態にする際に、制御電圧端子に印加する電位がVon、閉状態にする際の電位がVoffと決まっている場合には、
Voff＜(Vcnt1+Vcnt4)/2＜Von、
Voff＜(Vcnt2+Vcnt3)/2＜Von
が成立する必要がある。
【００８７】
以上のように、図３、図４の回路では、高周波信号が第１及び第２の高周波入出力端子どちらから入力されても、高周波スイッチ部の高周波端子の電位を、高周波スイッチ部が開状態の際に一定の電位とし、高周波スイッチ部が閉状態の際にのみ、高周波信号の振幅に応じて、自動的に上昇させ、ロスの著しい悪化無しにハンドリングパワーを向上させることが可能となっている。
【００８８】
なお、第１の電位昇圧回路103の入力端子と、第１の電位降圧回路301の入力端子を第１の高周波入出力端子に接続し、第２の電位昇圧回路302の入力端子と第２の電位降圧回路104の入力端子を第２の高周波入出力端子に接続した図３の構成が、高周波スイッチ部が閉状態の際に一番効率的に電位を上昇させることが可能である。だが、第１の電位昇圧回路103の入力端子と第２の電位降圧回路104の入力端子が同一の高周波端子に接続されず、第１の電位昇圧回路103の入力端子の方が、第２の電位降圧回路104の入力端子より高周波スイッチ部の第１の高周波入出力端子に近く、第２の電位昇圧回路302の入力端子と第１の電位降圧回路301の入力端子が同一の高周波端子に接続されず、第２の電位昇圧回路302の入力端子の方が、第１の電位降圧回路301の入力端子より高周波スイッチ部の第２の高周波入出力端子に近ければ、図４の構成も含めそれ以外の構成においても、同じ効果を得ることが可能である。
【００８９】
図１、図２に示した電位昇圧回路と電位降圧回路から構成される回路、もしくは図３、図４に示した第１及び第２の電位昇圧回路と、第１及び第２の電位降圧回路と電位選択回路から構成される回路（「電圧供給回路」という）は、スイッチ部が開状態の時は、高周波入出力端子の電位を一定に保ち、閉状態の際には高周波入出力端子の電位を上昇させる。
【００９０】
図１５（ａ）乃至図１５（ｄ）は、図３、図４に示した電位選択回路300の構成の例を示す図である。
【００９１】
電位選択回路300は、第１及び第２の入力端子（IN1，IN2）に入力された電位の高い方を選択して出力端子（OUT）の電位とする。
【００９２】
この電位選択回路は、第１の入力端子1501に第１のダイオードD1のアノード端子が接続されており、出力端子1500に第１のダイオードD1のカソード端子がが接続されている。第２の入力端子1502に第２のダイオードD2のアノード端子が接続され、出力端子に第２のダイオードD2のカソード端子が接続されている(図１５(ａ))。図１５(ｂ)、図１５(ｃ)、図１５(ｄ)の様に、第１及び第２のダイオードD1、D2のアノード端子もしくはカソード端子に、抵抗素子もしくはインダクタ素子を直列に挿入しても、ダイオードと並列に抵抗を挿入しても同様の効果を得ることが可能である。図１５(ｂ)では、第１及び第２のダイオードD1、D2のカソードの接続点が抵抗1505を介して出力端子1500に接続されている。図１５(ｃ)では、第１及び第２のダイオードD1及びD2のアノードと第１及び第２の入力端子1501及び1502間に抵抗1505が接続されている。図１５(ｄ)では、第１及び第２のダイオードD1、D2のカソードの接続点が抵抗を介して出力端子1500に接続され、第１及び第２のダイオードD1、D2の端子間に並列に抵抗1505が接続されている。
【００９３】
図５、図６、図７は、本発明のさらに別の実施の形態の構成を示す図である。本願出願時特許請求の範囲の請求項９の発明に対応している。
【００９４】
図５は、SPDTスイッチ回路の構成を示す図である。図５を参照すると、信号入力端子500と、信号出力端子501、502への出力を、制御電圧端子503、504の電位を基に、スイッチ部分506、507で切り替える。
【００９５】
スイッチ部506、507は、SPSTスイッチ回路であり、スイッチ部506、507の高周波端子の電位を分離するために、高周波信号は通過させるが、直流分を遮断する機能を具備している直流分離回路505が設けられている。
【００９６】
図６は、DPDTスイッチ(Double Pole Double Transfer：双極双投)回路の構成を示す図である。この構成は、図５に示した構成を、２つ直流分離回路609を介して、接続することで構成される。この実施の形態においても、信号入出力端子600、601、602、603間を、直流分離回路609とスイッチ部608を介して接続している。
【００９７】
各スイッチ部608は、SPSTスイッチ回路よりなり、各スイッチ部の高周波端子の電位を分離するために直流分離回路609を備えている。
【００９８】
図１６(ａ)及び図１６(ｂ)は、直流分離回路505、609の構成例を示す図である。直流分離回路は、容量のみの高域通過フィルタもしくは、容量とインダクタの直列の帯域通過フィルタの構成で表すことが可能である。これらの回路で使用しているSPSTスイッチ回路は、全て同一である必要はなく、必要に応じて、FET数やFETのゲート幅、回路構成が異なるものを接続しても良い。
【００９９】
図７は、本発明の別の実施の形態の構成を示す図である。本願出願時特許請求の範囲の請求項８、９に対応している。２つの高周波端子と制御端子を有する高周波スイッチ素子700の制御端子を制御電圧端子403とし、電位昇圧回路702の入力端子(IN)は高周波スイッチ素子の入出力端子500に接続され、電位降圧回路703の入力端子(IN)は入出力端子501に接続されている。電位昇圧回路702の出力端子(OUT)と電位降圧回路703の出力端子(OUT)とが短絡され、入出力端子501に接続されている。２つの高周波端子と制御端子を有する高周波スイッチ素子701の制御端子を制御電圧端子404とし、電位昇圧回路704の入力端子(IN)は高周波スイッチ素子の高周波スイッチ素子701の一端に接続され、電位降圧回路705の入力端子(IN)は入出力端子502に接続されている。電位昇圧回路704の出力端子(OUT)と電位降圧回路705の出力端子(OUT)とが短絡され、入出力端子502に接続されている。各スイッチ素子700、701の高周波端子の電位を分離するために直流分離回路706を備えている。
【０１００】
図５、図６、図７において、SPDTスイッチとDPDTスイッチの構成の例について述べたが、多入力他出力スイッチ回路は、直流分離回路を介してSPSTスイッチ回路を接続することにより実現が可能である。そのため、本発明は、実施の形態の構成に限定されることなく、他の他入力多出力スイッチ回路も含むものである。
【０１０１】
図８は、本発明のさらに別の実施の形態の構成を示す図であり、本願出願時特許請求の範囲の請求項１０、１２の発明に対応している。
【０１０２】
図８を参照すると、この実施の形態においては、図７の回路構成における電位昇圧回路702と704を、出力端子（OUT）の接続先を保持したまま、１つの多出力電位昇圧回路802にまとめた回路構成とされている。この多出力電位昇圧回路は、入力端子に入力される信号の振幅に応じて、所定の昇圧回路基準電位から昇圧された電位を、複数ある出力端子に出力する。
【０１０３】
この実施の形態の動作について説明する。
【０１０４】
電位昇圧回路は、昇圧回路基準電位からの電位昇圧をおこない、電位昇圧回路の入力端子の直流電位は参照しないため、入力端子の直流電位が異なっていても同一信号の入力があれば同一の動作をする。そのため、電位昇圧回路の入力端子が同一の高周波端子もしくは、直流分離回路を介して接続されている場合、それらの電位昇圧回路を、出力端子を複数持つ１つの多出力電位昇圧回路にまとめることが可能である。
【０１０５】
図８に示した回路において、全ての電位降圧回路も同一の回路を使用し、多出力電位昇圧回路と電位降圧回路が、同一の振幅が入力された時、入力端子への電流が位相を１８０度ずらし、電流の正負を反転させると同一の特性を持っている場合、電位昇圧回路の入力端子への電流の総和の波形を、１８０度位相をずらし、正負反転させたものが、電位降圧回路の入力端子への電流の総和の波形となる様に電位昇圧回路と電位降圧回路とが接続される回路構成となる。
【０１０６】
電位昇圧回路と電位降圧回路の入力端子へ流れる電流は、図２８の波形図において、入力信号の電圧が2800に示すように、１周期変化する間に、電位昇圧回路への電流は2801の様に非対称な形状を示し、同様に電位降圧回路への電流は2802の形状を示す。この両者を組み合わせることにより2803の様に非対称性を軽減することができ、高調波歪の改善を図ることが可能である。
【０１０７】
そのため、位相をずらし電流の正負の反転のためには特別の回路構成が必要でないが、全ての電位昇圧回路への電流の和と全ての電位降圧回路への電流の和の波形を見た場合に、振幅が等しくなることが必要となる。
【０１０８】
このSPDTスイッチ回路では、高周波スイッチ素子700、701のどちらかが開状態、もう一方が閉状態として使用する。ここでは、高調波スイッチ素子701を閉状態、高調波スイッチ素子700を開状態として考える。
【０１０９】
この場合、電位降圧回路705の入力振幅はほぼ0であるため、電位降圧回路705の入力端子へ電流が流れることはない。
【０１１０】
この時、電流が流れる入力端子をもつ電位昇圧回路もしくは電位降圧回路は、電位昇圧回路802と、電位降圧回路703の２つの回路である。この両者の入力端子への電流の和は、図２８の2803に示すように補償され、その結果、高調波歪は改善する。高調波スイッチ素子700が閉状態、高調波スイッチ素子701が開状態の場合も、同様の結果となる。
【０１１１】
図８では、この電流の非対称性を解消するために、回路の効果を保ったまま、電位昇圧回路数を削減した構成であるが、回路構成によっては、同様の手法で電位高圧回路を削減することも可能である。
【０１１２】
その構成としては、第１から第ｍまでの高周波入力端子（ｍ≧１）と、第１から第ｎの高周波出力端子（ｎ≧１）を有する高周波スイッチ回路において、任意の高周波入力端子と任意の高周波出力端子間を結ぶ複数の伝達経路それぞれに高周波スイッチ部を備え、多出力電位昇圧回路を（ｍ＋ｎ）個、多出力電位降圧回路を（ｍ＋ｎ）個備え、第１の入力端子と第２の入力端子と出力端子を有し、前記第１の入力端子と前記第２の入力端子の電位の高い方を出力端子の電位とする電位選択回路を、高周波スイッチ部の数だけ備え、前記電位選択回路は、各高周波スイッチ部に１つずつ配置され、電位選択回路の出力端子を、各高周波スイッチ部の高周波入力端子または高周波出力端子または当該スイッチ部の伝達経路上の任意の接続点に接続され、前記第ｋ番目（１≦ｋ≦ｍ）の多出力電位昇圧回路は、１つの入力端子と、第ｋ番目の高周波入力端子に接続されている高周波スイッチ部の数と等しい出力端子を有し、入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を全ての出力端子に出力するもので、前記ｋ番目の多出力電位昇圧回路の入力端子は、第ｋ番目の高周波入力端子に接続され、前記ｋ番目の多出力電位昇圧回路の複数の出力端子は、第ｋ番目の高周波入力端子に接続されている各高周波スイッチ部の電位選択回路の第１の入力端子に接続され、前記第ｋ番目（１≦ｋ≦ｍ）の多出力電位降圧回路は、１つの入力端子と、第ｋ番目の高周波入力端子に接続されている高周波スイッチ部の数と等しい出力端子を有し、入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を全ての出力端子に出力するもので、前記ｋ番目の多出力電位降圧回路の入力端子は、第ｋ番目の高周波入力端子に接続され、前記ｋ番目の多出力電位降圧回路の複数の出力端子は、第ｋ番目の高周波入力端子に接続されている各高周波スイッチ部の電位選択回路の第２の入力端子に接続され、前記第ｊ番目（ｍ＋１≦ｊ≦ｍ＋ｎ）の多出力電位昇圧回路は、１つの入力端子と、第(ｊ−ｍ)番目の高周波出力端子に接続されている高周波スイッチ部の数と等しい出力端子を有し、入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を全ての出力端子に出力するもので、前記ｊ番目の多出力電位昇圧回路の入力端子は、第(ｊ−ｍ)番目の高周波出力端子に接続され、前記ｊ番目の多出力電位昇圧回路の複数の出力端子は、第(ｊ−ｍ)番目の高周波入力端子に接続されている各高周波スイッチ部の電位選択回路の第２の入力端子に接続され、前記第ｊ番目（ｍ＋１≦ｊ≦ｍ＋ｎ）の多出力電位降圧回路は、１つの入力端子と、第(ｊ−ｍ)番目の高周波出力端子に接続されている高周波スイッチ部の数と等しい出力端子を有し、入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を全ての出力端子に出力するもので、前記ｊ番目の多出力電位降圧回路の入力端子は、第(ｊ−ｍ)番目の高周波出力端子に接続され、前記ｊ番目の多出力電位降圧回路の複数の出力端子は、第(ｊ−ｍ)番目の高周波入力端子に接続されている各高周波スイッチ部の電位選択回路の第１の入力端子に接続された構成とされる。
【０１１３】
また、伝達経路の両端に高周波入力端子と高周波出力端子２つを有し、制御信号により前記伝達経路の開閉を行う、高周波スイッチ部を複数備え、当該複数の高周波スイッチ部の高周波入力端子を共通に接続した、高周波スイッチ回路において、複数の前記高周波スイッチ部から選ばれたｎ個の高周波スイッチ部には、ｎ個の電位昇圧回路と、ｎ個の電位降圧回路と、１個の多出力電位昇圧回路と、1個の多出力電位高圧回路とｎ個の電位選択回路をさらに備え、前記多出力電位昇圧回路は、１つの入力端子とｎ個の出力端子とを有し、入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位をｎ個の出力端子に出力するものであり、前記電位昇圧回路は、入力端子と出力端子とを有し、入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を出力端子に出力するものであり、前記多出力電位降圧回路は、１つの入力端子とｎ個の出力端子とを有し、入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から昇圧された電位をｎ個の出力端子に出力するものであり、前記電位降圧回路は、入力端子と出力端子とを有し、入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を出力端子に出力するものであり、前記電位選択回路は、第１と第２の入力端子と出力端子を有し、第１及び第２の入力端子に入力された電位の高い電位を出力端子へ出力する回路であり、前記ｎ個の電位降圧回路と電位昇圧回路と電位選択回路は、前記ｎ個の高周波スイッチ部にそれぞれ１つずつ配置され、かつその電位昇圧回路の入力端子と電位降圧回路の入力端子が当該スイッチ部の高周波出力端子または当該スイッチ部の伝達経路上の任意の接続点に接続され、かつ電位選択回路の出力端子が当該スイッチ部の高周波入力端子または高周波出力端子または当該スイッチ部の伝達経路上の任意の接続点に接続され、かつ電位昇圧回路の出力端子が、電位選択回路の第１の入力端子に接続され、かつ電位高圧回路の出力端子が、電位選択回路の第２の入力端子に接続され、前記１つの多出力電位昇圧回路は、前記１つの多出力電位昇圧回路の入力端子は、高周波入力端子に接続され、前記１つの多出力電位昇圧回路のｎ個の出力端子は前記ｎ個の降圧回路の出力端子と短絡接続され、前記１つの多出力電位降圧回路は、前記１つの多出力電位降圧回路の入力端子は、高周波入力端子に接続され、前記１つの多出力電位降圧回路のｎ個の出力端子は前記ｎ個の昇圧回路の出力端子と短絡接続される。
【０１１４】
また、高周波スイッチ部が、図３に示す構成としてもよい。その構成は、本願出願時特許請求の範囲の請求項１１、１４に対応している。
【０１１５】
図９は、本発明のさらに別の実施の形態の構成を示す図である。本願出願時特許請求の範囲の請求項１８の発明に対応している。
【０１１６】
図９を参照すると、高調波歪低減のために、図７に示した回路に、電位降圧回路900をさらに備えて構成されている。この回路構成では、電流の非対称性を解消するために、電位昇圧回路もしくは電位降圧回路が追加される。追加された電位昇圧回路900の出力端子（OUT）は開放状態である。
【０１１７】
図９においては、全ての電位昇圧回路702、704、900は同一の回路構成よりなり、全ての電位降圧回路703、705も同一の回路構成とされ、電位昇圧回路と電位降圧回路は、同一振幅入力時の入力端子への電流が位相を１８０度ずらし、電流の正負を反転させると、同一の特性を持っている。
【０１１８】
このSPDTスイッチ回路では、高周波スイッチ素子700、701のどちらかが開状態、もう一方が閉状態として使用する。ここでは、高周波スイッチ素子701を閉状態、高周波スイッチ素子700を開状態として考える。この場合、電位降圧回路705の入力振幅はほぼ0でありため、入力端子への電流が流れることはない。この時、電流が流れる入力端子を持つ電位昇圧回路と電位降圧回路は、電位昇圧回路702、704と、電位降圧回路703、705の４つの回路である。この両者の電流の非対称性は、図２８のように補償され、その結果、高調波歪が改善される。高調波スイッチ素子700が閉状態、高調波スイッチ素子701が開状態の場合も同様の結果となる。
【０１１９】
なお、図８、図９では、電位昇圧回路もしくは電位降圧回路を同一の構成としてその個数を増減させたが、電位昇圧回路や電位降圧回路を構成する素子のパラメータを変化させても同様の効果を得ることができる。そのために必要な条件は、高周波端子から全ての電位昇圧回路へ流れる電流波形の位相を半周期(１８０度)ずらし、正負を反転させたものが、高周波端子から全ての電位降圧回路へ流れる電流波形となることである。
【０１２０】
図２９に、シミュレーション計算による、高調波歪の改善量を示している。図２９から、本発明において、高調波歪は、従来回路と比較して、10〜20dB改善されており、本発明の回路構成が有効であることがわかる。
【０１２１】
この手法は、従来の回路構成に利用することで、同様に、高調波歪の低減が可能である。
【０１２２】
図１０は、本発明の一実施例の構成を示す図である（請求項１９の発明に対応する）。この回路構成は、図３２を参照して説明した従来の構成（特開平１１−１４５８１号公報)に、ダイオード1009、抵抗1010、容量1011からなる電位昇圧回路を接続したものである。この回路では、抵抗1005と抵抗1010は同一の抵抗値、ダイオード1009はダイオード1006と同一の構成、容量1011は、トランジスタ1008がオフの際のゲート、ドレイン間容量と等しい値に設定されており、電位昇圧回路の昇圧回路基準電位1012には、任意の直流電位が印加される。
【０１２３】
この電位昇圧回路の追加により、ＦＥＴ108のゲートに接続された電位降圧回路（ダイオード1006と抵抗1005）の電流の非対称性は補償されて、高調波歪の悪化は改善される。
【０１２４】
なお、本発明は、この例だけでなく、他の図３１や、電位昇圧回路や電位降圧回路を用いて、入力信号の振幅に応じて電位を昇圧もしくは降圧しているスイッチ回路に適用することにより、高調波歪の低減が可能である。
【０１２５】
図１１は、本発明の他の実施例の構成を示す図である（請求項２０、２１に対応する）。高周波スイッチ回路中の電位昇圧回路もしくは電位降圧回路もしくは多出力電位昇圧回路もしくは多出力電位降圧回路よりなる。
【０１２６】
電位昇圧回路と電位降圧回路は、直流分を遮断し高周波信号を通過させる高周波入力回路1105と、整流素子1106と、入力された電位を出力する１つ以上の電位伝達素子1107を備えている。多出力電位昇圧回路もしくは多出力電位降圧回路は、この電位伝達素子が１つであるか、複数存在するかの違いだけで、電位昇圧回路もしくは電位降圧回路と同じ構成となる。また、電位昇圧回路と電位降圧回路では整流素子の内部構成が異なる以外、同一の構成をとる。
【０１２７】
ここでは、簡略化のため、２出力の多出力電位昇圧回路について述べる。通常の電位昇圧回路に関しては、出力端子数を１とすれば良く、電位降圧回路についても昇圧と降圧の読み替えでよい。
【０１２８】
図１１では、電位昇圧回路の信号入力端子1101に、高周波入力回路1105の第１の端子を接続し、電位昇圧回路の昇圧回路基準電位端子1102に整流素子1106の第１の端子を接続し、電位昇圧回路の第１の出力端子1103に電位伝達素子1107の第１の端子を接続し、電位昇圧回路の第２の出力端子1109に電位伝達素子1108の第１の端子を接続し、高周波入力回路の第２の端子と、整流素子の第２の端子と、２つの電位伝達素子の第２の端子を短絡する(端子1104)。
【０１２９】
出力端子が３本以上の場合、この端子1104に出力端子の数と等しい電位伝達素子の第２の端子を接続し、各電位伝達素子の第１の端子は各出力端子に接続する。
【０１３０】
この回路では、信号入力端子1101から入力された交流信号は、高周波入力回路1105で直流電位分を除去される。この信号は整流素子1106により半波整流され、キルヒホッフ則を満たすように、端子1104の電位が上昇し、出力端子1103、1109に昇圧された電位が出力される。
【０１３１】
図１２（ａ）乃至図１２（ｃ）は、図１１の高周波入力回路1105の構成を示す図である。図１３（ａ）乃至図１３（ｄ）は、図１１の電位昇圧回路における整流素子1106の構成を示す図である。図１４（ａ）乃至図１４（ｄ）は、図１１の電位伝達素子1107、1108の構成例を示す図である。
【０１３２】
図１１の高周波入力回路1105は、直流分を遮断し、交流信号を通過させることを目的としているため、容量素子のみ、もしくは容量素子と抵抗あるいはインダクタ素子との直列でも良い。図１２(ａ)は容量1201のみの構成、図１２(ｂ)は容量1201と抵抗1202との構成、図１２(ｃ)は容量1201とインダクタ1203との構成である。
【０１３３】
整流素子1106は、ダイオードのみ、もしくは、ダイオードと抵抗もしくはインダクタもしくはその両者を用いた直列もしくは並列回路の構成である。電位昇圧回路では、この整流素子中の第２の端子側にダイオードのカソード側が、第１の端子側にダイオードのアノード側が接続される。電位降圧回路では、この整流素子中の第２の端子側にダイオードのアノード側が、第１の端子側にダイオードのカソード側が接続される。整流素子の例は、図１３(ａ)の様にダイオード1301のみの構成や、図１３(ｂ)、図１３(ｃ)、図１３(ｄ)の様に、ダイオード1301と抵抗1302の組み合わせによる構成でも良く、図１１の端子1104と、基準電位端子1102間の特性が整流作用を持っている特性となれば、ダイオードのみに限定されず、FET等の他の半導体素子を利用しても同様の効果を得ることが可能である。
【０１３４】
図１３は、電位昇圧回路における整流素子1106の例であり、電位降圧回路では、その整流素子は、図１３におけるダイオード1301のアノードとカソードを交換した構成となる。
【０１３５】
図１１の電位伝達素子107、1108は、出力端子へ過電流が流れることを防止するための素子である。この素子は、図１４に示すように抵抗1401やインダクタ1402の組み合わせで構成される。この電位伝達素子1107、1108は、スイッチに使用される高周波の周波数において、高周波入力回路1105のインピーダンスより大きく直流において、高周波入力回路1105のインピーダンスより小さくなる必要がある。
【０１３６】
図１７（ａ）乃至図１７（ｄ）は、本発明の高周波スイッチ回路に使用されている、高周波スイッチ素子の構成例を示す図である。
【０１３７】
これらは、１つのFET1704を備え、FET1704のゲート端子と制御電圧端子1701間を、素子を介さず直接、あるいは、抵抗1705（図１７（ａ））かインダクタ1706（図１７（ｂ））か、抵抗1705とインダクタ1706の直列（図１７（ｄ））か並列（図１７（ｃ））、あるいは直列と並列の併用した素子や回路を介して接続し、FET1704の両端のドレイン及びソースを高周波スイッチ素子の第１及び第２の高周波端子1700、1702とする。
【０１３８】
図１７（ａ）乃至図１７（ｄ）には、いくつかの代表的な回路構成の例が示されているが、本発明に係る高周波スイッチ素子は、かかる回路構成にのみ限定されるものでない。
【０１３９】
また、高周波スイッチ回路に使用されている全ての高周波スイッチ素子が、同一回路構成である必要はない。それぞれの高周波スイッチ素子は、異なった構成であってもよい。
【０１４０】
【実施例】
図１８乃至図２４を参照して本発明を実施した具体例について説明する。
【０１４１】
図１８、及び図１９は、本発明の一実施例をなすSPSTスイッチ回路の一例を示す図である。図１８は、本願出願時特許請求の範囲の請求項６の発明に対応している。
【０１４２】
信号入力端子1800と信号出力端子1801間に、FET1804を４つ直列で接続したFET列1805を備え、それぞれのFET1804のゲート端子は、抵抗1803を介して、電圧制御端子1802に接続されている。なお、FET1804がオフ状態の際に、高周波端子の電位を均一にするため、各FET1804と並列に抵抗を配置してもよい。
【０１４３】
容量1808、ダイオード1809、抵抗1807、抵抗1811、昇圧回路基準電位端子、降圧回路基準電位端子1810から構成される電位昇圧回路と、電位降圧回路の信号入力端子が、高周波端子1800と1801に接続され、電位出力端子がFET列1805中の高周波端子1801に接続されている。
【０１４４】
図１８の回路構成は、図１の構成に対応しており、その動作は、図１を参照して説明した通りの動作を行うため、説明は省略する。
【０１４５】
図１９に示した構成は、本願出願時特許請求の範囲の請求項７に対応している。図１９を参照すると、この回路では、信号入力端子1900と、信号出力端子1901間に、高周波スイッチ部1903が接続されている。第１の電位昇圧回路1905の出力と第２の電位降圧回路1904の出力が短絡され、電位選択回路1908の第１の入力端子に接続されている。第２の電位昇圧回路1907の出力と第１の電位降圧回路1906の出力とが短絡され、電位選択回路1908の第２の入力端子に接続されている。
【０１４６】
各電位昇圧回路及び電位降圧回路は、容量、ダイオード、抵抗素子で構成され、基準電位端子1909の電位から昇圧動作もしくは降圧動作を行う。
【０１４７】
電位選択回路1908では、ダイオードにより第１、第２の入力端子の高い電位を選択し、高周波スイッチ部1903の高周波端子に接続する。
【０１４８】
図１９の回路構成は、図３の回路構成に対応しており、図３を参照して説明した実施の形態と同様の動作を行うため、説明は省略する。
【０１４９】
図２０は、本発明の別の実施例のSPDTスイッチ回路の構成を示す図であり、本願出願時特許請求の範囲の請求項８、９に対応している。それぞれのSPST回路部は、図１８の回路構成となっており、電位昇圧回路2011、2012と電位降圧回路2010、2013により、基準電位端子2014の電位を基に、高周波端子の電位を決定する。
【０１５０】
それぞれのSPSTの高周波端子の直流分を遮断するため、容量のみで構成される直流分離回路2009を介して、２つのSPSTスイッチを接続している。
【０１５１】
図２０の回路構成は、図５もしくは図７の構成に対応しており、図５又は図７を参照して説明した実施の形態と同様の動作を行うため、説明は省略する。
【０１５２】
図２１は、本発明の別の実施例の構成を示す図であり、SPDT回路を２つ接続することにより構成されたDPDTスイッチ回路が示されている。それぞれのSPST回路部は、図１９の回路構成となっており、２つの電位昇圧回路2107、2110と２つの電位降圧回路2109、2108と、電位選択回路2111により基準電位端子2112の電位を基に、高周波端子の電位を決定する。それぞれのSPSTの高周波端子の直流分を遮断するため、容量のみで構成される４つの直流分離回路2104を介して、４つのSPSTスイッチを接続している。
【０１５３】
図２１の回路構成は、図６の構成に対応しており、図６を参照して説明した実施の形態と同様の動作を行うため、説明は省略する。
【０１５４】
図２２は、本発明の別の実施例の構成を示す図であり、SPDTスイッチ回路の構成が示されている（本願出願時特許請求の範囲の請求項１０、１２、１８に対応する）。
【０１５５】
図２０のSPDTスイッチ回路における２つの電位昇圧回路を、まとめて１つの電位昇圧回路2206としている。電位昇圧回路及び電位降圧回路に使用している容量、ダイオード、基準電位端子に接続された抵抗は全て同じものを使用している。
【０１５６】
図２２の回路構成は、図８の構成に対応しており、図８を参照して説明した実施の形態と同様の動作を行うため、動作の説明は省略する。
【０１５７】
図２２に示した回路構成におけるハンドリングパワーと高調波歪を計算した結果を、図２７に示す。ロスの著しい悪化も無く、ハンドリングパワーが向上しており、高調波歪も、従来の回路構成と比較して、10dB以上改善している事が分かる。
【０１５８】
図２３は、本発明の別の実施例の構成を示す図であり、SPDTスイッチ回路が示されている（本願出願時特許請求の範囲の請求項１８に対応する）。
【０１５９】
図２３を参照すると、この実施例のSPDTスイッチ回路では、図２０のSPDTスイッチ回路に、電位出力端子を持たない電位降圧回路を高周波端子に接続している。
【０１６０】
図２３の回路構成は、図９の構成に対応しており、図９を参照して説明した実施の形態と同様の動作を行うため、動作の説明は省略する。
【０１６１】
図２４は、本発明の別の実施例の構成を示す図であり、DPDTスイッチ回路が示されている（本願出願時特許請求の範囲の請求項１１、１８に対応する）。図２４を参照すると、DPDTスイッチ回路は、図２１のDPDTスイッチ回路における電位昇圧回路と電位降圧回路をまとめた構成となっている。
【０１６２】
以上本発明を上記各実施例に即して説明したが、本発明は、上記実施例の構成にのみ限定されるものでなく、本願特許請求の範囲の各請求項の発明の範囲内で当業者であればなし得るであろう各種変形、及び修正を含むことは勿論である。
【０１６３】
【発明の効果】
以上説明したように、本発明の高周波スイッチ回路によれば、電位昇圧回路と電位降圧回路を組み合わせることにより、ロスの悪化を引き起こすことなく、ハンドリングパワーを向上させることができる。
【０１６４】
また、本発明によれば、高周波端子から全ての電位昇圧回路へ流れる電流波形の位相を、半周期(１８０度)ずらし、正負を反転させたものが、高周波端子から全ての電位降圧回路へ流れる電流波形となるように、電位昇圧回路と電位降圧回路を接続することにより、電位昇圧回路と電位降圧回路の入力端子への非対称な電流が補償し合い、このため、高調波歪を改善することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成を示す図である。
【図２】本発明の第２の実施の形態の構成を示す図である。
【図３】本発明の第３の実施の形態の構成を示す図である。
【図４】本発明の第４の実施の形態の構成を示す図である。
【図５】本発明の第５の実施の形態の構成を示す図である。
【図６】本発明の第６の実施の形態の構成を示す図である。
【図７】本発明の第７の実施の形態の構成を示す図である。
【図８】本発明の第８の実施の形態の構成を示す図である。
【図９】本発明の第９の実施の形態の構成を示す図である。
【図１０】本発明の第１０の実施の形態の構成を示す図である。
【図１１】本発明の実施の形態における電位昇圧回路もしくは電位降圧回路の構成例を示す図である。
【図１２】本発明の実施の形態における高周波入力回路の構成例を示す図である。
【図１３】本発明の実施の形態における整流素子の構成例を示す図である。
【図１４】本発明の実施の形態における電位伝達回路の構成例を示す図である。
【図１５】本発明の実施の形態における電位選択回路の構成例を示す図である。
【図１６】本発明の実施の形態における直流分離回路の構成例を示す図である。
【図１７】本発明の実施の形態における高周波スイッチ素子の構成例を示す図である。
【図１８】本発明の第１の実施例の構成を示す図である。
【図１９】本発明の第２の実施例の構成を示す図である。
【図２０】本発明の第３の実施例の構成を示す図である。
【図２１】本発明の第４の実施例の構成を示す図である。
【図２２】本発明の第５の実施例の構成を示す図である。
【図２３】本発明の第６の実施例の構成を示す図である。
【図２４】本発明の第７の実施例の構成を示す図である。
【図２５】本発明の実施の形態において開状態の高周波スイッチ部の信号振幅を示す図である。
【図２６】本発明の実施の形態において閉状態の高周波スイッチ部の信号振幅を示す図である。
【図２７】本発明の実施の形態において入力パワーによる電位選択回路への入力電位と出力電位を示す図である。
【図２８】本発明の実施の形態において電位昇圧回路と電位降圧回路への電流波形を示す図である。
【図２９】本発明の作用効果（ハンドリングパワーと高調波歪）を説明するためのシミュレーション結果を示す図である。
【図３０】従来のSPDTスイッチ回路の構成を示す図である。
【図３１】従来のSPSTスイッチ回路（特開平１０−８４２６７号公報）の構成を示す図である。
【図３２】従来のSPDTスイッチ回路（特開平１１−１４５８１号公報）の構成を示す図である。
【図３３】従来のSPDTスイッチ回路（特開２００１−１６０７４５号公報）の構成を示す図である。
【符号の説明】
１００、１８００、１９００、２０００ 高周波入力端子
１０１、１８０１、１９０１、２００１、２００２ 高周波出力端子
３０４、３０５、５００、５０１、５０２、６００、６０１、６０２、６０３、１０００、１００１、２１００、２１０１、２１０２、２１０３、３０００、３００１、３００２、３１００、３１０１、３２００、３２０１、３３００、３３０１ 高周波入出力端子
１０２、５０３、５０４、６０４、６０５、６０６、６０７、１００２、１００３、１７０１、１８０２、１９０２、２００３、２００４、３００３、３００４、３２０２、３２０３、３３０７ 制御信号入力端子
１０６、２００、２０１、３０３、４００、１６００、１６０１、１７００、１７０２、２５００、２５０１、２５０２ 高周波端子
１０３、３０２、７０２、７０４、８００、９００、１９０５、１９０７、２０１１、２０１２、２１０７、２１１０ 電位昇圧回路
１０４、３０１、７０３、７０５、１９０６、１９０４、２０１０、２０１３、２１０８、２１０９ 電位降圧回路
１０７、１９０３、２１０６、３００７ 高周波スイッチ部
１０５、７００、７０１、１７０３ 高周波スイッチ素子
３００、１９０８、２１１１ 電位選択回路
５０５、６０９、７０６ 直流分離回路
５０６、６０８、２１０５ 高周波スイッチ回路（ＳＰＳＴ）
１１０１、１５０１、１５０２ 入力端子
１０１２、１１０２、１８１０、１９０９、２１１２ 基準電位端子
１１０３、１１０９、１５００ 出力端子
１１０５ 高周波入力素子
１１０６ 整流素子
１１０７、１１０８ 電位伝達素子
３１０２ スイッチ部
３１０８ ＤＣ電源
３３０８ 電源入力
３３０５ クロック入力端子
１０１１、１２０１、１６０３、１８０８、２００９、２１０４、３１０７、３３０２ 容量素子
１００４、１００５、１０１０、１２０２、１３０２、１４０１、１５０５、１７０５、１８０３、１８０７、１８１１、２００５、３００６、３１０６、３２０４、３２０５ 抵抗素子
１２０３、１４０２、１６０２、１７０６ インダクタ素子
１００６、１００９、１３０１、１５０４、１８０９、３１０４、３１０５、３２０６、３３０３ ダイオード
１００７、１００８、１７０４、１８０４、２００６、３００５、３１０３、３２０７、３２０８、３３０４ ＦＥＴ
１８０５、２００８ ＦＥＴ列
２７００ 電位選択回路の出力電位（実線）
２７０１ 電位選択回路の第１の入力電位（点線）
２７０２ 電位選択回路の第２の入力電位（点線）
２８００ 電位昇圧回路もしくは電位降圧回路への入力信号電位
２８０１ 電位昇圧回路への入力電流
２８０２ 電位降圧回路への入力電流
２８０３ 電位昇圧回路と電位降圧回路の電流の和
２９００ 本発明の２次高調波
２９０１ 従来の回路（図３０）の２次高調波
２９０２ 従来の回路（図３１）の２次高調波
２９０３ 本発明の３次高調波
２９０４ 従来の回路（図３０）の３次高調波
２９０５ 従来の回路（図３１）の３次高調波
２９０６ 本発明のロスの大信号特性
２９０７ 従来の回路（図３０）のロスの大信号特性
２９０８ 従来の回路（図３１）のロスの大信号特性
【発明の属する技術分野】
本発明は、通信機器、携帯電話等に用いられる高周波スイッチ回路に関するものである。
【０００２】
【従来の技術】
図３０乃至図３３を参照して、この種の従来の高周波スイッチ回路について説明する。図３０は、従来の高周波半導体スイッチ回路の基本的な構成を示す図である。この回路は、SPSTスイッチ(Single Pole Single Transfer:単極単投)部3007を２つ接続したSPDTスイッチ(Single Pole Double Transfer:単極双投)回路で、各SPSTスイッチ部は、それぞれ、４つの電界効果トランジスタ(FET)を従続接続して構成され、各ＦＥＴのゲート電極は、抵抗素子3006を介して、制御電圧端子3003（3004）に共通接続されている。
【０００３】
このスイッチ回路は、高周波端子3000から入力された信号を、高周波端子3001へ出力する機能と、高周波端子3002に入力された信号を、高周波端子3000へ出力する機能とを、制御端子3003と制御端子3004にそれぞれ印加する電位により制御し、送受信装置の送受の切り替えなどに使用される。
【０００４】
その際に重要となるのが、スイッチ回路が扱うことのできる最大パワーである。
【０００５】
高周波スイッチで扱うことのできる最大入力パワー(「ハンドリングパワー」と呼ぶ)Ｐmaxは、スイッチ回路に縦続接続されているFET数をnとし、FETのドレイン端子もしくはソース端子の直流電位(「高周波端子の電位」と定義する)をＶrf、FETの閾値電圧をＶt、オフの際の制御端子3003（3004）の電位をＶcntとすると、次式により決定される。
【０００６】
Ｐmax＝2{n(Ｖrf−Vcnt−Ｖt)}^2/Ｚ0......(1)
【０００７】
ここで、Ｚ0は、系のインピーダンス(一般には、50Ohm)である。また演算記号^はべき乗を表している。
【０００８】
この回路では、高周波端子の電位は、FETのゲート電流により決定される。
【０００９】
図３１は、特開平１０−８４２６７号公報に開示されている従来の高周波スイッチ回路である。図３１を参照すると、この回路では、高周波端子の直流電位を、電源を用いて固定し、スイッチ3102によって、ダイオード3104もしくは3105を選択し、高周波端子の交流振幅に応じて、ゲート電位を昇圧もしくは降圧させている。このスイッチでは、FETがオン状態である場合、ゲート電位を昇圧し、FETのチャネル抵抗を低減させ、FETがオフ状態である場合、ゲート電位を降圧し、(1)式のＶcntを下げることで、ハンドリングパワーを向上させている。なお、図３１において、入力端子3101からの信号はコンデンサCinを介してFET（GaAs・MESFET）3103のドレインに接続し、端子3100に接続される負荷（不図示）はコンデンサCoutを直列に介してFET3103のソースに接続されている。FET3103のドレインとソースはバイアス抵抗RBを直列に介して共通のバイアス電圧3108が印加される。ダイオード3104、3105、コンデンサC3は検波回路を構成し、コンデンサC1はRFスイッチに入力されるRF信号の一部を分岐してダイオード3104、3105に導く。ダイオード3104、3105はコンデンサC3で分岐されたRF信号を整流する。これにより、RF入力信号の一部から入力信号の波高に応じて電圧が正又は負の直流電圧を発生する。抵抗RGはバイアス回路を構成しており、検波回路が生成する直流電圧をFET3103に制御電圧として印加する。3102は外部から与えられた切替制御信号に応じて検波用ダイオード3104、3105の選択を行う。検波用ダイオード3105、3104は正電圧発生用、負電圧発生用であり、RFスイッチをオンさせる場合、正電圧発生用ダイオード3104が選択され、RFスイッチをオフさせる場合、負電圧発生用ダイオード3105が選択される。
【００１０】
図３２は、特開平１１−１４５８１号公報に開示されている従来の高周波スイッチ回路の構成を示す図である。図３２を参照すると、この従来の高周波スイッチ回路においては、高周波端子の直流電位を、FETのゲート電流で決定し、トランジスタ3208のゲート電位をダイオード3206を用いた電位降圧回路により、高周波端子の交流振幅に応じて、ゲート電位を降圧させており、図３１に示した回路と同様の原理により、ハンドリングパワーの向上を図っている。
【００１１】
図３３は、特開２００１−１６０７４５号公報に開示されている従来のスイッチ回路の構成を示す図である。この回路は、外部クロック入力3305による電位昇圧回路を用いてFETのゲート電位を上昇させている。これも、同様の原理によりハンドリングパワーの向上を図っている。FET（T3）のゲート電位を発生するためのハーフブリッジ回路（HB）と電荷ポンプ（L）が設けられており、ハーフブリッジ回路（HB）はクロック入力端子3305を有し、42Ｖの供給電圧に対して第１の供給電圧端子3307を有している。
【００１２】
【発明が解決しようとする課題】
ハンドリングパワー向上のためには、前記(1)式から、ｎを増加させるか、もしくは、Ｖrf-Ｖcnt-Ｖtを増加させるかのいずれかが必要となる。
【００１３】
ｎの増加は、FET数の増加であるため、面積の増加が伴い、有用な手段ではない。
【００１４】
一方、Ｖrfの増加は、ハンドリングパワーを向上させるが、図３０に示した従来の回路構成では、Ｖrfが、オン側のFETと、オフ側のFETで共通であるために、Ｖrfの増加により、オン側のFETにかかるゲート・ソース間電位Vgsが低下し、オン側のFETのチャネル抵抗を増大させ、その結果、ロス（損失）を悪化させる。
【００１５】
逆に、ロスを低下させようと、Ｖrfを低下させると、ハンドリングパワーが悪化する。
【００１６】
すなわち、図３０に示した回路では、ロスとハンドリングパワーの間に、トレードオフの関係が存在する、という問題点が存在している。
【００１７】
図３１、図３２、図３３の回路では、Ｖcntを低下させることにより、ハンドリングパワーを向上させている。しかし、これらの回路でも次に示す問題点がある。
【００１８】
図３１のRFスイッチ回路では、ダイオード3104もしくは3105を用いた電位昇圧回路、電位降圧回路の切り替えにより、ハンドリングパワーとロスのトレードオフを解消しているが、新たな２つの問題点が生じている。
【００１９】
その１つ目の問題は、スイッチを通過した出力信号に入力信号周波数の２倍、３倍の信号(高調波歪と呼ぶ)が発生する、ということである。
【００２０】
２つ目の問題は、必要な入力信号が多い点である。スイッチ部3102を制御するために、制御信号が必要で、電源3108及び、GNDの入力も含めこの回路では、スイッチ制御のために、３入力が必要である。
【００２１】
スイッチ回路における高調波歪は、一般にFETのバイアスに依存する非線系な容量変化や抵抗変化で生じるが、図３１に示すように、ダイオードを利用した電位昇圧回路や電位降圧回路を接続した場合、その非線系な電流特性が原因で高調波歪が急激に悪化する。スイッチ回路を通過する信号（電圧波形）を、図２８に示した波形図の2800とすると、電位昇圧回路に流れ込む電流（current）は、2801の形状となり、この非線形性が歪の悪化を引き起こす。
【００２２】
この高調波歪の悪化の問題は、図３２のスイッチ回路においても発生する。
【００２３】
更に、図３２に示した回路構成では、トランジスタ3208から構成されるスイッチ部分のハンドリングパワーを向上させているが、トランジスタ3207から構成されるスイッチ部分のハンドリングパワーが向上していないため、このまま他入力他出力スイッチへこのまま利用することは困難である。
【００２４】
図３３に示した回路構成では、電位昇圧回路の信号源に外部クロック入力(交流信号入力)3305を用いている。これによりハンドリングパワーの向上を図るとともに、高調波歪の問題も解消されるが、この回路構成では、外部クロック信号を発生させる回路が必要となり、面積の増加を避けることができない。
【００２５】
したがって、本発明の目的は、ロスの著しい悪化や面積増加を引き起こすことなく、ハンドリングパワーの向上を図り、高調波歪の悪化のないスイッチ構成を提供することにある。
【００２６】
【課題を解決するための手段】
前記目的を達成する本発明に係る高周波スイッチ回路は、伝達経路の両端に高周波端子を２つ有し、制御信号により前記伝達経路の開閉を行う高周波スイッチ部を備えた高周波スイッチ回路において、前記伝達経路の両端の前記高周波端子のいずれか、又は前記伝達経路上の予め定められたノードを接続点とし、前記伝達経路が開状態の時には、前記接続点の電位を一定に保ち、前記伝達経路が閉状態の時には、前記高周波端子の一方に入力された信号の振幅に応じて、前記接続点の電位を上昇させる電圧供給回路を備えている。
【００２７】
本発明において、ハンドリングパワー向上のためには、高周波スイッチ回路が開状態の時には、その入出力端子の電位を一定に保ち、高周波スイッチ回路が閉状態の時には、その入出力端子の電位を、入力端子の振幅に応じて、上昇させるように、電圧供給回路を構成する電位昇圧回路と電位降圧回路とが接続される。
【００２８】
本発明において、高調波歪の低減のためには、高周波端子から全ての電位昇圧回路へ流れる電流波形の位相を半周期(１８０度)ずらし、正負を反転させたものが、高周波端子から全ての電位降圧回路へ流れる電流波形となる様に、電位昇圧回路もしくは電位降圧回路を追加あるいは、削減あるいは、電位昇圧回路もしくは電位降圧回路の構成内容を変更する。
【００２９】
上記のように構成された本発明によれば、スイッチ部が閉状態において、高周波スイッチ回路の入出力端子の直流電位を上昇させることにより、ハンドリングパワーは向上する。また、スイッチ部が開状態において、高周波スイッチ回路の入出力端子の直流電位を、一定に保つことにより、ロスの悪化を引き起こさないことが可能である。
【００３０】
高周波端子から全ての電位昇圧回路へ流れる電流波形の位相を半周期(１８０度)ずらし、正負を反転させたものが、高周波端子から全ての電位降圧回路へ流れる電流波形となる様にすることにより、電位昇圧回路への電流の非線形性と電位降圧回路への電流の非線形性が補償され、高調波歪も改善される。
【００３１】
【発明の実施の形態】
本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施の形態の構成原理を示す図である。図１は、本願出願時特許請求の範囲の請求項１、２、３、６の発明に対応している。
【００３２】
図１を参照すると、この実施の形態において、高周波スイッチ部107は、２つの高周波端子と制御端子を有する高周波スイッチ素子105を３段縦続形態に接続して構成され、両端を高周波入力端子100及び高周波出力端子101としている。３つの高周波スイッチ素子105の制御端子は短絡されて制御電圧端子102に共通に接続されている。高周波出力端子100には、電位昇圧回路103の入力端子（IN）が接続され、高周波出力端子101には電位降圧回路104の入力端子（IN）が接続されている。電位昇圧回路103と電位降圧回路104の出力端子（OUT）同士が短絡され、短絡された出力端子は、高周波スイッチ素子105の高周波端子106（２段目と３段目の高周波スイッチ素子105の接続ノード）に接続されている。
【００３３】
電位昇圧回路103は、入力端子（IN）に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を出力端子（OUT）に出力する。電位降圧回路104は、入力端子（IN）に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を出力端子（OUT）に出力する。
【００３４】
本実施の形態において、高周波入力端子100に信号が入力された場合の動作について説明する。動作を説明する上で、
電位昇圧回路103の入力端子（IN）に入力される信号（電圧）の振幅をVamp1、
電位降圧回路104の入力端子に入力される信号の振幅をVamp2、
電位昇圧回路103の昇圧回路基準電位をVref1、
電位降圧回路104の降圧回路基準電位をVref2、
電位昇圧回路103による昇圧量Vcp1=f(Vamp1)、
電位降圧回路104による降圧量Vcp2=f(Vamp2)
とする。
【００３５】
昇圧量、降圧量を規定する上記関数fは、入力振幅と電位降圧量、昇圧量の関係を示す関数で、単調増加の関数である。
【００３６】
この時、
電位昇圧回路103の出力端子（OUT）の電位は、
Vref1+f(Vamp1)、
電位降圧回路104の出力端子（OUT）の電位は、
Vref2-f(Vamp2)
となる。
【００３７】
このため、両者を短絡した端子106点での電位は、その平均値
(Vref1+Vref2+f(Vamp1)-f(Vamp2))/2
となる。
【００３８】
高周波スイッチ部が開状態の場合には、図２５に示すように、高周波スイッチ部の全ての高周波端子における信号振幅はほぼ等しい値となる。図２５においては、高周波スイッチ素子105が４段縦続形態に接続されており、ノード2500（高周波入力端子100）、ノード2501（２段目と3段目の高周波スイッチ素子の接続点の高周波端子）、及びノード2502（高周波出力端子101）の電圧波形が示されている。
【００３９】
そのため、
Vamp1=Vamp2となり、出力端子106の電位は、(Vref1+Vref2)/2
となり、入力振幅に依存しない一定の電位となる。
【００４０】
一方、高周波スイッチ部が閉状態の際には、図２６に示すように、入力された高周波信号の振幅は、高周波入力端子から高周波出力端子にむけ、高周波スイッチ素子を通過する毎に減衰し、高周波出力端子においては、高周波信号の振幅は、ほぼ0となる。そのため、Vamp2=0となり、高周波端子106の電位は、(Vref1+Vref2+f(Vamp1))/2と、開状態の電位より昇圧される。
【００４１】
図２は、本発明の第２の実施の形態の構成原理を示す図である。図２は、本願出願時特許請求の範囲の請求項１、２、３に対応している。
【００４２】
図２を参照すると、この実施の形態において、２つの高周波端子と制御端子を有する高周波スイッチ素子105を３段従続（縦続）形態に接続し、両端を高周波入力端子100及び高周波出力端子101とする高周波スイッチ部107とし、高周波スイッチ素子の制御端子を短絡して制御電圧端子102とし、電位昇圧回路103の入力端子（IN）を高周波スイッチ素子の高周波端子200に接続し、電位降圧回路104の入力端子（IN）を高周波スイッチ素子の高周波端子201に接続し、電位昇圧回路103と電位降圧回路104の出力端子（OUT）を短絡し、高周波スイッチ部の高周波出力端子101に接続している。
【００４３】
電位昇圧回路103は、前記実施の形態と同様、入力端子（IN）に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を出力端子に出力する。電位降圧回路104は、入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を出力端子に出力する。
【００４４】
高周波入力端子100に信号が入力された場合の動作について説明する。
【００４５】
図１を参照して説明した前記実施の形態と同様に、電位、振幅、昇圧量、降圧量を定義をした場合、電位昇圧回路103の出力端子（OUT）と電位降圧回路104の出力端子(OUT)を短絡した点101の電位は、高周波スイッチ部が開状態の場合には、入力信号の振幅に依存しない一定の電位(Vref1+Vref2)/2となる。
【００４６】
一方、高周波スイッチ部が閉状態の場合には、図２６から、Vamp1＞Vamp2となる。この時、昇圧量と降圧量の差も、f(Vamp1)-f(Vamp2)＞0となるため、電位昇圧回路103の出力端子と電位降圧回路104の出力端子を短絡した点101の電位は、高周波スイッチ部が開状態の電位より昇圧される。
【００４７】
なお、図１、図２に示した高周波スイッチ回路に使用されている昇圧回路基準電位Vref1と降圧回路基準電位Vref2は、高周波スイッチ部を開状態、閉状態にする際の制御電圧端子に印加する電位が決まっている場合を除いて、電圧の設定に制限はない。高周波スイッチ部を開状態にする際に制御電圧端子に印加する電位がVon、高周波スイッチ部を閉状態にする際の電位がVoffと決まっている場合には、条件
Voff＜(Vcnt1+Vcnt2)/2＜Von
が成立する必要がある。
【００４８】
以上の様に、図１、図２に示した回路では、高周波信号を入力する端子が決まっている場合に、高周波スイッチ部の高周波端子の電位を、高周波スイッチ部が開状態の際に、一定の電位とし、高周波スイッチ部が閉状態の際にのみ、高周波信号の振幅に応じて自動的に上昇させる。かかる構成により、ロスの著しい悪化無しに、ハンドリングパワーを向上させることが可能となっている。
【００４９】
なお、電位昇圧回路103の入力端子を高周波スイッチ部の高周波入力端子に、電位降圧回路104の入力端子を高周波スイッチ部の高周波出力端子に接続した図１の構成は、スイッチ部が閉状態の際に一番効率的に電位を上昇させることが可能である。しかしながら、これ以外の構成においても、電位昇圧回路104の入力端子と電位降圧回路104の入力端子が同一の高周波端子に接続されず、電位昇圧回路103の入力端子の方が、電位降圧回路104の入力端子より高周波スイッチ部の高周波入力端子に近ければ、前記したものと同様の動作が可能とされている。
【００５０】
図３は、本発明の第２の実施の形態の構成原理を示す図である。図２は、本願出願時特許請求の範囲の請求項１、４、５、７の発明に対応している。
【００５１】
図３を参照すると、高周波スイッチ部107は、２つの高周波端子と制御端子を有する高周波スイッチ素子105を３段縦続形態に接続して構成され、両端を第１の高周波入出力端子304及び第２の高周波入出力端子305としている。
【００５２】
３つの高周波スイッチ素子105の制御端子を短絡し制御電圧端子102としている。第１の高周波入出力端子304に、第１の電位昇圧回路103の入力端子（IN）と、第１の電位降圧回路301の入力端子（IN）とが接続されている。第２の高周波入出力端子305に、第２の電位降圧回路104の入力端子（IN）と、第２の電位昇圧回路302の入力端子（IN）とが接続されている。
【００５３】
第１の電位昇圧回路103の出力端子（OUT）と第２の電位降圧回路104の出力端子（OUT）とは短絡され、電位選択回路300の第１の入力端子に接続されている。
【００５４】
第２の電位昇圧回路302の出力端子（OUT）と第１の電位降圧回路301の出力端子（OUT）とが短絡され、電位選択回路300の第２の入力端子に接続されている。
【００５５】
電位選択回路300の出力端子（OUT）は、２段目の高周波スイッチ素子の高周波端子303に接続されている。
【００５６】
第１及び第２の電位昇圧回路103及び302は、入力端子に入力される信号の振幅に応じて、所定の第１及び第２の昇圧回路基準電位から昇圧された電位を出力端子に出力する。
【００５７】
第１及び第２の電位降圧回路301及び104は、入力端子に入力される信号の振幅に応じて、所定の第１及び第２の降圧回路基準電位から降圧された電位を出力端子に出力する。
【００５８】
電位選択回路300は、第１の入力端子（IN1）の電位と第２の入力端子（IN2）の電位の高い方を出力端子に出力する。
【００５９】
第１の高周波入出力端子304に信号が入力された場合、及び、第２の高周波入出力端子305に信号が入力された場合の動作について説明する。以下では、動作を説明する上で、
第１の電位昇圧回路103の入力端子に入力される信号の振幅をVamp1、
第２の電位昇圧回路301の入力端子に入力される信号の振幅をVamp2、
第１の電位降圧回路104の入力端子に入力される信号の振幅をVamp3、
第２の電位降圧回路302の入力端子に入力される信号の振幅をVamp4、
第１の電位昇圧回路103の第１の昇圧回路基準電位をVref1、
第２の電位昇圧回路301の第２の昇圧回路基準電位をVref2、
第１の電位降圧回路104の第１の降圧回路基準電位をVref3、
第２の電位降圧回路302の第１の降圧回路基準電位をVref4、
第１の電位昇圧回路103による昇圧量をVcp1=f(Vamp1)、
第２の電位昇圧回路301による昇圧量をVcp2=f(Vamp2)、
第１の電位降圧回路104による降圧量をVcp3=f(Vamp3)、
第２の電位降圧回路302による降圧量をVcp4=f(Vamp4)
とする。
【００６０】
この関数fは、入力振幅と電位降圧量、昇圧量の関係を示す関数で、単調増加の関数である。
【００６１】
また、説明の簡略化のため、
Vref1+Vref4＝Vref2+Vref3
とする。なお、Vref1+Vref4≠Vref2+Vref3の場合については後述する。
【００６２】
この時、第１の電位昇圧回路103の出力端子の電位は、Vref1+f(Vamp1)、
第２の電位昇圧回路301の出力端子の電位は、Vref2+f(Vamp2)、
第１の電位降圧回路104の出力端子の電位は、Vref3-f(Vamp3)、
第２の電位降圧回路302の出力端子の電位は、Vref4-f(Vamp4)
となるため、電位選択回路300の第１の入力端子（IN1）の電位(「第１の出力電位」という)は、
(Vref1+Vref4+f(Vamp1)-f(Vamp4))/2
となる。
【００６３】
電位選択回路300の第２の入力端子（IN2）の電位(「第２の出力電位」という)は、
(Vref2+Vref3+f(Vamp2)-f(Vamp3))/2
となる。
【００６４】
電位選択回路300により、第１及び第２の出力電位のうち高い電位が、高周波スイッチ部の高周波端子の電位となる。
【００６５】
高周波スイッチ部が開状態の場合には、図２５に示すように、高周波スイッチ部の全ての高周波端子における信号振幅はほぼ等しい値となる。そのため、第１の高周波入出力端子から信号が入力されても、第２の高周波入出力端子から信号が入力されても、
Vamp1=Vamp2=Vamp3=Vamp4となる。この時、第１の出力電位は(Vref1+Vref4)/2、第２の出力電位は(Vref2+Vref3)/2と、高周波信号の振幅に依存しない電位となる。
【００６６】
高周波スイッチ部が閉状態で、高周波信号が、第１の高周波入出力端子304から入力された場合、図２６に示すように入力された高周波信号の振幅は、第１の高周波入出力端子100から第２の高周波入出力端子200にむけ、高周波スイッチ素子を通過する毎に減衰し、第２の高周波入出力端子200においては、高周波信号の振幅はほぼ0となる。
【００６７】
この時、Vamp2=Vamp4=0となるため、第１の出力電位は、
(Vref1+Vref4+f(Vamp1))/2
と昇圧され、第２の出力電位は、
(Vref2+Vref3-f(Vamp3))/2
と降圧される。
【００６８】
電位選択回路300の出力電位は、昇圧された第１の出力電位となるため、高周波スイッチ部の高周波端子の電位は、高周波スイッチ部が開状態の電位より昇圧される。
【００６９】
高周波スイッチ部が閉状態で、高周波信号が、第２の高周波入出力端子から入力された場合、図２６に示すように、入力された高周波信号の振幅は、第２の高周波入出力端子305から第１の高周波入出力端子にむけ、高周波スイッチ素子を通過する毎に減衰し、第１の高周波入出力端子においては、高周波信号の振幅はほぼ0となる。この時、Vamp1=Vamp3=0となるため、第１の出力電位は、
(Vref1+Vref4-f(Vamp4))/2
と降圧され、第２の出力電位は、
(Vref2+Vref3+f(Vamp2))/2
と昇圧される。電位選択回路300の出力電位は昇圧された第２の出力電位となるため、高周波スイッチ部の高周波端子の電位は、高周波スイッチ部が開状態の電位より昇圧される。
【００７０】
図３は、本発明の第２の実施の形態の構成原理を示す図である。図２は、本願出願時特許請求の範囲の請求項１、４、５の発明に対応している。
【００７１】
図４を参照すると、高周波スイッチ部107は、２つの高周波端子と制御端子を有する高周波スイッチ素子105を３段従続接続し、両端を第１の高周波入出力端子304及び第２の高周波入出力端子305としている。高周波スイッチ素子105の制御端子を短絡して制御電圧端子102としている。
【００７２】
第１の電位昇圧回路103の入力端子(IN)は高周波スイッチ素子の高周波端子400に接続され、第２の電位昇圧回路302の入力端子(IN)は高周波スイッチ素子の高周波端子400に接続されている。
【００７３】
第１の電位降圧回路301の入力端子(IN)は第１の高周波入出力端子304に接続され、第２の電位降圧回路104の入力端子(IN)は第２の高周波入出力端子305に接続されている。
【００７４】
第１の電位昇圧回路103の出力端子(OUT)と第２の電位降圧回路104の出力端子(OUT)とが短絡され、電位選択回路300の第２の入力端子(IN2)に接続され、第２の電位昇圧回路302の出力端子(OUT)と第１の電位降圧回路301の出力端子(OUT)とが短絡され、電位選択回路300の第１の入力端子(IN1)に接続され、電位選択回路300の出力端子は高周波スイッチ素子の高周波端子303に接続されている。
【００７５】
第１及び第２の電位昇圧回路103、302は、入力端子に入力される信号の振幅に応じて所定の第１及び第２の昇圧回路基準電位から昇圧された電位を出力端子に出力する。第１及び第２の電位降圧回路301、104は、入力端子に入力される信号の振幅に応じて所定の第１及び第２の降圧回路基準電位から降圧された電位を出力端子に出力する。電位選択回路300は、第１の入力端子の電位と第２の入力端子の電位の高い方を出力端子に出力する。
【００７６】
第１の高周波入出力端子304に信号が入力された場合及び、第２の高周波入出力端子305に信号が入力された場合の動作について説明する。
【００７７】
図３の場合と同じく、電位、振幅、昇圧量、降圧量を定義した場合、高周波スイッチ部が開状態の場合には、第１及び第２の高周波入出力端子どちらから信号が入力された場合でも、Vamp1=Vamp2=Vamp3=Vamp4となる。この時、第１の出力電位は、
(Vref1+Vref4)/2、
第２の出力電位は、
(Vref2+Vref3)/2
となり、高周波信号の振幅に依存しない電位となる。
【００７８】
高周波スイッチ部が閉状態で、高周波信号が、第１の高周波入出力端子から入力された場合、図２６から、
Vamp1＞Vamp4、Vamp3＞Vamp2
となるため、
f(Vamp1)＞f(Vamp4)、f(Vamp3)＞f(Vamp2)
が成り立つ。
【００７９】
これにより、第１の出力電位
(Vref1+Vref4+f(Vamp1)-f(Vamp4))/2
は、高周波スイッチ部が開状態の高周波端子の電位より昇圧され、第２の出力電位
(Vref2+Vref3+f(Vamp2)-f(Vamp3))/2
は、高周波スイッチ部が開状態の高周波端子の電位より降圧される。
【００８０】
電位選択回路300の出力電位は昇圧された第１の出力電位となるため、高周波スイッチ部の高周波端子の電位は、高周波スイッチ部が開状態の電位より昇圧される。
【００８１】
高周波スイッチ部が閉状態で、高周波信号が、第２の高周波入出力端子から入力された場合、図２６から、
Vamp1＜Vamp4、Vamp3＜Vamp2
となるため、
f(Vamp1)＜f(Vamp4)、f(Vamp3)＜f(Vamp2)
が成り立つ。これにより、
第１の出力電位
(Vref1+Vref4+f(Vamp1)-f(Vamp4))/2
は、高周波スイッチ部が開状態の高周波端子の電位より降圧され、
第２の出力電位
(Vref2+Vref3+f(Vamp2)-f(Vamp3))/2
は、高周波スイッチ部が開状態の高周波端子の電位より昇圧される。
【００８２】
電位選択回路300の出力電位は、昇圧された第２の出力電位となるため、高周波スイッチ部の高周波端子の電位は、高周波スイッチ部が開状態の電位より昇圧される。
【００８３】
以上の説明では、Vref1+Vref4＝Vref2+Vref3の場合を説明したが、Vref1+Vref4＞Vref2+Vref3であっても、図２７に示すように、入力振幅の増加に伴い、高周波スイッチ部の高周波端子の電位はいったん降圧された後、昇圧され、
Vref1+Vref4＝Vref2+Vref3
の場合と同じ効果を得ることが可能である。
【００８４】
Vref1+Vref4＜Vref2+Vref3の場合も同様である。
【００８５】
また、それぞれのVref1、Vref2、Vref3、Vref4の電位は、図１、図２の場合と同じく、高周波スイッチ部を開状態/閉状態にする際に制御電圧端子に印加する電位が決まっている場合を除いて、電圧の設定に制限はない。
【００８６】
高周波スイッチ部を開状態にする際に、制御電圧端子に印加する電位がVon、閉状態にする際の電位がVoffと決まっている場合には、
Voff＜(Vcnt1+Vcnt4)/2＜Von、
Voff＜(Vcnt2+Vcnt3)/2＜Von
が成立する必要がある。
【００８７】
以上のように、図３、図４の回路では、高周波信号が第１及び第２の高周波入出力端子どちらから入力されても、高周波スイッチ部の高周波端子の電位を、高周波スイッチ部が開状態の際に一定の電位とし、高周波スイッチ部が閉状態の際にのみ、高周波信号の振幅に応じて、自動的に上昇させ、ロスの著しい悪化無しにハンドリングパワーを向上させることが可能となっている。
【００８８】
なお、第１の電位昇圧回路103の入力端子と、第１の電位降圧回路301の入力端子を第１の高周波入出力端子に接続し、第２の電位昇圧回路302の入力端子と第２の電位降圧回路104の入力端子を第２の高周波入出力端子に接続した図３の構成が、高周波スイッチ部が閉状態の際に一番効率的に電位を上昇させることが可能である。だが、第１の電位昇圧回路103の入力端子と第２の電位降圧回路104の入力端子が同一の高周波端子に接続されず、第１の電位昇圧回路103の入力端子の方が、第２の電位降圧回路104の入力端子より高周波スイッチ部の第１の高周波入出力端子に近く、第２の電位昇圧回路302の入力端子と第１の電位降圧回路301の入力端子が同一の高周波端子に接続されず、第２の電位昇圧回路302の入力端子の方が、第１の電位降圧回路301の入力端子より高周波スイッチ部の第２の高周波入出力端子に近ければ、図４の構成も含めそれ以外の構成においても、同じ効果を得ることが可能である。
【００８９】
図１、図２に示した電位昇圧回路と電位降圧回路から構成される回路、もしくは図３、図４に示した第１及び第２の電位昇圧回路と、第１及び第２の電位降圧回路と電位選択回路から構成される回路（「電圧供給回路」という）は、スイッチ部が開状態の時は、高周波入出力端子の電位を一定に保ち、閉状態の際には高周波入出力端子の電位を上昇させる。
【００９０】
図１５（ａ）乃至図１５（ｄ）は、図３、図４に示した電位選択回路300の構成の例を示す図である。
【００９１】
電位選択回路300は、第１及び第２の入力端子（IN1，IN2）に入力された電位の高い方を選択して出力端子（OUT）の電位とする。
【００９２】
この電位選択回路は、第１の入力端子1501に第１のダイオードD1のアノード端子が接続されており、出力端子1500に第１のダイオードD1のカソード端子がが接続されている。第２の入力端子1502に第２のダイオードD2のアノード端子が接続され、出力端子に第２のダイオードD2のカソード端子が接続されている(図１５(ａ))。図１５(ｂ)、図１５(ｃ)、図１５(ｄ)の様に、第１及び第２のダイオードD1、D2のアノード端子もしくはカソード端子に、抵抗素子もしくはインダクタ素子を直列に挿入しても、ダイオードと並列に抵抗を挿入しても同様の効果を得ることが可能である。図１５(ｂ)では、第１及び第２のダイオードD1、D2のカソードの接続点が抵抗1505を介して出力端子1500に接続されている。図１５(ｃ)では、第１及び第２のダイオードD1及びD2のアノードと第１及び第２の入力端子1501及び1502間に抵抗1505が接続されている。図１５(ｄ)では、第１及び第２のダイオードD1、D2のカソードの接続点が抵抗を介して出力端子1500に接続され、第１及び第２のダイオードD1、D2の端子間に並列に抵抗1505が接続されている。
【００９３】
図５、図６、図７は、本発明のさらに別の実施の形態の構成を示す図である。本願出願時特許請求の範囲の請求項９の発明に対応している。
【００９４】
図５は、SPDTスイッチ回路の構成を示す図である。図５を参照すると、信号入力端子500と、信号出力端子501、502への出力を、制御電圧端子503、504の電位を基に、スイッチ部分506、507で切り替える。
【００９５】
スイッチ部506、507は、SPSTスイッチ回路であり、スイッチ部506、507の高周波端子の電位を分離するために、高周波信号は通過させるが、直流分を遮断する機能を具備している直流分離回路505が設けられている。
【００９６】
図６は、DPDTスイッチ(Double Pole Double Transfer：双極双投)回路の構成を示す図である。この構成は、図５に示した構成を、２つ直流分離回路609を介して、接続することで構成される。この実施の形態においても、信号入出力端子600、601、602、603間を、直流分離回路609とスイッチ部608を介して接続している。
【００９７】
各スイッチ部608は、SPSTスイッチ回路よりなり、各スイッチ部の高周波端子の電位を分離するために直流分離回路609を備えている。
【００９８】
図１６(ａ)及び図１６(ｂ)は、直流分離回路505、609の構成例を示す図である。直流分離回路は、容量のみの高域通過フィルタもしくは、容量とインダクタの直列の帯域通過フィルタの構成で表すことが可能である。これらの回路で使用しているSPSTスイッチ回路は、全て同一である必要はなく、必要に応じて、FET数やFETのゲート幅、回路構成が異なるものを接続しても良い。
【００９９】
図７は、本発明の別の実施の形態の構成を示す図である。本願出願時特許請求の範囲の請求項８、９に対応している。２つの高周波端子と制御端子を有する高周波スイッチ素子700の制御端子を制御電圧端子403とし、電位昇圧回路702の入力端子(IN)は高周波スイッチ素子の入出力端子500に接続され、電位降圧回路703の入力端子(IN)は入出力端子501に接続されている。電位昇圧回路702の出力端子(OUT)と電位降圧回路703の出力端子(OUT)とが短絡され、入出力端子501に接続されている。２つの高周波端子と制御端子を有する高周波スイッチ素子701の制御端子を制御電圧端子404とし、電位昇圧回路704の入力端子(IN)は高周波スイッチ素子の高周波スイッチ素子701の一端に接続され、電位降圧回路705の入力端子(IN)は入出力端子502に接続されている。電位昇圧回路704の出力端子(OUT)と電位降圧回路705の出力端子(OUT)とが短絡され、入出力端子502に接続されている。各スイッチ素子700、701の高周波端子の電位を分離するために直流分離回路706を備えている。
【０１００】
図５、図６、図７において、SPDTスイッチとDPDTスイッチの構成の例について述べたが、多入力他出力スイッチ回路は、直流分離回路を介してSPSTスイッチ回路を接続することにより実現が可能である。そのため、本発明は、実施の形態の構成に限定されることなく、他の他入力多出力スイッチ回路も含むものである。
【０１０１】
図８は、本発明のさらに別の実施の形態の構成を示す図であり、本願出願時特許請求の範囲の請求項１０、１２の発明に対応している。
【０１０２】
図８を参照すると、この実施の形態においては、図７の回路構成における電位昇圧回路702と704を、出力端子（OUT）の接続先を保持したまま、１つの多出力電位昇圧回路802にまとめた回路構成とされている。この多出力電位昇圧回路は、入力端子に入力される信号の振幅に応じて、所定の昇圧回路基準電位から昇圧された電位を、複数ある出力端子に出力する。
【０１０３】
この実施の形態の動作について説明する。
【０１０４】
電位昇圧回路は、昇圧回路基準電位からの電位昇圧をおこない、電位昇圧回路の入力端子の直流電位は参照しないため、入力端子の直流電位が異なっていても同一信号の入力があれば同一の動作をする。そのため、電位昇圧回路の入力端子が同一の高周波端子もしくは、直流分離回路を介して接続されている場合、それらの電位昇圧回路を、出力端子を複数持つ１つの多出力電位昇圧回路にまとめることが可能である。
【０１０５】
図８に示した回路において、全ての電位降圧回路も同一の回路を使用し、多出力電位昇圧回路と電位降圧回路が、同一の振幅が入力された時、入力端子への電流が位相を１８０度ずらし、電流の正負を反転させると同一の特性を持っている場合、電位昇圧回路の入力端子への電流の総和の波形を、１８０度位相をずらし、正負反転させたものが、電位降圧回路の入力端子への電流の総和の波形となる様に電位昇圧回路と電位降圧回路とが接続される回路構成となる。
【０１０６】
電位昇圧回路と電位降圧回路の入力端子へ流れる電流は、図２８の波形図において、入力信号の電圧が2800に示すように、１周期変化する間に、電位昇圧回路への電流は2801の様に非対称な形状を示し、同様に電位降圧回路への電流は2802の形状を示す。この両者を組み合わせることにより2803の様に非対称性を軽減することができ、高調波歪の改善を図ることが可能である。
【０１０７】
そのため、位相をずらし電流の正負の反転のためには特別の回路構成が必要でないが、全ての電位昇圧回路への電流の和と全ての電位降圧回路への電流の和の波形を見た場合に、振幅が等しくなることが必要となる。
【０１０８】
このSPDTスイッチ回路では、高周波スイッチ素子700、701のどちらかが開状態、もう一方が閉状態として使用する。ここでは、高調波スイッチ素子701を閉状態、高調波スイッチ素子700を開状態として考える。
【０１０９】
この場合、電位降圧回路705の入力振幅はほぼ0であるため、電位降圧回路705の入力端子へ電流が流れることはない。
【０１１０】
この時、電流が流れる入力端子をもつ電位昇圧回路もしくは電位降圧回路は、電位昇圧回路802と、電位降圧回路703の２つの回路である。この両者の入力端子への電流の和は、図２８の2803に示すように補償され、その結果、高調波歪は改善する。高調波スイッチ素子700が閉状態、高調波スイッチ素子701が開状態の場合も、同様の結果となる。
【０１１１】
図８では、この電流の非対称性を解消するために、回路の効果を保ったまま、電位昇圧回路数を削減した構成であるが、回路構成によっては、同様の手法で電位高圧回路を削減することも可能である。
【０１１２】
その構成としては、第１から第ｍまでの高周波入力端子（ｍ≧１）と、第１から第ｎの高周波出力端子（ｎ≧１）を有する高周波スイッチ回路において、任意の高周波入力端子と任意の高周波出力端子間を結ぶ複数の伝達経路それぞれに高周波スイッチ部を備え、多出力電位昇圧回路を（ｍ＋ｎ）個、多出力電位降圧回路を（ｍ＋ｎ）個備え、第１の入力端子と第２の入力端子と出力端子を有し、前記第１の入力端子と前記第２の入力端子の電位の高い方を出力端子の電位とする電位選択回路を、高周波スイッチ部の数だけ備え、前記電位選択回路は、各高周波スイッチ部に１つずつ配置され、電位選択回路の出力端子を、各高周波スイッチ部の高周波入力端子または高周波出力端子または当該スイッチ部の伝達経路上の任意の接続点に接続され、前記第ｋ番目（１≦ｋ≦ｍ）の多出力電位昇圧回路は、１つの入力端子と、第ｋ番目の高周波入力端子に接続されている高周波スイッチ部の数と等しい出力端子を有し、入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を全ての出力端子に出力するもので、前記ｋ番目の多出力電位昇圧回路の入力端子は、第ｋ番目の高周波入力端子に接続され、前記ｋ番目の多出力電位昇圧回路の複数の出力端子は、第ｋ番目の高周波入力端子に接続されている各高周波スイッチ部の電位選択回路の第１の入力端子に接続され、前記第ｋ番目（１≦ｋ≦ｍ）の多出力電位降圧回路は、１つの入力端子と、第ｋ番目の高周波入力端子に接続されている高周波スイッチ部の数と等しい出力端子を有し、入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を全ての出力端子に出力するもので、前記ｋ番目の多出力電位降圧回路の入力端子は、第ｋ番目の高周波入力端子に接続され、前記ｋ番目の多出力電位降圧回路の複数の出力端子は、第ｋ番目の高周波入力端子に接続されている各高周波スイッチ部の電位選択回路の第２の入力端子に接続され、前記第ｊ番目（ｍ＋１≦ｊ≦ｍ＋ｎ）の多出力電位昇圧回路は、１つの入力端子と、第(ｊ−ｍ)番目の高周波出力端子に接続されている高周波スイッチ部の数と等しい出力端子を有し、入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を全ての出力端子に出力するもので、前記ｊ番目の多出力電位昇圧回路の入力端子は、第(ｊ−ｍ)番目の高周波出力端子に接続され、前記ｊ番目の多出力電位昇圧回路の複数の出力端子は、第(ｊ−ｍ)番目の高周波入力端子に接続されている各高周波スイッチ部の電位選択回路の第２の入力端子に接続され、前記第ｊ番目（ｍ＋１≦ｊ≦ｍ＋ｎ）の多出力電位降圧回路は、１つの入力端子と、第(ｊ−ｍ)番目の高周波出力端子に接続されている高周波スイッチ部の数と等しい出力端子を有し、入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を全ての出力端子に出力するもので、前記ｊ番目の多出力電位降圧回路の入力端子は、第(ｊ−ｍ)番目の高周波出力端子に接続され、前記ｊ番目の多出力電位降圧回路の複数の出力端子は、第(ｊ−ｍ)番目の高周波入力端子に接続されている各高周波スイッチ部の電位選択回路の第１の入力端子に接続された構成とされる。
【０１１３】
また、伝達経路の両端に高周波入力端子と高周波出力端子２つを有し、制御信号により前記伝達経路の開閉を行う、高周波スイッチ部を複数備え、当該複数の高周波スイッチ部の高周波入力端子を共通に接続した、高周波スイッチ回路において、複数の前記高周波スイッチ部から選ばれたｎ個の高周波スイッチ部には、ｎ個の電位昇圧回路と、ｎ個の電位降圧回路と、１個の多出力電位昇圧回路と、1個の多出力電位高圧回路とｎ個の電位選択回路をさらに備え、前記多出力電位昇圧回路は、１つの入力端子とｎ個の出力端子とを有し、入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位をｎ個の出力端子に出力するものであり、前記電位昇圧回路は、入力端子と出力端子とを有し、入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を出力端子に出力するものであり、前記多出力電位降圧回路は、１つの入力端子とｎ個の出力端子とを有し、入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から昇圧された電位をｎ個の出力端子に出力するものであり、前記電位降圧回路は、入力端子と出力端子とを有し、入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を出力端子に出力するものであり、前記電位選択回路は、第１と第２の入力端子と出力端子を有し、第１及び第２の入力端子に入力された電位の高い電位を出力端子へ出力する回路であり、前記ｎ個の電位降圧回路と電位昇圧回路と電位選択回路は、前記ｎ個の高周波スイッチ部にそれぞれ１つずつ配置され、かつその電位昇圧回路の入力端子と電位降圧回路の入力端子が当該スイッチ部の高周波出力端子または当該スイッチ部の伝達経路上の任意の接続点に接続され、かつ電位選択回路の出力端子が当該スイッチ部の高周波入力端子または高周波出力端子または当該スイッチ部の伝達経路上の任意の接続点に接続され、かつ電位昇圧回路の出力端子が、電位選択回路の第１の入力端子に接続され、かつ電位高圧回路の出力端子が、電位選択回路の第２の入力端子に接続され、前記１つの多出力電位昇圧回路は、前記１つの多出力電位昇圧回路の入力端子は、高周波入力端子に接続され、前記１つの多出力電位昇圧回路のｎ個の出力端子は前記ｎ個の降圧回路の出力端子と短絡接続され、前記１つの多出力電位降圧回路は、前記１つの多出力電位降圧回路の入力端子は、高周波入力端子に接続され、前記１つの多出力電位降圧回路のｎ個の出力端子は前記ｎ個の昇圧回路の出力端子と短絡接続される。
【０１１４】
また、高周波スイッチ部が、図３に示す構成としてもよい。その構成は、本願出願時特許請求の範囲の請求項１１、１４に対応している。
【０１１５】
図９は、本発明のさらに別の実施の形態の構成を示す図である。本願出願時特許請求の範囲の請求項１８の発明に対応している。
【０１１６】
図９を参照すると、高調波歪低減のために、図７に示した回路に、電位降圧回路900をさらに備えて構成されている。この回路構成では、電流の非対称性を解消するために、電位昇圧回路もしくは電位降圧回路が追加される。追加された電位昇圧回路900の出力端子（OUT）は開放状態である。
【０１１７】
図９においては、全ての電位昇圧回路702、704、900は同一の回路構成よりなり、全ての電位降圧回路703、705も同一の回路構成とされ、電位昇圧回路と電位降圧回路は、同一振幅入力時の入力端子への電流が位相を１８０度ずらし、電流の正負を反転させると、同一の特性を持っている。
【０１１８】
このSPDTスイッチ回路では、高周波スイッチ素子700、701のどちらかが開状態、もう一方が閉状態として使用する。ここでは、高周波スイッチ素子701を閉状態、高周波スイッチ素子700を開状態として考える。この場合、電位降圧回路705の入力振幅はほぼ0でありため、入力端子への電流が流れることはない。この時、電流が流れる入力端子を持つ電位昇圧回路と電位降圧回路は、電位昇圧回路702、704と、電位降圧回路703、705の４つの回路である。この両者の電流の非対称性は、図２８のように補償され、その結果、高調波歪が改善される。高調波スイッチ素子700が閉状態、高調波スイッチ素子701が開状態の場合も同様の結果となる。
【０１１９】
なお、図８、図９では、電位昇圧回路もしくは電位降圧回路を同一の構成としてその個数を増減させたが、電位昇圧回路や電位降圧回路を構成する素子のパラメータを変化させても同様の効果を得ることができる。そのために必要な条件は、高周波端子から全ての電位昇圧回路へ流れる電流波形の位相を半周期(１８０度)ずらし、正負を反転させたものが、高周波端子から全ての電位降圧回路へ流れる電流波形となることである。
【０１２０】
図２９に、シミュレーション計算による、高調波歪の改善量を示している。図２９から、本発明において、高調波歪は、従来回路と比較して、10〜20dB改善されており、本発明の回路構成が有効であることがわかる。
【０１２１】
この手法は、従来の回路構成に利用することで、同様に、高調波歪の低減が可能である。
【０１２２】
図１０は、本発明の一実施例の構成を示す図である（請求項１９の発明に対応する）。この回路構成は、図３２を参照して説明した従来の構成（特開平１１−１４５８１号公報)に、ダイオード1009、抵抗1010、容量1011からなる電位昇圧回路を接続したものである。この回路では、抵抗1005と抵抗1010は同一の抵抗値、ダイオード1009はダイオード1006と同一の構成、容量1011は、トランジスタ1008がオフの際のゲート、ドレイン間容量と等しい値に設定されており、電位昇圧回路の昇圧回路基準電位1012には、任意の直流電位が印加される。
【０１２３】
この電位昇圧回路の追加により、ＦＥＴ108のゲートに接続された電位降圧回路（ダイオード1006と抵抗1005）の電流の非対称性は補償されて、高調波歪の悪化は改善される。
【０１２４】
なお、本発明は、この例だけでなく、他の図３１や、電位昇圧回路や電位降圧回路を用いて、入力信号の振幅に応じて電位を昇圧もしくは降圧しているスイッチ回路に適用することにより、高調波歪の低減が可能である。
【０１２５】
図１１は、本発明の他の実施例の構成を示す図である（請求項２０、２１に対応する）。高周波スイッチ回路中の電位昇圧回路もしくは電位降圧回路もしくは多出力電位昇圧回路もしくは多出力電位降圧回路よりなる。
【０１２６】
電位昇圧回路と電位降圧回路は、直流分を遮断し高周波信号を通過させる高周波入力回路1105と、整流素子1106と、入力された電位を出力する１つ以上の電位伝達素子1107を備えている。多出力電位昇圧回路もしくは多出力電位降圧回路は、この電位伝達素子が１つであるか、複数存在するかの違いだけで、電位昇圧回路もしくは電位降圧回路と同じ構成となる。また、電位昇圧回路と電位降圧回路では整流素子の内部構成が異なる以外、同一の構成をとる。
【０１２７】
ここでは、簡略化のため、２出力の多出力電位昇圧回路について述べる。通常の電位昇圧回路に関しては、出力端子数を１とすれば良く、電位降圧回路についても昇圧と降圧の読み替えでよい。
【０１２８】
図１１では、電位昇圧回路の信号入力端子1101に、高周波入力回路1105の第１の端子を接続し、電位昇圧回路の昇圧回路基準電位端子1102に整流素子1106の第１の端子を接続し、電位昇圧回路の第１の出力端子1103に電位伝達素子1107の第１の端子を接続し、電位昇圧回路の第２の出力端子1109に電位伝達素子1108の第１の端子を接続し、高周波入力回路の第２の端子と、整流素子の第２の端子と、２つの電位伝達素子の第２の端子を短絡する(端子1104)。
【０１２９】
出力端子が３本以上の場合、この端子1104に出力端子の数と等しい電位伝達素子の第２の端子を接続し、各電位伝達素子の第１の端子は各出力端子に接続する。
【０１３０】
この回路では、信号入力端子1101から入力された交流信号は、高周波入力回路1105で直流電位分を除去される。この信号は整流素子1106により半波整流され、キルヒホッフ則を満たすように、端子1104の電位が上昇し、出力端子1103、1109に昇圧された電位が出力される。
【０１３１】
図１２（ａ）乃至図１２（ｃ）は、図１１の高周波入力回路1105の構成を示す図である。図１３（ａ）乃至図１３（ｄ）は、図１１の電位昇圧回路における整流素子1106の構成を示す図である。図１４（ａ）乃至図１４（ｄ）は、図１１の電位伝達素子1107、1108の構成例を示す図である。
【０１３２】
図１１の高周波入力回路1105は、直流分を遮断し、交流信号を通過させることを目的としているため、容量素子のみ、もしくは容量素子と抵抗あるいはインダクタ素子との直列でも良い。図１２(ａ)は容量1201のみの構成、図１２(ｂ)は容量1201と抵抗1202との構成、図１２(ｃ)は容量1201とインダクタ1203との構成である。
【０１３３】
整流素子1106は、ダイオードのみ、もしくは、ダイオードと抵抗もしくはインダクタもしくはその両者を用いた直列もしくは並列回路の構成である。電位昇圧回路では、この整流素子中の第２の端子側にダイオードのカソード側が、第１の端子側にダイオードのアノード側が接続される。電位降圧回路では、この整流素子中の第２の端子側にダイオードのアノード側が、第１の端子側にダイオードのカソード側が接続される。整流素子の例は、図１３(ａ)の様にダイオード1301のみの構成や、図１３(ｂ)、図１３(ｃ)、図１３(ｄ)の様に、ダイオード1301と抵抗1302の組み合わせによる構成でも良く、図１１の端子1104と、基準電位端子1102間の特性が整流作用を持っている特性となれば、ダイオードのみに限定されず、FET等の他の半導体素子を利用しても同様の効果を得ることが可能である。
【０１３４】
図１３は、電位昇圧回路における整流素子1106の例であり、電位降圧回路では、その整流素子は、図１３におけるダイオード1301のアノードとカソードを交換した構成となる。
【０１３５】
図１１の電位伝達素子107、1108は、出力端子へ過電流が流れることを防止するための素子である。この素子は、図１４に示すように抵抗1401やインダクタ1402の組み合わせで構成される。この電位伝達素子1107、1108は、スイッチに使用される高周波の周波数において、高周波入力回路1105のインピーダンスより大きく直流において、高周波入力回路1105のインピーダンスより小さくなる必要がある。
【０１３６】
図１７（ａ）乃至図１７（ｄ）は、本発明の高周波スイッチ回路に使用されている、高周波スイッチ素子の構成例を示す図である。
【０１３７】
これらは、１つのFET1704を備え、FET1704のゲート端子と制御電圧端子1701間を、素子を介さず直接、あるいは、抵抗1705（図１７（ａ））かインダクタ1706（図１７（ｂ））か、抵抗1705とインダクタ1706の直列（図１７（ｄ））か並列（図１７（ｃ））、あるいは直列と並列の併用した素子や回路を介して接続し、FET1704の両端のドレイン及びソースを高周波スイッチ素子の第１及び第２の高周波端子1700、1702とする。
【０１３８】
図１７（ａ）乃至図１７（ｄ）には、いくつかの代表的な回路構成の例が示されているが、本発明に係る高周波スイッチ素子は、かかる回路構成にのみ限定されるものでない。
【０１３９】
また、高周波スイッチ回路に使用されている全ての高周波スイッチ素子が、同一回路構成である必要はない。それぞれの高周波スイッチ素子は、異なった構成であってもよい。
【０１４０】
【実施例】
図１８乃至図２４を参照して本発明を実施した具体例について説明する。
【０１４１】
図１８、及び図１９は、本発明の一実施例をなすSPSTスイッチ回路の一例を示す図である。図１８は、本願出願時特許請求の範囲の請求項６の発明に対応している。
【０１４２】
信号入力端子1800と信号出力端子1801間に、FET1804を４つ直列で接続したFET列1805を備え、それぞれのFET1804のゲート端子は、抵抗1803を介して、電圧制御端子1802に接続されている。なお、FET1804がオフ状態の際に、高周波端子の電位を均一にするため、各FET1804と並列に抵抗を配置してもよい。
【０１４３】
容量1808、ダイオード1809、抵抗1807、抵抗1811、昇圧回路基準電位端子、降圧回路基準電位端子1810から構成される電位昇圧回路と、電位降圧回路の信号入力端子が、高周波端子1800と1801に接続され、電位出力端子がFET列1805中の高周波端子1801に接続されている。
【０１４４】
図１８の回路構成は、図１の構成に対応しており、その動作は、図１を参照して説明した通りの動作を行うため、説明は省略する。
【０１４５】
図１９に示した構成は、本願出願時特許請求の範囲の請求項７に対応している。図１９を参照すると、この回路では、信号入力端子1900と、信号出力端子1901間に、高周波スイッチ部1903が接続されている。第１の電位昇圧回路1905の出力と第２の電位降圧回路1904の出力が短絡され、電位選択回路1908の第１の入力端子に接続されている。第２の電位昇圧回路1907の出力と第１の電位降圧回路1906の出力とが短絡され、電位選択回路1908の第２の入力端子に接続されている。
【０１４６】
各電位昇圧回路及び電位降圧回路は、容量、ダイオード、抵抗素子で構成され、基準電位端子1909の電位から昇圧動作もしくは降圧動作を行う。
【０１４７】
電位選択回路1908では、ダイオードにより第１、第２の入力端子の高い電位を選択し、高周波スイッチ部1903の高周波端子に接続する。
【０１４８】
図１９の回路構成は、図３の回路構成に対応しており、図３を参照して説明した実施の形態と同様の動作を行うため、説明は省略する。
【０１４９】
図２０は、本発明の別の実施例のSPDTスイッチ回路の構成を示す図であり、本願出願時特許請求の範囲の請求項８、９に対応している。それぞれのSPST回路部は、図１８の回路構成となっており、電位昇圧回路2011、2012と電位降圧回路2010、2013により、基準電位端子2014の電位を基に、高周波端子の電位を決定する。
【０１５０】
それぞれのSPSTの高周波端子の直流分を遮断するため、容量のみで構成される直流分離回路2009を介して、２つのSPSTスイッチを接続している。
【０１５１】
図２０の回路構成は、図５もしくは図７の構成に対応しており、図５又は図７を参照して説明した実施の形態と同様の動作を行うため、説明は省略する。
【０１５２】
図２１は、本発明の別の実施例の構成を示す図であり、SPDT回路を２つ接続することにより構成されたDPDTスイッチ回路が示されている。それぞれのSPST回路部は、図１９の回路構成となっており、２つの電位昇圧回路2107、2110と２つの電位降圧回路2109、2108と、電位選択回路2111により基準電位端子2112の電位を基に、高周波端子の電位を決定する。それぞれのSPSTの高周波端子の直流分を遮断するため、容量のみで構成される４つの直流分離回路2104を介して、４つのSPSTスイッチを接続している。
【０１５３】
図２１の回路構成は、図６の構成に対応しており、図６を参照して説明した実施の形態と同様の動作を行うため、説明は省略する。
【０１５４】
図２２は、本発明の別の実施例の構成を示す図であり、SPDTスイッチ回路の構成が示されている（本願出願時特許請求の範囲の請求項１０、１２、１８に対応する）。
【０１５５】
図２０のSPDTスイッチ回路における２つの電位昇圧回路を、まとめて１つの電位昇圧回路2206としている。電位昇圧回路及び電位降圧回路に使用している容量、ダイオード、基準電位端子に接続された抵抗は全て同じものを使用している。
【０１５６】
図２２の回路構成は、図８の構成に対応しており、図８を参照して説明した実施の形態と同様の動作を行うため、動作の説明は省略する。
【０１５７】
図２２に示した回路構成におけるハンドリングパワーと高調波歪を計算した結果を、図２７に示す。ロスの著しい悪化も無く、ハンドリングパワーが向上しており、高調波歪も、従来の回路構成と比較して、10dB以上改善している事が分かる。
【０１５８】
図２３は、本発明の別の実施例の構成を示す図であり、SPDTスイッチ回路が示されている（本願出願時特許請求の範囲の請求項１８に対応する）。
【０１５９】
図２３を参照すると、この実施例のSPDTスイッチ回路では、図２０のSPDTスイッチ回路に、電位出力端子を持たない電位降圧回路を高周波端子に接続している。
【０１６０】
図２３の回路構成は、図９の構成に対応しており、図９を参照して説明した実施の形態と同様の動作を行うため、動作の説明は省略する。
【０１６１】
図２４は、本発明の別の実施例の構成を示す図であり、DPDTスイッチ回路が示されている（本願出願時特許請求の範囲の請求項１１、１８に対応する）。図２４を参照すると、DPDTスイッチ回路は、図２１のDPDTスイッチ回路における電位昇圧回路と電位降圧回路をまとめた構成となっている。
【０１６２】
以上本発明を上記各実施例に即して説明したが、本発明は、上記実施例の構成にのみ限定されるものでなく、本願特許請求の範囲の各請求項の発明の範囲内で当業者であればなし得るであろう各種変形、及び修正を含むことは勿論である。
【０１６３】
【発明の効果】
以上説明したように、本発明の高周波スイッチ回路によれば、電位昇圧回路と電位降圧回路を組み合わせることにより、ロスの悪化を引き起こすことなく、ハンドリングパワーを向上させることができる。
【０１６４】
また、本発明によれば、高周波端子から全ての電位昇圧回路へ流れる電流波形の位相を、半周期(１８０度)ずらし、正負を反転させたものが、高周波端子から全ての電位降圧回路へ流れる電流波形となるように、電位昇圧回路と電位降圧回路を接続することにより、電位昇圧回路と電位降圧回路の入力端子への非対称な電流が補償し合い、このため、高調波歪を改善することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成を示す図である。
【図２】本発明の第２の実施の形態の構成を示す図である。
【図３】本発明の第３の実施の形態の構成を示す図である。
【図４】本発明の第４の実施の形態の構成を示す図である。
【図５】本発明の第５の実施の形態の構成を示す図である。
【図６】本発明の第６の実施の形態の構成を示す図である。
【図７】本発明の第７の実施の形態の構成を示す図である。
【図８】本発明の第８の実施の形態の構成を示す図である。
【図９】本発明の第９の実施の形態の構成を示す図である。
【図１０】本発明の第１０の実施の形態の構成を示す図である。
【図１１】本発明の実施の形態における電位昇圧回路もしくは電位降圧回路の構成例を示す図である。
【図１２】本発明の実施の形態における高周波入力回路の構成例を示す図である。
【図１３】本発明の実施の形態における整流素子の構成例を示す図である。
【図１４】本発明の実施の形態における電位伝達回路の構成例を示す図である。
【図１５】本発明の実施の形態における電位選択回路の構成例を示す図である。
【図１６】本発明の実施の形態における直流分離回路の構成例を示す図である。
【図１７】本発明の実施の形態における高周波スイッチ素子の構成例を示す図である。
【図１８】本発明の第１の実施例の構成を示す図である。
【図１９】本発明の第２の実施例の構成を示す図である。
【図２０】本発明の第３の実施例の構成を示す図である。
【図２１】本発明の第４の実施例の構成を示す図である。
【図２２】本発明の第５の実施例の構成を示す図である。
【図２３】本発明の第６の実施例の構成を示す図である。
【図２４】本発明の第７の実施例の構成を示す図である。
【図２５】本発明の実施の形態において開状態の高周波スイッチ部の信号振幅を示す図である。
【図２６】本発明の実施の形態において閉状態の高周波スイッチ部の信号振幅を示す図である。
【図２７】本発明の実施の形態において入力パワーによる電位選択回路への入力電位と出力電位を示す図である。
【図２８】本発明の実施の形態において電位昇圧回路と電位降圧回路への電流波形を示す図である。
【図２９】本発明の作用効果（ハンドリングパワーと高調波歪）を説明するためのシミュレーション結果を示す図である。
【図３０】従来のSPDTスイッチ回路の構成を示す図である。
【図３１】従来のSPSTスイッチ回路（特開平１０−８４２６７号公報）の構成を示す図である。
【図３２】従来のSPDTスイッチ回路（特開平１１−１４５８１号公報）の構成を示す図である。
【図３３】従来のSPDTスイッチ回路（特開２００１−１６０７４５号公報）の構成を示す図である。
【符号の説明】
１００、１８００、１９００、２０００ 高周波入力端子
１０１、１８０１、１９０１、２００１、２００２ 高周波出力端子
３０４、３０５、５００、５０１、５０２、６００、６０１、６０２、６０３、１０００、１００１、２１００、２１０１、２１０２、２１０３、３０００、３００１、３００２、３１００、３１０１、３２００、３２０１、３３００、３３０１ 高周波入出力端子
１０２、５０３、５０４、６０４、６０５、６０６、６０７、１００２、１００３、１７０１、１８０２、１９０２、２００３、２００４、３００３、３００４、３２０２、３２０３、３３０７ 制御信号入力端子
１０６、２００、２０１、３０３、４００、１６００、１６０１、１７００、１７０２、２５００、２５０１、２５０２ 高周波端子
１０３、３０２、７０２、７０４、８００、９００、１９０５、１９０７、２０１１、２０１２、２１０７、２１１０ 電位昇圧回路
１０４、３０１、７０３、７０５、１９０６、１９０４、２０１０、２０１３、２１０８、２１０９ 電位降圧回路
１０７、１９０３、２１０６、３００７ 高周波スイッチ部
１０５、７００、７０１、１７０３ 高周波スイッチ素子
３００、１９０８、２１１１ 電位選択回路
５０５、６０９、７０６ 直流分離回路
５０６、６０８、２１０５ 高周波スイッチ回路（ＳＰＳＴ）
１１０１、１５０１、１５０２ 入力端子
１０１２、１１０２、１８１０、１９０９、２１１２ 基準電位端子
１１０３、１１０９、１５００ 出力端子
１１０５ 高周波入力素子
１１０６ 整流素子
１１０７、１１０８ 電位伝達素子
３１０２ スイッチ部
３１０８ ＤＣ電源
３３０８ 電源入力
３３０５ クロック入力端子
１０１１、１２０１、１６０３、１８０８、２００９、２１０４、３１０７、３３０２ 容量素子
１００４、１００５、１０１０、１２０２、１３０２、１４０１、１５０５、１７０５、１８０３、１８０７、１８１１、２００５、３００６、３１０６、３２０４、３２０５ 抵抗素子
１２０３、１４０２、１６０２、１７０６ インダクタ素子
１００６、１００９、１３０１、１５０４、１８０９、３１０４、３１０５、３２０６、３３０３ ダイオード
１００７、１００８、１７０４、１８０４、２００６、３００５、３１０３、３２０７、３２０８、３３０４ ＦＥＴ
１８０５、２００８ ＦＥＴ列
２７００ 電位選択回路の出力電位（実線）
２７０１ 電位選択回路の第１の入力電位（点線）
２７０２ 電位選択回路の第２の入力電位（点線）
２８００ 電位昇圧回路もしくは電位降圧回路への入力信号電位
２８０１ 電位昇圧回路への入力電流
２８０２ 電位降圧回路への入力電流
２８０３ 電位昇圧回路と電位降圧回路の電流の和
２９００ 本発明の２次高調波
２９０１ 従来の回路（図３０）の２次高調波
２９０２ 従来の回路（図３１）の２次高調波
２９０３ 本発明の３次高調波
２９０４ 従来の回路（図３０）の３次高調波
２９０５ 従来の回路（図３１）の３次高調波
２９０６ 本発明のロスの大信号特性
２９０７ 従来の回路（図３０）のロスの大信号特性
２９０８ 従来の回路（図３１）のロスの大信号特性
Claims (24)
- 伝達経路の両端に高周波端子を２つ有し、制御信号により前記伝達経路の開閉を行う高周波スイッチ部を備えた高周波スイッチ回路において、
入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を前記出力端子に出力する電位昇圧回路と、
入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を前記出力端子に出力する電位降圧回路と、
を備え、
前記電位昇圧回路の出力端子と前記電位降圧回路の出力端子とは短絡され、短絡された前記電位昇圧回路及び前記電位降圧回路の出力端子は、前記高周波スイッチ部における前記伝達経路の両端の高周波端子のいずれか、又は前記伝達経路上の予め定められたノードに接続され、
前記電位昇圧回路の入力端子と前記電位降圧回路の入力端子とは、前記高周波スイッチ部における前記伝達経路の両端の高周波端子、及び、前記伝達経路上の所定のノードのうち、互いに異なる２つの接続点にそれぞれ接続されている、ことを特徴とする高周波スイッチ回路。 - 共通の制御信号により開閉する複数の高周波スイッチ素子が縦続形態に接続され、両端を高周波入力端子と高周波出力端子としてなる高周波スイッチ部を備えた高周波スイッチ回路において、
入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を前記出力端子に出力する電位昇圧回路と、
入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を前記出力端子に出力する電位降圧回路と、
を備え、
前記電位昇圧回路の出力端子と前記電位降圧回路の出力端子は短絡され、短絡された前記電位昇圧回路及び電位降圧回路の出力端子は、前記高周波スイッチ部における前記高周波入力端子、及び前記高周波出力端子と、縦続接続されている複数の前記高周波スイッチ素子の接続端子とのうちのいずれかに接続され、
前記電位昇圧回路の入力端子と、前記電位降圧回路の入力端子とは、前記高周波スイッチ部における前記高周波入力端子及び前記高周波出力端子と、縦続接続されている複数の前記高周波スイッチ素子の接続端子とのうち、互いに異なる端子にそれぞれ接続されている、ことを特徴とする高周波スイッチ回路。 - 伝達経路の両端に、第１の高周波端子と第２の高周波端子とを有し、制御信号により前記伝達経路の開閉を行う高周波スイッチ部を備えた高周波スイッチ回路において、
入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の第１の昇圧回路基準電位から昇圧された電位を前記出力端子に出力する第１の電位昇圧回路と、
入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の第２の昇圧回路基準電位から昇圧された電位を前記出力端子に出力する第２の電位昇圧回路と、
入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の第１の降圧回路基準電位から降圧された電位を前記出力端子に出力する第１の電位降圧回路と、
入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の第２の降圧回路基準電位から降圧された電位を出力端子に出力する第２の電位降圧回路と、
第１の入力端子と第２の入力端子と出力端子とを有し、前記第１の入力端子と前記第２の入力端子の電位の高い方を前記出力端子に出力する電位選択回路と、
を備え、
前記第１の電位昇圧回路の出力端子と前記第２の電位降圧回路の出力端子は短絡され、短絡された前記第１の電位昇圧回路及び前記第２の電位降圧回路の出力端子が、前記電位選択回路の第１の入力端子に接続され、
前記第２の電位昇圧回路の出力端子と前記第１の電位降圧回路の出力端子が短絡され、短絡された前記第２の電位昇圧回路及び前記第１の電位降圧回路の出力端子が、前記電位選択回路の第２の入力端子に接続され、
前記電位選択回路の出力端子が、前記高周波スイッチ部における前記第１及び第２の高周波端子と、前記伝達経路上の所定のノードのうちのいずれか１つに接続され、
前記第１の電位昇圧回路の入力端子は、前記高周波スイッチ部における前記第１の高周波端子、又は前記伝達経路上の予め定められたノードである第１の接続点のいずれかに接続され、
前記第１の電位降圧回路の入力端子は、前記高周波スイッチ部における前記第１の高周波端子、又は前記伝達経路上の予め定められたノードである第２の接続点のいずれかに接続され、
前記第２の電位昇圧回路の入力端子は、前記伝達経路上における前記第１の接続点と前記第２の高周波端子との間の予め定められたノード、又は、前記第２の高周波端子のいずれかに接続され、
前記第２の電位降圧回路の入力端子は、前記伝達経路上における前記第２の接続点と前記第２の高周波端子との間の予め定められたノード、又は、前記第２の高周波端子のいずれかに接続されている、ことを特徴とする高周波スイッチ回路。 - 共通の制御信号により開閉する複数個の高周波スイッチ素子が縦続形態に接続され、両端を第１、第２の高周波端子とする高周波スイッチ部を備えた高周波スイッチ回路において、
入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の第１の昇圧回路基準電位から昇圧された電位を前記出力端子に出力する第１の電位昇圧回路と、
入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の第２の昇圧回路基準電位から昇圧された電位を前記出力端子に出力する第２の電位昇圧回路と、
入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の第１の降圧回路基準電位から降圧された電位を前記出力端子に出力する第１の電位降圧回路と、
入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の第２の降圧回路基準電位から降圧された電位を前記出力端子に出力する第２の電位降圧回路と、
第１の入力端子と第２の入力端子と出力端子とを有し、前記第１の入力端子と前記第２の入力端子の電位の高い方を出力端子に出力する電位選択回路と、
を備え、
前記第１の電位昇圧回路の出力端子と前記第２の電位降圧回路の出力端子は短絡され、短絡された前記第１の電位昇圧回路及び前記第２の電位降圧回路の出力端子が、前記電位選択回路の第１の入力端子に接続され、
前記第２の電位昇圧回路の出力端子と前記第１の電位降圧回路の出力端子は短絡され、短絡された前記第２の電位昇圧回路及び前記第１の電位降圧回路の出力端子が、前記電位選択回路の第２の入力端子に接続され、
前記電位選択回路の出力端子が、前記高周波スイッチ部における前記第１、第２の高周波端子と、複数段縦続形態に接続されている高周波スイッチ素子の接続端子のうちのいずれかに接続され、
前記第１の電位昇圧回路の入力端子は、前記高周波スイッチ部における前記第１の高周波端子、又は、複数段縦続形態に接続されている高周波スイッチ素子の接続端子のうち予め定められた接続端子（「第１の接続端子」という）に接続され、
前記第１の電位降圧回路の入力端子は、前記高周波スイッチ部における前記第１の高周波端子、又は、複数段縦続形態に接続されている高周波スイッチ素子の接続端子のうち予め定められた接続端子（「第２の接続端子」という）に接続され、
前記第２の電位昇圧回路の入力端子は、前記第２の接続端子と前記高周波スイッチ部の前記第２の高周波端子との間の予め定められた接続端子、又は、前記高周波スイッチ部における前記第２の高周波端子のいずれかに接続され、
前記第２の電位降圧回路の入力端子は、前記第１の接続端子と前記高周波スイッチ部の前記第２の高周波端子との間の予め定められた接続端子、又は前記高周波スイッチ部における前記第２の高周波端子のいずれかに接続されている、ことを特徴とする高周波スイッチ回路。 - 前記電位昇圧回路の入力端子が、前記高周波スイッチ部の高周波入力端子に接続され、
前記電位降圧回路の入力端子が、前記高周波スイッチ部の高周波出力端子に接続されている、ことを特徴とする請求項１又は２記載の高周波スイッチ回路。 - 前記第１の電位昇圧回路の入力端子と、前記第１の電位降圧回路の入力端子とが、前記高周波スイッチ部の前記第１の高周波端子に共通に接続され、
前記第２の電位昇圧回路の入力端子と、前記第２の電位降圧回路の入力端子とが、前記高周波スイッチ部の第２の高周波端子に共通に接続されている、ことを特徴とする請求項３又は４記載の高周波スイッチ回路。 - 伝達経路の両端に高周波端子２つを有し、制御信号により前記伝達経路の開閉を行う、高周波スイッチ部を複数備え、複数の前記高周波スイッチ部の高周波端子の一方を共通に接続してなる、高周波スイッチ回路において、
複数の前記高周波スイッチ部のうちの少なくとも１つの高周波スイッチ部は、請求項１乃至６のいずれか一に記載された前記高周波スイッチ回路よりなる、ことを特徴とする高周波スイッチ回路。 - 第１から第ｍ(ただし、ｍは１以上の所定の正整数)の高周波入力端子と、
第１から第ｎ(ただし、ｎは１以上の所定の正整数)の高周波出力端子と、
を有する、高周波スイッチ回路において、
前記高周波入力端子と前記高周波出力端子との間を結ぶ複数の伝達経路それぞれに、高周波スイッチ部を備え、
ｍ個の多出力電位昇圧回路と、
ｎ個の多出力電位降圧回路と、
を備え、
ｋ番目(ただし、ｋは１以上ｍ以下の整数)の前記多出力電位昇圧回路は、１つの入力端子と、ｋ番目の高周波入力端子に接続されている高周波スイッチ部の数と等しい個数の出力端子を有し、
前記入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を前記出力端子にそれぞれ出力し、
ｊ番目(ただし、ｊは１以上ｎ以下の整数)の前記多出力電位降圧回路は、１つの入力端子と、ｊ番目の高周波出力端子に接続されている高周波スイッチ部の数と等しい個数の出力端子を有し、
前記入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を前記出力端子にそれぞれ出力し、
ｋ番目の前記多出力電位昇圧回路の入力端子は、ｋ番目の前記高周波入力端子に接続され、
ｋ番目の前記多出力電位昇圧回路のそれぞれの出力端子は、ｋ番目の前記高周波入力端子に接続されている前記各高周波スイッチ部の前記高周波入力端子と前記高周波出力端子、及び、前記高周波スイッチ部の伝達経路上の予め定められたノードのいずれかに接続され、
ｊ番目の前記多出力電位降圧回路の入力端子は、ｊ番目の前記高周波出力端子に接続され、
ｊ番目の前記多出力電位降圧回路のそれぞれの出力端子は、ｊ番目の前記高周波出力端子に接続されている前記各高周波スイッチ部の前記多出力電位昇圧回路の出力端子が接続された端子に接続されている、ことを特徴とする高周波スイッチ回路。 - 第１から第ｍ(ただし、ｍは１以上の所定の正整数)の高周波入力端子と、
第１から第ｎ(ただし、ｎは１以上の所定の正整数)の高周波出力端子と、
を有する、高周波スイッチ回路において、
前記高周波入力端子と前記高周波出力端子間を結ぶ複数の伝達経路それぞれに高周波スイッチ部を備え、
（ｍ＋ｎ）個の多出力電位昇圧回路と、
（ｍ＋ｎ）個の多出力電位降圧回路を備え、
第１の入力端子と第２の入力端子と出力端子を有し、前記第１の入力端子と前記第２の入力端子の電位の高い方を出力端子の電位とする電位選択回路を、高周波スイッチ部の数に対応して備え、
前記電位選択回路は、前記各高周波スイッチ部に１つずつ配置され、
前記電位選択回路の出力端子は、前記各高周波スイッチ部の高周波入力端子と高周波出力端子、前記高周波スイッチ部の伝達経路上の予め定められたノードのいずれかに接続され、
ｋ番目(ただし、ｋは１以上、且つｍ以下の整数)の前記多出力電位昇圧回路は、１つの入力端子と、ｋ番目の前記高周波入力端子に接続されている前記高周波スイッチ部の数と等しい出力端子とを有し、
前記入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を前記出力端子にそれぞれ出力し、
ｋ番目の前記多出力電位昇圧回路の入力端子は、ｋ番目の前記高周波入力端子に接続され、
ｋ番目の前記多出力電位昇圧回路の複数の出力端子は、ｋ番目の前記高周波入力端子に接続されている前記各高周波スイッチ部に対応する前記電位選択回路の第１の入力端子に接続され、
ｋ番目の前記多出力電位降圧回路は、１つの入力端子と、ｋ番目の前記高周波入力端子に接続されている高周波スイッチ部の数と等しい出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を前記出力端子にそれぞれ出力し、
ｋ番目の前記多出力電位降圧回路の入力端子は、ｋ番目の前記高周波入力端子に接続され、
ｋ番目の前記多出力電位降圧回路の複数の出力端子は、ｋ番目の前記高周波入力端子に接続されている前記各高周波スイッチ部に対応する前記電位選択回路の第２の入力端子に接続され、
ｊ番目(ただし、ｊは（ｍ＋１）以上、且つ（ｍ＋ｎ）以下の整数)の前記多出力電位昇圧回路は、１つの入力端子と、(ｊ−ｍ)番目の前記高周波出力端子に接続されている前記高周波スイッチ部の数と等しい出力端子とを有し、
前記入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を前記出力端子にそれぞれ出力し、
ｊ番目の前記多出力電位昇圧回路の入力端子は、(ｊ−ｍ)番目の前記高周波出力端子に接続され、
ｊ番目の前記多出力電位昇圧回路の複数の出力端子は、(ｊ−ｍ)番目の前記高周波入力端子に接続されている前記各高周波スイッチ部に対応する前記電位選択回路の第２の入力端子に接続され、
ｊ番目の前記多出力電位降圧回路は、１つの入力端子と、(ｊ−ｍ)番目の高周波出力端子に接続されている高周波スイッチ部の数と等しい出力端子を有し、入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を前記出力端子にそれぞれ出力し、
ｊ番目の前記多出力電位降圧回路の入力端子は、(ｊ−ｍ)番目の前記高周波出力端子に接続され、
ｊ番目の前記多出力電位降圧回路の複数の出力端子は、(ｊ−ｍ)番目の前記高周波入力端子に接続されている前記各高周波スイッチ部に対応する前記電位選択回路の第１の入力端子に接続されている、ことを特徴とする高周波スイッチ回路。 - 伝達経路の両端に高周波入力端子と高周波出力端子を有し、制御信号により前記伝達経路の開閉を行う、高周波スイッチ部を複数備え、複数の前記高周波スイッチ部の高周波入力端子を共通に接続してなる、高周波スイッチ回路において、
複数の前記高周波スイッチ部から選択されたｎ個（ただし、ｎは１以上の所定の整数）の高周波スイッチ部には、少なくとも１つの多出力電位昇圧回路と、ｎ個の電位降圧回路とを備え、
前記多出力電位昇圧回路は、１つの入力端子とｎ個の出力端子とを有し、
前記入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を前記ｎ個の出力端子に出力し、
前記電位降圧回路は、入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を前記出力端子に出力し、
前記ｎ個の電位降圧回路は、前記ｎ個の高周波スイッチ部にそれぞれ対応して設けられており、
前記電位降圧回路の入力端子及び出力端子は、対応する前記高周波スイッチ部の高周波出力端子、または前記高周波スイッチ部の伝達経路上の予め定められたノードに接続され、
前記多出力電位昇圧回路の入力端子は、前記高周波入力端子に接続され、
前記多出力電位昇圧回路のｎ個の出力端子は、それぞれ、前記ｎ個の電位降圧回路の出力端子と短絡接続されている、ことを特徴とする高周波スイッチ回路。 - 伝達経路の両端に高周波入力端子と高周波出力端子を有し、制御信号により前記伝達経路の開閉を行う、高周波スイッチ部を複数備え、複数の前記高周波スイッチ部の高周波入力端子を共通に接続した、高周波スイッチ回路において、
複数の前記高周波スイッチ部から選ばれたｎ個（ただし、ｎは１以上の所定の整数）の高周波スイッチ部が、
ｎ個の電位昇圧回路と、
ｎ個の電位降圧回路と、
１つの多出力電位昇圧回路と、
１つの多出力電位降圧回路と、
ｎ個の電位選択回路と、
を備え、
前記多出力電位昇圧回路は、１つの入力端子とｎ個の出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位をｎ個の前記出力端子に出力し、
前記電位昇圧回路は、入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を前記出力端子に出力し、
前記多出力電位降圧回路は、１つの入力端子とｎ個の出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から昇圧された電位をｎ個の前記出力端子に出力し、
前記電位降圧回路は、入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位を前記出力端子に出力し、
前記電位選択回路は、第１及び第２の入力端子と出力端子を有し、前記第１及び第２の入力端子に入力された電位の高い電位を前記出力端子へ出力し、
ｎ個の前記電位降圧回路と、前記電位昇圧回路と、前記電位選択回路は、ｎ個の前記高周波スイッチ部にそれぞれ１つずつ配置され、
前記電位昇圧回路の入力端子と前記電位降圧回路の入力端子が、対応する前記高周波スイッチ部の高周波出力端子、または、対応する前記高周波スイッチ部の伝達経路上の予め定められたノードに接続され、
前記電位選択回路の出力端子が、対応する前記高周波スイッチ部の高周波入力端子と高周波出力端子、及び、対応する前記高周波スイッチ部の伝達経路上の予め定められたノードのうちのいずれかに接続され、
前記電位昇圧回路の出力端子が、対応する前記電位選択回路の第１の入力端子に接続され、
前記電位降圧回路の出力端子が、対応する前記電位選択回路の第２の入力端子に接続され、
前記多出力電位昇圧回路の入力端子は、前記高周波入力端子に接続され、
前記多出力電位昇圧回路のｎ個の出力端子は、それぞれ、ｎ個の前記電位降圧回路の出力端子と短絡接続され、
前記多出力電位降圧回路の入力端子は、高周波入力端子に接続され、
前記多出力電位降圧回路のｎ個の出力端子は、それぞれ、ｎ個の前記電位昇圧回路の出力端子と短絡接続されている、ことを特徴とする高周波スイッチ回路。 - 伝達経路の両端に高周波入力端子と高周波出力端子とを有し、制御信号により前記伝達経路の開閉を行う、高周波スイッチ部を複数備え、複数の前記高周波スイッチ部の高周波入力端子を共通に接続した、高周波スイッチ回路において、
複数の前記高周波スイッチ部から選ばれたｎ個（ただし、ｎは１以上の所定の整数）の前記高周波スイッチ部には、少なくとも１つの多出力電位降圧回路と、ｎ個の電位昇圧回路とを備え、
前記多出力電位降圧回路は、１つの入力端子とｎ個の出力端子とを有し、
前記入力端子に入力される信号の振幅に応じて所定の降圧回路基準電位から降圧された電位をｎ個の出力端子に出力し、
前記電位昇圧回路は、入力端子と出力端子とを有し、前記入力端子に入力される信号の振幅に応じて所定の昇圧回路基準電位から昇圧された電位を前記出力端子に出力し、
ｎ個の前記電位昇圧回路は、ｎ個の前記高周波スイッチ部に対応してそれぞれ１つずつ設けられており、
前記電位昇圧回路の入力端子及び出力端子は、対応する前記高周波スイッチ部の高周波出力端子、または前記高周波スイッチ部の伝達経路上の予め定められたノードに接続され、
前記多出力電位降圧回路の入力端子は、前記高周波入力端子に接続され、
前記多出力電位降圧回路のｎ個の出力端子は、それぞれ、ｎ個の前記電位昇圧回路の出力端子と短絡接続されている、ことを特徴とする高周波スイッチ回路。 - 前記高周波スイッチ部は、制御信号により開閉可能なスイッチ素子を複数縦続形態に接続されており、
前記電圧供給回路、前記電位昇圧回路の入力端子と出力端子、前記電位降圧回路の入力端子と出力端子、前記多出力電位昇圧回路の入力端子と出力端子、前記多出力電位降圧回路の入力端子と出力端子、前記電位選択回路の出力端子は、それぞれ、前記高周波スイッチ部の両端の高周波端子、または、縦続形態に接続された前記スイッチ素子同士の接続点に接続される、ことを特徴とする請求項７乃至１２のいずれか一に記載の高周波スイッチ回路。 - 複数の前記高周波スイッチ部が接続された端子に、直流分を遮断し、高周波信号を通過させる直流分離回路を備えることを特徴とする請求項９乃至１３のいずれか一に記載の高周波スイッチ回路。
- 前記直流分離回路の第１の端子と第２の端子間に、容量素子、又は容量素子とインダクタの直列回路が接続されている、ことを特徴とする請求項１４記載の高周波スイッチ回路。
- 前記電位昇圧回路と前記電位降圧回路とが、前記電位昇圧回路の入力端子への電流の総和の波形を、１８０度位相をずらし、正負反転させたものが、前記電位降圧回路の入力端子への電流の総和の波形となるように、接続されている、ことを特徴とする請求項１乃至６、１１のいずれか一に記載の高周波スイッチ回路。
- 前記電位昇圧回路、及び前記電位降圧回路が、直流分を遮断し高周波信号を通過させる高周波入力回路と、
整流素子と、
入力された電位を出力する電位伝達素子と、
を備え、
前記高周波入力回路の第１の端子が、前記電位昇圧回路及び前記電位降圧回路の入力端子に接続され、
前記整流素子の第１の端子が、前記電位昇圧回路と前記電位降圧回路の昇圧回路基準電位端子又は降圧回路基準電位端子に接続され、
前記電位伝達素子の第１の端子が、前記電位昇圧回路及び前記電位降圧回路の出力端子に接続され、
前記高周波入力回路の第２の端子と、前記整流素子の第２の端子と、前記電位伝達素子の第２の端子が短絡接続されている、ことを特徴とする請求項１乃至６、１１のいずれか一に記載の高周波スイッチ回路。 - 前記多出力電位昇圧回路及び前記多出力電位降圧回路が、
直流分を遮断し高周波信号を通過させる高周波入力回路と、
整流素子と、
入力された電位を出力する複数の電位伝達素子と、
を備え、
前記高周波入力回路の第１の端子が、前記電位昇圧回路及び前記電位降圧回路の入力端子に接続され、
前記整流素子の第１の端子が、前記電位昇圧回路及び前記電位降圧回路の昇圧回路基準電位端子、あるいは降圧回路基準電位端子に接続され、
複数の前記電位伝達素子の第２の端子は、前記電位昇圧回路及び前記電位降圧回路のそれぞれの出力端子に接続され、
前記高周波入力回路の第２の端子と、前記整流素子の第２の端子と、複数の前記電位伝達素子の第２の端子とが短絡接続されている、ことを特徴とする請求項８又は９記載の高周波スイッチ回路。 - 前記高周波入力回路の第１の端子と第２の端子間に、
容量素子と抵抗の直列回路、
容量素子とインダクタの直列回路、及び、
容量素子のうちのいずれかが接続されている、ことを特徴とする請求項１７又は１８記載の高周波スイッチ回路。 - 前記整流素子の第１の端子と第２の端子の間に、
ダイオード、
ダイオードと抵抗の並列回路、
ダイオードと抵抗の直列回路、及び、
ダイオードと抵抗の直列回路と並列回路を併用した回路、
のうちのいずれかが接続されている、ことを特徴とする請求項１７又は１８記載の高周波スイッチ回路。 - 前記電位昇圧回路において、
ダイオードのカソード端子が第２の端子側に、アノード端子が第１の端子側に接続され、
前記電位降圧回路において、
ダイオードのアノード端子が第２の端子側に、カソード端子が第１の端子側に接続されている、ことを特徴とする請求項１７記載の高周波スイッチ回路。 - 前記多出力電位昇圧回路において、
ダイオードのカソード端子が第２の端子側に、アノード端子が第１の端子側に接続され、
前記多出力電位降圧回路において、
ダイオードのアノード端子が第２の端子側に、カソード端子が第１の端子側に接続されている、ことを特徴とする請求項１８記載の高周波スイッチ回路。 - 前記電位伝達素子の第１の端子と第２の端子間に、
抵抗、
インダクタ、
抵抗とインダクタの並列回路、
抵抗とインダクタの直列回路、及び、
抵抗とインダクタの直列回路と並列回路を併用した回路のうちのいずれかが接続されている、ことを特徴とする請求項１７又は１８記載の高周波スイッチ回路。 - 第１及び第２の端子間に接続され、ゲート端子に供給される制御信号によりオン・オフ制御される電界効果型のトランジスタを１つ又は複数有するスイッチ回路において、
前記第１の端子と前記トランジスタのソース端子とドレイン端子の一方との接続ノードと、
前記第２の端子と前記トランジスタのソース端子とドレイン端子の他方との接続ノード、あるいは、
前記第１及び第２の端子間に前記トランジスタを複数有する場合には、前記トランジスタ同士の接続ノードよりなる複数のノードのうちの少なくとも１つのノードに、出力端子が接続され、前記スイッチ回路の開状態の時には、前記１つのノードの電位を一定に保ち、前記スイッチ回路の閉状態の時には、前記１つのノードの電位を可変させる電圧供給回路を備え、
前記電圧供給回路が、前記複数のノードのうち予め定められた第１のノードの信号電圧を入力し、予め定められた第１の基準電圧に対して、前記信号電圧に応じた電圧分、昇圧した電圧を出力する第１の回路と、
前記複数のノードのうち予め定められた第２のノードの信号電圧を入力し、予め定められた第２の基準電圧に対して、前記入力電圧に応じた電圧分、降圧した電圧を出力する第２の回路と、の対を少なくとも１組備え、
対をなす前記第１の回路の出力と前記第２の回路の出力とが共通接続されている、ことを特徴とするスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002203516A JP3849600B2 (ja) | 2002-07-12 | 2002-07-12 | 高周波スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002203516A JP3849600B2 (ja) | 2002-07-12 | 2002-07-12 | 高周波スイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004048411A JP2004048411A (ja) | 2004-02-12 |
| JP3849600B2 true JP3849600B2 (ja) | 2006-11-22 |
Family
ID=31709361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002203516A Expired - Fee Related JP3849600B2 (ja) | 2002-07-12 | 2002-07-12 | 高周波スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3849600B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4712492B2 (ja) * | 2005-08-31 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置および高周波電力増幅モジュール |
| US7755222B2 (en) * | 2006-01-09 | 2010-07-13 | Raytheon Company | Method and system for high power switching |
| US7915946B2 (en) | 2006-05-23 | 2011-03-29 | Nec Corporation | Switch circuit for high frequency signals wherein distortion of the signals are suppressed |
| JP4828343B2 (ja) * | 2006-07-28 | 2011-11-30 | 三菱電機株式会社 | アナログスイッチ回路 |
| JP5151145B2 (ja) * | 2006-12-26 | 2013-02-27 | ソニー株式会社 | スイッチ回路、可変コンデンサ回路およびそのｉｃ |
| WO2009066563A1 (ja) * | 2007-11-22 | 2009-05-28 | Nec Corporation | スイッチ回路 |
| JP5772581B2 (ja) * | 2011-12-28 | 2015-09-02 | 三菱電機株式会社 | スイッチ回路 |
| JP7293757B2 (ja) | 2019-03-15 | 2023-06-20 | 株式会社村田製作所 | スイッチ回路、高周波モジュール及び通信装置 |
-
2002
- 2002-07-12 JP JP2002203516A patent/JP3849600B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004048411A (ja) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160087624A1 (en) | High frequency switch circuit | |
| CN108270417B (zh) | 稳压器以及集成电路 | |
| US9385659B2 (en) | Device and method for controlling power amplifier | |
| US9559683B2 (en) | System and method for a switch having a normally-on transistor and a normally-off transistor | |
| US7215560B2 (en) | EMI noise reduction circuit and method for bridgeless PFC circuit | |
| US7893749B2 (en) | High frequency switch circuit having reduced input power distortion | |
| JP2003188695A (ja) | 電界効果トランジスタスイッチ回路 | |
| US20170134016A1 (en) | Reduced Dissipation Switch FET Gate Biasing | |
| JP3849600B2 (ja) | 高周波スイッチ | |
| WO2020248583A1 (zh) | 三电平Boost电路、多路输出并联系统 | |
| EP1796202B1 (en) | High power, high frequency switch circuits using strings of power transistors | |
| EP1913688B1 (en) | Method and apparatus for implementing soft switching in a class d amplifier | |
| JP5011312B2 (ja) | 高電力スイッチングのための方法及びシステム | |
| JP2006238058A (ja) | 高周波用スイッチ回路 | |
| Makarov et al. | Experimental investigation of class E power amplifier with shunt filter for reduced duty ratio | |
| JP7283151B2 (ja) | 電力増幅器 | |
| JP4595850B2 (ja) | 移相器 | |
| US9787216B2 (en) | Full-wave rectifier | |
| EP4344039A1 (en) | Switching control method for three-level flying-capacitor converter | |
| EP3373455B1 (en) | High frequency switch | |
| CN102265511A (zh) | 功率放大器 | |
| WO2013157039A1 (ja) | 経路切替電力増幅器 | |
| JP2023001457A (ja) | 半導体スイッチ回路 | |
| JPH11220371A (ja) | トランジスタスイッチ回路 | |
| JP3469680B2 (ja) | 半導体スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060821 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |