JP2008206129A - 可変減衰器 - Google Patents
可変減衰器 Download PDFInfo
- Publication number
- JP2008206129A JP2008206129A JP2007227886A JP2007227886A JP2008206129A JP 2008206129 A JP2008206129 A JP 2008206129A JP 2007227886 A JP2007227886 A JP 2007227886A JP 2007227886 A JP2007227886 A JP 2007227886A JP 2008206129 A JP2008206129 A JP 2008206129A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- series
- parallel
- switch
- variable attenuator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 20
- 230000005669 field effect Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 30
- 230000000694 effects Effects 0.000 description 26
- 230000007423 decrease Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Attenuators (AREA)
- Networks Using Active Elements (AREA)
Abstract
【解決手段】スイッチ6aと抵抗6bが直列に接続されている直列スイッチ抵抗6と、スイッチ7aと抵抗7bが直列に接続されている直列スイッチ抵抗7とを直列抵抗3と並列に接続するとともに、並列抵抗4,5の途中に並列スイッチ8〜11を接続するように構成する。これにより、スイッチ6a,7a及び並列スイッチ8〜11を適宜切り換えるだけで、所望の減衰量を得ることができる。
【選択図】図1
Description
図1はこの発明の実施の形態1による可変減衰器を示す構成図であり、図において、入出力端子1は入力信号を直列抵抗3を介して入出力端子2に出力する一方、入出力端子2から入力された信号を出力する端子であり、第1の入出力端子を構成している。
入出力端子2は入力信号を直列抵抗3を介して入出力端子1に出力する一方、入出力端子1から入力された信号を出力する端子であり、第2の入出力端子を構成している。
直列抵抗3は入出力端子1と入出力端子2の間に接続されている抵抗である。
並列抵抗5は抵抗5a,5b,5cから構成されており、一端が入出力端子2と接続され、他端がグランドと接続されている。なお、並列抵抗5は第2の並列抵抗を構成している。
直列スイッチ抵抗6はスイッチ6aと抵抗6bの直列回路であり、直列抵抗3と並列に接続されている。
直列スイッチ抵抗7はスイッチ7aと抵抗7bの直列回路であり、直列抵抗3と並列に接続されている。
並列スイッチ9は一端が並列抵抗4を構成している抵抗4bと抵抗4cの間に接続され、他端がグランドと接続されている。
なお、並列スイッチ8,9は第1の並列スイッチを構成している。
並列スイッチ11は一端が並列抵抗5を構成している抵抗5bと抵抗5cの間に接続され、他端がグランドと接続されている。
なお、並列スイッチ10,11は第2の並列スイッチを構成している。
直列スイッチ抵抗6,7は、スイッチ6a,7aがオンしている状態では、有限の抵抗値を呈する抵抗として動作する。
一方、スイッチ6a,7aがオフしている状態では、無限大の抵抗値を呈する抵抗として動作する。
図1の可変減衰器は、直列スイッチ抵抗6,7におけるスイッチ6a,7aの開閉状態に応じて、3つの状態を有する。
第1の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列抵抗3の抵抗値となり、減衰量が最大になる。
なお、第1の状態では、並列抵抗4における抵抗4aの他端の位置で接地され、また、並列抵抗5における抵抗5aの他端の位置で接地される。
第2の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列スイッチ抵抗6における抵抗6bと直列抵抗3の並列抵抗値となり、減衰量が第1の状態と比べて低くなる。
なお、第2の状態では、並列抵抗4における抵抗4bの他端の位置で接地され、また、並列抵抗5における抵抗5bの他端の位置で接地される。
第3の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列スイッチ抵抗6における抵抗6bと、直列スイッチ抵抗7における抵抗7bと、直列抵抗3との並列抵抗値となり、減衰量が最小になる。
なお、第3の状態では、並列抵抗4における抵抗4cの他端の位置で接地され、また、並列抵抗5における抵抗5cの他端の位置で接地される。
言うまでもないが、直列スイッチ抵抗や並列スイッチを接続する個数が多くなれば、実現できる減衰量の数が増える。
図5はこの発明の実施の形態2による可変減衰器を示す構成図であり、図において、入出力端子21は入力信号を直列抵抗23,24を介して入出力端子22に出力する一方、入出力端子22から入力された信号を出力する端子であり、第1の入出力端子を構成している。
入出力端子22は入力信号を直列抵抗24,23を介して入出力端子21に出力する一方、入出力端子21から入力された信号を出力する端子であり、第2の入出力端子を構成している。
直列抵抗24は一端が直列抵抗23の他端と接続され、他端が入出力端子22と接続されている抵抗であり、第2の直列抵抗を構成している。
並列抵抗25は抵抗25a,25b,25cから構成されており、一端が直列抵抗23の他端と接続され、他端がグランドと接続されている。
直列スイッチ抵抗27はスイッチ27aと抵抗27bの直列回路であり、直列抵抗23と並列に接続されている。
なお、直列スイッチ抵抗26,27は第1の直列スイッチ抵抗を構成している。
直列スイッチ抵抗29はスイッチ29aと抵抗29bの直列回路であり、直列抵抗24と並列に接続されている。
なお、直列スイッチ抵抗28,29は第2の直列スイッチ抵抗を構成している。
並列スイッチ31は一端が並列抵抗25を構成している抵抗25bと抵抗25cの間に接続され、他端がグランドと接続されている。
図5の可変減衰器は、直列スイッチ抵抗26〜29におけるスイッチ26a,27a,28a,29aの開閉状態に応じて、3つの状態を有する。
第1の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列抵抗23の抵抗値と直列抵抗24の抵抗値との和になり、減衰量が最大になる。
なお、第1の状態では、並列抵抗25における抵抗25aの他端の位置で接地される。
第2の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列スイッチ抵抗26における抵抗26bと直列抵抗23の並列抵抗値と、直列スイッチ抵抗28における抵抗28bと直列抵抗24の並列抵抗値との和になり、減衰量が第1の状態と比べて低くなる。
なお、第2の状態では、並列抵抗25における抵抗25bの他端の位置で接地される。
第3の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列スイッチ抵抗26における抵抗26b、直列スイッチ抵抗27における抵抗27b及び直列抵抗23の並列抵抗値と、直列スイッチ抵抗28における抵抗28b、直列スイッチ抵抗29における抵抗29b及び直列抵抗24の並列抵抗値との和になり、減衰量が最小になる。
なお、第3の状態では、並列抵抗25における抵抗25cの他端の位置で接地される。
言うまでもないが、直列スイッチ抵抗や並列スイッチを接続する個数が多くなれば、実現できる減衰量の数が増える。
図9はこの発明の実施の形態3による可変減衰器を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
電界効果トランジスタ(以下、「FET」と称する)6cはドレイン端子(またはソース端子)が入出力端子1と接続され、かつ、ソース端子(またはドレイン端子)が抵抗6bと接続されており、ドレイン電圧及びソース電圧と同電位の電圧が制御信号端子であるゲートに印加されると、オン状態になることによって、高周波において等価的に抵抗とみなされるオン抵抗になり、また、ピンチオフ電圧以下の直流信号がゲートに印加されると、オフ状態になることによって、高周波において等価的に容量とみなされるオフ容量になる。
一方、FET6c,7c,8a〜11aのゲートに、ピンチオフ電圧以下の直流信号を印加すれば、FET6c,7c,8a〜11aが高周波的にオフ容量になり、スイッチ6a,7a及び並列スイッチ8〜11のオフ状態と同等になる。
したがって、FET6c,7c,8a〜11aのゲートに印加する電圧を適宜切り換えれば、図1の可変減衰器と同様に、3つの状態を有することができる。
即ち、FET6c,7c,8a〜11aが呈する抵抗値は急峻に変化することがあるが、その抵抗値が抵抗6b,7bの抵抗値と比べて無視できる程度に小さいため、抵抗値の急峻な変化が直接減衰器の減衰量に影響しない。このため、精度の高い調整を行うことなく、所望の減衰量を得ることができる。
上記実施の形態3では、図1の可変減衰器のスイッチ6a,7a及び並列スイッチ8〜11の代わりに、FET6c,7c,8a〜11aを実装するものについて示したが、図10に示すように、図5の可変減衰器のスイッチ26a〜29a及び並列スイッチ30,31の代わりに、FET26c〜29c,30a,31aを実装するようにしてもよく、上記実施の形態3と同様の効果を奏することができる。
図11はこの発明の実施の形態5による可変減衰器を示す構成図であり、図において、図9と同一符号は同一または相当部分を示すので説明を省略する。
インダクタ6d,7dはFET6c,7cと並列に接続されている。
インダクタ8b〜11bはFET8a〜11aと並列に接続されている。
このように、インダクタ6d,7d,8b〜11bをFET6c,7c,8a〜11aと並列に接続することにより、インダクタ6d,7d,8b〜11bがFET6c,7c,8a〜11aが呈するオフ容量と並列共振するようになり、FET6c,7c,8a〜11aが理想的な遮断状態(オフ状態)に成り得るスイッチを構築することができる。
これにより、可変減衰器が高い減衰量を得ることができる効果を奏する。
上記実施の形態5では、図9の可変減衰器のFET6c,7c,8a〜11aと並列にインダクタ6d,7d,8b〜11bを接続するものについて示したが、図12に示すように、図10の可変減衰器のFET26c〜29c,30a,31aと並列にインダクタ26d〜29d,30b,31bを接続するようにしてもよく、上記実施の形態5と同様の効果を奏することができる。
図13はこの発明の実施の形態7による可変減衰器を示す構成図であり、図において、図11と同一符号は同一または相当部分を示すので説明を省略する。
バイアス回路41は正の温度勾配を有しており、直列スイッチ抵抗6を構成するFET6cのゲートにバイアス電圧を印加する。
固定電圧源41aは固定電圧を供給する電源である。
第1の固定抵抗41bは一端が固定電圧源41aと接続されている。
ダイオード41cはカソードが第1の固定抵抗41bの他端と接続され、アノードがグランドと接続されている。
第2の固定抵抗41dは一端が第1の固定抵抗41bの他端と接続され、他端が直列スイッチ抵抗6を構成するFET6cのゲートと接続されている。
固定電圧源42aは固定電圧を供給する電源である。
第1の固定抵抗42bは一端が固定電圧源42aと接続されている。
ダイオード42cはカソードが第1の固定抵抗42bの他端と接続され、アノードがグランドと接続されている。
第2の固定抵抗42dは一端が第1の固定抵抗42bの他端と接続され、他端が直列スイッチ抵抗7を構成するFET7cのゲートと接続されている。
固定電圧源43aは固定電圧を供給する電源である。
ダイオード43bはカソードが固定電圧源43aと接続されている。
第1の固定抵抗43cは一端がダイオード43bのアノードと接続され、他端がグランドと接続されている。
第2の固定抵抗43dは一端がダイオード43bのアノードと接続され、他端がFET8a,10aのゲートと接続されている。
固定電圧源44aは固定電圧を供給する電源である。
ダイオード44bはカソードが固定電圧源44aと接続されている。
第1の固定抵抗44cは一端がダイオード44bのアノードと接続され、他端がグランドと接続されている。
第2の固定抵抗44dは一端がダイオード44bのアノードと接続され、他端がFET9a,11aのゲートと接続されている。
バイアス回路41〜44におけるダイオード41c,42c,43b,44bは、図14に示すように、あるバイアス電圧において、直流的には抵抗とみなすことができる。
図14において、ダイオード41c,42c,43b,44bの電流−電圧特性を示すカーブの接線の傾きが、ダイオード41c,42c,43b,44bが呈する抵抗値になる。
一般に、温度が上昇すると、図15に示すように、電流が上昇する方向にカーブが変化し、ダイオード41c,42c,43b,44bが呈する抵抗値が低下する。
ここで、図16はFET6c,7c,8a〜11aの電流−電圧特性を示すグラフ図であり、FET6c,7c,8a〜11aは、バイアス回路41〜44により印加されるゲート電圧(バイアス電圧)を連続的に変化させた場合、可変抵抗とみなすことができる。
バイアス回路41,42の固定電圧源41a,42aが、ある温度において、固定電圧を供給すると、その固定電圧が第1の固定抵抗41b,42bとダイオード41c,42cが呈する抵抗によって分圧され、その分圧された電圧がバイアス電圧として、直列スイッチ抵抗6,7を構成するFET6c,7cのゲートに印加される。
このとき、温度が上昇すると、ダイオード41c,42cが呈する抵抗値が低くなるので、電圧の分圧比が変動する。
例えば、固定電圧源41a,42aから供給される固定電圧の電圧値が負の値である場合、温度上昇に伴ってバイアス電圧が上昇する。
したがって、直列スイッチ抵抗6,7を構成するFET6c,7cが呈する抵抗値は、温度上昇に伴って連続的に低下する。
バイアス回路43,44の固定電圧源43a,44aが、ある温度において、固定電圧を供給すると、その固定電圧がダイオード43b,44bが呈する抵抗と第1の固定抵抗43c,44cによって分圧され、その分圧された電圧がバイアス電圧として、並列スイッチであるFET8a〜11aのゲートに印加される。
このとき、温度が上昇すると、ダイオード43b,44bが呈する抵抗値が低くなるので、電圧の分圧比が変動する。
例えば、固定電圧源43a,44aから供給される固定電圧の電圧値が負の値である場合、ダイオード43b,43bと第1の固定抵抗43c,44cの接続が、正の温度勾配を有しているバイアス回路41,42の第1の固定抵抗41b,42bとダイオード41c,42cの接続と逆であるため、温度上昇に伴ってバイアス電圧が低下する。
したがって、並列スイッチであるFET8a〜11aが呈する抵抗値は、温度上昇に伴って連続的に上昇する。
このとき、入出力端子1と入出力端子2間の減衰量が最大になる。
その結果、温度が十分に低いときと比べて、入出力端子1と入出力端子2間の減衰量が低下する。なお、このときの減衰量の変化は連続的である。
例えば、正の温度勾配を有しているバイアス回路41を直列スイッチ抵抗26,28におけるFET26c,28cのゲートに接続するとともに、バイアス回路42を直列スイッチ抵抗27,29におけるFET27c,29cのゲートに接続し、負の温度勾配を有しているバイアス回路43を並列スイッチであるFET30a,31aのゲートに接続するようにすればよい。
図17はこの発明の実施の形態8による可変減衰器を示す構成図であり、図において、図13と同一符号は同一または相当部分を示すので説明を省略する。
図13の可変減衰器の場合、バイアス回路41,42のダイオード41c,42cのアノードがグランドと接続されているが、この実施の形態8では、そのグランドの代わりに、第2の固定電源41f,42fを実装し、ダイオード41e,42eを追加するようにしている。
即ち、ダイオード41c,42cのアノードをダイオード41e,42eのカソードと接続し、ダイオード41e,42eのアノードを第2の固定電源41f,42fと接続するようにしている。
即ち、第1の固定抵抗43c,44cの他端を第2の固定電源43f,44fと接続し、また、ダイオード43e,44eのカソードをダイオード43b,44bのアノードと接続するとともに、ダイオード43e,44eのアノードを第1の固定抵抗43c,44cの一端と接続するようにしている。
また、バイアス回路41〜44が各々2つのダイオードを備えているので、温度変化に対して大きな減衰量の変化が得られる効果を奏する。
図18はこの発明の実施の形態9による可変減衰器を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
直列スイッチ抵抗7はスイッチ7a、抵抗7b及びキャパシタ7eの直列回路から構成されており、直列抵抗3と並列に接続されている。
直列スイッチ抵抗6,7は、スイッチ6a,7aがオンしている状態では、有限の抵抗値を呈する抵抗として動作する。
一方、スイッチ6a,7aがオフしている状態では、無限大の抵抗値を呈する抵抗として動作する。
図18の可変減衰器は、直列スイッチ抵抗6,7におけるスイッチ6a,7aの開閉状態に応じて、3つの状態を有する。
第1の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列抵抗3の抵抗値となり、減衰量が最大になる。
なお、第1の状態では、並列抵抗4における抵抗4aの他端の位置で接地され、また、並列抵抗5における抵抗5aの他端の位置で接地される。
第2の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列スイッチ抵抗6における抵抗6bと直列抵抗3の並列抵抗値となり、減衰量が第1の状態と比べて低くなる。
なお、第2の状態では、並列抵抗4における抵抗4bの他端の位置で接地され、また、並列抵抗5における抵抗5bの他端の位置で接地される。
第3の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列スイッチ抵抗6における抵抗6bと、直列スイッチ抵抗7における抵抗7bと、直列抵抗3との並列抵抗値となり、減衰量が最小になる。
なお、第3の状態では、並列抵抗4における抵抗4cの他端の位置で接地され、また、並列抵抗5における抵抗5cの他端の位置で接地される。
このとき、直列スイッチ抵抗7はキャパシタ7eを備えているため,第1及び第2の状態と比べて通過位相が進む。
また、キャパシタ7eの値を任意に選ぶことで、所望の通過位相を得ることができる効果を奏する。
言うまでもないが、直列スイッチ抵抗や並列スイッチを接続する個数が多くなれば、実現できる減衰量の数が増える。
図22はこの発明の実施の形態10による可変減衰器を示す構成図であり、図において、図18と同一符号は同一または相当部分を示すので説明を省略する。
並列抵抗4は抵抗4a,4b,4c及びインダクタ4dの直列回路から構成されており、一端が入出力端子1と接続され、他端がグランドと接続されている。
並列抵抗5は抵抗5a,5b,5c及びインダクタ5dの直列回路から構成されており、一端が入出力端子2と接続され、他端がグランドと接続されている。
直列スイッチ抵抗6,7は、スイッチ6a,7aがオンしている状態では、有限の抵抗値を呈する抵抗として動作する。
一方、スイッチ6a,7aがオフしている状態では、無限大の抵抗値を呈する抵抗として動作する。
図22の可変減衰器は、直列スイッチ抵抗6,7におけるスイッチ6a,7aの開閉状態に応じて、3つの状態を有する。
第1の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列抵抗3の抵抗値となり、減衰量が最大になる。
なお、第1の状態では、並列抵抗4における抵抗4aの他端の位置で接地され、また、並列抵抗5における抵抗5aの他端の位置で接地される。
第2の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列スイッチ抵抗6における抵抗6bと直列抵抗3の並列抵抗値となり、減衰量が第1の状態と比べて低くなる。
なお、第2の状態では、並列抵抗4における抵抗4bの他端の位置で接地され、また、並列抵抗5における抵抗5bの他端の位置で接地される。
第3の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列スイッチ抵抗6における抵抗6bと、直列スイッチ抵抗7における抵抗7bと、直列抵抗3との並列抵抗値となり、減衰量が最小になる。
なお、第3の状態では、並列抵抗4における抵抗4cの他端の位置で接地され、また、並列抵抗5における抵抗5cの他端の位置で接地される。
このとき、直列スイッチ抵抗7はキャパシタ7eを備え、並列抵抗4,5はインダクタ4d,5dを備えているため、第1及び第2の状態と比べて通過位相が進む。
また、キャパシタ7e及びインダクタ4d,5dの値を任意に選ぶことで、所望の通過位相を得ることができる効果を奏する。
言うまでもないが、直列スイッチ抵抗や並列スイッチを接続する個数が多くなれば、実現できる減衰量の数が増える。
図26はこの発明の実施の形態11による可変減衰器を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
直列スイッチ抵抗7はスイッチ7a、抵抗7b及びインダクタ7fの直列回路から構成されており、直列抵抗3と並列に接続されている。
直列スイッチ抵抗6,7は、スイッチ6a,7aがオンしている状態では、有限の抵抗値を呈する抵抗として動作する。
一方、スイッチ6a,7aがオフしている状態では、無限大の抵抗値を呈する抵抗として動作する。
図26の可変減衰器は、直列スイッチ抵抗6,7におけるスイッチ6a,7aの開閉状態に応じて、3つの状態を有する。
第1の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列抵抗3の抵抗値となり、減衰量が最大になる。
なお、第1の状態では、並列抵抗4における抵抗4aの他端の位置で接地され、また、並列抵抗5における抵抗5aの他端の位置で接地される。
第2の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列スイッチ抵抗6における抵抗6bと直列抵抗3の並列抵抗値となり、減衰量が第1の状態と比べて低くなる。
なお、第2の状態では、並列抵抗4における抵抗4bの他端の位置で接地され、また、並列抵抗5における抵抗5bの他端の位置で接地される。
第3の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列スイッチ抵抗6における抵抗6bと、直列スイッチ抵抗7における抵抗7bと、直列抵抗3との並列抵抗値となり、減衰量が最小になる。
なお、第3の状態では、並列抵抗4における抵抗4cの他端の位置で接地され、また、並列抵抗5における抵抗5cの他端の位置で接地される。
このとき、直列スイッチ抵抗7はインダクタ7fを備えているため,第1及び第2の状態と比べて通過位相が遅れる。
また、インダクタ7fの値を任意に選ぶことで、所望の通過位相を得ることができる効果を奏する。
言うまでもないが、直列スイッチ抵抗や並列スイッチを接続する個数が多くなれば、実現できる減衰量の数が増える。
図30はこの発明の実施の形態12による可変減衰器を示す構成図であり、図において、図26と同一符号は同一または相当部分を示すので説明を省略する。
並列抵抗4は抵抗4a,4b,4c及びキャパシタ4eの直列回路から構成されており、一端が入出力端子1と接続され、他端がグランドと接続されている。
並列抵抗5は抵抗5a,5b,5c及びキャパシタ5eの直列回路から構成されており、一端が入出力端子2と接続され、他端がグランドと接続されている。
直列スイッチ抵抗6,7は、スイッチ6a,7aがオンしている状態では、有限の抵抗値を呈する抵抗として動作する。
一方、スイッチ6a,7aがオフしている状態では、無限大の抵抗値を呈する抵抗として動作する。
図30の可変減衰器は、直列スイッチ抵抗6,7におけるスイッチ6a,7aの開閉状態に応じて、3つの状態を有する。
第1の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列抵抗3の抵抗値となり、減衰量が最大になる。
なお、第1の状態では、並列抵抗4における抵抗4aの他端の位置で接地され、また、並列抵抗5における抵抗5aの他端の位置で接地される。
第2の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列スイッチ抵抗6における抵抗6bと直列抵抗3の並列抵抗値となり、減衰量が第1の状態と比べて低くなる。
なお、第2の状態では、並列抵抗4における抵抗4bの他端の位置で接地され、また、並列抵抗5における抵抗5bの他端の位置で接地される。
第3の状態では、入出力端子1と入出力端子2間の直列抵抗の抵抗値が、直列スイッチ抵抗6における抵抗6bと、直列スイッチ抵抗7における抵抗7bと、直列抵抗3との並列抵抗値となり、減衰量が最小になる。
なお、第3の状態では、並列抵抗4における抵抗4cの他端の位置で接地され、また、並列抵抗5における抵抗5cの他端の位置で接地される。
このとき、直列スイッチ抵抗7はインダクタ7fを備え、並列抵抗4,5はキャパシタ4e,5eを備えているため、第1及び第2の状態と比べて通過位相が遅れる。
また、インダクタ7f及びキャパシタ4e,5eの値を任意に選ぶことで、所望の通過位相を得ることができる効果を奏する。
言うまでもないが、直列スイッチ抵抗や並列スイッチを接続する個数が多くなれば、実現できる減衰量の数が増える。
図34はこの発明の実施の形態13による可変減衰器を示す構成図であり、図において、図5と同一符号は同一または相当部分を示すので説明を省略する。
直列スイッチ抵抗27はスイッチ27a、抵抗27b及びキャパシタ27eの直列回路から構成されており、直列抵抗23と並列に接続されている。
直列スイッチ抵抗29はスイッチ29a、抵抗29b及びキャパシタ29eの直列回路から構成されており、直列抵抗24と並列に接続されている。
図34の可変減衰器は、直列スイッチ抵抗26〜29におけるスイッチ26a,27a,28a,29aの開閉状態に応じて、3つの状態を有する。
第1の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列抵抗23の抵抗値と直列抵抗24の抵抗値との和になり、減衰量が最大になる。
なお、第1の状態では、並列抵抗25における抵抗25aの他端の位置で接地される。
第2の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列スイッチ抵抗26における抵抗26bと直列抵抗23の並列抵抗値と、直列スイッチ抵抗28における抵抗28bと直列抵抗24の並列抵抗値との和になり、減衰量が第1の状態と比べて低くなる。
なお、第2の状態では、並列抵抗25における抵抗25bの他端の位置で接地される。
第3の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列スイッチ抵抗26における抵抗26b、直列スイッチ抵抗27における抵抗27b及び直列抵抗23の並列抵抗値と、直列スイッチ抵抗28における抵抗28b、直列スイッチ抵抗29における抵抗29b及び直列抵抗24の並列抵抗値との和になり、減衰量が最小になる。
なお、第3の状態では、並列抵抗25における抵抗25cの他端の位置で接地される。
このとき、直列スイッチ抵抗27,29はキャパシタ27e,29eを備えているため、第1及び第2の状態と比べて通過位相が進む。
また、キャパシタ27e,29eの値を任意に選ぶことで、所望の通過位相を得ることができる効果を奏する。
言うまでもないが、直列スイッチ抵抗や並列スイッチを接続する個数が多くなれば、実現できる減衰量の数が増える。
図38はこの発明の実施の形態14による可変減衰器を示す構成図であり、図において、図34と同一符号は同一または相当部分を示すので説明を省略する。
並列抵抗25は抵抗25a,25b,25c及びインダクタ25dの直列回路から構成されており、一端が直列抵抗23の他端と接続され、他端がグランドと接続されている。
図38の可変減衰器は、直列スイッチ抵抗26〜29におけるスイッチ26a,27a,28a,29aの開閉状態に応じて、3つの状態を有する。
第1の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列抵抗23の抵抗値と直列抵抗24の抵抗値との和になり、減衰量が最大になる。
なお、第1の状態では、並列抵抗25における抵抗25aの他端の位置で接地される。
第2の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列スイッチ抵抗26における抵抗26bと直列抵抗23の並列抵抗値と、直列スイッチ抵抗28における抵抗28bと直列抵抗24の並列抵抗値との和になり、減衰量が第1の状態と比べて低くなる。
なお、第2の状態では、並列抵抗25における抵抗25bの他端の位置で接地される。
第3の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列スイッチ抵抗26における抵抗26b、直列スイッチ抵抗27における抵抗27b及び直列抵抗23の並列抵抗値と、直列スイッチ抵抗28における抵抗28b、直列スイッチ抵抗29における抵抗29b及び直列抵抗24の並列抵抗値との和になり、減衰量が最小になる。
なお、第3の状態では、並列抵抗25における抵抗25cの他端の位置で接地される。
このとき、直列スイッチ抵抗27,29はキャパシタ27e,29eを備え、並列抵抗25はインダクタ25dを備えているため、第1及び第2の状態と比べて通過位相が進む。
また、キャパシタ27e,29e及びインダクタ25dの値を任意に選ぶことで、所望の通過位相を得ることができる効果を奏する。
言うまでもないが、直列スイッチ抵抗や並列スイッチを接続する個数が多くなれば、実現できる減衰量の数が増える。
図42はこの発明の実施の形態15による可変減衰器を示す構成図であり、図において、図5と同一符号は同一または相当部分を示すので説明を省略する。
直列スイッチ抵抗27はスイッチ27a、抵抗27b及びインダクタ27fの直列回路から構成されており、直列抵抗23と並列に接続されている。
直列スイッチ抵抗29はスイッチ29a、抵抗29b及びインダクタ29fの直列回路から構成されており、直列抵抗24と並列に接続されている。
図42の可変減衰器は、直列スイッチ抵抗26〜29におけるスイッチ26a,27a,28a,29aの開閉状態に応じて、3つの状態を有する。
第1の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列抵抗23の抵抗値と直列抵抗24の抵抗値との和になり、減衰量が最大になる。
なお、第1の状態では、並列抵抗25における抵抗25aの他端の位置で接地される。
第2の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列スイッチ抵抗26における抵抗26bと直列抵抗23の並列抵抗値と、直列スイッチ抵抗28における抵抗28bと直列抵抗24の並列抵抗値との和になり、減衰量が第1の状態と比べて低くなる。
なお、第2の状態では、並列抵抗25における抵抗25bの他端の位置で接地される。
第3の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列スイッチ抵抗26における抵抗26b、直列スイッチ抵抗27における抵抗27b及び直列抵抗23の並列抵抗値と、直列スイッチ抵抗28における抵抗28b、直列スイッチ抵抗29における抵抗29b及び直列抵抗24の並列抵抗値との和になり、減衰量が最小になる。
なお、第3の状態では、並列抵抗25における抵抗25cの他端の位置で接地される。
このとき、直列スイッチ抵抗27,29はインダクタ27f,29fを備えているため、第1及び第2の状態と比べて通過位相が遅れる。
また、インダクタ27f,29fの値を任意に選ぶことで、所望の通過位相を得ることができる効果を奏する。
言うまでもないが、直列スイッチ抵抗や並列スイッチを接続する個数が多くなれば、実現できる減衰量の数が増える。
図46はこの発明の実施の形態16による可変減衰器を示す構成図であり、図において、図42と同一符号は同一または相当部分を示すので説明を省略する。
並列抵抗25は抵抗25a,25b,25c及びキャパシタ25eの直列回路から構成されており、一端が直列抵抗23の他端と接続され、他端がグランドと接続されている。
図46の可変減衰器は、直列スイッチ抵抗26〜29におけるスイッチ26a,27a,28a,29aの開閉状態に応じて、3つの状態を有する。
第1の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列抵抗23の抵抗値と直列抵抗24の抵抗値との和になり、減衰量が最大になる。
なお、第1の状態では、並列抵抗25における抵抗25aの他端の位置で接地される。
第2の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列スイッチ抵抗26における抵抗26bと直列抵抗23の並列抵抗値と、直列スイッチ抵抗28における抵抗28bと直列抵抗24の並列抵抗値との和になり、減衰量が第1の状態と比べて低くなる。
なお、第2の状態では、並列抵抗25における抵抗25bの他端の位置で接地される。
第3の状態では、入出力端子21と入出力端子22間の直列抵抗の抵抗値が、直列スイッチ抵抗26における抵抗26b、直列スイッチ抵抗27における抵抗27b及び直列抵抗23の並列抵抗値と、直列スイッチ抵抗28における抵抗28b、直列スイッチ抵抗29における抵抗29b及び直列抵抗24の並列抵抗値との和になり、減衰量が最小になる。
なお、第3の状態では、並列抵抗25における抵抗25cの他端の位置で接地される。
このとき、直列スイッチ抵抗27,29はインダクタ27f,2f及びキャパシタ25eを備えているため、第1及び第2の状態と比べて通過位相が遅れる。
また、インダクタ27f,29f及びキャパシタ25eの値を任意に選ぶことで、所望の通過位相を得ることができる効果を奏する。
言うまでもないが、直列スイッチ抵抗や並列スイッチを接続する個数が多くなれば、実現できる減衰量の数が増える。
Claims (14)
- 第1の入出力端子と第2の入出力端子の間に接続された直列抵抗と、一端が上記第1の入出力端子と接続され、他端が接地された第1の並列抵抗と、一端が上記第2の入出力端子と接続され、他端が接地された第2の並列抵抗と、上記直列抵抗と並列に接続され、スイッチと抵抗が直列に接続されている少なくとも1つ以上の直列スイッチ抵抗と、一端が上記第1の並列抵抗の途中に接続され、他端が接地された少なくとも1つ以上の第1の並列スイッチと、一端が上記第2の並列抵抗の途中に接続され、他端が接地された少なくとも1つ以上の第2の並列スイッチとを備えた可変減衰器。
- 一端が第1の入出力端子と接続された第1の直列抵抗と、一端が上記第1の直列抵抗の他端と接続され、他端が第2の入出力端子と接続された第2の直列抵抗と、一端が上記第1の直列抵抗の他端と接続され、他端が接地された並列抵抗と、上記第1の直列抵抗と並列に接続され、スイッチと抵抗が直列に接続されている少なくとも1つ以上の第1の直列スイッチ抵抗と、上記第2の直列抵抗と並列に接続され、スイッチと抵抗が直列に接続されている少なくとも1つ以上の第2の直列スイッチ抵抗と、一端が上記並列抵抗の途中に接続され、他端が接地された少なくとも1つ以上の並列スイッチとを備えた可変減衰器。
- 直列スイッチ抵抗を構成するスイッチ及び並列スイッチが電界効果トランジスタであることを特徴とする請求項1または請求項2記載の可変減衰器。
- 電界効果トランジスタにインダクタが並列に接続されていることを特徴とする請求項3記載の可変減衰器。
- 正の温度勾配を有するバイアス回路が直列スイッチ抵抗を構成する電界効果トランジスタのゲートに接続され、負の温度勾配を有するバイアス回路が並列スイッチである電界効果トランジスタのゲートに接続されていることを特徴とする請求項3または請求項4記載の可変減衰器。
- 正の温度勾配を有するバイアス回路は、一端が固定電圧源と接続された第1の固定抵抗と、カソードが上記第1の固定抵抗の他端と接続され、アノードが接地されたダイオードと、一端が上記第1の固定抵抗の他端と接続され、他端が直列スイッチ抵抗を構成する電界効果トランジスタのゲートと接続された第2の固定抵抗とから構成されていることを特徴とする請求項5記載の可変減衰器。
- 負の温度勾配を有するバイアス回路は、カソードが固定電圧源と接続されたダイオードと、一端が上記ダイオードのアノードと接続され、他端が接地された第1の固定抵抗と、一端が上記ダイオードのアノードと接続され、他端が並列スイッチである電界効果トランジスタのゲートと接続された第2の固定抵抗とから構成されていることを特徴とする請求項5記載の可変減衰器。
- 正の温度勾配を有するバイアス回路は、一端が第1の固定電圧源と接続された第1の固定抵抗と、カソードが上記第1の固定抵抗の他端と接続され、アノードが第2の固定電圧源と接続されたダイオードと、一端が上記第1の固定抵抗の他端と接続され、他端が直列スイッチ抵抗を構成する電界効果トランジスタのゲートと接続された第2の固定抵抗とから構成されていることを特徴とする請求項5記載の可変減衰器。
- 負の温度勾配を有するバイアス回路は、カソードが固定電圧源と接続されたダイオードと、一端が上記ダイオードのアノードと接続され、他端が第2の固定電圧源と接続された第1の固定抵抗と、一端が上記ダイオードのアノードと接続され、他端が並列スイッチである電界効果トランジスタのゲートと接続された第2の固定抵抗とから構成されていることを特徴とする請求項5記載の可変減衰器。
- ダイオードが少なくとも2つ以上直列に接続されていることを特徴とする請求項6から請求項9のうちのいずれか1項記載の可変減衰器。
- 少なくとも1つ以上の直列スイッチ抵抗が、スイッチ、抵抗及びキャパシタの直列回路から構成されていることを特徴とする請求項1または請求項2記載の可変減衰器。
- 並列抵抗が、抵抗とインダクタの直列回路から構成されていることを特徴とする請求項11記載の可変減衰器。
- 少なくとも1つ以上の直列スイッチ抵抗が、スイッチ、抵抗及びインダクタの直列回路から構成されていることを特徴とする請求項1または請求項2記載の可変減衰器。
- 並列抵抗が、抵抗とキャパシタの直列回路から構成されていることを特徴とする請求項13記載の可変減衰器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007227886A JP5004723B2 (ja) | 2007-01-23 | 2007-09-03 | 可変減衰器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007012785 | 2007-01-23 | ||
JP2007012785 | 2007-01-23 | ||
JP2007227886A JP5004723B2 (ja) | 2007-01-23 | 2007-09-03 | 可変減衰器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008206129A true JP2008206129A (ja) | 2008-09-04 |
JP5004723B2 JP5004723B2 (ja) | 2012-08-22 |
Family
ID=39783082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007227886A Active JP5004723B2 (ja) | 2007-01-23 | 2007-09-03 | 可変減衰器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5004723B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012129721A (ja) * | 2010-12-14 | 2012-07-05 | Mitsubishi Electric Corp | 可変減衰器 |
JP2013121122A (ja) * | 2011-12-08 | 2013-06-17 | Mitsubishi Electric Corp | 信号等化器 |
WO2015186579A1 (ja) * | 2014-06-06 | 2015-12-10 | 株式会社村田製作所 | アッテネータおよび高周波回路 |
JP2019197968A (ja) * | 2018-05-08 | 2019-11-14 | 新日本無線株式会社 | 利得可変型増幅器 |
JP2020096233A (ja) * | 2018-12-10 | 2020-06-18 | ローム株式会社 | 可変抵抗回路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0234013A (ja) * | 1988-07-25 | 1990-02-05 | Dx Antenna Co Ltd | 温度補償回路 |
JPH03190302A (ja) * | 1989-12-19 | 1991-08-20 | Mitsubishi Electric Corp | 電界効果トランジスタを使用した共振回路 |
JPH0923101A (ja) * | 1995-07-05 | 1997-01-21 | Toshiba Corp | 高周波スイッチ装置 |
JPH09139646A (ja) * | 1995-11-15 | 1997-05-27 | Tekudaiya Kk | 温度可変型減衰器 |
JP2001320242A (ja) * | 2000-05-08 | 2001-11-16 | Mitsubishi Electric Corp | 増幅器 |
JP2006173868A (ja) * | 2004-12-14 | 2006-06-29 | Nippon Telegr & Teleph Corp <Ntt> | 可変減衰器 |
-
2007
- 2007-09-03 JP JP2007227886A patent/JP5004723B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0234013A (ja) * | 1988-07-25 | 1990-02-05 | Dx Antenna Co Ltd | 温度補償回路 |
JPH03190302A (ja) * | 1989-12-19 | 1991-08-20 | Mitsubishi Electric Corp | 電界効果トランジスタを使用した共振回路 |
JPH0923101A (ja) * | 1995-07-05 | 1997-01-21 | Toshiba Corp | 高周波スイッチ装置 |
JPH09139646A (ja) * | 1995-11-15 | 1997-05-27 | Tekudaiya Kk | 温度可変型減衰器 |
JP2001320242A (ja) * | 2000-05-08 | 2001-11-16 | Mitsubishi Electric Corp | 増幅器 |
JP2006173868A (ja) * | 2004-12-14 | 2006-06-29 | Nippon Telegr & Teleph Corp <Ntt> | 可変減衰器 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012129721A (ja) * | 2010-12-14 | 2012-07-05 | Mitsubishi Electric Corp | 可変減衰器 |
JP2013121122A (ja) * | 2011-12-08 | 2013-06-17 | Mitsubishi Electric Corp | 信号等化器 |
WO2015186579A1 (ja) * | 2014-06-06 | 2015-12-10 | 株式会社村田製作所 | アッテネータおよび高周波回路 |
US10277200B2 (en) | 2014-06-06 | 2019-04-30 | Murata Manufacturing Co., Ltd. | Attenuator and high frequency circuit |
JP2019197968A (ja) * | 2018-05-08 | 2019-11-14 | 新日本無線株式会社 | 利得可変型増幅器 |
JP7148056B2 (ja) | 2018-05-08 | 2022-10-05 | 日清紡マイクロデバイス株式会社 | 利得可変型増幅器 |
JP2020096233A (ja) * | 2018-12-10 | 2020-06-18 | ローム株式会社 | 可変抵抗回路 |
JP7165040B2 (ja) | 2018-12-10 | 2022-11-02 | ローム株式会社 | 可変抵抗回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5004723B2 (ja) | 2012-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8288895B2 (en) | High-power tunable capacitor | |
JP5004723B2 (ja) | 可変減衰器 | |
US9712132B2 (en) | Tunable capacitor integrated on one semiconductor die or on one module | |
US9876480B2 (en) | System and method for a tunable capacitance circuit | |
US7408411B2 (en) | High linearity programmable gain amplifier using switch | |
JP2005006072A (ja) | 高周波スイッチ装置および半導体装置 | |
JP2008516511A (ja) | Mosトランジスタによってスイッチングされるキャパシタのアレイ | |
US7893749B2 (en) | High frequency switch circuit having reduced input power distortion | |
KR20080108991A (ko) | 트랙/홀드 회로 | |
JP2002524957A (ja) | 定ゲートドライブmosアナログスイッチ | |
JP2007259112A (ja) | 高周波スイッチ回路および半導体装置 | |
JP2002344201A (ja) | 移相器及び多ビット移相器 | |
JPWO2005093894A1 (ja) | 単極単投スイッチ、単極双投スイッチ及び多極多投スイッチ | |
JP3923690B2 (ja) | 電圧制御発振装置 | |
JP2007243410A (ja) | 高周波用スイッチ回路及びこれを用いた半導体装置 | |
US10680605B2 (en) | Bias circuit and method for a high-voltage RF switch | |
Parvais et al. | FinFET technology for analog and RF circuits | |
JP2014229980A (ja) | 移相回路 | |
CN216390503U (zh) | 一种限流采样电路与电器设备 | |
US20030222707A1 (en) | Current mirror for an integrated circuit | |
JP4780302B2 (ja) | 高周波スイッチ回路 | |
EP2471179B1 (en) | Capacitor array and method for switching an alternating current | |
US7109812B2 (en) | Apparatus and method for presenting a linear capacitive output in response to a voltage input | |
CN111464159B (zh) | 一种射频开关控制电路和方法 | |
JP5498825B2 (ja) | 半導体スイッチ集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080529 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5004723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |