JP2002344201A - 移相器及び多ビット移相器 - Google Patents
移相器及び多ビット移相器Info
- Publication number
- JP2002344201A JP2002344201A JP2001143654A JP2001143654A JP2002344201A JP 2002344201 A JP2002344201 A JP 2002344201A JP 2001143654 A JP2001143654 A JP 2001143654A JP 2001143654 A JP2001143654 A JP 2001143654A JP 2002344201 A JP2002344201 A JP 2002344201A
- Authority
- JP
- Japan
- Prior art keywords
- phase shifter
- forming electrode
- channel forming
- fet
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/18—Two-port phase shifters providing a predetermined phase shift, e.g. "all-pass" filters
Abstract
影響を小さくするには、FET2aのゲート幅を小さく
する必要があるため損失が増加する課題があった。 【解決手段】 ドレイン電極が入出力端子1aと接続さ
れたFET2aと、ドレイン電極がFET2aのソース
電極と接続され、ソース電極が入出力端子1bと接続さ
れたFET2bと、ドレイン電極がFET2aのソース
電極と接続されたFET2cと、一端がFET2cのソ
ース電極と接続され、他端がグランドと接続されたイン
ダクタ3aとを設けたものである。
Description
ミリ波帯で信号の通過位相を電気的に変化させる移相器
及び多ビット移相器に関するものである。
Microwave Theoryand Techn
iqu Symposium Digest」に示され
た従来の移相器を示す構成図であり、図において、1
a,1bは入出力端子、2a,2bはFET、3a,3
b,3cはインダクタ、4a,4cは抵抗、5a,5b
は制御信号端子、8はキャパシタである。
号端子5aに対してFET2aがピンチオフになる負電
圧が印加され、制御信号端子5bに対してFET2bが
通過状態になる0V又は正の電圧が印加されている場合
を考える。この場合、この移相器の等価回路は図14の
ように示される。ここで、FET2aのOFF容量とキ
ャパシタ8の容量の和が非常に小さく、FET2bのO
N抵抗が小さい場合、この回路はπ型の高域通過フィル
タとして動作する。
aが通過状態になる0V又は正の電圧が印加され、制御
信号端子5bに対してFET2bがピンチオフになる負
電圧が印加されている場合を考える。この場合、この移
相器の等価回路は図15のように示される。ここで、F
ET2aのON抵抗が小さく、FET2bのOFF容量
とインダクタ3cが所望周波数にて並列共振する場合、
インダクタ3a,3bの影響が小さくなり、スルーと等
価の状態になる。
ルーでは通過位相の変化がほとんど無いため、制御信号
を切り替えることにより、入出力端子1aから入出力端
子1bへの通過位相を電気的に切り替えることができ
る。
ように構成されているので、ピンチオフにしたFET2
aのOFF容量の影響を小さくするには、FET2aの
ゲート幅を小さくする必要があるため損失が増加する課
題があった。
めになされたもので、小型で低損失な移相器及び多ビッ
ト移相器を得ることを目的とする。
は、一方のチャネル形成電極が第1の入出力端子と接続
された第1の電界効果トランジスタと、一方のチャネル
形成電極が第1の電界効果トランジスタの他方のチャネ
ル形成電極と接続され、他方のチャネル形成電極が第2
の入出力端子と接続された第2の電界効果トランジスタ
と、一方のチャネル形成電極が第1の電界効果トランジ
スタの他方のチャネル形成電極と接続された第3の電界
効果トランジスタと、一端が第3の電界効果トランジス
タの他方のチャネル形成電極と接続され、他端がグラン
ドと接続されたインダクタとを設けたものである。
形成電極が第1の入出力端子と接続された第1の電界効
果トランジスタと、一方のチャネル形成電極が第1の電
界効果トランジスタの他方のチャネル形成電極と接続さ
れ、他方のチャネル形成電極が第2の入出力端子と接続
された第2の電界効果トランジスタと、一端が第1の電
界効果トランジスタの他方のチャネル形成電極と接続さ
れたインダクタと、一方のチャネル形成電極がインダク
タの他端と接続され、他方のチャネル形成電極がグラン
ドと接続された第3の電界効果トランジスタとを設けた
ものである。
トランジスタにおける一方のチャネル形成電極と他方の
チャネル形成電極間にインダクタを接続するようにした
ものである。
電界効果トランジスタにおける一方のチャネル形成電極
と他方のチャネル形成電極間にキャパシタを接続するよ
うにしたものである。
トランジスタにおける一方のチャネル形成電極と他方の
チャネル形成電極間にキャパシタを接続するようにした
ものである。
になるように回路定数を設定したものである。
になるように回路定数を設定したものである。
6記載の移相器と180度ビット移相器とを組み合わせ
て使用するようにしたものである。
6記載の移相器と、請求項7記載の移相器と、180度
ビット移相器と、22.5度ビット移相器と、11.2
5度ビット移相器とを組み合わせて使用するようにした
ものである。
説明する。 実施の形態1.図1はこの発明の実施の形態1による移
相器を示す構成図であり、図2はこの発明の実施の形態
1による移相器を示すレイアウト図である。図におい
て、1aは入出力端子(第1の入出力端子)、1bは入
出力端子(第2の入出力端子)、2aは一方のチャネル
形成電極であるドレイン電極が入出力端子1aと接続さ
れたFET(第1の電界効果トランジスタ)、2bは一
方のチャネル形成電極であるドレイン電極がFET2a
のソース電極と接続され、他方のチャネル形成電極であ
るソース電極が入出力端子1bと接続されたFET(第
2の電界効果トランジスタ)である。
イン電極がFET2aのソース電極と接続されたFET
(第3の電界効果トランジスタ)、3aは一端がFET
2cのソース電極と接続され、他端がグランドと接続さ
れたインダクタ、4a,4b,4cは抵抗、5a,5b
は制御信号端子、6は半導体基板、7はスルーホールで
ある。なお、図3及び図4はこの発明の実施の形態1に
よる移相器の動作を示す等価回路図である。
号端子5aに対してFET2a,2bがピンチオフにな
る電圧より低いバイアスが印可され、制御信号端子5b
に対してFET2cがピンチオフになる電圧より大きい
バイアスが印可されている場合、即ち、FET2a,2
bがOFF状態、FET2cがON状態の場合、FET
2a,2bのドレイン−ソース間がキャパシタと等価に
振る舞い、FET2cのドレイン−ソース間をショート
と等価にみなすことができる。
この状態では、移相器はキャパシタと等価のFET2
a,2bとインダクタ3aから構成されたT型のHPF
として動作し、入出力端子1a,1b間を通過する高周
波信号の位相は進みの状態になる。
のゲートバイアスが印可され、FET2cがピンチオフ
以下のゲートバイアスが印可されている場合、即ち、F
ET2a,2bがON状態、FET2cがOFF状態の
場合、FET2a,2bのドレイン−ソース間をショー
トと等価にみなすことができ、FET2cのドレイン−
ソース間はキャパシタと等価に振る舞う。
この状態では、移相器はキャパシタと等価のFET2c
とインダクタ3aから構成された回路として動作する。
ここで、FET2cのゲート幅を小さくし、OFF時の
容量を非常に小さくすることにより、FET2cとイン
ダクタ3aの影響を小さくし、接続されていないのと同
様に扱うことができる。この場合、入出力端子1a,1
b間はスルーとほぼ同等になる。上記のように、FET
2a,2b,2cをON/OFFすることにより、通過
位相を変化させることができる移相器として動作する。
用いており、この実施の形態1ではT型高域通過フィル
タを用いている。図5は両者の比較を示している。使用
するインダクタのインダクタンスはT型の方が小さく、
さらに個数も少ない。高域通過フィルタを構成する際の
キャパシタンス(FET2a,2bのサイズに比例)は
T型の方が大きい。これにより、FET2a,2bのO
N抵抗が小さくなり、損失を低減できる。また、スルー
とほぼ同等になる際の反射について、インダクタを介し
て接地するFETの影響により、π型の方が反射が多
く、整合が十分に取れない。このように、従来の移相器
よりも、優れた特性を得ることが可能になる。
回路を構成したモノリシック構造について記している
が、誘電体基板上にディスクリート部品を用いて回路を
構成して、FETを接続しても同等の効果が得られる。
なお、この実施の形態1では、FET2aのドレイン電
極を入出力端子1aと接続するものについて示したが、
FET2aのソース電極を入出力端子1aと接続しても
よい。同様に、FET2bのソース電極を入出力端子1
bと接続するものについて示したが、FET2aのドレ
イン電極を入出力端子1bと接続してもよい。さらに、
FET2cのソース電極をグランドと接続するものにつ
いて示したが、FET2aのドレイン電極をグランドと
接続してもよい。
ET2cをインダクタ3aを介して接地するものについ
て示したが、図6に示すように、インダクタ3aをFE
T2cを介して接地してもよく、上記実施の形態1と同
等の効果を得ることができる。
方を接地したインダクタ3aをFET2cによりON/
OFFさせたものについて示したが、図7に示すよう
に、FET2cと並列にインダクタ3bを追加し、並列
共振回路を構成して一方を接地したインダクタ3aをO
N/OFFさせても同等の効果を得ることができる。
2bがピンチオフ以上のゲートバイアスが印可され、F
ET2cがピンチオフ以下のゲートバイアスが印可され
ている場合、即ち、FET2a,2bがON状態、FE
T2cがOFF状態の場合、FET2a,2bのドレイ
ン−ソース間をショートと等価にみなすことができ、F
ET2cのドレイン−ソース間がキャパシタと等価に振
る舞う。
望の周波数で並列共振させることにより、インダクタ3
aの影響を小さくし、接続されていないのと同様に扱う
ことができる。この場合、入出力端子1a,1b間はス
ルーと同等になる。上記のように,FET2a,2b,
2cをON/OFFすることにより、通過位相を変化さ
せることができる移相器として動作する。
びインダクタ3bと、インダクタ3aとの接続関係を反
転しても同等の効果が得られる(図8を参照)。また、
FET2c及びインダクタ3aの両側にインダクタ3b
を接続しても同等の効果が得られる。
過位相を変化させるためのハイパスフィルタに用いるキ
ャパシタをFET2a,2bにて実現するものについて
示したが、図9に示すように、FET2a,2bと並列
にキャパシタ8a,8bを接続しても同等の効果が得ら
れる。
号端子5aに対してFET2a,2bがピンチオフにな
る電圧より低いバイアスが印可され、制御信号端子5b
に対してFET2cがピンチオフになる電圧より大きい
バイアスが印可されている場合、即ち、FET2a,2
bがOFF状態、FET2cがON状態の場合、FET
2a,2bのドレイン−ソース間がキャパシタと等価に
振る舞い、FET2cのドレイン−ソース間をショート
と等価にみなすことができる。この状態では、移相器は
キャパシタと等価のFET2a,2bとキャパシタ8
a,8b及びインダクタ3aから構成されたT型のHP
Fとして動作する。
ON/OFFすることにより、通過位相を変化させるこ
とができる移相器として動作する。また、単位面積あた
りの容量がFETよりもキャパシタの方が大きい場合、
FETだけを用いてキャパシタを実現した場合に比べ
て、小型化が可能になる。
容量及びFET2bとキャパシタ8bの合計容量が一定
のままサイズを変化させることにより、FET2a,2
bがON時の抵抗値を変化させて移相量が一定のまま通
過損失を変化させることが可能になり、位相切り替え時
の損失差を小さくすることができる。
出力端子1a,1bに接続されたFET2a,2bにキ
ャパシタ8a,8bを並列に接続するものについて示し
たが、図10に示すように、一方を接地したインダクタ
3aをON/OFFさせるFET2c及びインダクタ3
bと並列にキャパシタ8cを接続しても同等の効果を得
ることができる。
2bがピンチオフ以上のゲートバイアスが印可され、F
ET2cがピンチオフ以下のゲートバイアスが印可され
ている場合、即ち、FET2a,2bがON状態、FE
T2cがOFF状態の場合、FET2a,2bのドレイ
ン−ソース間をショートと等価にみなすことができ、F
ET2cのドレイン−ソース間がキャパシタと等価に振
る舞う。ここで、FET2cとインダクタ3bとキャパ
シタ8cを所望の周波数で並列共振させることにより、
インダクタ3a,3bの影響を小さくし、接続されてい
ないのと同様に扱うことができる。
ON/OFFすることにより、通過位相を変化させるこ
とができる移相器として動作する。また、単位面積あた
りの容量がFETよりもキャパシタの方が大きい場合、
FETだけを用いてキャパシタを実現した場合に比べ
て、小型化が可能になる。また、FET2cとキャパシ
タ8cの合計容量が一定のままサイズを変化させること
により、移相量が一定のまま通過損失を変化させること
ができるために、位相切り替え時の損失差を小さくする
ことが可能になる。
形態7による多ビット移相器を示す構成図であり、図に
おいて、20a,20bはSPDTスイッチ、21はハ
イパスフィルタ、22はローパスフィルタ、23は18
0°bit移相器、24は90°bit移相器である。
なお、90°bit移相器24は上記実施の形態2に示
した移相器である。
aに入力した高周波信号は、SPDTスイッチ20a,
20bにて通過する経路を切り替えられる。まず、ハイ
パスフィルタ21を通過する場合、通過位相はハイパス
フィルタ21により進む。一方、ローパスフィルタ21
を通過する場合、通過位相はローパスフィルタ22によ
り遅れる。ここで、ハイパスフィルタ21により進む位
相と、ローパスフィルタ22により遅れる位相の差を1
80°に設定することにより、180°移相器として動
作する。
相量が90°になるように設定することにより、90°
移相器24は90°位相を切り替えることができる。上
記のように構成することにより、通過位相を90°ステ
ップで切り替える2ビット移相器として動作する。
形態8による多ビット移相器を示す構成図であり、図に
おいて、図11と同一符号は同一または相当部分を示す
ので説明を省略する。25は45°bit移相器、26
は22.5°bit移相器、27は11.25°bit
移相器である。
相を11.25°ステップで切り替える5ビット移相器
として動作する。
のチャネル形成電極が第1の入出力端子と接続された第
1の電界効果トランジスタと、一方のチャネル形成電極
が第1の電界効果トランジスタの他方のチャネル形成電
極と接続され、他方のチャネル形成電極が第2の入出力
端子と接続された第2の電界効果トランジスタと、一方
のチャネル形成電極が第1の電界効果トランジスタの他
方のチャネル形成電極と接続された第3の電界効果トラ
ンジスタと、一端が第3の電界効果トランジスタの他方
のチャネル形成電極と接続され、他端がグランドと接続
されたインダクタとを設けるように構成したので、小型
で低損失な移相器が得られる効果がある。
極が第1の入出力端子と接続された第1の電界効果トラ
ンジスタと、一方のチャネル形成電極が第1の電界効果
トランジスタの他方のチャネル形成電極と接続され、他
方のチャネル形成電極が第2の入出力端子と接続された
第2の電界効果トランジスタと、一端が第1の電界効果
トランジスタの他方のチャネル形成電極と接続されたイ
ンダクタと、一方のチャネル形成電極がインダクタの他
端と接続され、他方のチャネル形成電極がグランドと接
続された第3の電界効果トランジスタとを設けるように
構成したので、小型で低損失な移相器が得られる効果が
ある。
ジスタにおける一方のチャネル形成電極と他方のチャネ
ル形成電極間にインダクタを接続するように構成したの
で、小型で低損失な移相器が得られる効果がある。
果トランジスタにおける一方のチャネル形成電極と他方
のチャネル形成電極間にキャパシタを接続するように構
成したので、小型で低損失な移相器が得られる効果があ
る。
ジスタにおける一方のチャネル形成電極と他方のチャネ
ル形成電極間にキャパシタを接続するように構成したの
で、小型で低損失な移相器が得られる効果がある。
ように回路定数を設定する構成にしたので、90°bi
t移相器が得られる効果がある。
ように回路定数を設定する構成にしたので、45°bi
t移相器が得られる効果がある。
と180度ビット移相器とを組み合わせて使用するよう
に構成したので、小型で低損失な多ビット移相器が得ら
れる効果がある。
と、請求項7記載の移相器と、180度ビット移相器
と、22.5度ビット移相器と、11.25度ビット移
相器とを組み合わせて使用するように構成したので、小
型で低損失な多ビット移相器が得られる効果がある。
構成図である。
レイアウト図である。
を示す等価回路図である。
を示す等価回路図である。
構成図である。
構成図である。
構成図である。
構成図である。
す構成図である。
相器を示す構成図である。
相器を示す構成図である。
る。
る。
端子(第2の入出力端子)、2a FET(第1の電界
効果トランジスタ)、2b FET(第2の電界効果ト
ランジスタ)、2c FET(第3の電界効果トランジ
スタ)、3a,3b インダクタ、4a,4b,4c
抵抗、5a,5b 制御信号端子、6半導体基板、7
スルーホール、8a,8b,8c キャパシタ、20
a,20b SPDTスイッチ、21 ハイパスフィル
タ、22 ローパスフィルタ、23 180°bit移
相器、24 90°bit移相器、25 45°bit
移相器、26 22.5°bit移相器、27 11.
25°bit移相器。
Claims (9)
- 【請求項1】 一方のチャネル形成電極が第1の入出力
端子と接続された第1の電界効果トランジスタと、一方
のチャネル形成電極が上記第1の電界効果トランジスタ
の他方のチャネル形成電極と接続され、他方のチャネル
形成電極が第2の入出力端子と接続された第2の電界効
果トランジスタと、一方のチャネル形成電極が上記第1
の電界効果トランジスタの他方のチャネル形成電極と接
続された第3の電界効果トランジスタと、一端が上記第
3の電界効果トランジスタの他方のチャネル形成電極と
接続され、他端がグランドと接続されたインダクタとを
備えた移相器。 - 【請求項2】 一方のチャネル形成電極が第1の入出力
端子と接続された第1の電界効果トランジスタと、一方
のチャネル形成電極が上記第1の電界効果トランジスタ
の他方のチャネル形成電極と接続され、他方のチャネル
形成電極が第2の入出力端子と接続された第2の電界効
果トランジスタと、一端が上記第1の電界効果トランジ
スタの他方のチャネル形成電極と接続されたインダクタ
と、一方のチャネル形成電極が上記インダクタの他端と
接続され、他方のチャネル形成電極がグランドと接続さ
れた第3の電界効果トランジスタとを備えた移相器。 - 【請求項3】 第3の電界効果トランジスタにおける一
方のチャネル形成電極と他方のチャネル形成電極間にイ
ンダクタを接続したことを特徴とする請求項1または請
求項2記載の移相器。 - 【請求項4】 第1及び第2の電界効果トランジスタに
おける一方のチャネル形成電極と他方のチャネル形成電
極間にキャパシタを接続したことを特徴とする請求項1
または請求項2記載の移相器。 - 【請求項5】 第3の電界効果トランジスタにおける一
方のチャネル形成電極と他方のチャネル形成電極間にキ
ャパシタを接続したことを特徴とする請求項1から請求
項4のうちのいずれか1項記載の移相器。 - 【請求項6】 移相量が90度になるように回路定数を
設定したことを特徴とする請求項1から請求項5のうち
のいずれか1項記載の移相器。 - 【請求項7】 移相量が45度になるように回路定数を
設定したことを特徴とする請求項1から請求項5のうち
のいずれか1項記載の移相器。 - 【請求項8】 請求項6記載の移相器と180度ビット
移相器とを組み合わせて使用することを特徴とする多ビ
ット移相器。 - 【請求項9】 請求項6記載の移相器と、請求項7記載
の移相器と、180度ビット移相器と、22.5度ビッ
ト移相器と、11.25度ビット移相器とを組み合わせ
て使用することを特徴とする多ビット移相器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001143654A JP3469563B2 (ja) | 2001-05-14 | 2001-05-14 | 移相器及び多ビット移相器 |
PCT/JP2002/002929 WO2002093743A1 (fr) | 2001-05-14 | 2002-03-26 | Compensateur de phase et compensateur de phase multibit |
US10/476,384 US7123116B2 (en) | 2001-05-14 | 2002-03-26 | Phase shifter and multibit phase shifter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001143654A JP3469563B2 (ja) | 2001-05-14 | 2001-05-14 | 移相器及び多ビット移相器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002344201A true JP2002344201A (ja) | 2002-11-29 |
JP3469563B2 JP3469563B2 (ja) | 2003-11-25 |
Family
ID=18989763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001143654A Expired - Lifetime JP3469563B2 (ja) | 2001-05-14 | 2001-05-14 | 移相器及び多ビット移相器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7123116B2 (ja) |
JP (1) | JP3469563B2 (ja) |
WO (1) | WO2002093743A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006011198A1 (ja) * | 2004-07-27 | 2006-02-02 | Mitsubishi Denki Kabushiki Kaisha | 移相回路および多ビット移相器 |
JP2010016551A (ja) * | 2008-07-02 | 2010-01-21 | Mitsubishi Electric Corp | 移相回路 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4814089B2 (ja) * | 2004-03-26 | 2011-11-09 | 三菱電機株式会社 | 移相回路及び多ビット移相器 |
KR100648011B1 (ko) * | 2004-12-16 | 2006-11-23 | 삼성전자주식회사 | 의사 차동 전류 모드 수신방법 및 이를 위한 전류 모드수신기 |
US7535320B2 (en) * | 2005-07-12 | 2009-05-19 | U.S. Monolithics, L.L.C. | Phase shifter with flexible control voltage |
JP2008236105A (ja) * | 2007-03-19 | 2008-10-02 | Nec Corp | 電力分配合成システム |
KR100976799B1 (ko) * | 2008-10-24 | 2010-08-20 | 한국전자통신연구원 | 위상 변위기와 그 제어 방법 |
JP2010114718A (ja) * | 2008-11-07 | 2010-05-20 | Nec Electronics Corp | 移相器 |
JP2010220200A (ja) * | 2009-02-19 | 2010-09-30 | Renesas Electronics Corp | 導通切替回路、導通切替回路ブロック、及び導通切替回路の動作方法 |
US8988165B2 (en) * | 2012-01-27 | 2015-03-24 | Freescale Semiconductor, Inc | Delay line phase shifter with selectable phase shift |
DE102012208555B4 (de) * | 2012-05-22 | 2023-07-27 | Rohde & Schwarz GmbH & Co. Kommanditgesellschaft | Schaltbare Frequenzweiche und Signalgenerator |
US9160296B2 (en) | 2014-01-21 | 2015-10-13 | Qualcomm Incorporated | Passive switch-based phase shifter |
EP3373455B1 (en) * | 2015-12-09 | 2019-12-04 | Mitsubishi Electric Corporation | High frequency switch |
US10374663B2 (en) * | 2016-12-30 | 2019-08-06 | Hughes Network Systems, Llc | Digital dithering for reduction of quantization errors and side-lobe levels in phased array antennas |
US11296410B2 (en) * | 2018-11-15 | 2022-04-05 | Skyworks Solutions, Inc. | Phase shifters for communication systems |
US10566952B1 (en) * | 2018-12-27 | 2020-02-18 | Industrial Technology Research Institute | Phase shifter with broadband and phase array module using the same |
US10763827B1 (en) * | 2019-08-29 | 2020-09-01 | Nxp B.V. | Delay line with controllable phase-shifting cells |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5317290A (en) * | 1987-10-19 | 1994-05-31 | General Electric Company | MMIC (monolithic microwave integrated circuit) switchable bidirectional phase shift network |
JPH02151113A (ja) * | 1988-12-01 | 1990-06-11 | Nec Corp | Lpf/hpf移相器 |
JPH0349401A (ja) * | 1989-07-18 | 1991-03-04 | Mitsubishi Electric Corp | マイクロ波素子 |
JPH0421201A (ja) * | 1990-05-16 | 1992-01-24 | Toyota Central Res & Dev Lab Inc | 移相器 |
JP2898470B2 (ja) * | 1992-05-08 | 1999-06-02 | 三菱電機株式会社 | スイッチドライン型移相器 |
JP3853855B2 (ja) * | 1995-03-15 | 2006-12-06 | 三菱電機株式会社 | 移相器 |
JP3310203B2 (ja) * | 1997-07-25 | 2002-08-05 | 株式会社東芝 | 高周波スイッチ装置 |
JP3144477B2 (ja) * | 1997-09-01 | 2001-03-12 | 日本電気株式会社 | スイッチ回路及び半導体装置 |
JP2001339276A (ja) * | 2000-05-30 | 2001-12-07 | Mitsubishi Electric Corp | 移相器 |
-
2001
- 2001-05-14 JP JP2001143654A patent/JP3469563B2/ja not_active Expired - Lifetime
-
2002
- 2002-03-26 WO PCT/JP2002/002929 patent/WO2002093743A1/ja active Application Filing
- 2002-03-26 US US10/476,384 patent/US7123116B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006011198A1 (ja) * | 2004-07-27 | 2006-02-02 | Mitsubishi Denki Kabushiki Kaisha | 移相回路および多ビット移相器 |
JPWO2006011198A1 (ja) * | 2004-07-27 | 2008-05-01 | 三菱電機株式会社 | 移相回路および多ビット移相器 |
US7541894B2 (en) | 2004-07-27 | 2009-06-02 | Mitsubishi Electric Corporation | Phase-shifting circuit and multibit phase shifter |
JP2010016551A (ja) * | 2008-07-02 | 2010-01-21 | Mitsubishi Electric Corp | 移相回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2002093743A1 (fr) | 2002-11-21 |
US7123116B2 (en) | 2006-10-17 |
US20040145429A1 (en) | 2004-07-29 |
JP3469563B2 (ja) | 2003-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002344201A (ja) | 移相器及び多ビット移相器 | |
US6114923A (en) | Switching circuit and semiconductor device | |
EP0913939A2 (en) | High-frequency circuit | |
US5039873A (en) | Microwave elements with impedance control circuits | |
US5701107A (en) | Phase shifter circuit using field effect transistors | |
JPWO2002056467A1 (ja) | 移相器及び多ビット移相器 | |
US7633357B2 (en) | SPST switch, SPDT switch and MPMT switch | |
KR100299900B1 (ko) | 병렬 접속된 고역 통과신호 경로와 저역 통과신호 경로를 갖는반도체 이상기 | |
US20040155729A1 (en) | Multi-bit phase shifter and manufacturing method thereof | |
KR100842306B1 (ko) | 콤팩트형 180도 위상천이기 | |
JP2001326558A (ja) | 移相器 | |
US7167064B2 (en) | Phase shift circuit and phase shifter | |
JP2001339276A (ja) | 移相器 | |
JP2002246802A (ja) | 半導体スイッチ、移相回路及び減衰器 | |
JP3074798B2 (ja) | 移相器 | |
JP2943480B2 (ja) | 半導体移相器 | |
WO2023135663A1 (ja) | 移相回路 | |
JPH10200302A (ja) | 可変移相器 | |
JP4122600B2 (ja) | 電解効果トランジスタおよび半導体回路 | |
JPH0946176A (ja) | 減衰器 | |
JP2677030B2 (ja) | 半導体移相器 | |
JPH11205086A (ja) | 移相器 | |
JP2002164703A (ja) | 広帯域耐電力スイッチ | |
JP3315299B2 (ja) | マイクロ波スイッチ | |
JP3171915B2 (ja) | モノリシック・マイクロ波移相器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3469563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |