JPH10200302A

JPH10200302A - 可変移相器

Info

Publication number: JPH10200302A
Application number: JP487297A
Authority: JP
Inventors: Nobuyuki Kamiya; 信之神谷; Mitsunori Men; 充徳面; Shinichi Morita; 晋一森田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-01-14
Filing date: 1997-01-14
Publication date: 1998-07-31

Abstract

(57)【要約】【課題】使用周波数に対し１／４波長の電気長をもつ
伝送線路が３本必要となるため、回路が大型化するとい
う課題があった。【解決手段】ＦＥＴをスイッチとして用い、通過信号
に対して回路全体が位相遅れ回路である直列のインダク
タに見える場合と、単なる伝送線路に見える場合とを切
り替えて移相器を構成している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はレーダー受信機等
に用いられ、高周波信号の位相を電気的に変化させるた
めの、デジタル制御の可能な移相器に関する。

【０００２】

【従来の技術】従来の実施例について図１５に示す。図
１５は「アイイーイーイートランザクションズオン
マイクロウェーブセオリーアンドテクニークス
（ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓＯｎＭｉｃ
ｒｏｗａｖｅａｎｄＴｅｃｈｎｉｑｕｅｓ）」Ｖｏ
ｌ．ＭＴＴ−１３、Ｎｏ１２（１９８５年１２月）、第
１５９１〜１５９６ページに開示された従来の移相器を
示す回路構成図である。図１５において、１は使用周波
数帯において電気長が１／４波長（９０度）となる第１
の伝送線路、２は上記第１の伝送線路１の一端に接続さ
れた使用周波数帯において電気長が１／４波長（９０
度）となる第２の伝送線路、３は上記第１の伝送線路１
の他端に接続された使用周波数帯において電気長が１／
４波長（９０度）となる第３の伝送線路、４はドレイン
が上記第２の伝送線路２の他端に接続されソースが接地
された第１のＦＥＴ、５はドレインが上記第３の伝送線
路３の他端に接続されソースが接地された第２のＦＥ
Ｔ、６は一端が第１のＦＥＴ４のゲートに接続された使
用周波数帯において十分高いインピーダンスをもった第
１の抵抗、７は一端が第２のＦＥＴ５のゲートに接続さ
れ使用周波数帯において十分高いインピーダンスをもっ
た第２の抵抗、８は第１の抵抗６および第２の抵抗７を
通し第１のＦＥＴ４およびＦＥＴ５にバイパスを印加す
るためのバイアス端子、９は回路の入力ポート、１０は
回路の出力ポートである。

【０００３】次に動作について説明する。まず、第１の
ＦＥＴ４及び第２のＦＥＴ５のゲートにピンチオフ電圧
を印加する。この時、第２の伝送線路２の第１のＦＥＴ
４に接続された一端が解放端子となり、第２の伝送線路
２はオープンスタブと等価となる。同様に第３の伝送線
路３もオープンスタブとなり回路は１／４波長の電気長
をもった線路の両脇にオープンスタブをもつ回路とな
る。次に第１のＦＥＴ４及び第２のＦＥＴ５のゲートに
オン電圧を印加する。この時、第２の伝送線路２の第１
のＦＥＴ４に接続された一端が接地され、第２の伝送線
路２はショートスタブと等価となる。同様に第３の伝送
線路３もショートスタブとなり回路は１／４波長の電気
長をもった線路の両脇にショートスタブをもつ回路にな
る。

【０００４】入力ポート９から入力された高周波信号は
１／４波長の電気長をもった線路の両脇にオープンスタ
ブをもつ時とショートスタブをもつ時とで通過位相が異
なる。よって、この回路は２つのＦＥＴの状態を変える
ことで通過位相を変化させる移相器として動作する。

【０００５】

【発明が解決しようとする課題】以上発明した移相器
は、使用周波数に対し１／４波長の電気長をもつ伝送線
路が３本必要となるため、回路が大型化するという課題
があった。

【０００６】この発明は、上記のような課題を解決する
ためになされたものであり、使用周波数に対し１／４波
長の電気長をもった伝送線路を減らすことで小型の可変
移相器を得ることを目的とする。

【０００７】

【課題を解決するための手段】第１の発明による可変移
相器は、ＦＥＴをスイッチとして用い、通過信号に対し
て回路全体が位相遅れ回路である直列のインダクタに見
える場合と、単なる伝送線路に見える場合とを切り替
え、通過位相を変化させて移相器を構成し、小型の可変
移相器を得るものである。

【０００８】第２の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、小型の可変移相器を得るもので
ある。

【０００９】第３の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、かつ主線路としてＴ型ローパス
フィルタを用いることで小型の可変移相器を得るもので
ある。

【００１０】第４の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、かつ主線路としてＴ型ハイパス
フィルタを用いることで小型の可変移相器を得るもので
ある。

【００１１】第５の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、かつ主線路としてパイ型ローパ
スフィルタを用いることで小型の可変移相器を得るもの
である。

【００１２】第６の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、かつ主線路としてパイ型ハイパ
スフィルタを用いることで小型の可変移相器を得るもの
である。

【００１３】第７の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、かつ主線路としてＴ型ローパス
フィルタを用いることで小型の可変移相器を得るもので
ある。

【００１４】第８の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、かつ主線路としてＴ型ハイパス
フィルタを用いることで小型の可変移相器を得るもので
ある。

【００１５】第９の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、かつ主線路としてパイ型ローパ
スフィルタを用いることで小型の可変移相器を得るもの
である。

【００１６】第１０の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と、単
なる伝送線路に見える場合とを切り替え、通過位相を変
化させて移相器を構成し、かつ主線路としてパイ型ハイ
パスフィルタを用いることで小型の可変移相器を得るも
のである。

【００１７】第１１の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と、単
なる伝送線路に見える場合とを切り替え、通過位相を変
化させて移相器を構成し、かつ主線路を構成する回路中
のインダクタとしてスパイラルインダクタを用いること
で小型の可変移相器を得るものである。

【００１８】第１２の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と、単
なる伝送線路に見える場合とを切り替え、通過位相を変
化させて移相器を構成し、かつ主線路を構成する回路中
のキャパシタとしてＭＩＭ（ＭｅｔａｌＩｎｓｕｌａ
ｔｏｒＭｅｔａｌ）キャパシタを用いることで小型の
可変移相器を得るものである。

【００１９】第１３の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と、単
なる伝送線路に見える場合とを切り替え、通過位相を変
化させて移相器を構成し、かつ主線路を構成する回路中
のキャパシタとしてインダクタデジタルキャパシタを用
いることで小型の可変移相器を得るものである。

【００２０】また、第１４の発明による可変移相器は、
前記第１から第１３の発明による可変移相器に用いる構
成回路を、半導体の同一基板上で一体形成することによ
り、小型の可変移相器を得るものである。

【００２１】

【発明の実施の形態】

実施の形態１．この発明による可変移相器の実施の形態
１を図１に示す。図１において、１１は入力端子、１２
は出力端子、１３はドレインが入力端子１１に接続され
ソースが出力端子１２に接続され高周波信号を通すこと
が可能なＦＥＴ、１４は一端が前記ＦＥＴ１３のドレイ
ンに接続され他端がＦＥＴ１３のソースに接続されたイ
ンダクタである。

【００２２】次に動作について説明する。まず、ＦＥＴ
１３のゲートにオン電圧を印加する。この時、ＦＥＴ１
３はドレインから入力された信号がそのままソースから
出力されるスルー状態となる。この状態で入力端子１１
に入力され出力端子１２から出力された高周波信号の位
相を基準として考える。次に、ＦＥＴ１３のゲートにピ
ンチオフ電圧を印加する。この時、ＦＥＴ１３は信号が
通過することができないオフ状態となるため、信号はイ
ンダクタ１４を通過する。従って、入力端子１１から入
力された高周波信号はインダクタ１４を通過することで
上記基準に対し位相が遅れ、出力端子１２から出力され
る。よって、ＦＥＴ１３の状態を変化させることで通過
位相を２通りに変化させることのできる可変移相器とし
てこの回路は動作する。

【００２３】実施の形態２．この発明による可変移相器
の実施の形態２を図２に示す。図２において、１１は入
力端子、１２は出力端子、１５はドレインが入力端子１
１に接続され高周波信号を通すことが可能な第１のＦＥ
Ｔ、１６は一端が前記ＦＥＴ１５のドレインに接続され
他端がＦＥＴ１５のソースに接続された第１のインダク
タ、１７は一端が第１のＦＥＴ１５のソースに接続され
高周波信号を通すことが可能で回路の特性インピーダン
ス（一般的には５０Ω）を持ち使用周波数において１／
４波長の電気長を持つ主線路、１８はドレインが前記主
線路１７に接続されソースが出力端子１２に接続された
第２のＦＥＴ、１９は一端が第２のＦＥＴ１８と主線路
１７の接続部に接続され他端が第２のＦＥＴ１８のソー
スに接続された第２のインダクタである。

【００２４】次に動作について説明する。まず、ＦＥＴ
１５のゲートにオン電圧を印加し、かつＦＥＴ１８のゲ
ートにオン電圧を印加する。この時、ＦＥＴ１５はスル
ー状態となり、またＦＥＴ１８もオンであるため、ＦＥ
Ｔ１８もスルー状態となる。この状態で入力端子１１に
入力され出力端子１２から出力された高周波信号の位相
状態を基準とする。次に、ＦＥＴ１５のゲートにピンチ
オフ電圧を印加し、かつＦＥＴ１８のゲートにもピンチ
オフ電圧を印加する。この時、ＦＥＴ１５とＦＥＴ１８
は信号が通過することができないオフ状態となるため、
信号は第１のインダクタ１６と第２のインダクタ１９を
通過する。この時、入力端子１１から入力された高周波
信号は第１のインダクタ１６と第２のインダクタ１９を
通過することで上記基準に対し位相が遅れ、出力端子１
２から出力される。また、第１のインダクタ１６と第２
のインダクタ１９の間に主線路１７があるため、第１の
インダクタ１６で反射された反射波と第２のインダクタ
１９で反射された反射波は位相状態が反転している。こ
のため、それぞれの反射波を打ち消しあい、ＶＳＷＲ
（ＶｏｌｔａｇｅＳｔａｎｄｉｎｇＷａｖｅＲａ
ｔｉｏ）の悪化を防いでいる。よって、第１のＦＥＴ１
５および第２のＦＥＴ１８の状態を変化させることで通
過位相を２通りに変化させることのできる可変移相器と
してこの回路は動作する。

【００２５】実施の形態３．この発明による可変移相器
の実施の形態３を図３に示す。図３において、１１、１
２、１５、１６、１８、１９は実施の形態２と同じ、２
０は高周波信号を通すことが可能な第３のインダクタ、
２１は一端が第３のインダクタ２０の他端に接続され他
端が接地されたキャパシタ、２２は一端が第３のインダ
クタ２０とキャパシタ２１の接続部に接続された第４の
インダクタである。

【００２６】次に動作について説明する。第３のインダ
クタ２０、キャパシタ２１、第４のインダクタ２２はＴ
型ローパスフィルタを構成しており、使用周波数におけ
るインピーダンスをこの回路の前後に接続されている回
路の特性インピーダンス（一般的には５０Ω）とするこ
とが可能である。また、このＴ型ローパスフィルタに入
力された信号の位相を１／４波長遅らせて出力させるこ
とも可能である。ここで、上記ローパスフィルタを通過
する通過位相をφ、使用周波数をｆ、第３のインダクタ
２０および第４のインダクタ２２のインダクタンスを
Ｌ、キャパシタ２１のキャパシタンスをＣとおくと、φ
とＬとＣの関係は以下の数１で表わされる。したがっ
て、実施の形態２における主線路１７としてこのローパ
スフィルタを用い、実施の形態２に示す回路と等価な回
路を得ることができる。

【００２７】

【数１】

【００２８】実施の形態４．この発明による可変移相器
の実施の形態４を図４に示す。図４において、１１、１
２、１５、１６、１８、１９は実施の形態２と同じ、２
３は高周波信号を通すことが可能な第１のキャパシタ、
２４は一端が第１のキャパシタ２３の他端に接続され他
端が接地された第３のインダクタ、２５は一端が第１の
キャパシタ２３と第３のインダクタ２４の接続部に接続
された第２のキャパシタである。

【００２９】次に動作について説明する。第１のキャパ
シタ２３、第３のインダクタ２４、第２のキャパシタ２
５はＴ型ハイパスフィルタを構成しており、使用周波数
におけるインピーダンスをこの回路の前後に接続されて
いる回路の特性インピーダンス（一般的には５０Ω）と
することが可能である。また、このハイパスフィルタに
入力された信号の位相を１／４波長進ませて出力させる
ことも可能である。ここで、上記ハイパスフィルタを通
過する通過位相をφ、使用周波数をｆ、第６のインダク
タ２４のインダクタンスをＬ、第１のキャパシタ２３お
よび第２のキャパシタ２５のキャパシタンスをＣとおく
と、φとＬとＣの関係は以下の数２で表わされる。した
がって、実施の形態２における主線路１７としてこのハ
イパスフィルタを用い、実施の形態２に示す回路と等価
な回路を得ることができる。

【００３０】

【数２】

【００３１】実施の形態５．この発明による可変移相器
の実施の形態５を図５に示す。図５において、１１、１
２、１５、１６、１８、１９は実施の形態２と同じ、２
６は高周波信号を通すことが可能な第３のインダクタ、
２７は一端が第３のインダクタ２６の一端に接続され他
端が接地された第１のキャパシタ、２８は一端が第３の
インダクタ２６の他端に接続され他端が接地された第２
のキャパシタである。

【００３２】次に動作について説明する。第３のインダ
クタ２６、第１のキャパシタ２７、第２のキャパシタ２
８はパイ型ローパスフィルタを構成しており、使用周波
数におけるインピーダンスをこの回路の前後に接続され
ている回路の特性インピーダンス（一般的には５０Ω）
とすることが可能である。また、このローパスフィルタ
に入力された信号の位相を１／４波長遅らせて出力させ
ることも可能である。ここで、上記ローパスフィルタを
通過する通過位相をφ、使用周波数をｆ、第３のインダ
クタ２６のインダクタンスをＬ、第１のキャパシタ２７
および第２のキャパシタ２８のキャパシタンスをＣとお
くと、φとＬとＣの関係は以下の数３で表わされる。し
たがって、実施の形態２における主線路１７としてこの
ローパスフィルタを用い、実施の形態２に示す回路と等
価な回路を得ることができる。

【００３３】

【数３】

【００３４】実施の形態６．この発明による可変移相器
の実施の形態６を図６に示す。図６において、１１、１
２、１５、１６、１８、１９は実施の形態２と同じ、２
９は高周波信号を通すことが可能なキャパシタ、３０は
一端がキャパシタ２９の一端に接続され他端が接地され
た第３のインダクタ、３１は一端がキャパシタ２９の他
端に接続され他端が接地された第４のインダクタであ
る。

【００３５】次に動作について説明する。キャパシタ２
９、第３のインダクタ３０、第４のインダクタ３１はパ
イ型ハイパスフィルタを構成しており、使用周波数にお
けるインピーダンスをこの回路の前後に接続されている
回路の特性インピーダンス（一般的には５０Ω）とする
ことが可能である。また、このハイパスフィルタに入力
された信号の位相を１／４波長進ませて出力させること
も可能である。ここで、上記ハイパスフィルタを通過す
る通過位相をφ、使用周波数をｆ、第３のインダクタ３
０および第４のインダクタ３１のインダクタンスをＬ、
キャパシタ２９のキャパシタンスをＣとおくと、φとＬ
とＣの関係は以下の数４で表わされる。したがって、実
施の形態２における主線路１７としてこのハイパスフィ
ルタを用い、実施の形態２に示す回路と等価な回路を得
ることができる。

【００３６】

【数４】

【００３７】実施の形態７．この発明による可変移相器
の実施の形態７を図７に示す。図７において、１１、１
２、１５、１６、１８、１９は実施の形態２と同じ、３
２は高周波信号を通すことが可能な第３のインダクタ、
３３は一端が第３のインダクタ３２の他端に接続され他
端が接地された第１のキャパシタ、３４は一端が第３の
インダクタ３２と第１のキャパシタ３３の接続部に接続
された第４のインダクタ、３５は一端が第４のインダク
タ３４の他端に接続され、他端が接地された第２のキャ
パシタ、３６は一端が第４のインダクタ３４と第２のキ
ャパシタ３５の接続部に接続された第５のインダクタで
ある。

【００３８】次に動作について説明する。第３のインダ
クタ３２、第１のキャパシタ３３、第４のインダクタ３
４、第２のキャパシタ３５、第５のインダクタ３６はＴ
型ローパスフィルタを構成しており、使用周波数におけ
るインピーダンスをこの回路の前後に接続されている回
路の特性インピーダンス（一般的には５０Ω）とするこ
とが可能である。また、このＴ型ローパスフィルタに入
力された信号の位相を１／４波長遅らせて出力させるこ
とも可能である。ここで、上記ローパスフィルタを通過
する通過位相をφ、使用周波数をｆ、第３のインダクタ
３２および第５のインダクタ３６のインダクタンスをＬ
１、第４のインダクタ３４のインダクタンスをＬ２、第
１のキャパシタ３３と第２のキャパシタ３５のキャパシ
タンスをＣとおくと、φとＬ１とＬ２とＣの関係は以下
の数５で表わされる。したがって、実施の形態２におけ
る主線路１７としてこのローパスフィルタを用い、実施
の形態２に示す回路と等価な回路を得ることができる。

【００３９】

【数５】

【００４０】実施の形態８．この発明による可変移相器
の実施の形態８を図８に示す。図８において、１１、１
２、１５、１６、１８、１９は実施の形態２と同じ、３
７は高周波信号を通すことが可能な第１のキャパシタ、
３８は一端が第１のキャパシタ３７の他端に接続され他
端が接地された第３のインダクタ、３９は一端が第１の
キャパシタ３７と第３のインダクタ３８の接続部に接続
された第２のキャパシタ、４０は一端が第２のキャパシ
タ３９の他端に接続され他端が接地された第４のインダ
クタ、４１は一端が第２のキャパシタ３９と第４のイン
ダクタ４０の接続部に接続された第３のキャパシタであ
る。

【００４１】次に動作について説明する。第１のキャパ
シタ３７、第３のインダクタ３８、第２のキャパシタ３
９、第４のインダクタ４０、第３のキャパシタ４１はＴ
型ハイパスフィルタを構成しており、使用周波数におけ
るインピーダンスをこの回路の前後に接続されている回
路の特性インピーダンス（一般的には５０Ω）とするこ
とが可能である。また、このハイパスフィルタに入力さ
れた信号の位相を１／４波長進ませて出力させることも
可能である。ここで、上記ハイパスフィルタを通過する
通過位相をφ、使用周波数をｆ、第３のインダクタ３８
と第４のインダクタ４０のインダクタンスをＬ、第１の
キャパシタ３７および第３のキャパシタ４１のキャパシ
タンスをＣ１、第２のキャパシタ３９のキャパシタンス
をＣ２とおくと、φとＬとＣ１とＣ２の関係は以下の数
６で表わされる。したがって、実施の形態２における主
線路１７としてこのハイパスフィルタを用い、実施の形
態２に示す回路と等価な回路を得ることができる。

【００４２】

【数６】

【００４３】実施の形態９．この発明による可変移相器
の実施の形態９を図９に示す。図９において、１１、１
２、１５、１６、１８、１９は実施の形態２と同じ、４
２は高周波信号を通すことが可能な第３のインダクタ、
４３は一端が第３のインダクタ４２の一端に接続され他
端が接地された第１のキャパシタ、４４は一端が第３の
インダクタ４２の他端に接続され他端が接地された第２
のキャパシタ、４５は第３のインダクタ４２と第２のキ
ャパシタの接続部に接続された第４のインダクタ、４６
は一端が第４のインダクタ４５の他端に接続され他端が
接地された第３のキャパシタである。

【００４４】次に動作について説明する。第３のインダ
クタ４２、第１のキャパシタ４３、第２のキャパシタ４
４、第４のインダクタ４５、第３のキャパシタ４６はパ
イ型ローパスフィルタを構成しており、使用周波数にお
けるインピーダンスをこの回路の前後に接続されている
回路の特性インピーダンス（一般的には５０Ω）とする
ことが可能である。また、このローパスフィルタに入力
された信号の位相を１／４波長遅らせて出力させること
も可能である。ここで、上記ローパスフィルタを通過す
る通過位相をφ、使用周波数をｆ、第３のインダクタ４
２と第４のインダクタ４５のインダクタンスをＬ、第１
のキャパシタ４３および第３のキャパシタ４６のキャパ
シタンスをＣ１、第２のキャパシタ４４のキャパシタン
スをＣ２とおくと、φとＬとＣ１とＣ２の関係は以下の
数７で表わされる。したがって、実施の形態２における
主線路１７としてこのローパスフィルタを用い、実施の
形態２に示す回路と等価な回路を得ることができる。

【００４５】

【数７】

【００４６】実施の形態１０．この発明による可変移相
器の実施の形態１０を図１０に示す。図１０において、
１１、１２、１５、１６、１８、１９は実施の形態２と
同じ、４７は高周波信号を通すことが可能な第１のキャ
パシタ、４８は一端が第１のキャパシタ４７の一端に接
続され他端が接地された第３のインダクタ、４９は一端
が第１のキャパシタ４７の他端に接続され他端が接地さ
れた第４のインダクタ、５０は一端が第１のキャパシタ
４７と第４のインダクタ４９の接続部に接続された第２
のキャパシタ、５１は一端が第２のキャパシタ５０の他
端に接続され他端が接地された第５のインダクタであ
る。

【００４７】次に動作について説明する。第１のキャパ
シタ４７、第３のインダクタ４８、第４のインダクタ４
９、第２のキャパシタ５０、第５のインダクタ５１はパ
イ型ハイパスフィルタを構成しており、使用周波数にお
けるインピーダンスをこの回路の前後に接続されている
回路の特性インピーダンス（一般的には５０Ω）とする
ことが可能である。また、このハイパスフィルタに入力
された信号の位相を１／４波長進ませて出力させること
も可能である。ここで、上記ハイパスフィルタを通過す
る通過位相をφ、使用周波数をｆ、第３のインダクタ４
８および第５のインダクタ５１のインダクタンスをＬ
１、第４のインダクタ４９のインダクタンスをＬ２、第
１のキャパシタ４７および第２のキャパシタ５０のキャ
パシタンスをＣとおくと、φとＬ１とＬ２とＣの関係は
以下の数８で表わされる。したがって、実施の形態２に
おける主線路１７としてこのハイパスフィルタを用い、
実施の形態２に示す回路と等価な回路を得ることができ
る。

【００４８】

【数８】

【００４９】実施の形態１１．この発明による可変移相
器の実施の形態１１を図１１に示す。図１１において、
１１、１２、１５、１６、１８、１９は実施の形態３と
同じ、５２は高周波信号を通すことが可能な第１のスパ
イラルインダクタ、２１は一端が第１のスパイラルイン
ダクタ５２の他端に接続され他端が接地されたキャパシ
タ、５３は一端が第１のスパイラルインダクタ５２とキ
ャパシタ２１の接続部に接続された第２のスパイラルイ
ンダクタである。

【００５０】次に動作について説明する。第１のスパイ
ラルインダクタ５２、キャパシタ２１、第２のスパイラ
ルインダクタ５３はＴ型ローパスフィルタを構成してお
り、使用周波数におけるインピーダンスをこの回路の前
後に接続されている回路の特性インピーダンス（一般的
には５０Ω）とすることが可能である。また、このロー
パスフィルタに入力された信号の位相を１／４波長遅ら
せて出力させることも可能である。ここで、上記ローパ
スフィルタを通過する通過位相をφ、使用周波数をｆ、
第１のスパイラルインダクタ５２および第２のスパイラ
ルインダクタ５３のインダクタンスをＬ、キャパシタ２
１のキャパシタンスをＣとおくと、φとＬとＣの関係は
前記数１で表わされる。したがって、実施の形態２にお
ける主線路１７としてこのローパスフィルタを用い、実
施の形態２に示す回路と等価な回路を得ることができ
る。

【００５１】実施の形態１２．この発明による可変移相
器の実施の形態１２を図１２に示す。図１２において、
１１、１２、１５、１６、１８、１９は実施の形態３と
同じ、２０は高周波信号を通すことが可能な第３のイン
ダクタ、５４は一端が第３のインダクタ２０の他端に接
続された他端が接地されたＭＩＭキャパシタ、２２は一
端が第４のインダクタ２０とＭＩＭキャパシタ５４の接
続部に接続された第４のインダクタである。

【００５２】次に動作について説明する。第３のインダ
クタ２０、ＭＩＭキャパシタ５４、第４のインダクタ２
２はＴ型ローパスフィルタを構成しており、使用周波数
におけるインピーダンスをこの回路の前後に接続されて
いる回路の特性インピーダンス（一般的には５０Ω）と
することが可能である。また、このローパスフィルタに
入力された信号の位相を１／４波長遅らせて出力させる
ことも可能である。ここで、上記ローパスフィルタを通
過する通過位相をφ、使用周波数をｆ、第３のインダク
タ２０および第４のインダクタ２２のインダクタンスを
Ｌ、ＭＩＭキャパシタ５４のキャパシタンスをＣとおく
と、φとＬとＣの関係は前記数１で表わされる。したが
って、実施の形態２における主線路１７としてこのロー
パスフィルタを用い、実施の形態２に示す回路と等価な
回路を得ることができる。

【００５３】実施の形態１３．この発明による可変移相
器の実施の形態１３を図１３に示す。図１３において、
１１、１２、１５、１６、１８、１９は実施の形態３と
同じ、２０は高周波信号を通すことが可能な第３のイン
ダクタ、５５は一端が第４のインダクタ２０の他端に接
続され他端が接地されたインターデジタルキャパシタ、
２２は一端が第３のインダクタ２０とインターデジタル
キャパシタ５５の接続部に接続された第４のインダクタ
である。

【００５４】次に動作について説明する。第３のインダ
クタ２０、インターデジタルキャパシタ５５、第４のイ
ンダクタ２２はＴ型ローパスフィルタを構成しており、
使用周波数におけるインピーダンスをこの回路の前後に
接続されている回路の特性インピーダンス（一般的には
５０Ω）とすることが可能である。また、このローパス
フィルタに入力された信号の位相を１／４波長遅らせて
出力させることも可能である。ここで、上記ローパスフ
ィルタを通過する通過位相をφ、使用周波数をｆ、第３
のインダクタ２０および第４のインダクタ２２のインピ
ーダンスをＬ、インターデジタルキャパシタ５５のキャ
パシタンスをＣとおくと、φとＬとＣの関係は前記数１
で表わされる。したがって、実施の形態２における主線
路１７としてこのローパスフィルタを用い、実施の形態
２に示す回路と等価な回路を得ることができる。

【００５５】実施の形態１４．この発明による可変移相
器の実施の形態１４を図１４に示す。図１４において、
５６は半導体（たとえばカリウムヒ素）を用いた基板、
５７は基板５６の裏面で接地されたスルーホールであ
る。

【００５６】次に動作について説明する。１１、１２、
１５、１６、１８、１９、２０、２１、２２は実施の形
態１から１３で示した回路素子と同じ動作をする回路素
子であり、基板５６上に半導体プロセス技術を用いて作
り込んである。実施の形態１から１３で示した回路を、
このように一体化して構成することで小型の可変移相器
を得ることができる。

【００５７】

【発明の効果】第１の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と、単
なる伝送線路に見える場合とを切り替え、通過位相を変
化させて移相器を構成することにより回路を小型化する
ものである。

【００５８】第２の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、１／４波長の電気長をもった主線路に
より反射を低減させ、入出力反射の少ない移相器を得る
ものである。

【００５９】第３の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、主線路としてインダクタとキャパシタ
によるＴ型ローパスフィルタを用いることにより、小型
化を図るものである。

【００６０】第４の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、主線路としてインダクタとキャパシタ
によるＴ型ハイパスフィルタを用いることにより、小型
化を図るものである。

【００６１】第５の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、主線路としてインダクタとキャパシタ
によるパイ型ローパスフィルタを用いることにより、小
型化を図るものである。

【００６２】第６の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と単なる
伝送線路に見える場合とを切り替え、通過位相を変化さ
せて移相器を構成することにより回路を小型化するもの
である。また、主線路としてインダクタとキャパシタに
よるパイ型ハイパスフィルタを用いることにより、小型
化を図るものである。

【００６３】第７の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、主線路としてインダクタとキャパシタ
によるＴ型ローパスフィルタを用いることにより、小型
化を図るものである。

【００６４】第８の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、主線路としてインダクタとキャパシタ
によるＴ型ハイパスフィルタを用いることにより、小型
化を図るものである。

【００６５】第９の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、主線路としてインダクタとキャパシタ
によるパイ型ローパスフィルタを用いることにより、小
型化を図るものである。

【００６６】第１０の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、主線路としてインダクタとキャパシタ
によるパイ型ハイパスフィルタを用いることにより、小
型化を図るものである。

【００６７】第１１の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、インダクタとしてスパイラルインダク
タを用いることで小型化を図るものである。

【００６８】第１２の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、キャパシタとしてＭＩＭキャパシタを
用いることで小型化を図るものである。

【００６９】第１３の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、キャパシタとしてインターデジタルキ
ャパシタを用いることで小型化を図るものである。

【００７０】また、第１４の発明による可変移相器は、
前記第１から第１３の発明による可変移相器に用いる構
成回路を、半導体の同一基板上で一体形成することによ
り、回路を小型化するものである。

【図面の簡単な説明】

【図１】この発明による可変移相器の実施の形態１を
示す図である。

【図２】この発明による可変移相器の実施の形態２を
示す図である。

【図３】この発明による可変移相器の実施の形態３を
示す図である。

【図４】この発明による可変移相器の実施の形態４を
示す図である。

【図５】この発明による可変移相器の実施の形態５を
示す図である。

【図６】この発明による可変移相器の実施の形態６を
示す図である。

【図７】この発明による可変移相器の実施の形態７を
示す図である。

【図８】この発明による可変移相器の実施の形態８を
示す図である。

【図９】この発明による可変移相器の実施の形態９を
示す図である。

【図１０】この発明による可変移相器の実施の形態１
０を示す図である。

【図１１】この発明による可変移相器の実施の形態１
１を示す図である。

【図１２】この発明による可変移相器の実施の形態１
２を示す図である。

【図１３】この発明による可変移相器の実施の形態１
３を示す図である。

【図１４】この発明による可変移相器の実施の形態１
４を示す図である。

【図１５】従来の移相器を示す図である。

【符号の説明】

１伝送線路、２伝送線路、３伝送線路、４ＦＥ
Ｔ、５ＦＥＴ、６抵抗、７抵抗、８バイアス端
子、９入力ポート、１０出力ポート、１１入力端
子、１２出力端子、１３ＦＥＴ、１４インダク
タ、１５ＦＥＴ、１６インダクタ、１７主線路、
１８ＦＥＴ、１９インダクタ、２０インダクタ、２
１キャパシタ、２２インダクタ、２３キャパシ
タ、２４インダクタ、２５キャパシタ、２６インダ
クタ、２７キャパシタ、２８キャパシタ、２９キャ
パシタ、３０インダクタ、３１インダクタ、３２イ
ンダクタ、３３キャパシタ、３４インダクタ、３５
キャパシタ、３６インダクタ、３７キャパシタ、３
８インダクタ、３９キャパシタ、４０インダクタ、
４１キャパシタ、４２インダクタ、４３キャパシ
タ、４４キャパシタ、４５インダクタ、４６キャパ
シタ、４７キャパシタ、４８インダクタ、４９イン
ダクタ、５０キャパシタ、５１インダクタ、５２ス
パイラルインダクタ、５３スパイラルインダクタ、５
４ＭＩＭキャパシタ、５５インターデジタルキャパ
シタ、５６半導体基板、５７スルーホール。

Claims

【特許請求の範囲】

【請求項１】高周波信号を通すことが可能な第１のＦ
ＥＴと、一端が第１のＦＥＴのドレインに接続され他端
が第１のＦＥＴのソースに接続された第１のインダクタ
で構成したことを特徴とする可変移相器。
【請求項２】高周波信号を通すことが可能な第１のＦ
ＥＴと、一端が第１のＦＥＴのドレインに接続され他端
が第１のＦＥＴのソースに接続された第１のインダクタ
と、高周波信号を通すことが可能で一端が第１のＦＥＴ
のソースに接続され回路の持つ特性インピーダンスを持
つ主線路と、ドレインが主線路の他端に接続され高周波
信号を通すことが可能な第２のＦＥＴと、一端が第２の
ＦＥＴのドレインに接続され他端が第２のＦＥＴのソー
スに接続された第２のインダクタで構成したことを特徴
とする可変移相器。
【請求項３】高周波信号を通し一端をその入力端子と
する第１のインダクタと、一端が第１のインダクタの他
端に接続されかつ他端が接地された第１のキャパシタ
と、一端が第１のインダクタと第１のキャパシタの接続
部に接続され他端を出力端子とする第２のインダクタと
で構成され、第１のインダクタの入力端子を入力端子、
第２のインダクタの出力端子を出力端子としたＴ型ロー
パスフィルタを主線路として用いたことを特徴とする請
求項第２項記載の可変移相器。
【請求項４】高周波信号を通し一端をその入力端子と
する第１のキャパシタと、一端が第１のキャパシタの他
端に接続されかつ他端が接地された第１のインダクタ
と、一端が第１のインダクタと第１のキャパシタの接続
部に接続され、他端を出力端子とする第２のキャパシタ
とで構成され、第１のキャパシタの入力端子を入力端
子、第２のキャパシタの出力端子を出力端子としたＴ型
ハイパスフィルタを主線路として用いたことを特徴とす
る請求項第２項記載の可変移相器。
【請求項５】高周波信号を通し一端をその入力端子と
する第１のインダクタと、一端が第１のインダクタの一
端に接続されかつ他端が接地された第１のキャパシタ
と、一端が第１のインダクタの他端に接続され他端が接
地された第２のキャパシタとで構成され、第１のインダ
クタの両端を入出力端子としたパイ型ローパスフィルタ
を主線路として用いたことを特徴とする請求項第２項記
載の可変移相器。
【請求項６】高周波信号を通し一端をその入力端子と
する第１のキャパシタと、一端が第１のキャパシタの一
端に接続されかつ他端が接地された第１のインダクタ
と、一端が第１のキャパシタの他端に接続され他端が接
地された第２のインダクタとで構成され、第１のキャパ
シタの両端を入出力端子としたパイ型ハイパスフィルタ
を主線路として用いたことを特徴とする請求項第２項記
載の可変移相器。
【請求項７】高周波信号を通し一端をその入力端子と
する第１のインダクタと、一端が第１のインダクタの他
端に接続されかつ他端が接地された第１のキャパシタ
と、一端が第１のインダクタと第１のキャパシタの接続
部に接続された第２のインダクタと、一端が第２のイン
ダクタの他端に接続されかつ他端が接地された第２のキ
ャパシタと、一端が第２のインダクタと第２のキャパシ
タの接続部に接続され他端を出力端子とする第３のイン
ダクタとで構成され、第１のインダクタの入力端子を入
力端子、第３のインダクタの出力端子を出力端子とした
Ｔ型ローパスフィルタを主線路として用いたことを特徴
とする請求項第２項記載の可変移相器。
【請求項８】高周波信号を通し一端をその入力端子と
する第１のキャパシタと、一端が第１のキャパシタの他
端に接続されかつ他端が接地された第１のインダクタ
と、一端が第１のインダクタと第１のキャパシタの接続
部に接続された第２のキャパシタと、一端が第２のキャ
パシタの他端に接続されかつ他端が接地された第２のイ
ンダクタと、一端が第２のインダクタと第２のキャパシ
タの接続部に接続され他端を出力端子とする第３のキャ
パシタとで構成され、第１のキャパシタの入力端子を入
力端子、第３のキャパシタの出力端子を出力端子とした
Ｔ型ハイパスフィルタを主線路として用いたことを特徴
とする請求項第２項記載の可変移相器。
【請求項９】高周波信号を通し一端をその入力端子と
する第１のインダクタと、一端が第１のインダクタの入
力端子に接続されかつ他端が接地された第１のキャパシ
タと、一端が第１のインダクタの他端に接続され他端が
接地された第２のキャパシタと、一端が第１のインダク
タと第２のキャパシタの接続部に接続され他端を出力端
子とする第３のインダクタと、一端が第３のインダクタ
の出力端子に接続され他端が接地された第２のキャパシ
タとで構成され、第１のインダクタの入力端子を入力端
子、第３のインダクタの出力端子を出力端子としたパイ
型ローパスフィルタを主線路として用いたことを特徴と
する請求項第２項記載の可変移相器。
【請求項１０】高周波信号を通し一端をその入力端子
とする第１のキャパシタと、一端が第１のキャパシタの
入力端子に接続されかつ他端が接地された第１のインダ
クタと、一端が第１のキャパシタの他端に接続され他端
が接地された第２のインダクタと、一端が第２のインダ
クタと第１のキャパシタの接続部に接続され他端を出力
端子とする第２のキャパシタと、一端が第２のキャパシ
タの出力端子に接続され他端が接地された第３のインダ
クタで構成され、第１のキャパシタの入力端子を入力端
子、第３のキャパシタの出力端子を出力端子としたパイ
型ハイパスフィルタを主線路として用いたことを特徴と
する請求項第２項記載の可変移相器。
【請求項１１】インダクタとしてスパイラルインダク
タを用いたことを特徴とする請求項第３、４、５、６、
７、８、９、１０項のいずれかに記載の可変移相器。
【請求項１２】キャパシタとしてＭＩＭ（Ｍｅｔａｌ
ＩｎｓｕｌａｔｏｒＭｅｔａｌ）キャパシタを用い
たことを特徴とする請求項第３、４、５、６、７、８、
９、１０項のいずれかに記載の可変移相器。
【請求項１３】キャパシタとしてインターデジタルキ
ャパシタを用いたことを特徴とする請求項第３、４、
５、６、７、８、９、１０項のいずれかに記載の可変移
相器。
【請求項１４】スルーホールを用いて接地し、構成要
素をすべて半導体基板上に一体成形したことを特徴とす
る請求項第１、２、３、４、５、６、７、８、９、１
０、１１、１２、１３項のいずれかに記載の可変移相
器。