JPH10209788A

JPH10209788A - 可変移相器

Info

Publication number: JPH10209788A
Application number: JP784497A
Authority: JP
Inventors: Nobuyuki Kamiya; 信之神谷; Shinichi Morita; 晋一森田; Mitsunori Men; 充徳面
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-01-20
Filing date: 1997-01-20
Publication date: 1998-08-07

Abstract

(57)【要約】【課題】従来の移相器は、使用周波数に対し１／４波
長の電気長をもつ伝送線路が３本必要となるため、回路
が大型化するという課題があった。【解決手段】ＦＥＴをスイッチとして用い、通過信号
に対して回路全体が位相進み回路である直列のキャパシ
タに見える場合と、単なる伝送線路に見える場合とを切
り替えて移相器を構成している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はレーダー受信機等
に用いられ、高周波信号の位相を電気的に変化させるた
めの、デジタル制御の可能な移相器に関する。

【０００２】

【従来の技術】従来の実施例について図１５に示す。図
１５は「アイイ−イ−イ−トランザクションズオンマイ
クロウェーブセオリーアンドテクニークス（ＩＥＥＥ
ＴｒａｎｓａｃｔｉｏｎｓＯｎＭｉｃｒｏｗａｖｅ
ａｎｄＴｅｃｈｎｉｑｕｅｓ）」Ｖｏｌ．ＭＴＴ−
１３、Ｎｏ１２（１９８５年１２月）、第１５９１〜１
５９６ページに開示された従来の移相器を示す回路構成
図である。図１５において、１は使用周波数帯において
電気長が１／４波長（９０度）となる第１の伝送線路、
２は上記第１の伝送線路１の一端に接続された使用周波
数帯において電気長が１／４波長（９０度）となる第２
の伝送線路、３は上記第１の伝送線路１の他端に接続さ
れた使用周波数帯において電気長が１／４波長（９０
度）となる第３の伝送線路、４はドレインが上記第２の
伝送線路２の他端に接続されソースが接地された第１の
ＦＥＴ、５はドレインが上記第３の伝送線路３の他端に
接続されソースが接地された第２のＦＥＴ、６は一端が
第１のＦＥＴ４のゲートに接続された使用周波数帯にお
いて十分高いインピーダンスを持った第１の抵抗、７は
一端が第２のＦＥＴ５のゲートに接続され使用周波数帯
において十分高いインピーダンスを持った第２の抵抗、
８は第１の抵抗６および第２の抵抗７を通し第１のＦＥ
Ｔ４および第２のＦＥＴ５にバイアスを印加するための
バイアス端子、９は回路の入力ポート、１０は回路の出
力ポートである。

【０００３】次に動作について説明する。まず、第１の
ＦＥＴ４および第２のＦＥＴ５のゲートにピンオフ電圧
を印加する。この時、第２の伝送線路２の第１のＦＥＴ
４に接続された一端が解放端子となり、第２の伝送線路
２はオープンスタブと等価となる。同様に第３の伝送線
路３もオープンスタブとなり回路は１／４波長の電気長
を持った線路の両脇にオープンスタブを持つ回路とな
る。次に第１のＦＥＴ４および第２のＦＥＴ５のゲート
にオン電圧を印加する。この時、第２の伝送線路２の第
１のＦＥＴ４に接続された一端が接地され第２の伝送線
路２はショートスタブと等価となる。同様に第３の伝送
線路３もショートスタブとなり、回路は１／４波長の電
気長を持った線路の両脇にショートスタブを持つ回路に
なる。

【０００４】入力ポート９から入力された高周波信号は
１／４波長の電気長を持った線路の両脇にオープンスタ
ブを持つ時と、ショートスタブを持つ時とで通過位相が
異なる。よって、この回路は２つのＦＥＴの状態を変え
ることで通過位相を変化させる移相器として動作する。

【０００５】

【発明が解決しようとする課題】以上説明した移相器
は、使用周波数に対し１／４波長の電気長を持つ伝送線
路が３本必要となるため、回路が大型化するという課題
があった。

【０００６】この発明は、上記のような課題を解決する
ためになされたものであり、使用周波数に対し１／４波
長の電気長を持った伝送線路を減らすことで小型の可変
移相器を得ることを目的とする。

【０００７】

【課題を解決するための手段】第１の発明による可変移
相器は、ＦＥＴをスイッチとして用い、通過信号に対し
て回路全体が位相進み回路である直列のキャパシタに見
える場合と、単なる伝送線路に見える場合とを切り替
え、通過位相を変化させて移相器を構成し、小型の可変
移相器を得るものである。

【０００８】第２の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、小型の可変移相器を得るもので
ある。

【０００９】第３の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、かつ主線路としてＴ型ローパス
フィルタを用いることで小型の可変移相器を得るもので
ある。

【００１０】第４の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、かつ主線路としてＴ型ハイパス
フィルタを用いることで小型の可変移相器を得るもので
ある。

【００１１】第５の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、かつ主線路としてパイ型ローパ
スフィルタを用いることで小型の可変移相器を得るもの
である。

【００１２】第６の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、かつ主線路としてパイ型ハイパ
スフィルタを用いることで小型の可変移相器を得るもの
である。

【００１３】第７の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、かつ主線路としてＴ型ローパス
フィルタを用いることで小型の可変移相器を得るもので
ある。

【００１４】第８の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、かつ主線路としてＴ型ハイパス
フィルタを用いることで小型の可変移相器を得るもので
ある。

【００１５】第９の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成し、かつ主線路としてパイ型ローパ
スフィルタを用いることで小型の可変移相器を得るもの
である。

【００１６】第１０の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相進み回路である直列のキャパシタに見える場合と、単
なる伝送線路に見える場合とを切り替え、通過位相を変
化させて移相器を構成し、かつ主線路としてパイ型ハイ
パスフィルタを用いることで小型の可変移相器を得るも
のである。

【００１７】第１１の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相進み回路である直列のキャパシタに見える場合と、単
なる伝送線路に見える場合とを切り替え、通過位相を変
化させて移相器を構成し、かつ主線路を構成する回路中
のインダクタとスパイラルインダクタを用いることで小
型の可変移相器を得るものである。

【００１８】第１２の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相進み回路である直列のキャパシタに見える場合と、単
なる伝送線路に見える場合とを切り替え、通過位相を変
化させて移相器を構成し、かつ主線路を構成する回路中
のキャパシタとしてＭＩＭ（ＭｅｔａｌＩｎｓｕｌａ
ｔｏｒＭｅｔａｌ）キャパシタを用いることで小型の
可変移相器を得るものである。

【００１９】第１３の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相進み回路である直列のキャパシタに見える場合と、単
なる伝送線路に見える場合とを切り替え、通過位相を変
化させて移相器を構成し、かつ主線路を構成する回路中
のキャパシタとしてインターデジタルキャパシタを用い
ることで小型の可変移相器を得るものである。

【００２０】また、第１４の発明による可変移相器は、
前記第１から第１３の発明による可変移相器に用いる構
成回路を、半導体の同一基板上で一体形成することによ
り、小型の可変移相器を得るものである。

【００２１】

【発明の実施の形態】

実施の形態１．この発明による可変移相器の実施の形態
１を図１に示す。図１において、１１は入力端子、１２
は出力端子、１３はドレインが入力端子１１に接続さ
れ、ソースが出力端子１２に接続され高周波信号を通す
ことが可能な第３のＦＥＴ、１４は一端が前記第３のＦ
ＥＴ１３のドレインに接続され、他端が第３のＦＥＴ１
３のソースに接続された第１のキャパシタである。

【００２２】次に動作について説明する。まず、第３の
ＦＥＴ１３のゲートにオン電圧を印加する。この時、第
３のＦＥＴ１３はドレインから入力された信号がそのま
まソースから出力されるスルー状態となる。この状態で
入力端子１１に入力され出力端子１２から出力された高
周波信号の位相を基準として考える。次に、第３のＦＥ
Ｔ１３のゲートにピンチオフ電圧を印加する。この時、
第３のＦＥＴ１３は信号が通過することができないオフ
状態となるため、信号は第１のキャパシタ１４を通過す
る。従って、入力端子１１から入力された高周波信号は
第１のキャパシタ１４を通過することで上記基準に対し
位相が進み、出力端子１２から出力される。よって、第
３のＦＥＴ１３の状態を変化させることで、通過位相を
２通りに変化させることのできる可変移相器としてこの
回路は動作する。

【００２３】実施の形態２．この発明による可変移相器
の実施の形態２を図２に示す。図２において、１１は入
力端子、１２は出力端子、１５はドレインが入力端子１
１に接続され、高周波信号を通すことが可能な第４のＦ
ＥＴ、１６は一端が前記第４のＦＥＴ１５のドレインに
接続され、他端が第４のソースに接続された第２のキャ
パシタ、１７は一端が第４のＦＥＴ１５のソースに接続
され、高周波信号を通すことが可能で、回路の特性イン
ピーダンス（一般的には５０Ω）を持ち、使用周波数に
おいて１／４波長の電気長を持つ主線路、１８はドレイ
ンが前記主線路１７に接続され、ソースが出力端子１２
に接続された第５のＦＥＴ、１９は一端が第５のＦＥＴ
１８と主線路１７の接続部に接続され、他端が第５のＦ
ＥＴ１８のソースに接続された第３のキャパシタであ
る。

【００２４】次に動作について説明する。まず、第４の
ＦＥＴ１５のゲートにオン電圧を印加し、かつ第５のＦ
ＥＴ１８のゲートにオン電圧を印加する。この時、第４
のＦＥＴ１５はスルー状態となり、また第５のＦＥＴ１
８もオンであるため、第３のＦＥＴ１８もスルー状態と
なる。この状態で入力端子１１に入力され出力端子１２
から出力された高周波信号の位相状態を基準とする。次
に、第４のＦＥＴ１５のゲートにピンチオフ電圧を印加
し、かつ第５のＦＥＴ１８のゲートにもピンチオフ電圧
を印加する。この時、第４のＦＥＴ１５と第５のＦＥＴ
１８は信号が通過することができないオフ状態となるた
め、信号は第２のキャパシタ１６と第３のキャパシタ１
９を通過する。この時、入力端子１１から入力された高
周波信号は第２のキャパシタ１６と第３のキャパシタ１
９を通過することで上記基準に対し位相が進み、出力端
子１２から出力される。また、第２のキャパシタ１６と
第３のキャパシタ１９の間に主線路１７があるため、第
２のキャパシタ１６で反射された反射波と第３のキャパ
シタ１９で反射された反射波は位相状態が反転してい
る。このため、それぞれの反射波を打ち消しあい、ＶＳ
ＷＲ（ＶｏｌｔａｇｅＳｔａｎｄｉｎｇＷａｖｅ
Ｒａｔｉｏ）の悪化を防いでいる。よって、第４のＦＥ
Ｔ１５及び第５のＦＥＴ１８の状態を変化させること
で、通過位相を２通りに変化させることのできる可変移
相器としてこの回路は動作する。

【００２５】実施の形態３．この発明による可変移相器
の実施の形態３を図３に示す。図３において、１１，１
２，１５，１６，１８，１９は実施の形態２と同じ、２
０は高周波信号を通すことが可能な第１のインダクタ、
２１は一端が第１のインダクタ２０の他端に接続され、
他端が接地された第４のキャパシタ、２２は一端が第１
のインダクタ２０と第４のキャパシタ２１の接続部に接
続された第２のインダクタである。

【００２６】次に動作について説明する。第１のインダ
クタ２０、第４のキャパシタ２１、第２のインダクタ２
２はＴ型ローパスフィルタを構成しており、使用周波数
におけるインピーダンスをこの回路の前後に接続されて
いる回路の特性インピーダンス（一般的には５０Ω）と
することが可能である。また、このＴ型ローパスフィル
タに入力された信号の位相を１／４波長遅らせて出力さ
せることも可能である。ここで、上記ローパスフィルタ
を通過する通過位相をφ、使用周波数をｆ、第１のイン
ダクタ２０及び第２のインダクタ２２のインダクタンス
をＬ、第４のキャパシタ２１のキャパシタンスをＣとお
くと、φとＬとＣの関係は以下の数１で表される。した
がって、実施の形態２における主線路１７としてこのロ
ーパスフィルタを用い、実施の形態２に示す回路と等価
な回路を得ることができる。

【００２７】

【数１】

【００２８】実施の形態４．この発明による可変移相器
の実施の形態４を図４に示す。図４において、１１，１
２，１５，１６，１８，１９は実施の形態２と同じ、２
３は高周波信号を通すことが可能な第５のキャパシタ、
２４は一端が第５のキャパシタ２３の他端に接続され、
他端が接地された第３のインダクタ、２５は一端が第５
のキャパシタ２３と第３のインダクタ２４の接続部に接
続された第６のキャパシタである。

【００２９】次に動作について説明する。第５のキャパ
シタ２３、第３のインダクタ２４、第６のキャパシタ２
５はＴ型ハイパスフィルタを構成しており、使用周波数
におけるインピーダンスをこの回路の前後に接続されて
いる回路の特性インピーダンス（一般的には５０Ω）と
することが可能である。また、このハイパスフィルタに
入力された信号の位相を１／４波長進ませて出力させる
ことも可能である。ここで、上記ハイパスフィルタを通
過する通過位相をφ、使用周波数をｆ、第３のインダク
タ２４のインダクタンスをＬ、第５のキャパシタ２３お
よび第６のキャパシタ２５のキャパシタンスをＣとおく
と、φとＬとＣの関係は以下の数２で表される。したが
って、実施の形態２における主線路１７としてこのハイ
パスフィルタを用い、実施の形態２に示す回路と等価な
回路を得ることができる。

【００３０】

【数２】

【００３１】実施の形態５．この発明による可変移相器
の実施の形態５を図５に示す。図５において、１１，１
２，１５，１６，１８，１９は実施の形態２と同じ、２
６は高周波信号を通すことが可能な第４のインダクタ、
２７は一端が第４のインダクタ２６の一端に接続され、
他端が接地された第７のキャパシタ、２８は一端が第４
のインダクタ２６の他端に接続され、他端が接地された
第８のキャパシタである。

【００３２】次に動作について説明する。第４のインダ
クタ２６、第７のキャパシタ２７、第８のキャパシタ２
８はパイ型ローパスフィルタを構成しており、使用周波
数におけるインピーダンスをこの回路の前後に接続され
ている回路の特性インピーダンス（一般的には５０Ω）
とすることが可能である。また、このローパスフィルタ
に入力された信号の位相を１／４波長遅らせて出力させ
ることも可能である。ここで、上記ローパスフィルタを
通過する通過位相をφ、使用周波数をｆ、第４のインダ
クタ２６のインダクタンスをＬ、第７のキャパシタ２７
及び第８のキャパシタ２８のキャパシタンスをＣとおく
と、φとＬとＣの関係は以下の数３で表される。したが
って、実施の形態２における主線路１７としてこのロー
パスフィルタを用い、実施の形態２に示す回路と等価な
回路を得ることができる。

【００３３】

【数３】

【００３４】実施の形態６．この発明による可変移相器
の実施の形態６を図６に示す。図６において、１１，１
２，１５，１６，１８，１９は実施の形態２と同じ、２
９は高周波信号を通すことが可能な第９のキャパシタ、
３０は一端が第９のキャパシタ２９の一端に接続され、
他端が接地された第５のインダクタ、３１は一端が第９
のキャパシタ２９の他端に接続され、他端が接地された
第６のインダクタである。

【００３５】次に動作について説明する。第９のキャパ
シタ２９、第５のインダクタ３０、第６のインダクタ３
１はパイ型ハイパスフィルタを構成しており、使用周波
数におけるインピーダンスをこの回路の前後に接続され
ている回路の特性インピーダンス（一般的には５０Ω）
とすることが可能である。また、このハイパスフィルタ
に入力された信号の位相を１／４波長進ませて出力させ
ることも可能である。ここで、上記ハイパスフィルタを
通過する通過位相をφ、使用周波数をｆ、第５のインダ
クタ３０および第６のインダクタ３１のインダクタンス
をＬ、第９のキャパシタ２９のキャパシタンスをＣとお
くと、φとＬとＣの関係は以下の数４で表される。した
がって、実施の形態２における主線路１７としてこのハ
イパスフィルタを用い、実施の形態２に示す回路と等価
な回路を得ることができる。

【００３６】

【数４】

【００３７】実施の形態７．この発明による可変移相器
の実施の形態７を図７に示す。図７において、１１，１
２，１５，１６，１８，１９は実施の形態２と同じ、３
２は高周波信号を通すことが可能な第７のインダクタ、
３３は一端が第７のインダクタ３２の他端に接続され、
他端が接地された第１０のキャパシタ、３４は一端が第
７のインダクタ３２と第１０のキャパシタ３３の接続部
に接続された第８のインダクタ、３５は一端が第８のイ
ンダクタ３４の他端に接続され、他端が接地された第１
１のキャパシタ、３６は一端が第８のインダクタ３４と
第１１のキャパシタ３５の接続部に接続された第９のイ
ンダクタである。

【００３８】次に動作について説明する。第７のインダ
クタ３２、第１０のキャパシタ３３、第８のインダクタ
３４、第１１のキャパシタ３５、第９のインダクタ３６
はＴ型ローパスフィルタを構成しており、使用周波数に
おけるインピーダンスをこの回路の前後に接続されてい
る回路の特性インピーダンス（一般的には５０Ω）とす
ることが可能である。また、このＴ型ローパスフィルタ
に入力された信号の位相を１／４波長遅らせて出力させ
ることも可能である。ここで、上記ローパスフィルタを
通過する通過位相をφ、使用周波数をｆ、第７のインダ
クタ３２および第９のインダクタ３６のインダクタンス
をＬ１、第８インダクタ３４のインダクタンスをＬ２、
第１０のキャパシタ３３と第１１のキャパシタ３５のキ
ャパシタンスをＣとおくと、φとＬ１とＬ２とＣの関係
は以下の数５で表される。したがって、実施の形態２に
おける主線路１７としてこのローパスフィルタを用い、
実施の形態２に示す回路と等価な回路を得ることができ
る。

【００３９】

【数５】

【００４０】実施の形態８．この発明による可変移相器
の実施の形態８を図８に示す。図８において、１１，１
２，１５，１６，１８，１９は実施の形態２と同じ、３
７は高周波信号を通すことが可能な第１２のキャパシ
タ、３８は一端が第１２のキャパシタ３７の他端に接続
され、他端が接地された第１０のインダクタ、３９は一
端が第１２のキャパシタ３７と第１０のインダクタ３８
の接続部に接続された第１３のキャパシタ、４０は一端
が第１３のキャパシタ３９の他端に接続され、他端が接
地された第１１のインダクタ、４１は一端が第１３のキ
ャパシタ３９と第１１のインダクタ４０の接続部に接続
された第１４のキャパシタである。

【００４１】次に動作について説明する。第１２のキャ
パシタ３７、第１０のインダクタ３８、第１３のキャパ
シタ３９、第１１のインダクタ４０、第１４のキャパシ
タ４１はＴ型ハイパスフィルタを構成しており、使用周
波数におけるインピーダンスをこの回路の前後に接続さ
れている回路の特性インピーダンス（一般的には５０
Ω）とすることが可能である。また、このハイパスフィ
ルタに入力された信号の位相を１／４波長進ませて出力
させることも可能である。ここで、上記ハイパスフィル
タを通過する通過位相をφ、使用周波数をｆ、第１０の
インダクタ３８と第１１のインダクタ４０のインダクタ
ンスをＬ、第１２のキャパシタ３７および第１４のキャ
パシタ４１のキャパシタンスをＣ１、第１３のキャパシ
タ３９のキャパシタンスをＣ２とおくと、φとＬとＣ１
とＣ２の関係は以下の数６で表される。したがって、実
施の形態２における主線路１７としてこのハイパスフィ
ルタを用い、実施の形態２に示す回路と等価な回路を得
ることができる。

【００４２】

【数６】

【００４３】実施の形態９．この発明による可変移相器
の実施の形態９を図９に示す。図９において、１１，１
２，１５，１６，１８，１９は実施の形態２と同じ、４
２は高周波信号を通すことが可能な第１２のインダク
タ、４３は一端が第１２のインダクタ４２の一端に接続
され、他端が接地された第１５のキャパシタ、４４は一
端が第１２のインダクタ４２の他端に接続され、他端が
接地された第１６のキャパシタ、４５は一端が第１２の
インダクタ４２と第１６のキャパシタ４４の接続部に接
続された第１３のインダクタ、４６は一端が第１３のイ
ンダクタ４４の他端に接続され、他端が接地され第１７
のキャパシタである。

【００４４】次に動作について説明する。第１２のイン
ダクタ４２、第１５のキャパシタ４３、第１６のキャパ
シタ４４、第１３のインダクタ４５、第１７のキャパシ
タ４６はパイ型ローパスフィルタを構成しており、使用
周波数におけるインピーダンスをこの回路の前後に接続
されている回路の特性インピーダンス（一般的には５０
Ω）とすることが可能である。また、このローパスフィ
ルタに入力された信号の位相を１／４波長遅らせて出力
させることも可能である。ここで、上記ローパスフィル
タを通過する通過位相をφ、使用周波数をｆ、第１２の
インダクタ４２と第１３のインダクタ４５のインダクタ
ンスをＬ、第１５のキャパシタ４３および第１７のキャ
パシタ４６のキャパシタンスをＣ１、第１６のキャパシ
タ４４のキャパシタンスをＣ２とおくと、φとＬとＣ１
とＣ２の関係は以下の数７で表される。したがって、実
施の形態２における主線路１７としてこのローパスフィ
ルタを用い、実施の形態２に示す回路と等価な回路を得
ることができる。

【００４５】

【数７】

【００４６】実施の形態１０．この発明による可変移相
器の実施の形態１０を図１０に示す。図１０において、
１１，１２，１５，１６，１８，１９は実施の形態２と
同じ、４７は高周波信号を通すことが可能な第１８のキ
ャパシタ、４８は一端が第１８のキャパシタ４７の一端
に接続され、他端が接地された第１４のインダクタ、４
９は一端が第１８のキャパシタ４７の他端に接続され、
他端が接地された第１５のインダクタ、５０は一端が第
１８のキャパシタ４７と第１５のインダクタ４９の接続
部が接続された第１９のキャパシタ、５１は一端が第１
９のキャパシタ５０の他端に接続され、他端が接地され
た第１６のインダクタである。

【００４７】次に動作について説明する。第１８のキャ
パシタ４７、第１４のインダクタ４８、第１５のインダ
クタ４９、第１９のキャパシタ５０、第１６のインダク
タ５１はパイ型ハイパスフィルタを構成しており、使用
周波数におけるインピーダンスをこの回路の前後に接続
されている回路の特性インピーダンス（一般的には５０
Ω）とすることが可能である。また、このハイパスフィ
ルタに入力された信号の位相を１／４波長進ませて出力
させることも可能である。ここで、上記ハイパスフィル
タを通過する通過位相をφ、使用周波数をｆ、第１４の
インダクタ４８および第１６のインダクタ５１のインダ
クタンスをＬ１、第１５のインダクタ４９のインダクタ
ンスをＬ２、第１８のキャパシタ４７および第１９のキ
ャパシタ５０のキャパシタンスをＣとおくと、φとＬ１
とＬ２とＣの関係は以下の数８で表される。したがっ
て、実施の形態２における主線路１７としてこのハイパ
スフィルタを用い、実施の形態２に示す回路と等価な回
路を得ることができる。

【００４８】

【数８】

【００４９】実施の形態１１．この発明による可変移相
器の実施の形態１１を図１１に示す。図１１において、
１１，１２，１５，１６，１８，１９は実施の形態３と
同じ、５２は高周波信号を通すことが可能な第１のスパ
イラルインダクタ、２１は一端が第１のスパイラルイン
ダクタ５２の他端に接続され、他端が接地された第４の
キャパシタ、５３は一端が第１のスパイラルインダクタ
５２と第４のキャパシタ２１の接続部に接続された第２
のスパイラルインダクタである。

【００５０】次に動作について説明する。第１のスパイ
ラルインダクタ５２、第４のキャパシタ２１、第２のス
パイラルインダクタ５３はＴ型ローパスフィルタを構成
しており、使用周波数におけるインピーダンスをこの回
路の前後に接続されている回路の特性インピーダンス
（一般的には５０Ω）とすることが可能である。また、
このローパスフィルタに入力された信号の位相を１／４
波長遅らせて出力させることも可能である。ここで、上
記ローパスフィルタを通過する通過位相をφ、使用周波
数をｆ、第１のスパイラルインダクタ５２および第２の
スパイラルインダクタ５３のインダクタンスをＬ、第４
のキャパシタ２１のキャパシタンスをＣとおくと、φと
ＬとＣの関係は前記数１で表される。したがって、実施
の形態２における主線路１７としてこのローパスフィル
タを用い、実施の形態２に示す回路と等価な回路を得る
ことができる。

【００５１】実施の形態１２．この発明による可変移相
器の実施の形態１２を図１２に示す。図１２において、
１１，１２，１５，１６，１８，１９は実施の形態３と
同じ、２０は高周波信号を通すことが可能な第１のイン
ダクタ、５４は一端が第１のインダクタ２０の他端に接
続され、他端が接地された第１のＭＩＭキャパシタ、２
２は一端が第１のインダクタ２０と第１のＭＩＭ（Ｍｅ
ｔａｌＩｎｓｕｌａｔｏｒＭｅｔａｌ）キャパシタ
５４の接続部に接続された第２のインダクタである。

【００５２】次に動作について説明する。第１のインダ
クタ２０、第１のＭＩＭキャパシタ５４、第２のインダ
クタ２２はＴ型ローパスフィルタを構成しており、使用
周波数におけるインピーダンスをこの回路の前後に接続
されている回路の特性インピーダンス（一般的には５０
Ω）とすることが可能である。また、このローパスフィ
ルタに入力された信号の位相を１／４波長遅らせて出力
させることも可能である。ここで、上記ローパスフィル
タを通過する通過位相をφ、使用周波数をｆ、第１のイ
ンダクタ２０および第２のインダクタ２２のインダクタ
ンスをＬ、第１のＭＩＭキャパシタ５４のキャパシタン
スをＣとおくと、φとＬとＣの関係は前記数１で表され
る。したがって、実施の形態２における主線路１７とし
てこのローパスフィルタを用い、実施の形態２に示す回
路と等価な回路を得ることができる。

【００５３】実施の形態１３．この発明による可変移相
器の実施の形態１３を図１３に示す。図１３において、
１１，１２，１５，１６，１８，１９は実施の形態３と
同じ、２０は高周波信号を通すことが可能な第１のイン
ダクタ、５５は一端が第１のインダクタ２０の他端に接
続され、他端が接地された第１のインターデジタルキャ
パシタ、２２は一端が第１のインダクタ２０と第１のイ
ンターデジタルキャパシタ５５の接続部に接続された第
２のインダクタである。

【００５４】次に動作について説明する。第１のインダ
クタ２０、第１のインターデジタルキャパシタ５５、第
２のインダクタ２２はＴ型ローパスフィルタを構成して
おり、使用周波数におけるインピーダンスをこの回路の
前後に接続されている回路の特性インピーダンス（一般
的には５０Ω）とすることが可能である。また、このロ
ーパスフィルタに入力された信号の位相を１／４波長遅
らせて出力させることも可能である。ここで、上記ロー
パスフィルタを通過する通過位相をφ、使用周波数を
ｆ、第１のインダクタ２０および第２のインダクタ２２
のインダクタンスをＬ、第１のインターデジタルキャパ
シタ５５のキャパシタンスをＣとおくと、φとＬとＣの
関係は前記数１で表される。したがって、実施の形態２
における主線路１７としてこのローパスフィルタを用
い、実施の形態２に示す回路と等価な回路を得ることが
できる。

【００５５】実施の形態１４．この発明による可変移相
器の実施の形態１４を図１４に示す。図１４において、
５６は半導体（たとえばガリウムヒ素）を用いた基板、
５７は基板５６の裏面で接地されたスルーホールであ
る。

【００５６】次に動作について説明する。１１，１２，
１５，１６，１８，１９，２０，２１，２２は実施の形
態１から１３で示した回路素子と同じ動作をする回路素
子であり、基板５６上に半導体プロセス技術を用いて作
り込んである。実施の形態１から１３で示した回路を、
このように一体化して構成することで小型の可変移相器
を得ることができる。

【００５７】

【発明の効果】第１の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相進み回路である直列のキャパシタに見える場合と、単
なる伝送線路に見える場合とを切り替え、通過位相を変
化させて移相器を構成することにより回路を小型化する
ものである。

【００５８】第２の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、１／４波長の電気長を持った主線路に
より反射を低減させ、入出力反射の少ない移相器を得る
ものである。

【００５９】第３の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、主線路としてインダクタとキャパシタ
によりＴ型ローパスフィルタを用いることにより、小型
かを図るものである。

【００６０】第４の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、主線路としてインダクタとキャパシタ
によるＴ型ハイパスフィルタを用いることにより、小型
化を図るものである。

【００６１】第５の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、主線路としてインダクタとキャパシタ
によるパイ型ローパスフィルタを用いることにより、小
型化を図るものである。

【００６２】第６の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、主線路としてインダクタとキャパシタ
によるパイ型ハイパスフィルタを用いることにより、小
型化を図るものである。

【００６３】第７の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、主線路としてインダクタとキャパシタ
によるＴ型ローパスフィルタを用いることにより、小型
化を図るものである。

【００６４】第８の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、主線路としてインダクタとキャパシタ
によるＴ型ハイパスフィルタを用いることにより、小型
化を図るものである。

【００６５】第９の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
進み回路である直列のキャパシタに見える場合と、単な
る伝送線路に見える場合とを切り替え、通過位相を変化
させて移相器を構成することにより回路を小型化するも
のである。また、主線路としてインダクタとキャパシタ
によるパイ型ローパスフィルタを用いることにより、小
型化を図るものである。

【００６６】第１０の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相進み回路である直列のキャパシタに見える場合と、単
なる伝送線路に見える場合とを切り替え、通過位相を変
化させて移相器を構成することにより回路を小型化する
ものである。また、主線路としてインダクタとキャパシ
タによるパイ型ハイパスフィルタを用いることにより、
小型化を図るものである。

【００６７】第１１の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相進み回路である直列のキャパシタに見える場合と、単
なる伝送線路に見える場合とを切り替え、通過位相を変
化させて移相器を構成することにより回路を小型化する
ものである。また、インダクタとしてスパイラルインダ
クタを用いることで小型化を図るものである。

【００６８】第１２の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相進み回路である直列のキャパシタに見える場合と、単
なる伝送線路に見える場合とを切り替え、通過位相を変
化させて移相器を構成することにより回路を小型化する
ものである。また、キャパシタとしてＭＩＭキャパシタ
を用いることで小型化を図るものである。

【００６９】第１３の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相進み回路である直列のキャパシタに見える場合と、単
なる伝送線路に見える場合とを切り替え、通過位相を変
化させて移相器を構成することにより回路を小型化する
ものである。また、キャパシタとしてインターデジタル
キャパシタを用いることで小型化を図るものである。

【００７０】また、第１４の発明による可変移相器は、
前記第１から第１３の発明による可変移相器に用いる構
成回路を、半導体の同一基板上で一体形成することによ
り、回路を小型化するものである。

【図面の簡単な説明】

【図１】この発明による可変移相器の実施の形態１を
示す図である。

【図２】この発明による可変移相器の実施の形態２を
示す図である。

【図３】この発明による可変移相器の実施の形態３を
示す図である。

【図４】この発明による可変移相器の実施の形態４を
示す図である。

【図５】この発明による可変移相器の実施の形態５を
示す図である。

【図６】この発明による可変移相器の実施の形態６を
示す図である。

【図７】この発明による可変移相器の実施の形態７を
示す図である。

【図８】この発明による可変移相器の実施の形態８を
示す図である。

【図９】この発明による可変移相器の実施の形態９を
示す図である。

【図１０】この発明による可変移相器の実施の形態１
０を示す図である。

【図１１】この発明による可変移相器の実施の形態１
１を示す図である。

【図１２】この発明による可変移相器の実施の形態１
２を示す図である。

【図１３】この発明による可変移相器の実施の形態１
３を示す図である。

【図１４】この発明による可変移相器の実施の形態１
４を示す図である。

【図１５】従来の移相器を示す図である。

【符号の説明】

１伝送線路、２伝送線路、３伝送線路、４ＦＥ
Ｔ、５ＦＥＴ、６抵抗、７抵抗、８バイアス端
子、９入力ポート、１０出力ポート、１１入力端
子、１２出力端子、１３ＦＥＴ、１４キャパシ
タ、１５ＦＥＴ、１６キャパシタ、１７主線路、
１８ＦＥＴ、１９キャパシタ、２０インダクタ、２
１キャパシタ、２２インダクタ、２３キャパシ
タ、２４インダクタ、２５キャパシタ、２６インダ
クタ、２７キャパシタ、２８キャパシタ、２９キャ
パシタ、３０インダクタ、３１インダクタ、３２イ
ンダクタ、３３キャパシタ、３４インダクタ、３５
キャパシタ、３６インダクタ、３７キャパシタ、３
８インダクタ、３９キャパシタ、４０インダクタ、
４１キャパシタ、４２インダクタ、４３キャパシ
タ、４４キャパシタ、４５インダクタ、４６キャパ
シタ、４７キャパシタ、４８インダクタ、４９イン
ダクタ、５０キャパシタ、５１インダクタ、５２ス
パイラルインダクタ、５３スパイラルインダクタ、５
４ＭＩＭキャパシタ、５５インターデジタルキャパ
シタ、５６半導体基板、５７スルーホール。

Claims

【特許請求の範囲】

【請求項１】高周波信号を通すことが可能なＦＥＴ
と、一端が上記ＦＥＴのドレインに接続され、他端が上
記ＦＥＴのソースに接続されたキャパシタとで構成した
ことを特徴とする可変移相器。
【請求項２】高周波信号を通すことが可能な第１のＦ
ＥＴと、一端が上記第１のＦＥＴのドレインに接続さ
れ、他端が上記第１のＦＥＴのソースに接続された第１
のキャパシタと、高周波信号を通すことが可能で、一端
が上記第１のＦＥＴのソースに接続された回路の持つイ
ンピーダンスを持つ主線路と、ドレインが上記主線路の
他端に接続され、高周波信号を通すことが可能な第２の
ＦＥＴと、一端が上記第２のＦＥＴのドレインに接続さ
れ、他端が上記第２のＦＥＴのソースに接続された第２
のキャパシタとで構成したことを特徴とする可変移相
器。
【請求項３】高周波信号を通し、一端をその入力端子
とする第１のインダクタと、一端が上記第１のインダク
タの他端に接続され、かつ他端が接地された第１のキャ
パシタと、一端が上記第１のインダクタと第１のキャパ
シタの接続部に接続され、他端を出力端子とする第２の
インダクタとで構成され、上記第１のインダクタの入力
端子を入力端子、上記第２のインダクタの出力端子を出
力端子としたＴ型ローパスフィルタを主線路として用い
たことを特徴とする請求項２記載の可変移相器。
【請求項４】高周波信号を通し、一端をその入力端子
とする第１のキャパシタと、一端が上記第１のキャパシ
タの他端に接続され、かつ他端が接地された第１のイン
ダクタと、一端が上記第１のインダクタと第１のキャパ
シタの接続部に接続され、他端を出力端子とする第２の
キャパシタとで構成され、上記第１のキャパシタの入力
端子を入力端子、上記第２のキャパシタの出力端子を出
力端子としたＴ型ハイパスフィルタを主線路として用い
たことを特徴とする請求項２記載の可変移相器。
【請求項５】高周波信号を通し、一端をその入力端子
とする第１のインダクタと、一端が上記第１のインダク
タの一端に接続され、かつ他端が接地された第１のキャ
パシタと、一端が上記第１のインダクタの他端に接続さ
れ、他端が接地された第２のキャパシタとで構成され、
上記第１のインダクタの両端を入出力端子としたパイ型
ローパスフィルタを主線路として用いたことを特徴とす
る請求項２記載の可変移相器。
【請求項６】高周波信号を通し、一端をその入力端子
とする第１のキャパシタと、一端が上記第１のキャパシ
タの一端に接続され、かつ他端が接地された第１のイン
ダクタと、一端が上記第１のキャパシタの他端に接続さ
れ、他端が接地された第２のインダクタとで構成され、
上記第１のキャパシタの両端を入出力端子としたパイ型
ハイパスフィルタを主線路として用いたことを特徴とす
る請求項２記載の可変移相器。
【請求項７】高周波信号を通し、一端をその入力端子
とする第１のインダクタと、一端が上記第１のインダク
タの他端に接続され、かつ他端が接地された第１のキャ
パシタと、一端が上記第１のインダクタと第１のキャパ
シタの接続部に接続された第２のインダクタと、一端が
上記第２のインダクタの他端に接続され、かつ他端が接
地された第２のキャパシタと、一端が上記第２のインダ
クタと第２のキャパシタの接続部に接続され、他端を出
力端子とする第３のインダクタとで構成され、上記第１
のインダクタの入力端子を入力端子、上記第３のインダ
クタの出力端子を出力端子としたＴ型ローパスフィルタ
を主線路として用いたことを特徴とする請求項２記載の
可変移相器。
【請求項８】高周波信号を通し、一端をその入力端子
とする第１のキャパシタと、一端が上記第１のキャパシ
タの他端に接続され、かつ他端が接地された第１のイン
ダクタと、一端が上記第１のインダクタと第１のキャパ
シタの接続部に接続された第２のキャパシタと、一端が
上記第２のキャパシタの他端に接続され、かつ他端が接
地された第２のインダクタと、一端が上記第２のインダ
クタと第２のキャパシタの接続部に接続され、他端を出
力端子とする第３のキャパシタとで構成され、上記第１
のキャパシタの入力端子を入力端子、上記第３のキャパ
シタの出力端子を出力端子としたＴ型ハイパスフィルタ
を主線路として用いたことを特徴とする請求項２記載の
可変移相器。
【請求項９】高周波信号を通し、一端をその入力端子
とする第１のインダクタと、一端が上記第１のインダク
タの入力端子に接続され、かつ他端が接地された第１の
キャパシタと、一端が上記第１のインダクタの他端に接
続され、他端が接地された第２のキャパシタと、一端が
上記第１のインダクタと第２のキャパシタの接続部に接
続され、他端を出力端子とする第２のインダクタと、一
端が上記第２のインダクタの出力端子に接続され、他端
が接地された第３のキャパシタとで構成され、上記第１
のインダクタの入力端子を入力端子、上記第２のインダ
クタの出力端子を出力端子としたパイ型ローパスフィル
タを主線路として用いたことを特徴とする請求項２記載
の可変移相器。
【請求項１０】高周波信号を通し、一端をその入力端
子とする第１のキャパシタと、一端が上記第１のキャパ
シタの入力端子に接続され、かつ他端が接地された第１
のインダクタと、一端が上記第１のキャパシタの他端に
接続され、他端が接地された第２のインダクタと、一端
が上記第２のインダクタと第１のキャパシタの接続部に
接続され、他端を出力端子とする第２のキャパシタと、
一端が上記第２のキャパシタの出力端子に接続され、他
端が接地された第３のインダクタとで構成され、上記第
１のキャパシタの入力端子を入力端子、上記第３のキャ
パシタの出力端子を出力端子としたパイ型ハイパスフィ
ルタを主線路として用いたことを特徴とする請求項２記
載の可変移相器。
【請求項１１】インダクタとしてスパイラルインダク
タを用いたことを特徴とする請求項３，４，５，６，
７，８，９，１０のいずれか記載の可変移相器。
【請求項１２】キャパシタとしてＭＩＭ（Ｍｅｔａｌ
ＩｎｓｕｌａｔｏｒＭｅｔａｌ）キャパシタを用い
たことを特徴とする請求項３，４，５，６，７，８，
９，１０のいずれか記載の可変移相器。
【請求項１３】キャパシタとしてインターデジタルキ
ャパシタを用いたことを特徴とする請求項３，４，５，
６，７，８，９，１０のいずれか記載の可変移相器。
【請求項１４】スルーホールを用いて接地し、構成要
素をすべて半導体基板上に一体成形したことを特徴とす
る前記請求項１〜１３のいずれか記載の可変移相器。