JP3087844B2 - 半導体移相器 - Google Patents
半導体移相器Info
- Publication number
- JP3087844B2 JP3087844B2 JP09360501A JP36050197A JP3087844B2 JP 3087844 B2 JP3087844 B2 JP 3087844B2 JP 09360501 A JP09360501 A JP 09360501A JP 36050197 A JP36050197 A JP 36050197A JP 3087844 B2 JP3087844 B2 JP 3087844B2
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- field
- inductor
- phase shifter
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/66—Phase shifters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/18—Phase-shifters
- H01P1/184—Strip line phase-shifters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/20—Two-port phase shifters providing an adjustable phase shift
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/18—Phase-shifters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体移相器に関
し、特に電界効果トランジスタを少なくとも１つ有する
半導体移相器に関する。
し、特に電界効果トランジスタを少なくとも１つ有する
半導体移相器に関する。
【０００２】
【従来の技術】半導体移相器として、種々の回路が報告
されているが、その主なものの一つにＲ．Ｖ．Ｇａｒｖ
ｅｒによるアイ・イ−・イ−・イー トランザクション
オンマイクロウエーブ セオリー アンド テクニー
ク、Ｖｏｌ．ＭＴＴ−２０，ｐｐ．３１４−３２３，Ｍ
ａｙ１９７２のようなハイパス・ローパス型移相器があ
る。これは、図９に示すように、２つのＲＦ信号の経路
があり、経路の切換は入力側、出力側ともに連動して動
作するスイッチで行っている。この移相器の動作原理
は、第一の経路が例えばＴ型高域通過型フィルタ（ハイ
パスフィルタ）のとき、リアクタンスＸとサセプタンス
Ｂを用いて、ＲＦ信号の位相φH は、
されているが、その主なものの一つにＲ．Ｖ．Ｇａｒｖ
ｅｒによるアイ・イ−・イ−・イー トランザクション
オンマイクロウエーブ セオリー アンド テクニー
ク、Ｖｏｌ．ＭＴＴ−２０，ｐｐ．３１４−３２３，Ｍ
ａｙ１９７２のようなハイパス・ローパス型移相器があ
る。これは、図９に示すように、２つのＲＦ信号の経路
があり、経路の切換は入力側、出力側ともに連動して動
作するスイッチで行っている。この移相器の動作原理
は、第一の経路が例えばＴ型高域通過型フィルタ（ハイ
パスフィルタ）のとき、リアクタンスＸとサセプタンス
Ｂを用いて、ＲＦ信号の位相φH は、
【０００３】
【数１】 となる。他方、第２の経路がＴ型低域通過型フィルタ
（ローパスフィルタ）のとき、位相φL は、
（ローパスフィルタ）のとき、位相φL は、
【０００４】
【数２】 となる。上式から明らかなように、ハイパスフィルタで
は位相が進み、ローパスフィルタでは位相が遅れる。ス
イッチを用いたハイパス経路とローパス経路の切換によ
り、位相差
は位相が進み、ローパスフィルタでは位相が遅れる。ス
イッチを用いたハイパス経路とローパス経路の切換によ
り、位相差
【０００５】
【外１】 は、
【０００６】
【数３】 となる。このような移相器回路では、通常コントロール
バイアスがハイパス側とローパス側の２系統必要にな
る。この移相器は、経路の切換に移相部分とは別に２つ
のスイッチを要する点で、その挿入損失が大きくなると
いう問題点があった。
バイアスがハイパス側とローパス側の２系統必要にな
る。この移相器は、経路の切換に移相部分とは別に２つ
のスイッチを要する点で、その挿入損失が大きくなると
いう問題点があった。
【０００７】また、特開平１−２０２００７号公報「モ
ノリシックマイクロ波移相器」では、上述の２系統必要
なバイアスを１系統にすることを特徴とする移相器を提
案している。その例を図１０に示す。コントロールバイ
アスは１系統で、二つのＦＥＴのゲートには同時に同じ
電位が印加される。ＦＥＴがオン状態のときは、インダ
クタと並列に接続されたＦＥＴによって、インダクタの
両端は短絡される。そのとき、接地しているキャパシタ
とインダクタは並列共振し、
ノリシックマイクロ波移相器」では、上述の２系統必要
なバイアスを１系統にすることを特徴とする移相器を提
案している。その例を図１０に示す。コントロールバイ
アスは１系統で、二つのＦＥＴのゲートには同時に同じ
電位が印加される。ＦＥＴがオン状態のときは、インダ
クタと並列に接続されたＦＥＴによって、インダクタの
両端は短絡される。そのとき、接地しているキャパシタ
とインダクタは並列共振し、
【０００８】
【数４】 ハイインピーダンスとなる。その結果、図１１（ｂ）の
ように単なる入出力短絡回路となる。一方、ＦＥＴがオ
フ状態のときは、図１１（ａ）のようにＴ型ローパスフ
ィルタとなる。この２つの状態の位相差が移相量
ように単なる入出力短絡回路となる。一方、ＦＥＴがオ
フ状態のときは、図１１（ａ）のようにＴ型ローパスフ
ィルタとなる。この２つの状態の位相差が移相量
【０００９】
【外２】 となる。このような従来の移相器は、接地したキャパシ
タの容量Ｃと並列接続するインダクタの値Ｌによって式
で決まる、ｆ0 という特定の周波数のみで理想的な移相
量
タの容量Ｃと並列接続するインダクタの値Ｌによって式
で決まる、ｆ0 という特定の周波数のみで理想的な移相
量
【００１０】
【外３】
【００１１】
【数５】 を得ることができる特徴を持っている。言い換えればｆ
0 から少しでもはずれた周波数では、移相状態は所望の
値から外れるという問題点があった。
0 から少しでもはずれた周波数では、移相状態は所望の
値から外れるという問題点があった。
【００１２】
【発明が解決しようとする課題】このように、従来のハ
イパス・ローパス型半導体移相器は、挿入損失が大き
い、狭帯域などの問題点があった。
イパス・ローパス型半導体移相器は、挿入損失が大き
い、狭帯域などの問題点があった。
【００１３】本発明の目的は、ミリ波帯の高い周波数で
もハイパス・ローパス型移相器が高性能を維持したまま
実現でき、低損失化も同時に実現する半導体移相器を提
供することである。
もハイパス・ローパス型移相器が高性能を維持したまま
実現でき、低損失化も同時に実現する半導体移相器を提
供することである。
【００１４】
【課題を解決するための手段】本発明の半導体移相器
は、第１、第２の入出力端子と、第１と第２の入出力端
子の間に互いに並列に接続された第１の信号経路と第２
の信号経路を有し、第１の信号経路は、電界効果トラン
ジスタを含むハイパスフィルタと、その両端に接続され
た、伝搬波長の四分の一程度の線路長を有する第１、第
２の伝送線路を有し、第２の信号線路は、電界効果トラ
ンジスタを含むローパスフィルタと、その両端に接続さ
れた、伝搬波長の四分の一程度の線路長を有する第３、
第４の伝送線路を有する。
は、第１、第２の入出力端子と、第１と第２の入出力端
子の間に互いに並列に接続された第１の信号経路と第２
の信号経路を有し、第１の信号経路は、電界効果トラン
ジスタを含むハイパスフィルタと、その両端に接続され
た、伝搬波長の四分の一程度の線路長を有する第１、第
２の伝送線路を有し、第２の信号線路は、電界効果トラ
ンジスタを含むローパスフィルタと、その両端に接続さ
れた、伝搬波長の四分の一程度の線路長を有する第３、
第４の伝送線路を有する。
【００１５】本発明の実施態様によれば、前記ハイパス
フィルタが、ソースまたはドレイン同志が接続され、ゲ
ートに同電位が印加される第１、第２の電界効果トラン
ジスタと、一端が接地され、他端が第１と第２の電界効
果トランジスタの接続点に接続されたインダクタを有
し、第１の電界効果トランジスタの、第２の電界効果ト
ランジスタと接続されていないソースまたはドレイン、
第２の電界効果トランジスタの、第１の電界効果トラン
ジスタと接続されていないソースまたはドレインはそれ
ぞれハイパスフィルタの入力端子、出力端子を構成して
いる。
フィルタが、ソースまたはドレイン同志が接続され、ゲ
ートに同電位が印加される第１、第２の電界効果トラン
ジスタと、一端が接地され、他端が第１と第２の電界効
果トランジスタの接続点に接続されたインダクタを有
し、第１の電界効果トランジスタの、第２の電界効果ト
ランジスタと接続されていないソースまたはドレイン、
第２の電界効果トランジスタの、第１の電界効果トラン
ジスタと接続されていないソースまたはドレインはそれ
ぞれハイパスフィルタの入力端子、出力端子を構成して
いる。
【００１６】本発明の他の実施態様によれば、前記ハイ
パスフィルタが、電界効果トランジスタと、一端が接地
され、他端が前記電界効果トランジスタのソースに接続
された第１のインダクタと、一端が接地され、他端が前
記電界効果トランジスタのドレインに接続された第２の
インダクタを有し、前記電界効果トランジスタのソー
ス、ドレインがそれぞれ前記ハイパスフィルタの入力端
子、出力端子を構成している。
パスフィルタが、電界効果トランジスタと、一端が接地
され、他端が前記電界効果トランジスタのソースに接続
された第１のインダクタと、一端が接地され、他端が前
記電界効果トランジスタのドレインに接続された第２の
インダクタを有し、前記電界効果トランジスタのソー
ス、ドレインがそれぞれ前記ハイパスフィルタの入力端
子、出力端子を構成している。
【００１７】本発明の実施態様によれば、前記ハイパス
フィルタが、請求項１または２記載のハイパスフィルタ
を単位回路として２個以上直列に接続されている。
フィルタが、請求項１または２記載のハイパスフィルタ
を単位回路として２個以上直列に接続されている。
【００１８】本発明の実施態様によれば、前記ローパス
フィルタが、互いに直列に接続された第１、第２のイン
ダクタと、ソースまたはドレインが接地され、ドレイン
またはソースが第１と第２のインダクタの接続点に接続
された電界効果トランジスタを有し、第１のインダクタ
の、第２のインダクタと接続されていない端子、第２の
インダクタの、第１のインダクタと接続されていない端
子がそれぞれ前記ローパスフィルタの入力端子、出力端
子を構成している。
フィルタが、互いに直列に接続された第１、第２のイン
ダクタと、ソースまたはドレインが接地され、ドレイン
またはソースが第１と第２のインダクタの接続点に接続
された電界効果トランジスタを有し、第１のインダクタ
の、第２のインダクタと接続されていない端子、第２の
インダクタの、第１のインダクタと接続されていない端
子がそれぞれ前記ローパスフィルタの入力端子、出力端
子を構成している。
【００１９】本発明の実施態様によれば、前記ローパス
フィルタが、インダクタと、ソースまたはドレインが接
地され、ドレインまたはソースが前記インダクタの一端
に接続された第１の電界効果トランジスタと、ソースま
たはドレインが接地され、ドレインまたはソースが前記
インダクタの他端に接続され、ゲートに第１の電界効果
トランジスタのゲートと同電位が印加される第２の電界
効果トランジスタを有し、前記インダクタの一端、他端
がそれぞれ前記ローパスフィルタの入力端子、出力端子
を構成している。
フィルタが、インダクタと、ソースまたはドレインが接
地され、ドレインまたはソースが前記インダクタの一端
に接続された第１の電界効果トランジスタと、ソースま
たはドレインが接地され、ドレインまたはソースが前記
インダクタの他端に接続され、ゲートに第１の電界効果
トランジスタのゲートと同電位が印加される第２の電界
効果トランジスタを有し、前記インダクタの一端、他端
がそれぞれ前記ローパスフィルタの入力端子、出力端子
を構成している。
【００２０】本発明の実施態様によれば、前記ローパス
フィルタが、請求項５または６記載のローパスフィルタ
を単位回路として、２個以上直列に接続されている。
フィルタが、請求項５または６記載のローパスフィルタ
を単位回路として、２個以上直列に接続されている。
【００２１】本発明の実施態様によれば、前記ローパス
フィルタが、ゲート電極とそれを挟んで対向する第１お
よび第２のオーミック電極からなるトランジスタと、該
トランジスタを囲む活性層を有し、該第１のオーミック
電極は接地され、前記第２のオーミック電極の各端部が
それぞれローパスフィルタの入力端子、出力端子を構成
している。
フィルタが、ゲート電極とそれを挟んで対向する第１お
よび第２のオーミック電極からなるトランジスタと、該
トランジスタを囲む活性層を有し、該第１のオーミック
電極は接地され、前記第２のオーミック電極の各端部が
それぞれローパスフィルタの入力端子、出力端子を構成
している。
【００２２】このように、本発明は、いずれも各経路に
ＦＥＴを含み、ＦＥＴがオフのときに容量として機能
し、ビアホールあるいは伝送線路で形成したインダクタ
とＴ型あるいはπ型ハイパスまたはローパスフィルタを
構成することを特徴とし、同時に相補的にオンとなる他
方の経路のＦＥＴが四分の一伝搬波長の長さの伝送線路
を介し、ハイインピーダンスすなわちオープンとなるこ
とで、経路の切換の機能をも果たすスイッチとしても動
作する。このことにより、挿入損失は各フィルタの損失
のみになり、低挿入損失化が実現でき、さらに、ローパ
スフィルタは請求項８の場合分布定数ＦＥＴを用いてい
るため、理想的には遮断周波数は存在せず、その他の請
求項のローパスフィルタでも、ＦＥＴの小さなオフ容量
とビアホールなどの小さなインダクタを用いているた
め、遮断周波数が高く、またハイパスフィルタを構成す
るインダクタはビアホールおよび伝送線路による小さな
インダクタンスと、キャパシタはＦＥＴの小さなオフ容
量によるため、遮断周波数を高く設定することが可能と
なり、高周波化が実現できる。
ＦＥＴを含み、ＦＥＴがオフのときに容量として機能
し、ビアホールあるいは伝送線路で形成したインダクタ
とＴ型あるいはπ型ハイパスまたはローパスフィルタを
構成することを特徴とし、同時に相補的にオンとなる他
方の経路のＦＥＴが四分の一伝搬波長の長さの伝送線路
を介し、ハイインピーダンスすなわちオープンとなるこ
とで、経路の切換の機能をも果たすスイッチとしても動
作する。このことにより、挿入損失は各フィルタの損失
のみになり、低挿入損失化が実現でき、さらに、ローパ
スフィルタは請求項８の場合分布定数ＦＥＴを用いてい
るため、理想的には遮断周波数は存在せず、その他の請
求項のローパスフィルタでも、ＦＥＴの小さなオフ容量
とビアホールなどの小さなインダクタを用いているた
め、遮断周波数が高く、またハイパスフィルタを構成す
るインダクタはビアホールおよび伝送線路による小さな
インダクタンスと、キャパシタはＦＥＴの小さなオフ容
量によるため、遮断周波数を高く設定することが可能と
なり、高周波化が実現できる。
【００２３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２４】（第１の実施の形態）図１は本発明の第１
の実施形態の半導体移相器の回路図である。本実施形態
では信号経路が２つある。第１の信号経路は、第１の入
出力端子１から順に、伝搬波長の四分の一程度の線路長
を有する伝送線路３ａと、伝送線路３ａとソースまたは
ドレインが接続された第１のＦＥＴ５と、第１のＦＥＴ
５のドレインまたはソースとドレインまたはソースが接
続された第２のＦＥＴ６と、第２のＦＥＴ６のソースま
たはドレインと接続された、伝搬波長の四分の一程度の
線路長を有する伝送線路３ｂと、第２の入出力端子２で
構成されている。伝送線路３ａと第１のＦＥＴの接続
点、第１のＦＥＴ５と第２のＦＥＴ６の接続点、第２の
ＦＥＴ６と伝送線路３ｂの接続点に、他端が接地した伝
送線路４ａ，４ｂ，４ｃがそれぞれ接続されている。第
１のＦＥＴ５と第２のＦＥＴ６のゲートにアイソレーシ
ョン抵抗７を介して第１の制御端子１１によって同電位
が印加されるようになっている。一方、第２の信号経路
は、第１の入出力端子１から順に、伝搬波長の四分の一
程度の線路長を有する伝送線路３ｃと、伝送線路３ｃと
接続された伝送線路１０と、伝送線路１０と接続され、
伝搬波長の四分の一程度の線路長を有する伝送線路３ｄ
と、第２の入出力端子２で構成されている。伝送線路３
ｃと伝送線路１０の接続点、伝送線路１０と伝送線路３
ｄの接続点に、ソースが接地された第３のＦＥＴ８のド
レイン、ソースが接地された第４のＦＥＴ９のドレイン
がそれぞれ接続されている。第３のＦＥＴ８と第４のＦ
ＥＴ９のゲートにはアイソレーション抵抗７ｂを介して
第２の制御端子１２によって同電位が印加されるように
なっている。
の実施形態の半導体移相器の回路図である。本実施形態
では信号経路が２つある。第１の信号経路は、第１の入
出力端子１から順に、伝搬波長の四分の一程度の線路長
を有する伝送線路３ａと、伝送線路３ａとソースまたは
ドレインが接続された第１のＦＥＴ５と、第１のＦＥＴ
５のドレインまたはソースとドレインまたはソースが接
続された第２のＦＥＴ６と、第２のＦＥＴ６のソースま
たはドレインと接続された、伝搬波長の四分の一程度の
線路長を有する伝送線路３ｂと、第２の入出力端子２で
構成されている。伝送線路３ａと第１のＦＥＴの接続
点、第１のＦＥＴ５と第２のＦＥＴ６の接続点、第２の
ＦＥＴ６と伝送線路３ｂの接続点に、他端が接地した伝
送線路４ａ，４ｂ，４ｃがそれぞれ接続されている。第
１のＦＥＴ５と第２のＦＥＴ６のゲートにアイソレーシ
ョン抵抗７を介して第１の制御端子１１によって同電位
が印加されるようになっている。一方、第２の信号経路
は、第１の入出力端子１から順に、伝搬波長の四分の一
程度の線路長を有する伝送線路３ｃと、伝送線路３ｃと
接続された伝送線路１０と、伝送線路１０と接続され、
伝搬波長の四分の一程度の線路長を有する伝送線路３ｄ
と、第２の入出力端子２で構成されている。伝送線路３
ｃと伝送線路１０の接続点、伝送線路１０と伝送線路３
ｄの接続点に、ソースが接地された第３のＦＥＴ８のド
レイン、ソースが接地された第４のＦＥＴ９のドレイン
がそれぞれ接続されている。第３のＦＥＴ８と第４のＦ
ＥＴ９のゲートにはアイソレーション抵抗７ｂを介して
第２の制御端子１２によって同電位が印加されるように
なっている。
【００２５】第１の制御端子１１によって第１のＦＥＴ
５と第２のＦＥＴ６がオン、第２の制御端子１２によっ
て第３のＦＥＴ８と第４のＦＥＴ９がオフのとき、本実
施形態の等価回路は、図２に示すようにローパスフィル
タとなり、位相は遅れる。一方、第１のＦＥＴ５と第２
のＦＥＴ６がオフ、第３のＦＥＴ８と第４のＦＥＴ９が
オンのとき、図３に示すようにハイパスフィルタとな
り、位相は進む。上記の２状態を切換えることによっ
て、移相器としての動作をする。このように、ハイパス
フィルタ・ローパスフィルタのキャパシタをＦＥＴと置
き換え、伝搬波長の四分の一程度の線路長を有する伝送
線路３と組み合わせることによって、ＦＥＴは、フィル
タの容量としてだけでなく、経路を切換えるスイッチと
しての役割も果たすことになる。このことにより、従
来、経路の切換のために別途有していたスイッチが不要
となり、移相器全体の挿入損失はフィルタの損失分だけ
にでき、大きく低減できることになる。
５と第２のＦＥＴ６がオン、第２の制御端子１２によっ
て第３のＦＥＴ８と第４のＦＥＴ９がオフのとき、本実
施形態の等価回路は、図２に示すようにローパスフィル
タとなり、位相は遅れる。一方、第１のＦＥＴ５と第２
のＦＥＴ６がオフ、第３のＦＥＴ８と第４のＦＥＴ９が
オンのとき、図３に示すようにハイパスフィルタとな
り、位相は進む。上記の２状態を切換えることによっ
て、移相器としての動作をする。このように、ハイパス
フィルタ・ローパスフィルタのキャパシタをＦＥＴと置
き換え、伝搬波長の四分の一程度の線路長を有する伝送
線路３と組み合わせることによって、ＦＥＴは、フィル
タの容量としてだけでなく、経路を切換えるスイッチと
しての役割も果たすことになる。このことにより、従
来、経路の切換のために別途有していたスイッチが不要
となり、移相器全体の挿入損失はフィルタの損失分だけ
にでき、大きく低減できることになる。
【００２６】次に、本実施形態の移相器を形成した半導
体移相器について説明する。
体移相器について説明する。
【００２７】本実施形態の半導体移相器は、図１に示し
た移相器回路をもとに、ゲート長が０．１５μｍ、ゲー
ト幅が１００μｍのＡｌＧａＡｓ系ヘテロ接合ＦＥＴを
用いて構成した。ＦＥＴがオフのときの容量は４０ｆ
Ｆ、オンのときの抵抗は８オームである。伝搬波長の四
分の一程度の線路長を有する伝送線路３ａ〜３ｄは１０
μｍ幅のマイクロストリップ線路で構成され、第１の信
号経路では２８０μｍ、第２の信号経路では３５０μｍ
の長さである。接地された伝送線路４ａ〜４ｃも１０μ
ｍ幅のマイクロストリップ線路で構成され、１９０μｍ
の長さである。伝送線路１０も幅１０μｍのマイクロス
トリップ線路で構成され、２６０μｍの長さである。こ
の半導体移相器の位相特性を図４に示す。７７ＧＨｚで
４３．４°の移相量を示した。図から明らかなように、
１０ＧＨｚ以上にわたる広帯域な位相特性を示してい
る。７７ＧＨｚにおける挿入損失も１．２ｄＢ以下、リ
ターンロスも２５ｄＢ以上と非常に良好な値であった。
た移相器回路をもとに、ゲート長が０．１５μｍ、ゲー
ト幅が１００μｍのＡｌＧａＡｓ系ヘテロ接合ＦＥＴを
用いて構成した。ＦＥＴがオフのときの容量は４０ｆ
Ｆ、オンのときの抵抗は８オームである。伝搬波長の四
分の一程度の線路長を有する伝送線路３ａ〜３ｄは１０
μｍ幅のマイクロストリップ線路で構成され、第１の信
号経路では２８０μｍ、第２の信号経路では３５０μｍ
の長さである。接地された伝送線路４ａ〜４ｃも１０μ
ｍ幅のマイクロストリップ線路で構成され、１９０μｍ
の長さである。伝送線路１０も幅１０μｍのマイクロス
トリップ線路で構成され、２６０μｍの長さである。こ
の半導体移相器の位相特性を図４に示す。７７ＧＨｚで
４３．４°の移相量を示した。図から明らかなように、
１０ＧＨｚ以上にわたる広帯域な位相特性を示してい
る。７７ＧＨｚにおける挿入損失も１．２ｄＢ以下、リ
ターンロスも２５ｄＢ以上と非常に良好な値であった。
【００２８】（第２の実施の形態）図５は本発明の第２
の実施の形態の半導体移相器の回路図である。本実施形
態の信号経路も２つあり、第１の信号経路は第１の実施
形態と同じである。一方、第２の信号経路は、第１の入
出力端子１から順に、伝搬波長の四分の一程度の線路長
を有する伝送線路３ｃと、第１の伝送線路１５と、第２
の伝送線路１６、伝搬波長の四分の一程度の線路長を有
する伝送線路３ｄが直列に接続され、さらに第２の入出
力端子２に接続されている。伝搬波長の四分の一程度の
線路長を有する伝送線路３ａと第１の伝送線路１５の接
続点に、ソースが接地された第３のＦＥＴ８のドレイン
が接続され、第１の伝送線路１５と第２の伝送線路１６
の接続点に、ソースが接地された第４のＦＥＴ９のドレ
インが接続され、第２の伝送線路１６と伝搬波長の四分
の一程度の線路長を有する伝送線路３ｄの接続点に、ソ
ースが接地された第５のＦＥＴ１３のドレインが接続さ
れている。第３のＦＥＴ８、第４のＦＥＴ９、第５のＦ
ＥＴ１３のゲートにはアイソレーション抵抗７ｂを介し
て第２の制御端子１２によって同電位が印加されるよう
になっている。
の実施の形態の半導体移相器の回路図である。本実施形
態の信号経路も２つあり、第１の信号経路は第１の実施
形態と同じである。一方、第２の信号経路は、第１の入
出力端子１から順に、伝搬波長の四分の一程度の線路長
を有する伝送線路３ｃと、第１の伝送線路１５と、第２
の伝送線路１６、伝搬波長の四分の一程度の線路長を有
する伝送線路３ｄが直列に接続され、さらに第２の入出
力端子２に接続されている。伝搬波長の四分の一程度の
線路長を有する伝送線路３ａと第１の伝送線路１５の接
続点に、ソースが接地された第３のＦＥＴ８のドレイン
が接続され、第１の伝送線路１５と第２の伝送線路１６
の接続点に、ソースが接地された第４のＦＥＴ９のドレ
インが接続され、第２の伝送線路１６と伝搬波長の四分
の一程度の線路長を有する伝送線路３ｄの接続点に、ソ
ースが接地された第５のＦＥＴ１３のドレインが接続さ
れている。第３のＦＥＴ８、第４のＦＥＴ９、第５のＦ
ＥＴ１３のゲートにはアイソレーション抵抗７ｂを介し
て第２の制御端子１２によって同電位が印加されるよう
になっている。
【００２９】第１の実施形態と同様に制御端子の電位の
切換によって移相器として動作するが、経路の切換のた
めに従来別途有していたスイッチが不要となり、移相器
全体の挿入損失はフィルタの損失分だけになり、大きく
低減できる。
切換によって移相器として動作するが、経路の切換のた
めに従来別途有していたスイッチが不要となり、移相器
全体の挿入損失はフィルタの損失分だけになり、大きく
低減できる。
【００３０】次に、本実施形態の移相器を形成した半導
体移相器について説明する。
体移相器について説明する。
【００３１】本実施形態の半導体移相器は、図５に示し
た移相器回路をもとに、ゲート長が０．１５μｍ、ゲー
ト幅が１００μｍのＡｌＧａＡｓ系ヘテロ接合ＦＥＴを
用いて構成した。ＦＥＴがオフのときの容量は４０ｆ
Ｆ、オンのときの抵抗は８オームである。伝搬波長の四
分の一程度の線路長を有する伝送線路３ａ〜３ｄは１０
μｍ幅のマイクロストリップ線路で構成され、第１の信
号経路では２８０μｍ、第２の信号経路では３５０μｍ
の長さである。接地された伝送線路４ａ〜４ｃも１０μ
ｍ幅のマイクロストリップ線路で構成され、１９０μｍ
の長さである。第１の伝送線路１５と第２の伝送線路１
６はともに幅１０μｍのマイクロストリップ線路で構成
され、３４０μｍの長さである。この半導体移相器の位
相特性を図６に示す。７５ＧＨｚで９３．３°の移相量
を示した。図から明らかなように、１０ＧＨｚ以上にわ
たる広帯域な位相特性を示している。７５ＧＨｚにおけ
る挿入損失も１．３ｄＢ以下、リターンロスも２２ｄＢ
以上と非常に良好な値であった。
た移相器回路をもとに、ゲート長が０．１５μｍ、ゲー
ト幅が１００μｍのＡｌＧａＡｓ系ヘテロ接合ＦＥＴを
用いて構成した。ＦＥＴがオフのときの容量は４０ｆ
Ｆ、オンのときの抵抗は８オームである。伝搬波長の四
分の一程度の線路長を有する伝送線路３ａ〜３ｄは１０
μｍ幅のマイクロストリップ線路で構成され、第１の信
号経路では２８０μｍ、第２の信号経路では３５０μｍ
の長さである。接地された伝送線路４ａ〜４ｃも１０μ
ｍ幅のマイクロストリップ線路で構成され、１９０μｍ
の長さである。第１の伝送線路１５と第２の伝送線路１
６はともに幅１０μｍのマイクロストリップ線路で構成
され、３４０μｍの長さである。この半導体移相器の位
相特性を図６に示す。７５ＧＨｚで９３．３°の移相量
を示した。図から明らかなように、１０ＧＨｚ以上にわ
たる広帯域な位相特性を示している。７５ＧＨｚにおけ
る挿入損失も１．３ｄＢ以下、リターンロスも２２ｄＢ
以上と非常に良好な値であった。
【００３２】（第３の実施の形態）図７は本発明の第３
の実施の形態の半導体移相器の回路図である。本実施形
態の信号経路も２つあり、第１の信号経路は、第１の実
施形態と同じである。一方、第２の信号経路は、第１の
入出力端子１から順に、伝搬波長の四分の一程度の線路
長を有する伝送線路３ｃと、ソースが接地された分布定
数ＦＥＴ１４（ゲート電極とそれを挟んで対向する第１
と第２のオーミック電極からなるトランジスタと、該ト
ランジスタを囲む活性層からなり、第１のオーミック電
極が接地され、第２のオーミック電極の両端部をそれぞ
れ入出力端子として構成したＦＥＴ）、伝搬波長の四分
の一程度の線路長を有する伝送線路３ｄが直列に接続さ
れ、さらに第２の入出力端子２に接続されている。分布
定数ＦＥＴ１４のゲートにはアイソレーション抵抗７ｂ
を介して第２の制御端子１２によって電位が印加される
ようになっている。
の実施の形態の半導体移相器の回路図である。本実施形
態の信号経路も２つあり、第１の信号経路は、第１の実
施形態と同じである。一方、第２の信号経路は、第１の
入出力端子１から順に、伝搬波長の四分の一程度の線路
長を有する伝送線路３ｃと、ソースが接地された分布定
数ＦＥＴ１４（ゲート電極とそれを挟んで対向する第１
と第２のオーミック電極からなるトランジスタと、該ト
ランジスタを囲む活性層からなり、第１のオーミック電
極が接地され、第２のオーミック電極の両端部をそれぞ
れ入出力端子として構成したＦＥＴ）、伝搬波長の四分
の一程度の線路長を有する伝送線路３ｄが直列に接続さ
れ、さらに第２の入出力端子２に接続されている。分布
定数ＦＥＴ１４のゲートにはアイソレーション抵抗７ｂ
を介して第２の制御端子１２によって電位が印加される
ようになっている。
【００３３】第１、第２の実施形態と同様に本実施形態
も制御端子１１，１２の電位の切換によって移相器とし
て動作し、経路の切換のために従来別途有していたスイ
ッチが不要となり、移相器全体の挿入損失はフィルタの
損失分だけになり、大きく低減できる。さらに、分布定
数ＦＥＴ１４の遮断周波数は理想的には無限大であるか
ら、本実施形態は１００ＧＨｚ以上のさらなる高周波化
にも適した回路構成である。接地された伝送線路４ａ〜
４ｃの代わりに、ビアホールのインダクタを用いると、
さらなる高周波化が図れる。
も制御端子１１，１２の電位の切換によって移相器とし
て動作し、経路の切換のために従来別途有していたスイ
ッチが不要となり、移相器全体の挿入損失はフィルタの
損失分だけになり、大きく低減できる。さらに、分布定
数ＦＥＴ１４の遮断周波数は理想的には無限大であるか
ら、本実施形態は１００ＧＨｚ以上のさらなる高周波化
にも適した回路構成である。接地された伝送線路４ａ〜
４ｃの代わりに、ビアホールのインダクタを用いると、
さらなる高周波化が図れる。
【００３４】次に、本実施形態の移相器を形成した半導
体移相器について説明する。
体移相器について説明する。
【００３５】本実施形態の半導体移相器は図７に示した
移相器回路をもとに、ゲート長が０．１５μｍ、ゲート
幅が１００μｍのＡｌＧａＡｓ系ヘテロ接合ＦＥＴを用
いて構成した。ＦＥＴがオフのときの容量は４０ｆＦ、
オンのときの抵抗は８オームである。伝搬波長の四分の
一程度の線路長を有する伝送線路３ａ〜３ｄは１０μｍ
幅のマイクロストリップ線路で構成され、第１の信号経
路では２８０μｍ、第２の信号経路では２９０μｍの長
さである。接地された伝送線路も１０μｍ幅のマイクロ
ストリップ線路で構成され、１９０μｍの長さである。
分布定数ＦＥＴ１４のドレイン電極の幅は３０μｍ、ゲ
ートフィンガー長は４００μｍである。この半導体移相
器の位相特性を図８に示す。７７ＧＨｚで２４．８°の
移相量を示した。図から明らかなように、１０ＧＨｚ以
上にわたる広帯域な移相特性を示している。７７ＧＨｚ
における挿入損失も１．４ｄＢ以下、リターンロスも２
３ｄＢ以上と非常に良好な値であった。
移相器回路をもとに、ゲート長が０．１５μｍ、ゲート
幅が１００μｍのＡｌＧａＡｓ系ヘテロ接合ＦＥＴを用
いて構成した。ＦＥＴがオフのときの容量は４０ｆＦ、
オンのときの抵抗は８オームである。伝搬波長の四分の
一程度の線路長を有する伝送線路３ａ〜３ｄは１０μｍ
幅のマイクロストリップ線路で構成され、第１の信号経
路では２８０μｍ、第２の信号経路では２９０μｍの長
さである。接地された伝送線路も１０μｍ幅のマイクロ
ストリップ線路で構成され、１９０μｍの長さである。
分布定数ＦＥＴ１４のドレイン電極の幅は３０μｍ、ゲ
ートフィンガー長は４００μｍである。この半導体移相
器の位相特性を図８に示す。７７ＧＨｚで２４．８°の
移相量を示した。図から明らかなように、１０ＧＨｚ以
上にわたる広帯域な移相特性を示している。７７ＧＨｚ
における挿入損失も１．４ｄＢ以下、リターンロスも２
３ｄＢ以上と非常に良好な値であった。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
ハイパス・ローパス移相器において低い挿入損失を得る
ことができ、かつ、上記高性能が広帯域にわたって得ら
れる半導体装置を実現できる。例えば、従来例に比べて
三分の一以下の挿入損失が得られた。また、本発明によ
れば、１００ＧＨｚ以上の高い周波数でも容易にその高
性能・広帯域特性が得られるという効果もある。
ハイパス・ローパス移相器において低い挿入損失を得る
ことができ、かつ、上記高性能が広帯域にわたって得ら
れる半導体装置を実現できる。例えば、従来例に比べて
三分の一以下の挿入損失が得られた。また、本発明によ
れば、１００ＧＨｚ以上の高い周波数でも容易にその高
性能・広帯域特性が得られるという効果もある。
【図１】本発明に第１の実施形態の移相器の回路図であ
る。
る。
【図２】第１の実施形態の位相遅延時の等価回路図であ
る。
る。
【図３】第１の実施形態の位相進行時の等価回路図であ
る。
る。
【図４】第１の実施形態の位相特性図である。
【図５】本発明の第２の実施形態の移相器の回路図であ
る。
る。
【図６】第２の実施形態の位相特性図である。
【図７】本発明の第３の実施形態の移相器の回路図であ
る。
る。
【図８】第３の実施形態の位相特性図である。
【図９】コントロールバイアス二系統の従来例の回路図
である。
である。
【図１０】コントロールバイアス一系統の従来例の回路
図である。
図である。
【図１１】コントロールバイアス一系統の移相器動作時
の等価回路図である。
の等価回路図である。
１ 第１の入出力端子 ２ 第２の入出力端子 ３ａ〜３ｄ 伝搬波長の四分の一程度の線路長を有す
る伝送線路 ４ａ〜４ｃ 接地された伝送線路 ５ 第１のＦＥＴ ６ 第２のＦＥＴ ７ａ，７ｂ アイソレーション抵抗 ８ 第３のＦＥＴ ９ 第４のＦＥＴ １０ 伝送線路 １１ 第１の制御端子 １２ 第２の制御端子 １３ 第５のＦＥＴ １４ 分布定数ＦＥＴ １５ 第１の伝送線路 １６ 第２の伝送線路
る伝送線路 ４ａ〜４ｃ 接地された伝送線路 ５ 第１のＦＥＴ ６ 第２のＦＥＴ ７ａ，７ｂ アイソレーション抵抗 ８ 第３のＦＥＴ ９ 第４のＦＥＴ １０ 伝送線路 １１ 第１の制御端子 １２ 第２の制御端子 １３ 第５のＦＥＴ １４ 分布定数ＦＥＴ １５ 第１の伝送線路 １６ 第２の伝送線路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/20 H01P 1/185 H03H 7/20
Claims (8)
- 【請求項１】 第１、第２の入出力端子と、第１と第２
の入出力端子の間に互いに並列に接続された第１の信号
経路と第２の信号経路を有し、 第１の信号経路は、電界効果トランジスタを含むハイパ
スフィルタと、その両端に接続された、伝搬波長の四分
の一程度の線路長を有する第１、第２の伝送線路を有
し、第２の信号線路は、電界効果トランジスタを含むロ
ーパスフィルタと、その両端に接続された、伝搬波長の
四分の一程度の線路長を有する第３、第４の伝送線路を
有する半導体移相器。 - 【請求項２】 前記ハイパスフィルタが、ソースまたは
ドレイン同志が接続され、ゲートに同電位が印加される
第１、第２の電界効果トランジスタと、一端が接地さ
れ、他端が第１と第２の電界効果トランジスタの接続点
に接続されたインダクタを有し、第１の電界効果トラン
ジスタの、第２の電界効果トランジスタと接続されてい
ないソースまたはドレイン、第２の電界効果トランジス
タの、第１の電界効果トランジスタと接続されていない
ソースまたはドレインはそれぞれハイパスフィルタの入
力端子、出力端子を構成している、請求項１記載の半導
体移相器。 - 【請求項３】 前記ハイパスフィルタが、電界効果トラ
ンジスタと、一端が接地され、他端が前記電界効果トラ
ンジスタのソースに接続された第１のインダクタと、一
端が接地され、他端が前記電界効果トランジスタのドレ
インに接続された第２のインダクタを有し、前記電界効
果トランジスタのソース、ドレインがそれぞれ前記ハイ
パスフィルタの入力端子、出力端子を構成している、請
求項１記載の半導体移相器。 - 【請求項４】 前記ハイパスフィルタが、請求項１また
は２記載のハイパスフィルタを単位回路として、２個以
上直列に接続されている請求項１記載の半導体移相器。 - 【請求項５】 前記ローパスフィルタが、互いに直列に
接続された第１、第２のインダクタと、ソースまたはド
レインが接地され、ドレインまたはソースが第１と第２
のインダクタの接続点に接続された電界効果トランジス
タを有し、第１のインダクタの、第２のインダクタと接
続されていない端子、第２のインダクタの、第１のイン
ダクタと接続されていない端子がそれぞれ前記ローパス
フィルタの入力端子、出力端子を構成している、請求項
１記載の半導体移相器。 - 【請求項６】 前記ローパスフィルタが、インダクタ
と、ソースまたはドレインが接地され、ドレインまたは
ソースが前記インダクタの一端に接続された第１の電界
効果トランジスタと、ソースまたはドレインが接地さ
れ、ドレインまたはソースが前記インダクタの他端に接
続され、ゲートに第１の電界効果トランジスタのゲート
と同電位が印加される第２の電界効果トランジスタを有
し、前記インダクタの一端、他端がそれぞれ前記ローパ
スフィルタの入力端子、出力端子を構成している、請求
項１記載の半導体移相器。 - 【請求項７】 前記ローパスフィルタが、請求項５また
は６記載のローパスフィルタを単位回路として、２個以
上直列に接続されている、請求項１記載の半導体移相
器。 - 【請求項８】 前記ローパスフィルタが、ゲート電極と
それを挟んで対向する第１および第２のオーミック電極
からなるトランジスタと、該トランジスタを囲む活性層
を有し、該第１のオーミック電極は接地され、前記第２
のオーミック電極の各端部がそれぞれローパスフィルタ
の入出力端子、入出力端子を構成している、請求項１記
載の半導体移相器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09360501A JP3087844B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体移相器 |
| KR1019980058856A KR100299900B1 (ko) | 1997-12-26 | 1998-12-26 | 병렬 접속된 고역 통과신호 경로와 저역 통과신호 경로를 갖는반도체 이상기 |
| CN98126503A CN1230049A (zh) | 1997-12-26 | 1998-12-28 | 具有并联的高通信号通路和低通信号通路的半导体移相器 |
| US09/222,307 US6252474B1 (en) | 1997-12-26 | 1998-12-28 | Semiconductor phase shifter having high-pass signal path and low-pass signal path connected in parallel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09360501A JP3087844B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11195960A JPH11195960A (ja) | 1999-07-21 |
| JP3087844B2 true JP3087844B2 (ja) | 2000-09-11 |
Family
ID=18469675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09360501A Expired - Fee Related JP3087844B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体移相器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6252474B1 (ja) |
| JP (1) | JP3087844B2 (ja) |
| KR (1) | KR100299900B1 (ja) |
| CN (1) | CN1230049A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3840361B2 (ja) * | 2000-04-26 | 2006-11-01 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路 |
| JP3542116B2 (ja) * | 2000-09-29 | 2004-07-14 | ユーディナデバイス株式会社 | 高周波回路 |
| US6674341B2 (en) * | 2001-01-09 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Phase shifter and multibit phase shifter |
| US6737935B1 (en) * | 2002-12-03 | 2004-05-18 | John Mezzalingua Associates, Inc. | Diplex circuit forming bandstop filter |
| JP2008187661A (ja) | 2007-01-31 | 2008-08-14 | Nec Electronics Corp | 移相器、ビット移相器 |
| JP5522908B2 (ja) * | 2008-07-02 | 2014-06-18 | 三菱電機株式会社 | 移相回路 |
| JP5246301B2 (ja) * | 2011-06-14 | 2013-07-24 | 株式会社村田製作所 | 方向性結合器 |
| JP2014110605A (ja) * | 2012-12-04 | 2014-06-12 | Mitsubishi Electric Corp | 移相回路 |
| RU2607673C1 (ru) * | 2015-10-20 | 2017-01-10 | федеральное государственное автономное образовательное учреждение высшего образования "Санкт-петербургский политехнический университет Петра Великого" ФГАОУ ВО "СПбПУ" | Высокочастотный фазовращатель на МОП-транзисторах |
| CN108321472B (zh) * | 2017-12-20 | 2020-04-14 | 华为技术有限公司 | 一种移相器、天馈系统及基站 |
| US10305517B1 (en) * | 2018-07-05 | 2019-05-28 | Qualcomm Incorporated | Current-mode filtering with switching |
| CN109216835B (zh) * | 2018-09-30 | 2021-06-01 | 华为技术有限公司 | 一种移相器、天馈系统以及通信设备 |
| CN109617536A (zh) * | 2018-12-27 | 2019-04-12 | 复旦大学 | 一种x波段移相器 |
| WO2020225857A1 (ja) | 2019-05-07 | 2020-11-12 | 三菱電機株式会社 | 移相器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3718873A (en) * | 1971-06-28 | 1973-02-27 | Us Army | Phase shifter having at least one t-section lc circuit |
| US4733203A (en) * | 1984-03-12 | 1988-03-22 | Raytheon Company | Passive phase shifter having switchable filter paths to provide selectable phase shift |
| JPS61208307A (ja) * | 1985-03-13 | 1986-09-16 | Mitsubishi Electric Corp | 半導体移相器 |
| US5317290A (en) * | 1987-10-19 | 1994-05-31 | General Electric Company | MMIC (monolithic microwave integrated circuit) switchable bidirectional phase shift network |
| JP2656284B2 (ja) | 1988-02-08 | 1997-09-24 | 株式会社東芝 | モノリシックマイクロ波移相器 |
-
1997
- 1997-12-26 JP JP09360501A patent/JP3087844B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-26 KR KR1019980058856A patent/KR100299900B1/ko not_active IP Right Cessation
- 1998-12-28 CN CN98126503A patent/CN1230049A/zh active Pending
- 1998-12-28 US US09/222,307 patent/US6252474B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1230049A (zh) | 1999-09-29 |
| KR100299900B1 (ko) | 2001-09-06 |
| KR19990063495A (ko) | 1999-07-26 |
| JPH11195960A (ja) | 1999-07-21 |
| US6252474B1 (en) | 2001-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144477B2 (ja) | スイッチ回路及び半導体装置 | |
| JP3087844B2 (ja) | 半導体移相器 | |
| JP4814089B2 (ja) | 移相回路及び多ビット移相器 | |
| JPH022702A (ja) | 可変減衰器 | |
| EP0732808B1 (en) | Phase shifter | |
| JPH10335901A (ja) | 半導体スイッチ | |
| JP2007049309A (ja) | スイッチ回路 | |
| US6320476B1 (en) | Millimeter-band semiconductor switching circuit | |
| US7123116B2 (en) | Phase shifter and multibit phase shifter | |
| US4556808A (en) | Microwave monolithic spot FET switch configuration | |
| JPWO2002056467A1 (ja) | 移相器及び多ビット移相器 | |
| JPH06232659A (ja) | マイクロ波増幅器回路 | |
| JP2001326558A (ja) | 移相器 | |
| JP3466079B2 (ja) | アンテナ共用器 | |
| JP3634223B2 (ja) | 移相器 | |
| JP4013360B2 (ja) | 可変減衰器及び移動体通信機器 | |
| JPH07312508A (ja) | 可変減衰器 | |
| JP3074798B2 (ja) | 移相器 | |
| JP4122600B2 (ja) | 電解効果トランジスタおよび半導体回路 | |
| JPH11168354A (ja) | 可変移相器 | |
| JP2677030B2 (ja) | 半導体移相器 | |
| JP2771861B2 (ja) | 移相器 | |
| JP2002164703A (ja) | 広帯域耐電力スイッチ | |
| JP2003198344A (ja) | 高周波スイッチ回路 | |
| JP3357715B2 (ja) | マイクロ波移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |