JPH11168354A

JPH11168354A - 可変移相器

Info

Publication number: JPH11168354A
Application number: JP33408397A
Authority: JP
Inventors: Nobuyuki Kamiya; 信之神谷; Tomonori Shigematsu; 智徳重松; Shinichi Morita; 晋一森田; Mitsunori Men; 充徳面
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-12-04
Filing date: 1997-12-04
Publication date: 1999-06-22

Abstract

(57)【要約】【課題】従来の移相器は、使用周波数に対し１／４波
長の電気長をもつ伝送線路が３本必要となるため、回路
が大型化するという課題があった。【解決手段】ＦＥＴのドレインとソース間にインダク
タまたはキャパシタを接続し、前記ＦＥＴのゲートにオ
ン電圧を印加した場合、前記ＦＥＴのドレインから入力
された信号をそのままＦＥＴのソースから出力する。一
方、前記ＦＥＴのゲートにピンチオフ電圧を印加した場
合、ＦＥＴがオフ状態となり、前記入力信号は前記イン
ダクタまたはキャパシタを通過するように構成されてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はレーダー受信機等
に用いられ、高周波信号の位相を電気的に変化させるた
めの、デジタル制御の可能な移相器に関するものであ
る。

【０００２】

【従来の技術】従来の実施例について図１５に示す。図
１５は「アイイーイーイートランザクションズオンマイ
クロウェーブセオリーアンドテクニークス（ＩＥＥＥ
ＴｒａｎｓａｃｔｉｏｎｓＯｎＭｉｃｒｏｗａｖｅ
ａｎｄＴｅｃｈｎｉｑｕｅｓ）」Ｖｏｌ．ＭＴＴ−
１３、Ｎｏ１２（１９８５年１２月）、第１５９１〜１
５９６ページに開示された従来の移相器を示す回路構成
図である。図１５において、１は使用周波数帯において
電気長が１／４波長（９０度）となる第１の伝送線路、
２は上記第１の伝送線路１の一端に接続された使用周波
数帯において電気長が１／４波長（９０度）となる第２
の伝送線路、３は上記第１の伝送線路１の他端に接続さ
れた使用周波数帯において電気長が１／４波長（９０
度）となる第３の伝送線路、４はドレインが上記第２の
伝送線路２の他端に接続され、ソースが接地された第１
のＦＥＴ（ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓ
ｔｏｒ電界効果トランジスタ）、５はドレインが上記第
３の伝送線路３の他端に接続され、ソースが接地された
第２のＦＥＴ、６は一端が第１のＦＥＴ４のゲートに接
続された使用周波数帯において十分高いインピーダンス
をもった第１の抵抗、７は一端が第２のＦＥＴ５のゲー
トに接続され、使用周波数帯において十分高いインピー
ダンスをもった第２の抵抗、８は第１の抵抗６および第
２の抵抗７を通し第１のＦＥＴ４および第２のＦＥＴ５
にバイアスを印加するためのバイアス端子、９は回路の
入力ポート、１０は回路の出力ポートである。

【０００３】次に動作について説明する。まず、第１の
ＦＥＴ４及び第２のＦＥＴ５のゲートにピンチオフ電圧
を印加する。この時、第２の伝送線路２の第１のＦＥＴ
４に接続された一端が解放端子となり、第２の伝送線路
２はオープンスタブと等価となる。同様に第３の伝送線
路３もオープンスタブとなり回路は１／４波長の電気長
をもった線路の両脇にオープンスタブをもつ回路とな
る。次に第１のＦＥＴ４及び第２のＦＥＴ５のゲートに
オン電圧を印加する。この時、第２の伝送線路２の第１
のＦＥＴ４に接続された一端が接地され第２の伝送線路
２はショートスタブと等価となる。同様に第３の伝送線
路３もショートスタブとなり回路は１／４波長の電気長
をもった線路の両脇にショートスタブをもつ回路にな
る。

【０００４】入力ポート９から入力された高周波信号は
１／４波長の電気長をもった線路の両脇にオープンスタ
ブをもつ時とショートスタブをもつ時とで通過位相が異
なる。よって、この回路は２つのＦＥＴの状態を変える
ことで通過位相を変化させる移相器として動作する。

【０００５】

【発明が解決しようとする課題】以上説明した移相器
は、使用周波数に対し１／４波長の電気長をもつ伝送線
路が３本必要となるため、回路が大型化するという課題
があった。

【０００６】この発明は、上記のような課題を解決する
ためになされたものであり、使用周波数に対し１／４波
長の電気長をもった伝送線路を減らすことで小型の可変
移相器を得ることを目的とする。

【０００７】

【課題を解決するための手段】第１の発明による可変移
相器は、ＦＥＴをスイッチとして用い、通過信号に対し
て回路全体が位相遅れ回路である直列のインダクタに見
える場合と、位相進み回路である直列のキャパシタに見
える場合とを切り替え、通過位相を変化させて移相器を
構成し、小型の可変移相器を得るものである。

【０００８】また、第２の発明による可変移相器は、Ｆ
ＥＴをスイッチとして用い、通過信号に対して回路全体
が位相遅れ回路である直列のインダクタに見える場合
と、位相進み回路である直列のキャパシタに見える場合
とを切り替え、通過位相を変化させて移相器を構成し、
小型の可変移相器を得るものである。

【０００９】また、第３の発明による可変移相器は、Ｆ
ＥＴをスイッチとして用い、通過信号に対して回路全体
が位相遅れ回路である直列のインダクタに見える場合
と、位相進み回路である直列のキャパシタに見える場合
とを切り替え、通過位相を変化させて移相器を構成し、
小型の可変移相器を得るものである。

【００１０】また、第４の発明による可変移相器は、Ｆ
ＥＴをスイッチとして用い、通過信号に対して回路全体
が位相遅れ回路である直列のインダクタに見える場合
と、位相進み回路である直列のキャパシタに見える場合
とを切り替え、通過位相を変化させて移相器を構成し、
小型の可変移相器を得るものである。

【００１１】また、第５の発明による可変移相器は、Ｆ
ＥＴをスイッチとして用い、通過信号に対して回路全体
が位相遅れ回路である直列のインダクタに見える場合
と、位相進み回路である直列のキャパシタに見える場合
とを切り替え、通過位相を変化させて移相器を構成し、
かつ主線路としてＴ型ローパスフィルタを用いることで
小型の可変移相器を得るものである。

【００１２】また、第６の発明による可変移相器は、Ｆ
ＥＴをスイッチとして用い、通過信号に対して回路全体
が位相遅れ回路である直列のインダクタに見える場合
と、位相進み回路である直列のキャパシタに見える場合
とを切り替え、通過位相を変化させて移相器を構成し、
かつ主線路としてＴ型ハイパスフィルタを用いることで
小型の可変移相器を得るものである。

【００１３】また、第７の発明による可変移相器は、Ｆ
ＥＴをスイッチとして用い、通過信号に対して回路全体
が位相遅れ回路である直列のインダクタに見える場合
と、位相進み回路である直列のキャパシタに見える場合
とを切り替え、通過位相を変化させて移相器を構成し、
かつ主線路としてパイ型ローパスフィルタを用いること
で小型の可変移相器を得るものである。

【００１４】また、第８の発明による可変移相器は、Ｆ
ＥＴをスイッチとして用い、通過信号に対して回路全体
が位相遅れ回路である直列のインダクタに見える場合
と、位相進み回路である直列のキャパシタに見える場合
とを切り替え、通過位相を変化させて移相器を構成し、
かつ主線路としてパイ型ハイパスフィルタを用いること
で小型の可変移相器を得るものである。

【００１５】また、第９の発明による可変移相器は、Ｆ
ＥＴをスイッチとして用い、通過信号に対して回路全体
が位相遅れ回路である直列のインダクタに見える場合
と、位相進み回路である直列のキャパシタに見える場合
とを切り替え、通過位相を変化させて移相器を構成し、
かつ主線路としてＴ型ローパスフィルタを用いることで
小型の可変移相器を得るものである。

【００１６】また、第１０の発明による可変移相器は、
ＦＥＴをスイッチとして用い、通過信号に対して回路全
体が位相遅れ回路である直列のインダクタに見える場合
と、位相進み回路である直列のキャパシタに見える場合
とを切り替え、通過位相を変化させて移相器を構成し、
かつ主線路としてＴ型ハイパスフィルタを用いることで
小型の可変移相器を得るものである。

【００１７】また、第１１の発明による可変移相器は、
ＦＥＴをスイッチとして用い、通過信号に対して回路全
体が位相遅れ回路である直列のインダクタに見える場合
と、位相進み回路である直列のキャパシタに見える場合
とを切り替え、通過位相を変化させて移相器を構成し、
かつ主線路としてパイ型ローパスフィルタを用いること
で小型の可変移相器を得るものである。

【００１８】また、第１２の発明による可変移相器は、
ＦＥＴをスイッチとして用い、通過信号に対して回路全
体が位相遅れ回路である直列のインダクタに見える場合
と、位相進み回路である直列のキャパシタに見える場合
とを切り替え、通過位相を変化させて移相器を構成し、
かつ主線路としてパイ型ハイパスフィルタを用いること
で小型の可変移相器を得るものである。

【００１９】また、第１３の発明による可変移相器は、
ＦＥＴをスイッチとして用い、通過信号に対して回路全
体が位相遅れ回路である直列のインダクタに見える場合
と、位相進み回路である直列のキャパシタに見える場合
とを切り替え、通過位相を変化させて移相器を構成し、
かつ主線路を構成する回路中のインダクタとしてスパイ
ラルインダクタまたはハイインピーダンス線路を用いる
ことで小型の可変移相器を得るものである。

【００２０】また、第１４の発明による可変移相器は、
ＦＥＴをスイッチとして用い、通過信号に対して回路全
体が位相遅れ回路である直列のインダクタに見える場合
と、位相進み回路である直列のキャパシタに見える場合
とを切り替え、通過位相を変化させて移相器を構成し、
かつ主線路を構成する回路中のキャパシタとしてＭＩＭ
（ＭｅｔａｌＩｎｓｕｌａｔｏｒＭｅｔａｌ）キャ
パシタまたはインターデジタルキャパシタを用いること
で小型の可変移相器を得るものである。

【００２１】また、第１５の発明による可変移相器は、
前記第１から第１４の発明による可変移相器に用いる構
成回路を、半導体の同一基板上で一体形成することによ
り、小型の可変移相器を得るものである。

【００２２】

【発明の実施の形態】実施の形態１．この発明による可
変移相器の実施の形態１を図１に示す。図１において、
１１は入力端子、１２は出力端子、１３はドレインＤが
入力端子１１に接続され、高周波信号を通すことが可能
な第１のＦＥＴ、１４は一端が前記第１のＦＥＴ１３の
ドレインＤに接続され、他端が第１のＦＥＴ１３のソー
スＳに接続されたインダクタ、１５はドレインＤが第１
のＦＥＴ１３のソースＳに接続され、ソースＳが出力端
子１２に接続された第２のＦＥＴ、１６は一端が第２の
ＦＥＴ１５のドレインＤに接続され、他端が第２のＦＥ
Ｔ１５のソースＳに接続されたキャパシタである。

【００２３】次に動作について説明する。まず、第１の
ＦＥＴ１３のゲートＧにオン電圧を印加し、かつ第２の
ＦＥＴ１５のゲートＧにオン電圧を印加する。この時、
第１のＦＥＴ１３はドレインＤから入力された信号がそ
のままソースＳから出力されるスルー状態となり、第２
のＦＥＴ１５もドレインＤから入力された信号がそのま
まソースＳから出力されるスルー状態となる。この状態
で入力端子１１に入力され出力端子１２から出力された
高周波信号の位相を基準として考える。次に、第１のＦ
ＥＴ１３のゲートＧにピンチオフ電圧を印加し、かつ第
２のＦＥＴ１５のゲートＧにオン電圧を印加する。この
時、第１のＦＥＴ１３は信号が通過することができない
オフ状態となるため、信号はインダクタ１４を通過す
る。また第２のＦＥＴ１５はドレインＤから入力された
信号がそのままソースＳから出力されるスルー状態とな
る。従って、入力端子１１から入力された高周波信号は
インダクタ１４を通過することで上記基準に対し位相が
遅れ、出力端子１２から出力される。次に第１のＦＥＴ
１３のゲートＧにオン電圧を印加し、かつ第２のＦＥＴ
１５のゲートＧにピンチオフ電圧を印加する。この時、
第１のＦＥＴ１３はドレインＤから入力された信号がそ
のままソースＳから出力されるスルー状態となる。また
第２のＦＥＴ１５は信号が通過することができないオフ
状態となるため、信号はキャパシタ１６を通過する。従
って、入力端子１１から入力された高周波信号はキャパ
シタ１６を通過することで上記基準に対し位相が進み、
出力端子１２から出力される。次に第１のＦＥＴ１３の
ゲートＧにピンチオフ電圧を印加し、かつ第２のＦＥＴ
１５のゲートＧにビンチオフ電圧を印加する。この時、
第１のＦＥＴ１３は信号が通過することができないオフ
状態となるため、信号はインダクタ１４を通過する。ま
た第２のＦＥＴ１５も信号が通過することができないオ
フ状態となるため、信号はキャパシタ１６を通過する。
従って、入力端子１１から入力された高周波信号はイン
ダクタ１４とキャパシタ１６を通過することで上記基準
に対しインダクタ１４とキャパシタ１６の位相変化を足
しあわせた位相だけ変化し、出力端子１２から出力され
る。また、インダクタとキャパシタでは位相量の周波数
による位相変化の傾きが逆であるため、それぞれ打ち消
しあい、周波数による預きが大きくなるのを防いでい
る。よって、第１のＦＥＴ１３と第２のＦＥＴ１５の状
態を変化させることで、通過位相を４通りに変化させる
ことのできる可変移相器としてこの回路は動作する。

【００２４】実施の形態２．この発明による可変移相器
の実施の形態２を図２に示す。図２において、１１は入
力端子、１２は出力端子、１７はドレインＤが入力端子
１１に接続され、高周波信号を通すことが可能な第１の
ＦＥＴ、１８は一端が前記第１のＦＥＴ１７のドレイン
Ｄに接続され、他端が第１のＦＥＴ１７のソースＳに接
続された第１のインダクタ、１９はドレインＤが第１の
ＦＥＴ１７のソースＳに接続され、高周波信号を通すこ
とが可能な第２のＦＥＴ、２０は一端が第２のＦＥＴ１
９のドレインＤに接続され、他端が第２のＦＥＴ１９の
ソースＳに接続されたキャパシタ、２１はドレインＤが
第２のＦＥＴ１９のソースＳに接続され、ソースＳが出
力端子１２に接続され、高周波信号を通すことが可能な
第３のＦＥＴ、２２は出端が第３のＦＥＴ２１のドレイ
ンＤに接続され、他端が第３のＦＥＴ２１のソースＳに
接続された第２のインダクタである。

【００２５】次に動作について説明する。まず、第１の
ＦＥＴ１７と第２のＦＥＴ１９と第３のＦＥＴ２１のゲ
ートＧにオン電圧を印加する。この時、第１のＦＥＴ１
７と第２のＦＥＴ１９と第３のＦＥＴ２１はドレインＤ
から入力された信号がそのままソースＳから出力される
スルー状態となる。この状態で入力端子１１に入力され
出力端子１２から出力された高周波信号の位相を基準と
して考える。次に、第１のＦＥＴ１７と第３のＦＥＴ２
１のゲートＧにピンチオフ電圧を印加し、かつ第２のＦ
ＥＴ１９のゲートＧにオン電圧を印加する。この時、第
１のＦＥＴ１７と第３のＦＥＴ２１は信号が通過するこ
とができないオフ状態となるため、信号は第１のインダ
クタ１８と第２のインダクタ２２を通過する。また第２
のＦＥＴ１９はドレインＤから入力された信号がそのま
まソースＳから出力されるスルー状態となる。従って、
入力端子１１から入力された高周波信号は第１のインダ
クタ１８と第２のインダクタ２２を通過することで上記
基準に対し位相が遅れ、出力端子１２から出力される。
次に第１のＦＥＴ１７と第３のＦＥＴ２１のゲートＧに
オン電圧を印加し、かつ第２のＦＥＴ１９のゲートＧに
ピンチオフ電圧を印加する。この時、第１のＦＥＴ１７
と第３のＦＥＴ２１はドレインＤから入力された信号が
そのままソースＳから出力されるスルー状態となる。ま
た第２のＦＥＴ１９は信号が通過することができないオ
フ状態となるため、信号はキャパシタ２０を通過する。
従って、入力端子１１から入力された高周波信号はキャ
パシタ２０を通過することで上記基準に対し位相が進
み、出力端子１２から出力される。次に第１のＦＥＴ１
７と第２のＦＥＴ１９と第３のＦＥＴ２１のゲートＧに
ピンチオフ電圧を印加する。この時、第１のＦＥＴ１７
と第２のＦＥＴ１９と第３のＦＥＴ２１はそれぞれ信号
が通過することができないオフ状態となるため、信号は
第１のインダクタ１８とキャパシタ２０と第２のインダ
クタ２２を通過する。従って、入力端子１１から入力さ
れた高周波信号は第１のインダクタ１８とキャパシタ２
０と第２のインダクタ２２を通過することで上記基準に
対し第１のインダクタ１８とキャパシタ２０と第２のイ
ンダクタ２２の位相変化を足しあわせた位相だけ変化
し、出力端子１２から出力される。また、インダクタと
キャパシタでは位相量の周波数による位相変化の傾きが
逆であるため、それぞれ打ち消しあい、周波数による傾
きが大きくなるのを防いでいる。さらに、インダクタを
２つ使用して位相変化させているため、インダクタ１つ
に比べそれぞれのインダクタンス値を低くすることがで
きる。このため、反射が小さくなり、ＶＳＷＲ（Ｖｏｌ
ｔａｇｅＳｔａｎｄｉｎｇＷａｖｅＲａｄｉｏ）
の悪化を少なくできる。よって、第１のＦＥＴ１７と第
２のＦＥＴ１９と第３のＦＥＴ２１の状態を変化させる
ことで、通過位相を４通りに変化させることのできる可
変移相器としてこの回路は動作する。

【００２６】実施の形態３．この発明による可変移相器
の実施の形態３を図３に示す。図３において、１１は入
力端子、１２は出力端子、２３はドレインＤが入力端子
１１に接続され、高周波信号を通すことが可能な第１の
ＦＥＴ、２４は一端が前記第１のＦＥＴ２３のドレイン
Ｄに接続され、他端が第１のＦＥＴ２３のソースＳに接
続された第１のキャパシタ、２５はドレインＤが第１の
ＦＥＴ２３のソースＳに接続され、高周波信号を通すこ
とが可能な第２のＦＥＴ、２６は一端が第２のＦＥＴ２
５のドレインＤに接続され、他端が第２のＦＥＴ２５の
ソースＳに接続されたインダクタ、２７はドレインＤが
第２のＦＥＴ２５のソースＳに接続され、ソースＳが出
力端子１２に接続され、高周波信号を通すことが可能な
第３のＦＥＴ、２８は一端が第３のＦＥＴ２７のドレイ
ンＤに接続され、他端が第３のＦＥＴ２７のソースＳに
接続された第２のキャパシタである。

【００２７】次に動作について説明する。まず、第１の
ＦＥＴ２３、第２のＦＥＴ２５と第３のＦＥＴ２７のゲ
ートＧにオン電圧を印加する。この時、第１のＦＥＴ２
３、第２のＦＥＴ２５、第３のＦＥＴ２７はドレインＤ
から入力された信号がそのままソースＳから出力される
スルー状態となる。この状態で入力端子１１に入力され
出力端子１２から出力された高周波信号の位相を基準と
して考える。次に、第１のＦＥＴ２３と第３のＦＥＴ２
７のゲートＧにピンチオフ電圧を印加し、かつ第２のＦ
ＥＴ２５のゲートＧにオン電圧を印加するこの時、第１のＦＥＴ２３と第３のＦＥＴ２７は信号が
通過することができないオフ状態となるため、信号は第
１のキャパシタ２４と第２のキャパシタ２８を通過す
る。また第２のＦＥＴ２５はドレインＤから入力された
信号がそのままソースＳから出力されるスルー状態とな
る。従って、入力端子１１から入力された高周波信号は
第１のキャパシタ２４と第２のキャパシタ２８を通過す
ることで上記基準に対し位相が進み、出力端子１２から
出力される。次に第１のＦＥＴ２３と第３のＦＥＴ２７
のゲートＧにオン電圧を印加し、かつ第２のＦＥＴ２５
のゲートＧにピンチオフ電圧を印加する。この時、第１
のＦＥＴ２３と第３のＦＥＴ２７はドレインＤから入力
された信号がそのままソースＳから出力されるスルー状
態となる。また第２のＦＥＴ２５は信号が通過すること
ができないオフ状態となるため、信号はインダクタ２６
を通過する。従って、入力端子１１から入力された高周
波信号はインダクタ２６を通過することで上記基準に対
し位相が遅れ、出力端子１２から出力される。次に第１
のＦＥＴ２３と第２のＦＥＴ２５と第３のＦＥＴ２７の
ゲートＧにピンチオフ電圧を印加する。この時、第１の
ＦＥＴ２３と第２のＦＥＴ２５と第３のＦＥＴ２７はそ
れぞれ信号が通過することができないオフ状態となるた
め、信号は第１のキャパシタ２４とインダクタ２６と第
２のキャパシタ２８を通過する。従って、入力端子１１
から入力された高周波信号は第１のキャパシタ２４とイ
ンダクタ２６と第２のキャパシタ２８を通過することで
上記基準に対し第１のキャパシタ２４とインダクタ２６
と第２のキャパシタ２８の位相変化を足しあわせた位相
だけ変化し、出力端子１２から出力される。また、イン
ダクタとキャパシタでは位相量の周波数による位相変化
の傾きが逆であるため、それぞれ打ち消しあい、周波数
による傾きが大きくなるのを防いでいる。さらに、キャ
パシタを２つ使用して位相変化させているため、キャパ
シタ１つに比べそれぞれのキャパシタンス値を低くする
ことができる。このため、反射が小さくなり、ＶＳＷＲ
（ＶｏｌｔａｇｅＳｔａｎｄｉｎｇＷａｖｅＲａ
ｄｉｏ）の悪化を少なくできる。よって、第１のＦＥＴ
２３と第２のＦＥＴ２５と第３のＦＥＴ２７の状態を変
化させることで通過位相を４通りに変化させることので
きる可変移相器としてこの回路は動作する。

【００２８】実施の形態４．この発明による可変移相器
の実施の形態４を図４に示す。図４において、１１は入
力端子、１２は出力端子、２９はドレインＤが入力端子
１１に接続され、高周波信号を通すことが可能な第１の
ＦＥＴ、３０は一端が前記第１のＦＥＴ２９のドレイン
Ｄに接続され他端が第１のＦＥＴ２９のソースＳに接続
された第１のインダクタ、３１はドレインＤが第１のＦ
ＥＴ２９のソースＳに接続され、高周波信号を通すこと
が可能な第２のＦＥＴ、３２は一端が前記第２のＦＥＴ
３１のドレインＤに接続され、他端が第２のＦＥＴ３１
のソースＳに接続された第１のキャパシタ、３３は一端
が第２のＦＥＴ３１のソースＳに接続され、高周波信号
を通すことが可能で、回路の特性インピーダンス（一般
的には５０Ω）を持ち、使用周波数において１／４波長
の電気長を持つ主線路、３４はドレインＤが前記主線路
３３の他端に接続された第３のＦＥＴ、３５は一端が第
３のＦＥＴ３４と主線路３３の接続部に接続され、他端
が第３のＦＥＴ３４のソースＳに接続された第２のイン
ダクタ、３６はドレインＤが第３のＦＥＴ３４のソース
Ｓに接続され、ソースＳが出力端子１２に接続された第
４のＦＥＴ、３７は一端が前記第４のＦＥＴ３６のドレ
インＤに接続され、他端が第４のＦＥＴ３６のソースＳ
に接続された第２のキャパシタである。

【００２９】次に動作について説明する。まず、第１の
ＦＥＴ２９、第２のＦＥＴ３１、第３のＦＥＴ３４、第
４のＦＥＴ３６のゲートＧにオン電圧を印加する。この
時、第１のＦＥＴ２９、第２のＦＥＴ３１、第３のＦＥ
Ｔ３４、第４のＦＥＴ３６はドレインＤから入力された
信号がそのままソースＳから出力されるスルー状態とな
る。この状態で入力端子１１に入力され出力端子１２か
ら出力された高周波信号の位相状態を基準とする。次
に、第１のＦＥＴ２９と第３のＦＥＴ３４のゲートＧに
ピンチオフ電圧を印加し、かつ第２のＦＥＴ３１と第４
のＦＥＴ３６のゲートＧにオン電圧を印加する。この
時、第２のＦＥＴ３１と第４のＦＥＴ３６はドレインＤ
から入力された信号がそのままソースＳから出力される
スルー状態となる。また、第１のＦＥＴ２９と第２のＦ
ＥＴ３４は信号が通過することができないオフ状態とな
るため、信号は第１のインダクタ３０と第２のインダク
タ３５を通過する。この時、入力端子１１から入力され
た高周波信号は第１のインダクタ３０と第２のインダク
タ３５を通過することで上記基準に対し位相が遅れ、出
力端子１２から出力される。また、第１のインダクタ３
０と第２のインダクタ３５の間に主線路３３があるた
め、第１のインダクタ３０で反射された反射波と第２の
インダクタ３５で反射された反射波は位相状態が反転し
ている。このため、それぞれの反射波を打ち消しあい、
ＶＳＷＲ（ＶｏｌｔａｇｅＳｔａｎｄｉｎｇＷａｖ
ｅＲａｄｉｏ）の悪化を防いでいる。次に、第２のＦ
ＥＴ３１と第４のＦＥＴ３６のゲートＧにピンチオフ電
圧を印加し、かつ第１のＦＥＴ２９と第３のＦＥＴ３４
のゲートＧにオン電圧を印加する。この時、第１のＦＥ
Ｔ２９と第３のＦＥＴ３４はドレインＤから入力された
信号がそのままソースＳから出力されるスルー状態とな
る。また、第２のＦＥＴ３１と第４のＦＥＴ３６は信号
が通過することができないオフ状態となるため、信号は
第１のキャパシタ３２と第２のキャパシタ３７を通過す
ることで上記基準に対し位相が進み、出力端子１２から
出力される。また、第１のキャパシタ３２と第２のキャ
パシタ３７の間に主線路３３があるため、第１のキャパ
シタ３２で反射された反射波と第２のキャパシタ３７で
反射された反射波は位相状態が反転している。このた
め、それぞれの反射波を打ち消しあい、ＶＳＷＲ（Ｖｏ
ｌｔａｇｅＳｔａｎｄｉｎｇＷａｖｅＲａｄｉ
ｏ）の悪化を防いでいる。次に、第１のＦＥＴ２９と第
２のＦＥＴ３１と第３のＦＥＴ３４と第４のＦＥＴ３６
のゲートＧにピンチオフ電圧を印加する。この時、第１
のＦＥＴ２９と第２のＦＥＴ３１と第３のＦＥＴ３４と
第４のＦＥＴ３６はそれぞれ信号が通過することができ
ないオフ状態となるため、信号は第１のインダクタ３０
と第１のキャパシタ３２と第２のインダクタ３５と第２
のキャパシタ３７を通過する。従って、入力端子１１か
ら入力された高周波信号は第１のインダクタ３０と第１
のキャパシタ３２と第２のインダクタ３５と第２のキャ
パシタ３７を通過することで上記基準に対し第１のイン
ダクタ３０と第１のキャパシタ３２と第２のインダクタ
３５と第２のキャパシタ３７の位相変化を足しあわせた
位相だけ変化し、出力端子１２から出力される。また、
インダクタとキャパシタでは位相量の周波数による位相
変化の傾きが逆であるため、それぞれ打ち消しあい、周
波数による傾きが大きくなるのを防いでいる。よって、
第１のＦＥＴ２９と第２のＦＥＴ３１と第３のＦＥＴ３
４と第４のＦＥＴ３６の状態を変化させることで、通過
位相を４通りに変化させることのできる可変移相器とし
てこの回路は動作する。

【００３０】実施の形態５．この発明による可変移相器
の実施の形態５を図５に示す。図５において、１１、１
２、２９、３０、３１、３２、３４、３５、３６、３７
は実施の形態４と同じ、３８は高周波信号を通すことが
可能な第３のインダクタ、３９は一端が第３のインダク
タ３８の他端に接続され、他端が接地された第３のキャ
パシタ、４０は一端が第３のインダクタ３８と第３のキ
ャパシタ３９の接続部に接続された第４のインダクタで
ある。

【００３１】次に動作について説明する。第３のインダ
クタ３８、第３のキャパシタ３９、第４のインダクタ４
０はＴ型ローパスフィルタを構成しており、使用周波数
におけるインピーダンスをこの回路の前後に接続されて
いる回路の特性インピーダンス（一般的には５０Ω）と
することが可能である。また、このＴ型ローパスフィル
タに入力された信号の位相を１／４波長遅らせて出力さ
せることも可能である。ここで、上記ローパスフィルタ
を通過する通過位相をφ、使用周波数をｆ、第３のイン
ダクタ３８および第４のインダクタ４０のインダククン
スをＬ、第３のキャパシタ３９のキャパシタンスをＣと
おくと、φとＬとＣの関係は以下の”数１”で表わされ
る。したがって、実施の形態４における主線路３３とし
てこのローパスフィルタを用い、実施の形態４に示す回
路と等価な回路を得ることができる。

【００３２】

【数１】

【００３３】実施の形態６．この発明による可変移相器
の実施の形態６を図６に示す。図６において、１１、１
２、２９、３０、３１、３２、３４、３５、３６、３７
は実施の形態４と同じ、４１は高周波信号を通すことが
可能な第３のキャパシタ、４２は一端が第３のキャパシ
タ４１の他端に接続され、他端が接地された第３のイン
ダクタ、４３は一端が第３のキャパシタ４１と第３のイ
ンダクタ４２の接続部に接続された第４のキャパシタで
ある。

【００３４】次に動作について説明する。第３のキャパ
シタ４１、第３のインダクタ４２、第４のキャパシタ４
３はＴ型ハイパスフィルタを構成しており、使用周波数
におけるインピーダンスをこの回路の前後に接続されて
いる回路の特性インピーダンス（一般的には５０Ω）と
することが可能である。また、このハイパスフィルタに
入力された信号の位相を１／４波長進ませて出力させる
ことも可能である。ここで、上記ハイパスフィルタを通
過する通過位相をφ、使用周波数をｆ、第３のインダク
タ４２のインダクタンスをＬ、第３のキャパシタ４１お
よび第４のキャパシタ４３のキャパシタンスをＣとおく
と、φとＬとＣの関係は以下の、”数２”で表わされ
る。したがって、実施の形態４における主線路３３とし
てこのハイパスフィルタを用い、実施の形態４に示す回
路と等価な回路を得ることができる。

【００３５】

【数２】

【００３６】実施の形態７．この発明による可変移相器
の実施の形態７を図７に示す。図７において、１１、１
２、２９、３０、３１、３２、３４、３５、３６、３７
は実施の形態４と同じ、４４は高周波信号を通すことが
可能な第３のインダクタ、４５は一端が第３のインダク
タ４４の一端に接続され、他端が接地された第３のキャ
パシタ、４６は一端が第３のインダクタ４４の他端に接
続され、他端が接地された第４のキャパシタである。

【００３７】次に動作について説明する。第３のインダ
クタ４４、第３のキャパシタ４５、第４のキャパシタ４
６はパイ型ローパスフィルタを構成しており、使用周波
数におけるインピーダンスをこの回路の前後に接続され
ている回路の特性インピーダンス（一般的には５０Ω）
とすることが可能である。また、このローパスフィルタ
に入力された信号の位相を１／４波長遅らせて出力させ
ることも可能である。ここで、上記ローパスフィルタを
通過する通過位相をφ、使用周波数をｆ、第３のインダ
クタ４４のインダクタンスをＬ、第３のキャパシタ４５
および第４のキャパシタ４６のキャパシタンスをＣとお
くと、φとＬとＣの関係は以下の”数３”で表わされ
る。したがって、実施の形態４における主線路３３とし
てこのローパスフィルタを用い、実施の形態４に示す回
路と等価な回路を得ることができる。

【００３８】

【数３】

【００３９】実施の形態８．この発明による可変移相器
の実施の形態８を図８に示す。図８において、１１、１
２、２９、３０、３１、３２、３４、３５、３６、３７
は実施の形態４と同じ、４７は高周波信号を通すことが
可能な第３のキャパシタ、４８は一端が第３のキャパシ
タ４７の一端に接続され、他端が接地された第３のイン
ダクタ、４９は一端一が第３のキャパシタ４７の他端に
接続され、他端が接地された第４のインダクタである。

【００４０】次に動作について説明する。第３のキャパ
シタ４７、第３のインダクタ４８、第４のインダクタ４
９はパイ型ハイパスフィルタを構成しており、使用周波
数におけるインピーダンスをこの回路の前後に接続され
ている回路の特性インピーダンス（一般的には５０Ω）
とすることが可能である。また、このハイパスフィルタ
に入力された信号の位相を１／４波長進ませて出力させ
ることも可能である。ここで、上記ハイパスフィルタを
通過する通過位相をφ、使用周波数をｆ、第３のインダ
クタ４８および第４のインダクタ４９のインダクタンス
をＬ、第３のキャパシタ４７のキャパシタンスをＣとお
くと、φとＬとＣの関係は以下の”数４”で表わされ
る。したがって、実施の形態４における主線路３３とし
てこのハイパスフィルタを用い、実施の形態４に示す回
路と等価な回路を得ることができる。

【００４１】

【数４】

【００４２】実施の形態９．この発明による可変移相器
の実施の形態９を図９に示す。図９において、１１、１
２、２９、３０、３１、３２、３４、３５、３６、３７
は実施の形態４と同じ、５０は高周波信号を通すことが
可能な第３のインダクタ、５１は一端が第３のインダク
タ５０の他端に接続され、他端が接地された第３のキャ
パシタ、５２は一端が第３のインダクタ５０と第３のキ
ャパシタ５１の接続部に接続された第４のインダクタ、
５３は一端が第４のインダクタ５２の他端に接続され、
他端が接地された第４のキャパシタ、５４は一端が第４
のインダクタ５２と第４のキャパシタ５３の接続部に接
続された第５のインダクタである。

【００４３】次に動作について説明する。第３のインダ
クタ５０、第３のキャパシタ５１、第４のインダクタ５
２、第４のキャパシタ５３、第５のインダクタ５４はＴ
型ローパスフィルタを構成しており、使用周波数におけ
るインピーダンスをこの回路の前後に接続されている回
路の特性インピーダンス（一般的には５０Ω）とするこ
とが可能である。また、このＴ型ローパスフィルタに入
力された信号の位相を１／４波長遅らせて出力させるこ
とも可能である。ここで、上記ローパスフィルタを通過
する通過位相をφ、使用周波数をｆ、第３のインダクタ
５０および第５のインダクタ５４のインダクタンスをＬ
１、第４のインダクタ５２のインダクタンスをＬ２、第
３のキャパシタ５トと第４のキャパシタ５３のキャパシ
タンスをＣとおくと、φとＬ１とＬ２とＣの関係は以下
の”数５”で表わされる。したがって、実施の形態４に
おける主線路３３としてこのローパスフィルタを用い、
実施の形態４に示す回路と等価な回路を得ることができ
る。

【００４４】

【数５】

【００４５】実施の形態１０．この発明による可変移相
器の実施の形態１０を図１０に示す。図１０において、
１１、１２、２９、３０、３１、３２、３４、３５、３
６、３７は実施の形態４と同じ、５５は高周波信号を通
すことが可能な第３のキャパシタ、５６は一端が第３の
キャパシタ５５の他端に接続され、他端が接地された第
３のインダクタ、５７は一端が第３のキャパシタ５５と
第３のインダクタ５６の接続部に接続された第４のキャ
パシタ、５８は一端が第４のキャパシタ５７の他端に接
続され、他端が接地された第４のインダクク、５９は一
端が第４のキャパシタ５７と第４のインダクタ５８の接
続部に接続された第５のキャパシタである。

【００４６】次に動作について説明する。第３のキャパ
シタ５５、第３のインダクタ５６、第４のキャパシタ５
７、第４のインダクタ５８、第５のキャパシタ５９はＴ
型ハイパスフィルタを構成しており、使用周波数におけ
るインピーダンスをこの回路の前後に接続されている回
路の特性インピーダンス（一般的には５０Ω）とするこ
とが可能である。また、このハイパスフィルタに入力さ
れた信号の位相を１／４波長進ませて出力させることも
可能である。ここで、上記ハイパスフィルタを通過する
通過位相をφ、使用周波数をｆ、第３のインダクタ５６
と第４のインダクタ５８のインダククンスをＬ、第３の
キャパシタ５５および第５のキャパシタ５９のキャパシ
タンスをＣ１、第４のキャパシタ５７のキャパシタンス
をＣ２とおくと、φとＬとＣ１とＣ２の関係は以下の”
数６”で表わされる。したがって、実施の形態４におけ
る主線路３３としてこのハイパスフィルタを用い、実施
の形態４に示す回路と等価な回路を得ることができる。

【００４７】

【数６】

【００４８】実施の形態１１．この発明による可変移相
器の実施の形態１１を図１１に示す。図１１において、
１１、１２、２９、３０、３１、３２、３４、３５、３
６、３７は実施の形態４と同じ、６０は高周波信号を通
すことが可能な第３のインダクタ、６１は一端が第３の
インダクタ６０の一端に接続され、他端が接地された第
３のキャパシタ、６２は一端が第３のインダクタ６０の
他端に接続され、他端が接地された第４のキャパシタ、
６３は一端が第３のインダクタ６０と第４のキャパシタ
６２の接続部に接続された第４のインダクタ、６４は一
端が第４のインダクタ６３の他端に接続され、他端が接
地された第５のキャパシタである。

【００４９】次に動作について説明する。第３のインダ
クタ６０、第３のキャパシタ６１、第４のキャパシタ６
２、第４のインダクタ６３、第５のキャパシタ６４はパ
イ型ローパスフィルタを構成しており、使用周波数にお
けるインピーダンスをこの回路の前後に接続されている
回路の特性インピーダンス（一般的には５０Ω）とする
ことが可能である。また、このローパスフィルタに入力
された信号の位相を１／４波長遅らせて出力させること
も可能である。ここで、上記ローパスフィルタを通過す
る通過位相をφ、使用周波数をｆ、第３のインダクタ６
０と第４のインダクタ６３のインダクタンスをＬ、第３
のキャパシタ６１および第５のキャパシタ６４のキャパ
シタンスをＣ１、第４のキャパシタ６２のキャパシタン
スをＣ２とおくと、φとＬとＣ１とＣ２の関係は以下
の”数７”で表わされる。したがって、実施の形態４に
おける主線路３３としてこのローパスフィルタを用い、
実施の形態４に示す回路と等価な回路を得ることができ
る。

【００５０】

【数７】

【００５１】実施の形態１２．この発明による可変移相
器の実施の形態１２を図１２に示す。図１２において、
１１、１２、２９、３０、３１、３２、３４、３５、３
６、３７は実施の形態４と同じ、６５は高周波信号を通
すことが可能な第３のキャパシタ、６６は一端が第３の
キャパシタ６５の一端に接続され、他端が接地された第
３のインダクタ、６７は一端が第３のキャパシタ６５の
他端に接続され、他端が接地された第４のインダクタ、
６８は一端が第３のキャパシタ６５と第４のインダクタ
６７の接続部に接続された第４のキャパシタ、６９は一
端が第４のキャパシタ６８の他端に接続され、他端が接
地された第５のインダクタである。

【００５２】次に動作について説明する。第３のキャパ
シタ６５、第３のインダクタ６６、第４のインダクタ６
７、第４のキャパシタ６８、第５のインダクタ６９はパ
イ型ハイパスフィルタを構成しており、使用周波数にお
けるインピーダンスをこの回路の前後に接続されている
回路の特性インピーダンス（一般的には５０Ω）とする
ことが可能である。また、このハイパスフィルタに入力
された信号の位相を１／４波長進ませて出力させること
も可能である。ここで、上記ハイパスフィルタを通過す
る通過位相をφ、使用周波数をｆ、第３のインダクタ６
６および第５のインダクタ６９のインダクタンスをＬ
１、第４のインダクタ６７のインダクタンスをＬ２、第
３のキャパシタ６５および第４のキャパシタ６８のキャ
パシタンスをＣとおくと、φとＬ１とＬ２とＣの関係は
以下の”数８”で表わされる。したがって、実施の形態
４における主線路３３としてこのハイパスフィルタを用
い、実施の形態４に示す回路と等価な回路を得ることが
できる。

【００５３】

【数８】

【００５４】実施の形態１３．この発明による可変移相
器の実施の形態１３を図１３に示す。図１３において、
１１、１２、２９、３０、３１、３２、３４、３５、３
６、３７は実施の形態４と同じ、７０は高周波信号を通
すことが可能な第１のスパイラルインダクタ、７１は一
端が第１のスパイラルインダクタ７０の他端に接続され
他端が接地されたＭＩＭキャパシタ、７２は一端が第１
のスパイラルインダクタ７０とＭＩＭキャパシタ７１の
接続部に接続された第２のスパイラルインダクタ、７３
は半導体（たとえばガリウムヒ素）を用いた基板、７４
は基板７３の裏面で接地されたスルーホールである。

【００５５】次に動作について説明する。１１、１２、
２９、３０、３１、３２、３４、３５、３６、３７は実
施の形態１から１２で示した回路素子と同じ動作をする
回路素子であり、基板７３上に半導体プロセス技術を用
いて作り込んである。実施の形態１から１２で示した回
路を、このように一体化して構成することで小型の可変
移相器を得ることができる。また、第１のスパイラルイ
ンダクタ７０、ＭＩＭキャパシタ７１、第２のスパイラ
ルインダクタ７２はＴ型ローパスフィルタを構成してお
り、使用周波数におけるインピーダンスをこの回路の前
後に接続されている回路の特性インピーダンス（一般的
には５０Ω）とすることが可能である。また、このロー
パスフィルタに入力された信号の位相を１／４波長遅ら
せて出力させることも可能である。ここで、上記ローパ
スフィルタを通過する通過位相をφ、使用周波数をｆ、
第１のスパイラルインダクタ７０および第２のスパイラ
ルインダクタ７２のインダクタンスをＬ、ＭＩＭキャパ
シタ７１のキャパシタンスをＣとおくと、φとＬとＣの
関係は前記”数１”で表わされる。したがって、実施の
形態４における主線路３３としてこのローパスフィルタ
を用い、実施の形態４に示す回路と等価な回路を得るこ
とができる。

【００５６】実施の形態１４．この発明による可変移相
器の実施の形態１４を図１４に示す。図１４において、
１１、１２、２９、３０、３１、３２、３４、３５、３
６、３７は実施の形態４と同じ、７５は高周波信号を通
すことが可能な第１のハイインピーダンス線路、７６は
一端が第１のハイインピーダンス線路７５の他端に接続
され、他端が接地されたインターデジタルキャパシタ、
７７は一端が第１のハイインピーダンス線路７５とイン
ターデジタルキャパシタ７６の接続部に接続された第２
のハイインピーダンス線路、７３は半導体（たとえばガ
リウムヒ素）を用いた基板、７４は基板７３の裏面で接
地されたスルーホールである。

【００５７】次に動作について説明する。第１のハイイ
ンピーダンス線路７５、インターデジタルキャパシタ７
６、第２のハイインピーダンス線路７７はＴ型ローパス
フィルタを構成しており、使用周波数におけるインピー
ダンスをこの回路の前後に接続されている回路の特性イ
ンピーダンス（一般的には５０Ω）とすることが可能で
ある。また、このローパスフィルタに入力された信号の
位相を１／４波長遅らせて出力させることも可能であ
る。ここで、上記ローパスフィルタを通過する通過位相
をφ、使用周波数をｆ、第１のハイインピーダンス線路
７５および第２のハイインピーダンス線路７７のインダ
クタンスをＬ、インターデジタルキャパシタ７６のキャ
パシタンスをＣとおくと、φとＬとＣの関係は前記”数
１”で表わされる。したがって、実施の形態４における
主線路３３としてこのローパスフィルタを用い、実施の
形態４に示す回路と等価な回路を得ることができる。

【００５８】

【発明の効果】第１の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と、位
相進み回路である直列のキャパシタに見える場合とを切
り替え、通過位相を変化させて移相器を構成することに
より回路を小型化する効果がある。

【００５９】第２の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、位相
進み回路である直列のキャパシタに見える場合とを切り
替え、通過位相を変化させて移相器を構成することによ
り回路を小型化する効果がある。

【００６０】第３の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、位相
進み回路である直列のキャパシタに見える場合とを切り
替え、通過位相を変化させて移相器を構成することによ
り回路を小型化する効果がある。

【００６１】第４の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、位相
進み回路である直列のキャパシタに見える場合とを切り
替え、通過位相を変化させて移相器を構成することによ
り回路を小型化する効果がある。また、１／４波長の電
気長をもった主線路により反射を低減させ、入出力反射
の少ない移相器を得るものである。

【００６２】第５の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、位相
進み回路である直列のキャパシタに見える場合とを切り
替え、通過位相を変化させて移相器を構成することによ
り回路を小型化する効果がある。また、主線路としてイ
ンダクタとキャパシタによるＴ型ローパスフィルタを用
いることにより、小型化する効果がある。

【００６３】第６の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、位相
進み回路である直列のキャパシタに見える場合とを切り
替え、通過位相を変化させて移相器を構成することによ
り回路を小型化する効果がある。また、主線路としてイ
ンダクタとキャパシタによるＴ型ハイパスフィルタを用
いることにより、小型化する効果がある。

【００６４】第７の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、位相
進み回路である直列のキャパシタに見える場合とを切り
替え、通過位相を変化させて移相器を構成することによ
り回路を小型化する効果がある。また、主線路としてイ
ンダクタとキャパシタによるパイ型ローパスフィルタを
用いることにより、小型化する効果がある。

【００６５】第８の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と位相進
み回路である直列のキャパシタに見える場合とを切り替
え、通過位相を変化させて移相器を構成することにより
回路を小型化する効果がある。また、主線路としてイン
ダクタとキャパシタによるパイ型ハイパスフィルタを用
いることにより、小型化する効果がある。

【００６６】第９の発明による可変移相器は、ＦＥＴを
スイッチとして用い、通過信号に対して回路全体が位相
遅れ回路である直列のインダクタに見える場合と、位相
進み回路である直列のキャパシタに見える場合とを切り
替え、通過位相を変化させて移相器を構成することによ
り回路を小型化する効果がある。また、主線路としてイ
ンダクタとキャパシタによるＴ型ローパスフィルタを用
いることにより、小型化する効果がある。

【００６７】第１０の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と、位
相進み回路である直列のキャパシタに見える場合とを切
り替え、通過位相を変化させて移相器を構成することに
より回路を小型化する効果がある。また、主線路として
インダクタとキャパシタによるＴ型ハイパスフィルタを
用いることにより、小型化する効果がある。

【００６８】第１１の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と、位
相進み回路である直列のキャパシタに見える場合とを切
り替え、通過位相を変化させて移相器を構成することに
より回路を小型化する効果がある。また、主線路として
インダクタとキャパシタによるパイ型ローパスフィルタ
を用いることにより、小型化する効果がある。

【００６９】第１２の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と、位
相進み回路である直列のキャパシタに見える場合とを切
り替え、通過位相を変化させて移相器を構成することに
より回路を小型化する効果がある。また、主線路として
インダクタとキャパシタによるパイ型ハイパスフィルタ
を用いることにより、小型化する効果がある。

【００７０】第１３の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と、位
相進み回路である直列のキャパシタに見える場合とを切
り替え、通過位相を変化させて移相器を構成することに
より回路を小型化する効果がある。また、インダクタと
してスパイラルインダクタまたはハイインピーダンス線
路を用いることで小型化する効果がある。

【００７１】第１４の発明による可変移相器は、ＦＥＴ
をスイッチとして用い、通過信号に対して回路全体が位
相遅れ回路である直列のインダクタに見える場合と、位
相進み回路である直列のキャパシタに見える場合とを切
り替え、通過位相を変化させて移相器を構成することに
より回路を小型化する効果がある。また、キャパシタと
してＭＩＭキャパシタまたはインターデジタルキャパシ
タを用いることで小型化する効果がある。

【００７２】また、第１５の発明による可変移相器は、
前記第１から第１４の発明による可変移相器に用いる構
成回路を、半導体の同一基板上で一体形成することによ
り、回路を小型化する効果がある。

【図面の簡単な説明】

【図１】この発明による可変移相器の実施の形態１を
示す図である。

【図２】この発明による可変移相器の実施の形態２を
示す図である。

【図３】この発明による可変移相器の実施の形態３を
示す図である。

【図４】この発明による可変移相器の実施の形態４を
示す図である。

【図５】この発明による可変移相器の実施の形態５を
示す図である。

【図６】この発明による可変移相器の実施の形態６を
示す図である。

【図７】この発明による可変移相器の実施の形態７を
示す図である。

【図８】この発明による可変移相器の実施の形態８を
示す図である。

【図９】この発明による可変移相器の実施の形態９を
示す図である。

【図１０】この発明による可変移相器の実施の形態１
０を示す図である。

【図１１】この発明による可変移相器の実施の形態１
１を示す図である。

【図１２】この発明による可変移相器の実施の形態１
２を示す図である。

【図１３】この発明による可変移相器の実施の形態１
３を示す図である。

【図１４】この発明による可変移相器の実施の形態１
４を示す図である。

【図１５】従来の移相器を示す図である。

【符号の説明】

９入力ポート、１０出力ポート、１１入力端子、
１２出力端子、１３ＦＥＴ、１４インダクタ、１５
ＦＥＴ、１６キャパシタ、１７ＦＥＴ、１８イ
ンダクタ、１９ＦＥＴ、２０キャパシタ、２１Ｆ
ＥＴ、２２インダクタ、２３ＦＥＴ、２４キャパシ
タ、２５ＦＥＴ、２６インダクタ、２７ＦＥＴ、
２８キャパシタ、２９ＦＥＴ、３０インダクタ、
３１ＦＥＴ、３２キャパシタ、３３主線路、３４
ＦＥＴ、３５インダクタ、３６ＦＥＴ、３７キャ
パシタ、３８インダクタ、３９キャパシタ、４０
インダクタ、４１キャパシタ、４２インダクタ、４
３キャパシタ、４４インダクタ、４５キャパシ
タ、４６キャパシタ、４７キャパシタ、４８イン
ダクタ、４９インダクタ、５０インダクタ、５１
キャパシタ、５２インダクタ、５３キャパシタ、５
４インダクタ、５５キャパシタ、５６インダク
タ、５７キャパシタ、５８インダクタ、５９キャ
パシタ、６０インダクタ、６１キャパシタ、６２
キャパシタ、６３インダクタ、６４キャパシタ、６
５キャパシタ、６６インダクタ、６７インダク
タ、６８キャパシタ、６９インダクタ、７０スパ
イラルインダクタ、７１ＭＩＭキャパシタ、７２ス
パイラルインダクタ、７３基板、７４スルーホー
ル、７５ハイインピーダンス線路、７６インターデ
ジタルキャパシタ、７７ハイインピーダンス線路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者面充徳東京都千代田区丸の内二丁目２番３号三菱電機株式会社内

Claims

【特許請求の範囲】

【請求項１】高周波信号を通すことが可能な第１のＦ
ＥＴと、一端が上記第１のＦＥＴのドレインに接続さ
れ、他端が上記第１のＦＥＴのソースに接続されたイン
ダクタと、ドレインが上記第１のＦＥＴと上記インダク
タの接続部に接続され、高周波信号を通すことが可能な
第２のＦＥＴと、一端が上記第２のＦＥＴのドレインに
接続され、他端が上記第２のＦＥＴのソースに接続され
たキャパシタとを具備したことを特徴とする可変移相
器。
【請求項２】高周波信号を通すことが可能な第１のＦ
ＥＴと、一端が上記第１のＦＥＴのドレインに接続さ
れ、他端が上記第１のＦＥＴのソースに接続された第１
のインダクタと、ドレインが上記第１のＦＥＴのソース
に接続され、高周波信号を通すことが可能な第２のＦＥ
Ｔと、一端が上記第２のＦＥＴのドレインに接続され、
他端が上記第２のＦＥＴのソースに接続されたキャパシ
タと、ドレインが上記第２のＦＥＴのソースに接続さ
れ、高周波信号を通すことが可能な第３のＦＥＴと、一
端が上記第３のＦＥＴのドレインに接続され、他端が上
記第３のＦＥＴのソースに接続された第２のインダクタ
とを具備したことを特徴とする可変移相器。
【請求項３】高周波信号を通すことが可能な第１のＦ
ＥＴと、一端が上記第１のＦＥＴのドレインに接続さ
れ、他端が上記第１のＦＥＴのソースに接続された第１
のキャパシタと、ドレインが上記第１のＦＥＴのソース
に接続され、高周波信号を通すことが可能な第２のＦＥ
Ｔと、一端が上記第２のＦＥＴのドレインに接続され、
他端が上記第２のＦＥＴのソースに接続された第１のイ
ンダクタと、ドレインが上記第２のＦＥＴのソースに接
続され、高周波信号を通すことが可能な第３のＦＥＴ
と、一端が上記第３のＦＥＴのドレインに接続され、他
端が上記第３のＦＥＴのソースに接続された第２のキャ
パシタとを具備したことを特徴とする可変移相器。
【請求項４】高周波信号を通すことが可能な第１のＦ
ＥＴと、一端が上記第１のＦＥＴのドレインに接続さ
れ、他端が上記第１のＦＥＴのソースに接続された第１
のインダクタと、ドレインが上記第１のＦＥＴのソース
に接続され、高周波信号を通すことが可能な第２のＦＥ
Ｔと、一端が上記第２のＦＥＴのドレインに接続され、
他端が上記第２のＦＥＴのソースに接続された第１のキ
ャパシタと、高周波信号を通すことが可能で、一端が上
記第２のＦＥＴのソースに接続され、回路の持つ特性イ
ンピーダンスを持つ主線路と、ドレインが上記主線路の
他端に接続され、高周波信号を通すことが可能な第３の
ＦＥＴと、一端が上記第３のＦＥＴのドレインに接続さ
れ、他端が上記第３のＦＥＴのソースに接続された第２
のインダクタと、ドレインが上記第３のＦＥＴのソース
に接続され、高周波信号を通すことが可能な第４のＦＥ
Ｔと、一端が上記第４のＦＥＴのドレインに接続され、
他端が上記第４のＦＥＴのソースに接続された第２のキ
ャパシタとを具備したことを特徴とする可変移相器。
【請求項５】高周波信号を通し、一端をその入力端子
とする第１のインダクタと、一端が上記第１のインダク
タの他端に接続され、かつ他端が接地されたキャパシタ
と、一端が上記第１のインダクタと上記キャパシタの接
続部に接続され、他端を出力端子とする第２のインダク
タとを具備し、さらに上記第１のインダクタの入力端子
を入力端子、上記第２のインダクタの出力端子を出力端
子としたＴ型ローパスフィルタを主線路として用いたこ
とを特徴とする請求項４記載の可変移相器。
【請求項６】高周波信号を通し、一端をその入力端子
とする第１のキャパシタと、一端が上記第１のキャパシ
タの他端に接続され、かつ他端が接地されたインダクタ
と、一端が上記インダクタと上記第１のキャパシタの接
続部に接続され、他端を出力端子とする第２のキャパシ
タとを具備し、さらに上記第１のキャパシタの入力端子
を入力端子、上記第２のキャパシタの出力端子を出力端
子としたＴ型ハイパスフィルタを主線路として用いたこ
とを特徴とする請求項４記載の可変移相器。
【請求項７】高周波信号を通し、一端をその入力端子
とするインダクタと、一端が上記インダクタの一端に接
続され、かつ他端が接地された第１のキャパシタと、一
端が上記インダクタの他端に接続され、他端が接地され
た第２のキャパシタとを具備し、さらに上記インダクタ
の両端を入出力端子としたパイ型ローパスフィルタを主
線路として用いたことを特徴とする請求項４記載の可変
移相器。
【請求項８】高周波信号を通し、一端をその入力端子
とするキャパシタと、一端が上記キャパシタの一端に接
続され、かつ他端が接地された第１のインダクタと、一
端が上記キャパシタの他端に接続され、他端が接地され
た第２のインダクタとを具備し、さらに上記キャパシタ
の両端を入出力端子としたパイ型ハイパスフィルタを主
線路として用いたことを特徴とする請求項４記載の可変
移相器。
【請求項９】高周波信号を通し、一端をその入力端子
とする第１のインダクタと、一端が上記第１のインダク
タの他端に接続され、かつ他端が接地された第１のキャ
パシタと、一端が上記第１のインダクタと上記第１のキ
ャパシタの接続部に接続された第２のインダクタと、一
端が上記第２のインダクタの他端に接続され、かつ他端
が接地された第２のキャパシタと、一端が上記第２のイ
ンダクタと上記第２のキャパシタの接続部に接続され、
他端を出力端子とする第３のインダクタとを具備し、さ
らに上記第１のインダクタの入力端子を入力端子、上記
第３のインダクタの出力端子を出力端子としたＴ型ロー
パスフィルタを主線路として用いたことを特徴とする請
求項４記載の可変移相器。
【請求項１０】高周波信号を通し、一端をその入力端
子とする第１のキャパシタと、一端が上記第１のキャパ
シタの他端に接続され、かつ他端が接地された第１のイ
ンダクタと、一端が上記第１のインダクタと上記第１の
キャパシタの接続部に接続された第２のキャパシタと、
一端が上記第２のキャパシタの他端に接続され、かつ他
端が接地された第２のインダクタと、一端が上記第２の
インダクタと上記第２のキャパシタの接続部に接続さ
れ、他端を出力端子とする第３のキャパシタとを具備
し、さらに上記第１のキャパシタの入力端子を入力端
子、上記第３のキャパシタの出力端子を出力端子とした
Ｔ型ハイパスフィルタを主線路として用いたことを特徴
とする請求項４記載の可変移相器。
【請求項１１】高周波信号を通し、一端をその入力端
子とする第１のインダクタと、一端が上記第１のインダ
クタの入力端子に接続され、かつ他端が接地された第１
のキャパシタと、一端が上記第１のインダクタの他端に
接続され、他端が接地された第２のキャパシタと、一端
が上記第１のインダクタと上記第２のキャパシタの接続
部に接続され、他端を出力端子とする第３のインダクタ
と、一端が上記第３のインダクタの出力端子に接続さ
れ、他端が接地された第２のキャパシタとを具備し、さ
らに上記第１のインダクタの入力端子を入力端子、上記
第３のインダクタの出力端子を出力端子としたパイ型ロ
ーパスフィルタを主線路として用いたことを特徴とする
請求項４記載の可変移相器。
【請求項１２】高周波信号を通し、一端をその入力端
子とする第１のキャパシタと、一端が上記第１のキャパ
シタの入力端子に接続され、かつ他端が接地された第１
のインダクタと、一端が上記第１のキャパシタの他端に
接続され、他端が接地された第２のインダクタと、一端
が上記第２のインダクタと上記第１のキャパシタの接続
部に接続され、他端を出力端子とする第２のキャパシタ
と、一端が上記第２のキャパシタの出力端子に接続さ
れ、他端が接地された第３のインダクタとを具備し、さ
らに上記第１のキャパシタの入力端子を入力端子、上記
第３のキャパシタの出力端子を出力端子としたパイ型ハ
イパスフィルタを主線路として用いたことを特徴とする
請求項４記載の可変移相器。
【請求項１３】インダクタとしてスパイラルインダク
タまたはハイインピーダンス線路を用いたことを特徴と
する請求項５〜１２のいずれかに記載の可変移相器。
【請求項１４】キャパシタとしてＭＩＭ（Ｍｅｔａｌ
ＩｎｓｕｌａｔｏｒＭｅｔａｌ）キャパシタまたは
インターデジタルキャパシタを用いたことを特徴とする
請求項５〜１２のいずれかに記載の可変移相器。
【請求項１５】スルーホールを用いて接地し、構成要
素をすべて半導体基板上に一体成形したことを特徴とす
る請求項１〜１４のいずれかに記載の可変移相器。