JPWO2002056467A1 - 移相器及び多ビット移相器 - Google Patents
移相器及び多ビット移相器 Download PDFInfo
- Publication number
- JPWO2002056467A1 JPWO2002056467A1 JP2002557014A JP2002557014A JPWO2002056467A1 JP WO2002056467 A1 JPWO2002056467 A1 JP WO2002056467A1 JP 2002557014 A JP2002557014 A JP 2002557014A JP 2002557014 A JP2002557014 A JP 2002557014A JP WO2002056467 A1 JPWO2002056467 A1 JP WO2002056467A1
- Authority
- JP
- Japan
- Prior art keywords
- fet
- phase shifter
- electrode
- drain electrode
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/18—Two-port phase shifters providing a predetermined phase shift, e.g. "all-pass" filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/20—Two-port phase shifters providing an adjustable phase shift
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/18—Networks for phase shifting
- H03H7/20—Two-port phase shifters providing an adjustable phase shift
Landscapes
- Networks Using Active Elements (AREA)
Abstract
ＦＥＴのピンチオフ時のキャパシタを用いてフィルタを構成し、ＦＥＴのＯＮ／ＯＦＦによって通過位相を変化させることができる小型な移相器及び多ビット移相器を得ることを目的とし、係る目的を達成するために、ドレイン電極とソース電極を入力端子と出力端子に接続した第一のＦＥＴと、ドレイン電極またはソース電極の一方の電極を前記第一のＦＥＴのソース電極に接続し、他方の電極を第一のインダクタを介して接地した第二のＦＥＴと、ドレイン電極またはソース電極の一方の電極を前記第一のＦＥＴのドレイン電極に接続し、他方の電極を第二のインダクタを介して接地した第三のＦＥＴとを備える。
Description
技術分野
この発明は、マイクロ波帯、ミリ波帯で信号の通過位相を電気的に変化させる移相器及び多ビット移相器に関するものである。
図１１は、例えば「マイクロ波半導体応用工学」（Ｊｏｓｅｐｈ Ｆ．Ｗｈｉｔｅ著、ＣＱ出版社発行、ｐｐ．３３６−３３９）に示された従来の移相器である。
図１１において、１ａ、１ｂは入出力端子、９ａ、９ｂはＳＰＤＴ（ｓｉｎｇｌｅ−ｐｏｌｅ ｄｏｕｂｌｅ−ｔｈｒｏｗ）スイッチ、１０ａ、１０ｂは線路である。
次に動作について説明する。
入出力端子１ａから入力した高周波信号は、ＳＰＤＴスイッチ９ａにて切り替えられる。
まず、線路１０ａに高周波信号が通過する場合について説明する。ＳＰＤＴスイッチ９ａで切り替えられた高周波信号は、線路１０ａを通過して、ＳＰＤＴスイッチ９ｂに入力される。ＳＰＤＴスイッチ９ｂはＳＰＤＴスイッチ９ａと連動しており、高周波信号は、入出力端子１ｂから出力される。
次に、線路１０ｂに高周波信号が通過する場合について説明する。ＳＰＤＴスイッチ９ａで切り替えられた高周波信号は、線路１０ｂを通過して、ＳＰＤＴスイッチ９ｂに入力される。ＳＰＤＴスイッチ９ｂはＳＰＤＴスイッチ９ａと連動しており、高周波信号は、入出力端子１ｂから出力される。
ここで、線路１０ａと線路１０ｂは長さが異なっており、高周波信号が線路１０ａを通過する場合と、線路１０ｂを通過する場合とで通過位相を切り替えることができる。
従来の移相器では、移相量に応じて長さが異なる線路を用いるために回路が大きくなってしまう問題点があった。
この発明は上記のような問題点を解決するためになされたもので、ＦＥＴのピンチオフ時のキャパシタを用いてフィルタを構成し、ＦＥＴのＯＮ／ＯＦＦによって通過位相を変化させることができる小型な移相器及び多ビット移相器を得ることを目的とする。
発明の開示
上記目的を達成するために、この発明に係る移相器は、ドレイン電極とソース電極を入力端子と出力端子に接続した第一のＦＥＴと、ドレイン電極またはソース電極の一方の電極を前記第一のＦＥＴのソース電極に接続し、他方の電極を第一のインダクタを介して接地した第二のＦＥＴと、ドレイン電極またはソース電極の一方の電極を前記第一のＦＥＴのドレイン電極に接続し、他方の電極を第二のインダクタを介して接地した第三のＦＥＴとを備えたものである。
また、前記第二のＦＥＴと前記第三のＦＥＴのドレイン電極とソース電極の各電極間に第一と第二のインダクタをそれぞれ接続したことを特徴とするものである。
また、前記第一のＦＥＴのドレイン電極とソース電極間に第一のキャパシタを接続したことを特徴とするものである。
また、前記第二のＦＥＴと前記第三のＦＥＴのドレイン電極とソース電極の各電極間に第一と第二のキャパシタをそれぞれ接続したことを特徴とするものである。
また、前記第一のＦＥＴのドレイン電極と前記第二のＦＥＴのドレイン電極またはソース電極とを共通接続し、前記第一のＦＥＴのソース電極と前記第三のＦＥＴのドレイン電極またはソース電極とを共通接続したことを特徴とするものである。
また、この発明に係る多ビット移相器は、ドレイン電極とソース電極を入力端子と出力端子に接続した第一のＦＥＴと、ドレイン電極またはソース電極の一方の電極を前記第一のＦＥＴのソース電極に接続し、他方の電極を第一のインダクタを介して接地した第二のＦＥＴと、ドレイン電極またはソース電極の一方の電極を前記第一のＦＥＴのドレイン電極に接続し、他方の電極を第二のインダクタを介して接地した第三のＦＥＴとを備えた移相器を用い、移相量の異なる複数の移相器を組み合わせたものである。
また、前記第二のＦＥＴと前記第三のＦＥＴのドレイン電極とソース電極の各電極間に第三と第四のインダクタをそれぞれ接続したことを特徴とするものである。
また、ハイパスフィルタとローパスフィルタをＳＰＤＴスイッチで切り替えるスイッチ切り替え移相器でなる１８０°ビット移相器をさらに備え、前記第一ないし第三のＦＥＴと前記第一ないし第四のインダクタンスを有する移相器を９０°ビット移相器として用いたことを特徴とするものである。
また、前記９０°ビット移相器と同一構成を有する４５°ビット移相器と、第四のＦＥＴのドレインとソースの間に第五のインダクタを並列に接続し、第五のＦＥＴのドレインまたはソースの一方にスイッチで切り替える一方を接地した第六のインダクタを接続し、第五のＦＥＴのドレインとソースを入出力端子とする移相器でなる２２．５°ビット移相器と、第六のＦＥＴのドレインとソースの門に第七のインダクタを並列に接続し、第六のＦＥＴのドレインとソースを入出力端子とする移相器でなる１１．２５°ビットとをさらに備えたことを特徴とするものである。
また、前記第一のＦＥＴのドレイン電極とソース電極間に第一のキャパシタを接続したことを特徴とするものである。
また、前記第二のＦＥＴと前記第三のＦＥＴのドレイン電極とソース電極の各電極間に第一と第二のキャパシタをそれぞれ接続したことを特徴とするものである。
さらに、前記第一のＦＥＴのドレイン電極と前記第二のＦＥＴのドレイン電極またはソース電極とを共通接続し、前記第一のＦＥＴのソース電極と前記第三のＦＥＴのドレイン電極またはソース電極とを共通接続としたこと特徴とするものである。
発明を実施するための最良の形態
実施の形態１．
図１は、この発明の実施の形態１に係る移相器を示す回路図である。
また、図２は、図１に示す移相器のレイアウト図である。
これらの図において、１ａ、１ｂは入出力端子、２ａ、２ｂ、２ｃはＦＥＴ、３ａ、３ｂはインダクタ、４ａ、４ｂ、４ｃは抵抗、５ａ、５ｂは制御信号端子、６は半導体基板、７はスルーホールである。ＦＥＴ２ａのゲート端子は抵抗４ａを介して制御信号端子５ａに接続されており、ＦＥＴ２ｂと２ｃのゲート端子は各々抵抗４ｂ、抵抗４ｃを介して制御信号端子５ｂに接続されている。
また、図３と図４は、この発明の移相器の動作を示す等価回路図である。
次に動作について説明する。
まず、制御信号端子５ａに、ＦＥＴ２ａがピンチオフになる電圧より低いバイアスが印加されており、制御信号端子５ｂに、ＦＥＴ２ｂと２ｃがピンチオフになる電圧より大きいバイアスが印加されている場合、すなわちＦＥＴ２ａがＯＦＦ状態、ＦＥＴ２ｂと２ｃがＯＮ状態の場合、ＦＥＴ２ａのドレイン−ソース間はキャパシタと等価になり、ＦＥＴ２ｂ、２ｃのドレイン−ソース間は各々ショートと等価にみなすことができる。
このような状態の等価回路を図３に示す。
この状態では、この発明の移相器は、キャパシタと等価のＦＥＴ２ａとインダクタ３ａ、３ｂから構成されたπ型のＨＰＦ（ｈｉｇｈ−ｐａｓｓ ｆｉｌｔｅｒ）として動作する。
入出力端子１ａ、１ｂ間を通過する高周波信号の位相は、次式に示す量だけ進む。
ＦＥＴ２ａのＯＦＦ時の容量Ｃｓとインダクタンス３ａ，３ｂのインダクタンスＬｐの関係式
次に、ＦＥＴ２ａにピンチオフ以上のゲートバイアスが印加されており、ＦＥＴ２ｂと２ｃにピンチオフ以下のゲートバイアスが印加されている場合、すなわちＦＥＴ２ａがＯＮ状態、ＦＥＴ２ｂと２ｃがＯＦＦ状態の場合、ＦＥＴ２ａのドレイン−ソース間はショートと等価にみなすことができ、ＦＥＴ２ｂと２ｃのドレイン−ソース間はキャパシタと等価に振る舞う。
このような状態の等価回路を図４に示す。
この状態では、この発明の移相器は、キャパシタと等価のＦＥＴ２ｂ及び２ｃと、インダクタ３ａ、３ｂから構成された回路として動作する。
ここで、ＦＥＴ２ｂ及び２ｃのゲート幅を小さくし、ＯＦＦ時の容量を非常に小さくすることにより、ＦＥＴ２ｂ及び２ｃとインダクタ３ａ、３ｂの影響を小さくし、接続されていないのと同様に扱うことができる。この場合、入出力端子１ａ、１ｂ間はショートと同等になる。
なお、図４において、Ｃｐは、ＦＥＴ２ｂと２ｃのドレイン−ソース間のキャパシタ成分である。
上記のように、ＦＥＴ２ａ、２ｂ、２ｃをＯＮ／ＯＦＦすることにより、図３に示す位相進み状態（基準状態）の等価回路と図４に示す位相遅れ状態（移相状態）の等価回路に示すように、通過位相を変化させることができ、移相器として動作する。
上記実施の形態１では、図２に示すように、半導体基板６上に回路を構成したモノリシック構造について記しているが、誘電体基板上にディスクリート部品を用いて回路を構成し、ＦＥＴを接続しても同等の効果が得られる。
実施の形態２．
上記実施の形態１では、一方を接地したインダクタ３ａ，３ｂをＦＥＴによりＯＮ／ＯＦＦさせたが、ＦＥＴと並列にインダクタを追加して並列共振回路を構成し、一方を接地したインダクタをＯＮ／ＯＦＦさせても同等の効果を得ることができる。
図５は、この発明の実施の形態２に係る移相器を示す回路図である。
図５において、図１に示す実施の形態１と同一部分は同一符号を付しその説明は省略する。新たな符号として、３ｃ、３ｄはインダクタである。
次に動作について説明する。
ＦＥＴ２ａにピンチオフ以上のゲートバイアスが印加されており、ＦＥＴ２ｂとＦＥＴ２ｃにピンチオフ以下のゲートバイアスが印加されている場合、すなわちＦＥＴ２ａがＯＮ状態、ＦＥＴ２ｂと２ｃがＯＦＦ状態の場合、ＦＥＴ２ａのドレイン−ソース間はショートと等価にみなすことができ、ＦＥＴ２ｂと２ｃのドレイン−ソース間はキャパシタと等価に振る舞う。
ここで、ＦＥＴ２ｂとインダクタ３ｃ、ＦＥＴ２ｃとインダクタ３ｄでなる共振回路を所望の周波数で並列共振させることにより、インダクタ３ａ、３ｂの影響を小さくし、接続されていないのと同様に扱うことができる。この場合、入出力端子１ａ、１ｂ間はショートと同等になる。
上記のように、ＦＥＴ２ａ、２ｂ、２ｃをＯＮ／ＯＦＦすることにより、通過位相を変化させることができ、移相器として動作する。
実施の形態３．
以上の実施の形態１と２では、通過位相を変化させるためのハイパスフィルタに用いるキャパシタをＦＥＴにて実現したが、ＦＥＴと並列にキャパシタを接続しても同等の効果が得られる。
図６は、この発明の実施の形態３に係る移相器を示す回路図である。
図６において、図１に示す実施の形態１と同一部分は同一符号を付しその脱明は省略する。新たな符号として、８はキャパシタである。
次に動作について説明する。
まず、制御信号端子５ａにＦＥＴ２ａがピンチオフになる電圧より低いバイアスが印加されており、制御信号端子５ｂにＦＥＴ２ｂとＦＥＴ２ｃがピンチオフになる電圧より大きいバイアスが印加されている場合、すなわちＦＥＴ２ａがＯＦＦ状態、ＦＥＴ２ｂ、ＦＥＴ２ｃがＯＮ状態の場合、ＦＥＴ２ａのドレイン−ソース間はキャパシタと等価に振る舞い、ＦＥＴ２ｂ、ＦＥＴ２ｃのドレイン−ソース間はショートと等価にみなすことができる。
この状態では、この発明の移相器は、キャパシタと等価のＦＥＴ２ａとキャパシタ８およびインダクタ３ａ、３ｂから構成されたπ型のハイパスフィルタとして動作する。
上記のように、ＦＥＴ２ａ、２ｂ、２ｃをＯＮ／ＯＦＦすることにより、通過位相を変化させることができ、移相器として動作する。
また、単位面積あたりの容量がＦＥＴよりもキャパシタの方が大きい場合、ＦＥＴだけを用いてキャパシタを実現した場合に比べて、小型化が可能になる。
また、ＦＥＴ２ａとキャパシタ８の合計容量が一定のままサイズを変化させることにより、移相量が一定のまま通過損失を変化させることができるために、位相切り替え時の損失差を小さくすることが可能になる。
実施の形態４．
上述した実施の形態２では、一方を接地したインダクタをＦＥＴと並列にインダクタを追加して並列共振回路を構成し、一方を接地したインダクタをＯＮ／ＯＦＦさせたが、ＦＥＴに対しインダクタとキャパシタを並列に接続しても同等の効果を得ることができる。
図７は、この発明の実施の形態４に係る移相器を示す回路図である。
図７において、図５に示す実施の形態２と同一部分は同一符号を付しその説明は省略する。新たな符号として、８ａ，８ｂはキャパシタである。
次に動作について説明する。
ＦＥＴ２ａにピンチオフ以上のゲートバイアスが印加されており、ＦＥＴ２ｂと２ｃにピンチオフ以下のゲートバイアスが印加されている場合、すなわちＦＥＴ２ａがＯＮ状態、ＦＥＴ２ｂ、ＦＥＴ２ｃがＯＦＦ状態の場合、ＦＥＴ２ａのドレイン−ソース間はショートと等価にみなすことができ、ＦＥＴ２ｂと２ｃのドレイン−ソース間はキャパシタと等価に振る舞う。
ここで、ＦＥＴ２ｂとインダクタ３ｃとキャパシタ８ａ、ＦＥＴ２ｃとインダクタ３ｄとキャパシタ８ｂでなる共振回路を所望の周波数で並列共振させることにより、インダクタ３ａ、３ｂの影響を小さくし、接続されていないのと同様に扱うことができる。この場合、入出力端子１ａ、１ｂ間はショートと同等になる。
上記のように、ＦＥＴ２ａ、２ｂ、２ｃをＯＮ／ＯＦＦすることにより、通過位相を変化させることができ、移相器として動作する。
また、単位面積あたりの容量がＦＥＴよりもキャパシタの方が大きい場合、ＦＥＴだけを用いてキャパシタを実現した場合に比べて、小型化が可能になる。
また、ＦＥＴ２ａとキャパシタ８の合計容量が一定のままサイズを変化させることにより、移相量が一定のまま通過損失を変化させることができるために、位相切り替え時の損失差を小さくすることが可能になる。
実施の形態５．
上記実施の形態１乃至４では、３個のＦＥＴを用いているが、互いに接続するＦＥＴの電極を共通の構成にしても同等の効果が得られる。
図８は、この発明の実施の形態５に係る移相器を示すレイアウト図である。
すなわち、図８では、マルチフィンガタイプのＦＥＴ２ａ，２ｂ，２ｃに対し、ＦＥＴの２ａのドレイン電極とＦＥＴ２ｂのドレイン電極（またはソース電極）とを共通接続し、ＦＥＴ２ａのソース電極とＦＥＴ２ｃのソース電極（またはドレイン電極）とを共通接続している。
上記のように構成することにより、ＦＥＴの電極間を接続する線路が不要になり小型にすることが可能になる。
上記実施の形態５では、半導体基板６上に回路を構成したモノリシック構造について記しているが、誘電体基板上に回路を構成し、電極を共通化したＦＥＴを接続しても同等の効果が得られる。
実施の形態６．
図９は、この発明の実施の形態６に係る移相器を示す回路図である。
図９において、２０ａと２０ｂはＳＰＤＴ（ｓｉｎｇｌｅ−ｐｏｌｅ ｄｏｕｂｌｅ−ｔｈｒｏｗ）スイッチ、２１はハイパスフィルタ、２２はローパスフィルタ、２３は１８０°ｂｉｔ移相器、２４は９０°ｂｉｔ移相器である。１８０°ｂｉｔ移相器は、２つのＳＰＤＴスイッチ２０ａと２０ｂ、ハイパスフィルタ２１、ローパスフィルタ２２から構成されており、９０°ｂｉｔ移相器２４は、前記実施の形態２に示した移相器である。
次に動作について説明する。
入出力端子１ａに入力した高周波信号は、ＳＰＤＴスイッチ２０ａおよび２０ｂにて通過する経路を切り替えられる。
まず、ハイパスフィルタ２１を通過する場合、通過位相はハイパスフィルタ２１によって進む。一方、ローパスフィルタ２１を通過する場合、通過位相はローパスフィルタ２２によって遅れる。ここで、ハイパスフィルタ２１により進む位相と、ローパスフィルタ２２により遅れる位相との差を１８０°に設定することにより、１８０°移相器として動作する。
次に、９０°ｂｉｔ移相器の回路定数を移相量が９０°になるように設定することにより、９０°移相器２４は９０°位相を切り替えることができる。
上記のように構成することにより、通過位相を９０°ステップで切り替える２ビット移相器として動作する。
実施の形態７．
図１０は、この発明の実施の形態７に係る移相器を示す回路図である。
図１０において、２５は４５°ｂｉｔ移相器、２６は２２．５°ｂｉｔ移相器、２７は１１．２５°ｂｉｔ移相器である。
上記のように、実施の形態６の構成に対し、４５°ｂｉｔ移相器２５、２２．５°ｂｉｔ移相器２６、１１．２５°ｂｉｔ移相器２７を順次接続する構成とすることにより、通過位相を１１．２５°ステップで切り替える５ビット移相器として動作することになる。
産業上の利用の可能性
以上のように、この発明は、ＦＥＴのピンチオフ時のキャパシタを用いてフィルタを構成し、ＦＥＴのＯＮ／ＯＦＦによって通過位相を変化させることができる小型な移相器及び多ビット移相器を得ることができる。
【図面の簡単な説明】
図１は、この発明の実施の形態１に係る移相器を示す回路図、
図２は、この発明の実施の形態１に係る移相器を示すレイアウト図、
図３は、この発明の移相器の動作を示す位相進み状態の等価回路図、
図４は、この発明の移相器の動作を示す位相遅れ状態の等価回路図、
図５は、この発明の実施の形態２に係る移相器を示す回路図、
図６は、この発明の実施の形態３に係る移相器を示す回路図、
図７は、この発明の実施の形態４に係る移相器を示す回路図、
図８は、この発明の実施の形態５に係る移相器を示すレイアウト図、
図９は、この発明の実施の形態６に係る移相器を示す回路図、
図１０は、この発明の実施の形態７に係る移相器を示す回路図、
図１１は、従来の移相器を示す回路図である。
この発明は、マイクロ波帯、ミリ波帯で信号の通過位相を電気的に変化させる移相器及び多ビット移相器に関するものである。
図１１は、例えば「マイクロ波半導体応用工学」（Ｊｏｓｅｐｈ Ｆ．Ｗｈｉｔｅ著、ＣＱ出版社発行、ｐｐ．３３６−３３９）に示された従来の移相器である。
図１１において、１ａ、１ｂは入出力端子、９ａ、９ｂはＳＰＤＴ（ｓｉｎｇｌｅ−ｐｏｌｅ ｄｏｕｂｌｅ−ｔｈｒｏｗ）スイッチ、１０ａ、１０ｂは線路である。
次に動作について説明する。
入出力端子１ａから入力した高周波信号は、ＳＰＤＴスイッチ９ａにて切り替えられる。
まず、線路１０ａに高周波信号が通過する場合について説明する。ＳＰＤＴスイッチ９ａで切り替えられた高周波信号は、線路１０ａを通過して、ＳＰＤＴスイッチ９ｂに入力される。ＳＰＤＴスイッチ９ｂはＳＰＤＴスイッチ９ａと連動しており、高周波信号は、入出力端子１ｂから出力される。
次に、線路１０ｂに高周波信号が通過する場合について説明する。ＳＰＤＴスイッチ９ａで切り替えられた高周波信号は、線路１０ｂを通過して、ＳＰＤＴスイッチ９ｂに入力される。ＳＰＤＴスイッチ９ｂはＳＰＤＴスイッチ９ａと連動しており、高周波信号は、入出力端子１ｂから出力される。
ここで、線路１０ａと線路１０ｂは長さが異なっており、高周波信号が線路１０ａを通過する場合と、線路１０ｂを通過する場合とで通過位相を切り替えることができる。
従来の移相器では、移相量に応じて長さが異なる線路を用いるために回路が大きくなってしまう問題点があった。
この発明は上記のような問題点を解決するためになされたもので、ＦＥＴのピンチオフ時のキャパシタを用いてフィルタを構成し、ＦＥＴのＯＮ／ＯＦＦによって通過位相を変化させることができる小型な移相器及び多ビット移相器を得ることを目的とする。
発明の開示
上記目的を達成するために、この発明に係る移相器は、ドレイン電極とソース電極を入力端子と出力端子に接続した第一のＦＥＴと、ドレイン電極またはソース電極の一方の電極を前記第一のＦＥＴのソース電極に接続し、他方の電極を第一のインダクタを介して接地した第二のＦＥＴと、ドレイン電極またはソース電極の一方の電極を前記第一のＦＥＴのドレイン電極に接続し、他方の電極を第二のインダクタを介して接地した第三のＦＥＴとを備えたものである。
また、前記第二のＦＥＴと前記第三のＦＥＴのドレイン電極とソース電極の各電極間に第一と第二のインダクタをそれぞれ接続したことを特徴とするものである。
また、前記第一のＦＥＴのドレイン電極とソース電極間に第一のキャパシタを接続したことを特徴とするものである。
また、前記第二のＦＥＴと前記第三のＦＥＴのドレイン電極とソース電極の各電極間に第一と第二のキャパシタをそれぞれ接続したことを特徴とするものである。
また、前記第一のＦＥＴのドレイン電極と前記第二のＦＥＴのドレイン電極またはソース電極とを共通接続し、前記第一のＦＥＴのソース電極と前記第三のＦＥＴのドレイン電極またはソース電極とを共通接続したことを特徴とするものである。
また、この発明に係る多ビット移相器は、ドレイン電極とソース電極を入力端子と出力端子に接続した第一のＦＥＴと、ドレイン電極またはソース電極の一方の電極を前記第一のＦＥＴのソース電極に接続し、他方の電極を第一のインダクタを介して接地した第二のＦＥＴと、ドレイン電極またはソース電極の一方の電極を前記第一のＦＥＴのドレイン電極に接続し、他方の電極を第二のインダクタを介して接地した第三のＦＥＴとを備えた移相器を用い、移相量の異なる複数の移相器を組み合わせたものである。
また、前記第二のＦＥＴと前記第三のＦＥＴのドレイン電極とソース電極の各電極間に第三と第四のインダクタをそれぞれ接続したことを特徴とするものである。
また、ハイパスフィルタとローパスフィルタをＳＰＤＴスイッチで切り替えるスイッチ切り替え移相器でなる１８０°ビット移相器をさらに備え、前記第一ないし第三のＦＥＴと前記第一ないし第四のインダクタンスを有する移相器を９０°ビット移相器として用いたことを特徴とするものである。
また、前記９０°ビット移相器と同一構成を有する４５°ビット移相器と、第四のＦＥＴのドレインとソースの間に第五のインダクタを並列に接続し、第五のＦＥＴのドレインまたはソースの一方にスイッチで切り替える一方を接地した第六のインダクタを接続し、第五のＦＥＴのドレインとソースを入出力端子とする移相器でなる２２．５°ビット移相器と、第六のＦＥＴのドレインとソースの門に第七のインダクタを並列に接続し、第六のＦＥＴのドレインとソースを入出力端子とする移相器でなる１１．２５°ビットとをさらに備えたことを特徴とするものである。
また、前記第一のＦＥＴのドレイン電極とソース電極間に第一のキャパシタを接続したことを特徴とするものである。
また、前記第二のＦＥＴと前記第三のＦＥＴのドレイン電極とソース電極の各電極間に第一と第二のキャパシタをそれぞれ接続したことを特徴とするものである。
さらに、前記第一のＦＥＴのドレイン電極と前記第二のＦＥＴのドレイン電極またはソース電極とを共通接続し、前記第一のＦＥＴのソース電極と前記第三のＦＥＴのドレイン電極またはソース電極とを共通接続としたこと特徴とするものである。
発明を実施するための最良の形態
実施の形態１．
図１は、この発明の実施の形態１に係る移相器を示す回路図である。
また、図２は、図１に示す移相器のレイアウト図である。
これらの図において、１ａ、１ｂは入出力端子、２ａ、２ｂ、２ｃはＦＥＴ、３ａ、３ｂはインダクタ、４ａ、４ｂ、４ｃは抵抗、５ａ、５ｂは制御信号端子、６は半導体基板、７はスルーホールである。ＦＥＴ２ａのゲート端子は抵抗４ａを介して制御信号端子５ａに接続されており、ＦＥＴ２ｂと２ｃのゲート端子は各々抵抗４ｂ、抵抗４ｃを介して制御信号端子５ｂに接続されている。
また、図３と図４は、この発明の移相器の動作を示す等価回路図である。
次に動作について説明する。
まず、制御信号端子５ａに、ＦＥＴ２ａがピンチオフになる電圧より低いバイアスが印加されており、制御信号端子５ｂに、ＦＥＴ２ｂと２ｃがピンチオフになる電圧より大きいバイアスが印加されている場合、すなわちＦＥＴ２ａがＯＦＦ状態、ＦＥＴ２ｂと２ｃがＯＮ状態の場合、ＦＥＴ２ａのドレイン−ソース間はキャパシタと等価になり、ＦＥＴ２ｂ、２ｃのドレイン−ソース間は各々ショートと等価にみなすことができる。
このような状態の等価回路を図３に示す。
この状態では、この発明の移相器は、キャパシタと等価のＦＥＴ２ａとインダクタ３ａ、３ｂから構成されたπ型のＨＰＦ（ｈｉｇｈ−ｐａｓｓ ｆｉｌｔｅｒ）として動作する。
入出力端子１ａ、１ｂ間を通過する高周波信号の位相は、次式に示す量だけ進む。
ＦＥＴ２ａのＯＦＦ時の容量Ｃｓとインダクタンス３ａ，３ｂのインダクタンスＬｐの関係式
このような状態の等価回路を図４に示す。
この状態では、この発明の移相器は、キャパシタと等価のＦＥＴ２ｂ及び２ｃと、インダクタ３ａ、３ｂから構成された回路として動作する。
ここで、ＦＥＴ２ｂ及び２ｃのゲート幅を小さくし、ＯＦＦ時の容量を非常に小さくすることにより、ＦＥＴ２ｂ及び２ｃとインダクタ３ａ、３ｂの影響を小さくし、接続されていないのと同様に扱うことができる。この場合、入出力端子１ａ、１ｂ間はショートと同等になる。
なお、図４において、Ｃｐは、ＦＥＴ２ｂと２ｃのドレイン−ソース間のキャパシタ成分である。
上記のように、ＦＥＴ２ａ、２ｂ、２ｃをＯＮ／ＯＦＦすることにより、図３に示す位相進み状態（基準状態）の等価回路と図４に示す位相遅れ状態（移相状態）の等価回路に示すように、通過位相を変化させることができ、移相器として動作する。
上記実施の形態１では、図２に示すように、半導体基板６上に回路を構成したモノリシック構造について記しているが、誘電体基板上にディスクリート部品を用いて回路を構成し、ＦＥＴを接続しても同等の効果が得られる。
実施の形態２．
上記実施の形態１では、一方を接地したインダクタ３ａ，３ｂをＦＥＴによりＯＮ／ＯＦＦさせたが、ＦＥＴと並列にインダクタを追加して並列共振回路を構成し、一方を接地したインダクタをＯＮ／ＯＦＦさせても同等の効果を得ることができる。
図５は、この発明の実施の形態２に係る移相器を示す回路図である。
図５において、図１に示す実施の形態１と同一部分は同一符号を付しその説明は省略する。新たな符号として、３ｃ、３ｄはインダクタである。
次に動作について説明する。
ＦＥＴ２ａにピンチオフ以上のゲートバイアスが印加されており、ＦＥＴ２ｂとＦＥＴ２ｃにピンチオフ以下のゲートバイアスが印加されている場合、すなわちＦＥＴ２ａがＯＮ状態、ＦＥＴ２ｂと２ｃがＯＦＦ状態の場合、ＦＥＴ２ａのドレイン−ソース間はショートと等価にみなすことができ、ＦＥＴ２ｂと２ｃのドレイン−ソース間はキャパシタと等価に振る舞う。
ここで、ＦＥＴ２ｂとインダクタ３ｃ、ＦＥＴ２ｃとインダクタ３ｄでなる共振回路を所望の周波数で並列共振させることにより、インダクタ３ａ、３ｂの影響を小さくし、接続されていないのと同様に扱うことができる。この場合、入出力端子１ａ、１ｂ間はショートと同等になる。
上記のように、ＦＥＴ２ａ、２ｂ、２ｃをＯＮ／ＯＦＦすることにより、通過位相を変化させることができ、移相器として動作する。
実施の形態３．
以上の実施の形態１と２では、通過位相を変化させるためのハイパスフィルタに用いるキャパシタをＦＥＴにて実現したが、ＦＥＴと並列にキャパシタを接続しても同等の効果が得られる。
図６は、この発明の実施の形態３に係る移相器を示す回路図である。
図６において、図１に示す実施の形態１と同一部分は同一符号を付しその脱明は省略する。新たな符号として、８はキャパシタである。
次に動作について説明する。
まず、制御信号端子５ａにＦＥＴ２ａがピンチオフになる電圧より低いバイアスが印加されており、制御信号端子５ｂにＦＥＴ２ｂとＦＥＴ２ｃがピンチオフになる電圧より大きいバイアスが印加されている場合、すなわちＦＥＴ２ａがＯＦＦ状態、ＦＥＴ２ｂ、ＦＥＴ２ｃがＯＮ状態の場合、ＦＥＴ２ａのドレイン−ソース間はキャパシタと等価に振る舞い、ＦＥＴ２ｂ、ＦＥＴ２ｃのドレイン−ソース間はショートと等価にみなすことができる。
この状態では、この発明の移相器は、キャパシタと等価のＦＥＴ２ａとキャパシタ８およびインダクタ３ａ、３ｂから構成されたπ型のハイパスフィルタとして動作する。
上記のように、ＦＥＴ２ａ、２ｂ、２ｃをＯＮ／ＯＦＦすることにより、通過位相を変化させることができ、移相器として動作する。
また、単位面積あたりの容量がＦＥＴよりもキャパシタの方が大きい場合、ＦＥＴだけを用いてキャパシタを実現した場合に比べて、小型化が可能になる。
また、ＦＥＴ２ａとキャパシタ８の合計容量が一定のままサイズを変化させることにより、移相量が一定のまま通過損失を変化させることができるために、位相切り替え時の損失差を小さくすることが可能になる。
実施の形態４．
上述した実施の形態２では、一方を接地したインダクタをＦＥＴと並列にインダクタを追加して並列共振回路を構成し、一方を接地したインダクタをＯＮ／ＯＦＦさせたが、ＦＥＴに対しインダクタとキャパシタを並列に接続しても同等の効果を得ることができる。
図７は、この発明の実施の形態４に係る移相器を示す回路図である。
図７において、図５に示す実施の形態２と同一部分は同一符号を付しその説明は省略する。新たな符号として、８ａ，８ｂはキャパシタである。
次に動作について説明する。
ＦＥＴ２ａにピンチオフ以上のゲートバイアスが印加されており、ＦＥＴ２ｂと２ｃにピンチオフ以下のゲートバイアスが印加されている場合、すなわちＦＥＴ２ａがＯＮ状態、ＦＥＴ２ｂ、ＦＥＴ２ｃがＯＦＦ状態の場合、ＦＥＴ２ａのドレイン−ソース間はショートと等価にみなすことができ、ＦＥＴ２ｂと２ｃのドレイン−ソース間はキャパシタと等価に振る舞う。
ここで、ＦＥＴ２ｂとインダクタ３ｃとキャパシタ８ａ、ＦＥＴ２ｃとインダクタ３ｄとキャパシタ８ｂでなる共振回路を所望の周波数で並列共振させることにより、インダクタ３ａ、３ｂの影響を小さくし、接続されていないのと同様に扱うことができる。この場合、入出力端子１ａ、１ｂ間はショートと同等になる。
上記のように、ＦＥＴ２ａ、２ｂ、２ｃをＯＮ／ＯＦＦすることにより、通過位相を変化させることができ、移相器として動作する。
また、単位面積あたりの容量がＦＥＴよりもキャパシタの方が大きい場合、ＦＥＴだけを用いてキャパシタを実現した場合に比べて、小型化が可能になる。
また、ＦＥＴ２ａとキャパシタ８の合計容量が一定のままサイズを変化させることにより、移相量が一定のまま通過損失を変化させることができるために、位相切り替え時の損失差を小さくすることが可能になる。
実施の形態５．
上記実施の形態１乃至４では、３個のＦＥＴを用いているが、互いに接続するＦＥＴの電極を共通の構成にしても同等の効果が得られる。
図８は、この発明の実施の形態５に係る移相器を示すレイアウト図である。
すなわち、図８では、マルチフィンガタイプのＦＥＴ２ａ，２ｂ，２ｃに対し、ＦＥＴの２ａのドレイン電極とＦＥＴ２ｂのドレイン電極（またはソース電極）とを共通接続し、ＦＥＴ２ａのソース電極とＦＥＴ２ｃのソース電極（またはドレイン電極）とを共通接続している。
上記のように構成することにより、ＦＥＴの電極間を接続する線路が不要になり小型にすることが可能になる。
上記実施の形態５では、半導体基板６上に回路を構成したモノリシック構造について記しているが、誘電体基板上に回路を構成し、電極を共通化したＦＥＴを接続しても同等の効果が得られる。
実施の形態６．
図９は、この発明の実施の形態６に係る移相器を示す回路図である。
図９において、２０ａと２０ｂはＳＰＤＴ（ｓｉｎｇｌｅ−ｐｏｌｅ ｄｏｕｂｌｅ−ｔｈｒｏｗ）スイッチ、２１はハイパスフィルタ、２２はローパスフィルタ、２３は１８０°ｂｉｔ移相器、２４は９０°ｂｉｔ移相器である。１８０°ｂｉｔ移相器は、２つのＳＰＤＴスイッチ２０ａと２０ｂ、ハイパスフィルタ２１、ローパスフィルタ２２から構成されており、９０°ｂｉｔ移相器２４は、前記実施の形態２に示した移相器である。
次に動作について説明する。
入出力端子１ａに入力した高周波信号は、ＳＰＤＴスイッチ２０ａおよび２０ｂにて通過する経路を切り替えられる。
まず、ハイパスフィルタ２１を通過する場合、通過位相はハイパスフィルタ２１によって進む。一方、ローパスフィルタ２１を通過する場合、通過位相はローパスフィルタ２２によって遅れる。ここで、ハイパスフィルタ２１により進む位相と、ローパスフィルタ２２により遅れる位相との差を１８０°に設定することにより、１８０°移相器として動作する。
次に、９０°ｂｉｔ移相器の回路定数を移相量が９０°になるように設定することにより、９０°移相器２４は９０°位相を切り替えることができる。
上記のように構成することにより、通過位相を９０°ステップで切り替える２ビット移相器として動作する。
実施の形態７．
図１０は、この発明の実施の形態７に係る移相器を示す回路図である。
図１０において、２５は４５°ｂｉｔ移相器、２６は２２．５°ｂｉｔ移相器、２７は１１．２５°ｂｉｔ移相器である。
上記のように、実施の形態６の構成に対し、４５°ｂｉｔ移相器２５、２２．５°ｂｉｔ移相器２６、１１．２５°ｂｉｔ移相器２７を順次接続する構成とすることにより、通過位相を１１．２５°ステップで切り替える５ビット移相器として動作することになる。
産業上の利用の可能性
以上のように、この発明は、ＦＥＴのピンチオフ時のキャパシタを用いてフィルタを構成し、ＦＥＴのＯＮ／ＯＦＦによって通過位相を変化させることができる小型な移相器及び多ビット移相器を得ることができる。
【図面の簡単な説明】
図１は、この発明の実施の形態１に係る移相器を示す回路図、
図２は、この発明の実施の形態１に係る移相器を示すレイアウト図、
図３は、この発明の移相器の動作を示す位相進み状態の等価回路図、
図４は、この発明の移相器の動作を示す位相遅れ状態の等価回路図、
図５は、この発明の実施の形態２に係る移相器を示す回路図、
図６は、この発明の実施の形態３に係る移相器を示す回路図、
図７は、この発明の実施の形態４に係る移相器を示す回路図、
図８は、この発明の実施の形態５に係る移相器を示すレイアウト図、
図９は、この発明の実施の形態６に係る移相器を示す回路図、
図１０は、この発明の実施の形態７に係る移相器を示す回路図、
図１１は、従来の移相器を示す回路図である。
Claims (14)
- ドレイン電極とソース電極を入力端子と出力端子に接続した第一のＦＥＴと、
ドレイン電極またはソース電極の一方の電極を前記第一のＦＥＴのソース電極に接続し、他方の電極を第一のインダクタを介して接地した第二のＦＥＴと、
ドレイン電極またはソース電極の一方の電極を前記第一のＦＥＴのドレイン電極に接続し、他方の電極を第二のインダクタを介して接地した第三のＦＥＴと
を備えた移相器。 - 請求項１に記載の移相器において、
前記第二のＦＥＴと前記第三のＦＥＴのドレイン電極とソース電極の各電極間に第一と第二のインダクタをそれぞれ接続したことを特徴とする移相器。 - 請求項１に記載の移相器において、
前記第一のＦＥＴのドレイン電極とソース電極間に第一のキャパシタを接続したことを特徴とする移相器。 - 請求項２に記載の移相器において、
前記第一のＦＥＴのドレイン電極とソース電極間に第一のキャパシタを接続したことを特徴とする移相器。 - 請求項２に記載の移相器において、
前記第二のＦＥＴと前記第三のＦＥＴのドレイン電極とソース電極の各電極間に第一と第二のキャパシタをそれぞれ接続したことを特徴とする移相器。 - 請求項１ないし５のいずれかに記載の移相器において、
前記第一のＦＥＴのドレイン電極と前記第二のＦＥＴのドレイン電極またはソース電極とを共通接続し、前記第一のＦＥＴのソース電極と前記第三のＦＥＴのドレイン電極またはソース電極とを共通接続したことを特徴とする移相器。 - ドレイン電極とソース電極を入力端子と出力端子に接続した第一のＦＥＴと、
ドレイン電極またはソース電極の一方の電極を前記第一のＦＥＴのソース電極に接続し、他方の電極を第一のインダクタを介して接地した第二のＦＥＴと、
ドレイン電極またはソース電極の一方の電極を前記第一のＦＥＴのドレイン電極に接続し、他方の電極を第二のインダクタを介して接地した第三のＦＥＴと
を備えた移相器を用い、移相量の異なる複数の移相器を組み合わせた多ビット移相器。 - 請求項７に記載の多ビット移相器において、
前記第二のＦＥＴと前記第三のＦＥＴのドレイン電極とソース電極の各電極間に第三と第四のインダクタをそれぞれ接続したことを特徴とする多ビット移相器。 - 請求項８に記載の多ビット移相器において、
ハイパスフィルタとローパスフィルタをＳＰＤＴスイッチで切り替えるスイッチ切り替え移相器でなる１８０°ビット移相器をさらに備え、
前記第一ないし第三のＦＥＴと前記第一ないし第四のインダクタンスを有する移相器を９０°ビット移相器として用いた
ことを特徴とする多ビット移相器。 - 請求項９に記載の多ビット移相器において、
前記９０°ビット移相器と同一構成を有する４５°ビット移相器と、
第四のＦＥＴのドレインとソースの間に第五のインダクタを並列に接続し、第五のＦＥＴのドレインまたはソースの一方にスイッチで切り替える一方を接地した第六のインダクタを接続し、第五のＦＥＴのドレインとソースを入出力端子とする移相器でなる２２．５°ビット移相器と、
第六のＦＥＴのドレインとソースの門に第七のインダクタを並列に接続し、第六のＦＥＴのドレインとソースを入出力端子とする移相器でなる１１．２５°ビットと
をさらに備えたことを特徴とする多ビット移相器。 - 請求項８に記載の多ビット移相器において、
前記第一のＦＥＴのドレイン電極とソース電極間に第一のキャパシタを接続したことを特徴とする多ビット移相器。 - 請求項８に記載の多ビット移相器において、
前記第一のＦＥＴのドレイン電極とソース電極間に第一のキャパシタを接続したことを特徴とする多ビット移相器。 - 請求項８に記載の多ビット移相器において、
前記第二のＦＥＴと前記第三のＦＥＴのドレイン電極とソース電極の各電極間に第一と第二のキャパシタをそれぞれ接続したことを特徴とする多ビット移相器。 - 請求項７ないし１３のいずれかに記載の多ビット移相器において、
前記第一のＦＥＴのドレイン電極と前記第二のＦＥＴのドレイン電極またはソース電極とを共通接続し、前記第一のＦＥＴのソース電極と前記第三のＦＥＴのドレイン電極またはソース電極とを共通接続したことを特徴とする多ビット移相器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2001/000042 WO2002056467A1 (fr) | 2001-01-09 | 2001-01-09 | Dephaseur et dephaseur multibits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2002056467A1 true JPWO2002056467A1 (ja) | 2004-05-20 |
Family
ID=11736886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002557014A Pending JPWO2002056467A1 (ja) | 2001-01-09 | 2001-01-09 | 移相器及び多ビット移相器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6674341B2 (ja) |
| EP (1) | EP1351388B1 (ja) |
| JP (1) | JPWO2002056467A1 (ja) |
| WO (1) | WO2002056467A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003209460A (ja) * | 2002-01-10 | 2003-07-25 | Mitsubishi Electric Corp | 移相回路および移相器 |
| US7302011B1 (en) * | 2002-10-16 | 2007-11-27 | Rf Micro Devices, Inc. | Quadrature frequency doubling system |
| US7853235B2 (en) * | 2004-02-11 | 2010-12-14 | Qualcomm, Incorporated | Field effect transistor amplifier with linearization |
| JP4672652B2 (ja) * | 2004-03-24 | 2011-04-20 | 三菱電機株式会社 | 単極単投スイッチ、単極双投スイッチ及び多極多投スイッチ |
| US7495529B2 (en) * | 2004-03-26 | 2009-02-24 | Mitsubishi Denki Kabushiki Kaisha | Phase shift circuit, high frequency switch, and phase shifter |
| US7541894B2 (en) * | 2004-07-27 | 2009-06-02 | Mitsubishi Electric Corporation | Phase-shifting circuit and multibit phase shifter |
| US7570133B1 (en) * | 2006-03-23 | 2009-08-04 | Lockheed Martin Corporation | Wideband passive amplitude compensated time delay module |
| JP5010394B2 (ja) * | 2007-08-22 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 移相器 |
| DE102012208555B4 (de) * | 2012-05-22 | 2023-07-27 | Rohde & Schwarz GmbH & Co. Kommanditgesellschaft | Schaltbare Frequenzweiche und Signalgenerator |
| WO2016125530A1 (ja) * | 2015-02-06 | 2016-08-11 | 株式会社村田製作所 | スイッチ回路および高周波モジュール |
| WO2019113244A1 (en) * | 2017-12-05 | 2019-06-13 | Qualcomm Incorporated | Phase shift unit |
| US10476157B1 (en) | 2018-09-26 | 2019-11-12 | Qualcomm Incorporated | Turnable passive phase shifter |
| CN109216835B (zh) | 2018-09-30 | 2021-06-01 | 华为技术有限公司 | 一种移相器、天馈系统以及通信设备 |
| US11296410B2 (en) * | 2018-11-15 | 2022-04-05 | Skyworks Solutions, Inc. | Phase shifters for communication systems |
| JP7115630B2 (ja) * | 2019-03-18 | 2022-08-09 | 三菱電機株式会社 | 移相器、移相器の製造方法 |
| US10763827B1 (en) * | 2019-08-29 | 2020-09-01 | Nxp B.V. | Delay line with controllable phase-shifting cells |
| CN116032248A (zh) * | 2023-01-10 | 2023-04-28 | 成都仕芯半导体有限公司 | 一种高精度数控移相电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4458219A (en) * | 1982-03-01 | 1984-07-03 | Raytheon Company | Variable phase shifter |
| JP2656284B2 (ja) * | 1988-02-08 | 1997-09-24 | 株式会社東芝 | モノリシックマイクロ波移相器 |
| JP3084720B2 (ja) * | 1989-12-29 | 2000-09-04 | 日本電気株式会社 | 高周波移相器 |
| EP0462338A1 (en) * | 1990-06-20 | 1991-12-27 | Hewlett-Packard Limited | Phase shifting circuits |
| JPH0799425A (ja) * | 1993-09-29 | 1995-04-11 | Mitsubishi Electric Corp | 移相器 |
| JPH0846473A (ja) * | 1994-07-27 | 1996-02-16 | Mitsubishi Electric Corp | マイクロ波可変減衰器 |
| JP3853855B2 (ja) * | 1995-03-15 | 2006-12-06 | 三菱電機株式会社 | 移相器 |
| JPH1188004A (ja) * | 1997-09-03 | 1999-03-30 | Mitsubishi Electric Corp | マイクロ波回路 |
| JP3087844B2 (ja) * | 1997-12-26 | 2000-09-11 | 日本電気株式会社 | 半導体移相器 |
| JP3204218B2 (ja) | 1998-07-03 | 2001-09-04 | 日本電気株式会社 | ディジタルビデオディスク装置 |
-
2001
- 2001-01-09 US US10/220,150 patent/US6674341B2/en not_active Expired - Fee Related
- 2001-01-09 EP EP01900275.7A patent/EP1351388B1/en not_active Expired - Lifetime
- 2001-01-09 JP JP2002557014A patent/JPWO2002056467A1/ja active Pending
- 2001-01-09 WO PCT/JP2001/000042 patent/WO2002056467A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| EP1351388A4 (en) | 2009-06-17 |
| EP1351388A1 (en) | 2003-10-08 |
| EP1351388B1 (en) | 2013-08-28 |
| US6674341B2 (en) | 2004-01-06 |
| US20030020563A1 (en) | 2003-01-30 |
| WO2002056467A1 (fr) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466542B1 (ko) | 적층형 가변 인덕터 | |
| EP0913939B1 (en) | High-frequency circuit | |
| JPWO2002056467A1 (ja) | 移相器及び多ビット移相器 | |
| JP3144477B2 (ja) | スイッチ回路及び半導体装置 | |
| JP3469563B2 (ja) | 移相器及び多ビット移相器 | |
| US5701107A (en) | Phase shifter circuit using field effect transistors | |
| US7633357B2 (en) | SPST switch, SPDT switch and MPMT switch | |
| JP3087844B2 (ja) | 半導体移相器 | |
| JP4963241B2 (ja) | 移相回路 | |
| JP2001326558A (ja) | 移相器 | |
| JP3634223B2 (ja) | 移相器 | |
| US7167064B2 (en) | Phase shift circuit and phase shifter | |
| JPH10200302A (ja) | 可変移相器 | |
| JP2001339276A (ja) | 移相器 | |
| JP2679331B2 (ja) | マイクロ波回路スイツチ及びマイクロ波回路スイツチを備えた移相器 | |
| JP3074798B2 (ja) | 移相器 | |
| JPH02151113A (ja) | Ｌｐｆ／ｈｐｆ移相器 | |
| JP2943480B2 (ja) | 半導体移相器 | |
| WO2023135663A1 (ja) | 移相回路 | |
| JPH11205086A (ja) | 移相器 | |
| JP2003198344A (ja) | 高周波スイッチ回路 | |
| JP2002164703A (ja) | 広帯域耐電力スイッチ | |
| JP2002246802A (ja) | 半導体スイッチ、移相回路及び減衰器 | |
| JP2677030B2 (ja) | 半導体移相器 | |
| JP3315299B2 (ja) | マイクロ波スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060331 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061012 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070112 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070202 |