WO2023135663A1 - 移相回路 - Google Patents

移相回路 Download PDF

Info

Publication number
WO2023135663A1
WO2023135663A1 PCT/JP2022/000617 JP2022000617W WO2023135663A1 WO 2023135663 A1 WO2023135663 A1 WO 2023135663A1 JP 2022000617 W JP2022000617 W JP 2022000617W WO 2023135663 A1 WO2023135663 A1 WO 2023135663A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
capacitor
inductor
input
node
Prior art date
Application number
PCT/JP2022/000617
Other languages
English (en)
French (fr)
Inventor
研人 齋木
由文 河村
正臣 津留
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2022/000617 priority Critical patent/WO2023135663A1/ja
Priority to JP2023570345A priority patent/JPWO2023135663A1/ja
Publication of WO2023135663A1 publication Critical patent/WO2023135663A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/20—Two-port phase shifters providing an adjustable phase shift

Definitions

  • the present disclosure relates to a phase shift circuit that changes the pass phase of a signal waveform by switching between high-pass filter circuits and low-pass filter circuits with different characteristics.
  • Patent Document 1 discloses a shifter for switching between a high-pass filter circuit and a low-pass filter circuit.
  • the phase shifter disclosed in Patent Document 1 includes inductors 3a, 4a, 4b, and 3b connected in order between an input terminal 1 and an output terminal 2, and a field effect transistor (FET) that bypasses the inductors 4a and 4b. ) 5, a capacitor 6 connected between the drain and source of the FET 5, a field effect transistor (FET) 7 connected between the node between the inductors 4a and 4b and ground, and an inductor connected between the drain and source of the FET 7.
  • FET field effect transistor
  • phase shifter disclosed in Patent Document 1 when FET 5 is ON and FET 7 is OFF, parallel resonance is caused by inductor 8 and OFF capacitance 12 by FET 7, and inductors 4a and 4b are connected to capacitance 16a by open stubs 15a and 15b. 16b, and operates as an LPF (Low Pass Filter) by the capacitors 16a and 16b and the inductors 3a and 3b.
  • LPF Low Pass Filter
  • the phase shifter shown in Patent Document 1 when FET5 is OFF and FET7 is ON, An OFF capacitance 10 by the FET 5, a combined capacitance 13 of the capacitor 6, and the inductors 4a and 4b operate as a HPF (High Pass Filter). It is assumed that the inductors 3a and 3b have almost no influence.
  • phase shifter disclosed in Patent Document 1 uses a total of six passive elements, five inductors 3a, 4a, 4b, 3b and one capacitor 6, and the inductors 4a, 4b are replaced by open stubs 15a, 15b as capacitance 16a. , 16b, and parallel resonance is required by the OFF capacitor 12 of the FET 7 and the inductor 8.
  • the present disclosure has been made in view of the above points, and provides a phase shift circuit that changes the pass phase of a signal waveform by switching between a high-pass filter circuit and a low-pass filter circuit with a reduced number of elements.
  • the purpose is to
  • a phase shift circuit includes a first capacitor and a first switching element connected in series between a first input/output node and a second input/output node, and a first input/output node. a first inductor connected between the second input/output node, a second capacitor connected between the first input/output node and the second connection node, and a second connection node a third capacitor connected between the second input/output node, a second switching element connected between the second connection node and the ground node, the second connection node and the ground node and a second inductor connected between the second capacitor and the third capacitor when the first switching element is on and the second switching element is off.
  • the second inductor operates as a T-type high-pass filter circuit, the first capacitor and the first inductor function as an LC parallel resonance circuit, the first switching element is in an off state, Moreover, when the second switching element is in the ON state, it operates as a ⁇ -type low-pass filter circuit composed of the first inductor, the second capacitor, and the third capacitor.
  • FIG. 1 is a circuit diagram showing a phase shift circuit according to Embodiment 1;
  • FIG. 2 is an equivalent circuit diagram in which the phase shift circuit according to Embodiment 1 operates as a T-type HPF circuit;
  • FIG. 3 is an equivalent circuit diagram in which the phase shift circuit according to Embodiment 1 operates as a ⁇ -type LPF circuit;
  • FIG. 8 is a circuit diagram showing a phase shift circuit according to Embodiment 2;
  • FIG. 8 is a circuit diagram showing a phase shift circuit according to Embodiment 3;
  • FIG. FIG. 12 is a circuit diagram showing a phase shift circuit according to Embodiment 4;
  • FIG. 12 is a circuit diagram showing a phase shift circuit according to Embodiment 5;
  • FIG. 11 is a circuit diagram showing a phase shift circuit according to Embodiment 6;
  • FIG. 13 is a circuit diagram showing a phase shift circuit according to Embodiment 7;
  • Embodiment 1 A phase shift circuit according to the first embodiment will be described with reference to FIGS. 1 to 3.
  • FIG. The phase shift circuit according to the first embodiment relates to a phase shift circuit that changes the pass phase of a signal waveform by switching between a high-pass filter circuit and a low-pass filter circuit with different characteristics.
  • the phase shift circuit according to the first embodiment is generally used as a phase shifter for changing the passing phase of a signal waveform in microwaves in communications using a phased array technique, for example, in a radar device or the like.
  • the phase shift circuit according to Embodiment 1 includes a first capacitor 1, a first switching element 2, a first inductor 3, a second capacitor 4, and a third capacitor. It comprises a capacitor 5 , a second switching element 6 and a second inductor 7 .
  • connection means “electrically connecting”, and “electrically connecting” is simply referred to as “connection” in the following description.
  • the first input/output node IO1 and the second input/output node IO2 each output a second output signal obtained by changing the passing phase of the signal waveform of the input signal.
  • an output signal obtained by changing the passing phase of the signal waveform of the input signal is output from the first input/output node IO1. .
  • the first input/output node IO1 may be an input node, and the second input/output node IO2 may be fixed to an output node.
  • One input/output node IO1 may be fixed to the output node.
  • an input/output node is used as a generic term including an input/output node, an input node, and an output node.
  • a first capacitor 1 is connected between a first input/output node IO1 and a first connection node N1. That is, the first capacitor 1 has one electrode connected to the first input/output node IO1 and the other electrode connected to the first connection node N1.
  • First switching element 2 is connected between first connection node N1 and second input/output node IO2, and receives a first control signal from first control node C1.
  • the first switching element 2 is a field effect transistor (FET).
  • the source electrode-drain electrode is connected between the first connection node N1 and the second input/output node IO2, and the gate electrode is the first control node. It is connected to node C1.
  • the first switching element 2 may be a switching element composed of various transistors other than a field effect transistor. Any semiconductor element may be used as long as it functions as a switching element that switches between a state and an off state. Alternatively, the first switching element 2 may be connected to the first input/output node IO1 side, and the first capacitor 1 may be connected to the second input/output node I02 side.
  • the first inductor 3 is connected between the first input/output node IO1 and the second input/output node I02. That is, the first inductor 3 has one end connected to the first input/output node IO1 and the other end connected to the second input/output node I02.
  • a second capacitor 4 is connected between the first input/output node IO1 and the second connection node N2. That is, the second capacitor 4 has one electrode connected to the first input/output node IO1 and the other electrode connected to the second connection node N2.
  • the third capacitor 5 is connected between the second connection node N2 and the second input/output node IO2. That is, third capacitor 5 has one electrode connected to second connection node N2 and the other electrode connected to second input/output node IO2.
  • Second switching element 6 is connected between second connection node N2 and ground node G, and receives a second control signal from second control node C2.
  • the second control signal is complementary to the first control signal input to the first control node C1. That is, when the first switching element 2 receiving the first control signal is in the ON state, the second switching element 6 receiving the second control signal is in the OFF state. When there is, the second switching element 6 is in the ON state.
  • the second switching element 6 is a field effect transistor.
  • the source electrode-drain electrode is connected between the second connection node N2 and the ground node G, and the gate electrode is connected to the second control node C2. be done.
  • the second switching element 6 may be a switching element composed of various transistors other than field effect transistors. Any semiconductor element may be used as long as it functions as a switching element.
  • the second inductor 7 is connected between the second connection node N2 and the ground node G. That is, second inductor 7 has one end connected to second connection node N2 and the other end connected to ground node G.
  • the first control signal for turning on the first switching element 2 is applied to the first control node C1, and the second control node C2
  • a second control signal is applied to turn off the second switching element 6
  • the first switching element 2 is turned on to establish the first connection as shown in the equivalent circuit diagram of FIG.
  • a second inductor is provided between the second connection node N2 and the ground node G by electrically connecting the node N1 and the second input/output node IO2, and turning off the second switching element 6. 7 is interposed.
  • T It can be regarded as a type high-pass filter circuit and operates as a phase shift circuit that realizes phase advance.
  • the first switching element 2 since the first switching element 2 is in the ON state, the first capacitor 1 and the first inductor 3 function as an LC parallel resonance circuit, and the first capacitor 1, the first inductor 3 and the first inductor 3 function as an LC parallel resonance circuit.
  • the on-resistance of the switching element 2 does not affect the T-type high-pass filter circuit. That is, power loss due to ON resistance in the first switching element 2 can be reduced.
  • a first control signal for turning off the first switching element 2 is applied to the first control node C1
  • a second control signal for turning on the second switching element 6 is applied to the second control node C2.
  • the control signal is applied, as shown in the equivalent circuit diagram of FIG. 3, the first switching element 2 is turned off, and a current is applied from between the first input/output node IO1 and the second input/output node IO2.
  • the first capacitor 1 is disconnected, the first inductor 3 is interposed between the first input/output node IO1 and the second input/output node IO2, and the second switching element 6 is turned on to turn on the second input/output node IO2. and the ground node G are electrically connected to each other.
  • the phase shift circuit according to the first embodiment has a ⁇ It can be regarded as a low-pass filter circuit of the low-pass type, and operates as a phase shift circuit to realize phase lag.
  • the first capacitor 1 is separated from between the first input/output node IO1 and the second input/output node IO2 by the first switching element 2, the first capacitor 1 is a ⁇ -type low-pass signal. Does not affect the filter circuit. Even if a field effect transistor is used as the first switching element 2, the first capacitor 1 hardly affects the .pi.-type low-pass filter circuit.
  • the second connection node N2 and the ground node G are electrically connected by turning on the second switching element 6, the second connection node N2 and the ground node G are electrically connected.
  • the second inductor 7 connected therebetween has no effect on the ⁇ -type low-pass filter circuit.
  • the phase shift circuit includes the first capacitor 1 and the first switching node connected in series between the first input/output node IO1 and the second input/output node IO2.
  • element 2 first inductor 3 connected between first input/output node IO1 and second input/output node IO2, and between first input/output node IO1 and second connection node N2 a second capacitor 4 connected to , a third capacitor 5 connected between a second connection node N2 and a second input/output node IO2, a second connection node N2 and a ground node G; and a second inductor 7 connected between the second connection node N2 and the ground node G, wherein the first switching element 2 is in an ON state.
  • the second switching element 6 when the second switching element 6 is in the off state, it operates as a T-type high-pass filter circuit composed of the second capacitor 4, the third capacitor 5, and the second inductor 7.
  • the capacitor 1 and the first inductor 3 function as an LC parallel resonance circuit, and when the first switching element 2 is in the OFF state and the second switching element 6 is in the ON state, the first inductor 3 , the second capacitor 4 and the third capacitor 5 operate as a .pi.-type low-pass filter circuit.
  • the second capacitor 4 and the third capacitor 5 are shared for the element, resulting in three capacitors, the first capacitor 1, the second capacitor 4 and the third capacitor 5, and the first inductor.
  • phase shift circuit that can switch the operation as a pass filter circuit is configured, a large amount of phase shift can be obtained, and the number of elements constituting the phase shift circuit can be reduced to achieve miniaturization.
  • the phase shift circuit according to Embodiment 1 operates as a T-type high-pass filter circuit
  • the first capacitor 1 and the first inductor 3 function as an LC parallel resonance circuit.
  • the power loss due to the on-resistance in the element 2 can be reduced, and the loss of the phase shift circuit can be reduced.
  • Embodiment 2 A phase shift circuit according to the second embodiment will be described with reference to FIG.
  • the phase shift circuit according to the second embodiment is connected in parallel to the first switching element 2 with respect to the phase shift circuit according to the first embodiment, and the OFF capacitance of the first switching element 2 and the LC parallel resonant circuit
  • the difference is that a first resonant inductor 8 that functions as a capacitor is added, and other points are the same.
  • the same reference numerals as those in FIG. 1 denote the same or corresponding parts.
  • the off-capacitance of the field-effect transistor 2 is added with the first resonant inductor 8 connected in parallel with the field-effect transistor 2, and the off-capacitance of the field-effect transistor 2 is reduced. and the first resonant inductor 8 function as an LC parallel resonant circuit, eliminating the influence of the off-capacitance of the field effect transistor 2 .
  • the first control signal for turning off the first switching element 2 is applied to the first control node C1
  • the second switching element 2 is applied to the second control node C2. 6 is applied, it can be regarded as a ⁇ -type low-pass filter circuit composed of the first inductor 3, the second capacitor 4, and the third capacitor 5. .
  • the off-capacitance of the field effect transistor 2 functions as an LC parallel resonance circuit with the first resonance inductor 8, and the first switching element 2 and the first capacitor 1 when viewed from the second input/output node I02. can be suppressed, and the electrical characteristics of the .pi.-type low-pass filter circuit can be brought closer to the ideal.
  • the first control signal for turning on the first switching element 2 is applied to the first control node C1, and the second control signal is applied to the second control node C2.
  • a second control signal is applied to turn off the switching element 6, it can be regarded as a T-type high-pass filter circuit composed of the second capacitor 4, the third capacitor 5, and the second inductor 7. can be done.
  • the first capacitor 1 and the first inductor 3 function as an LC parallel resonance circuit.
  • the ON resistances of the capacitor 1, the first resonant inductor 8, the first inductor 3, and the first switching element 2 do not affect the T-type high-pass filter circuit.
  • the phase shift circuit according to the second embodiment has the same effects as those of the phase shift circuit according to the first embodiment, and in addition, the field effect when a field effect transistor is used as the first switching element 2
  • the influence on the off-capacitance of the transistor can be suppressed as much as possible, and when operated as a ⁇ -type low-pass filter circuit, the electrical characteristics of a more ideal ⁇ -type low-pass filter circuit can be approached.
  • Embodiment 3 A phase shift circuit according to Embodiment 3 will be described with reference to FIG.
  • the phase shift circuit according to the third embodiment is connected in parallel to the second switching element 6 with respect to the phase shift circuit according to the first embodiment, and the OFF capacitance of the second switching element 6 and the LC parallel resonant circuit
  • the difference is that a second resonance inductor 9 functioning as a second resonance inductor 9 is added, and other points are the same.
  • FIG. 5 the same reference numerals as those in FIG. 1 denote the same or corresponding parts.
  • phase shift circuit When a field effect transistor is used as the second switching element 6, when the field effect transistor is in an off state, off capacitance is generated between the source electrode and the drain electrode of the field effect transistor.
  • a second resonant inductor 9 connected in parallel to the field effect transistor 6 is added to the off-capacitance of the field-effect transistor 6, and the off-capacitance of the field-effect transistor 6 is and the second resonance inductor 9 function as an LC parallel resonance circuit, eliminating the influence of the off-capacitance of the field effect transistor 2 .
  • the first control signal for turning on the first switching element 2 is applied to the first control node C1
  • the second switching element 2 is applied to the second control node C2. 6 is applied, it can be regarded as a T-type high-pass filter circuit composed of the second capacitor 4, the third capacitor 5 and the second inductor 7. .
  • the off-capacitance of the field effect transistor 6 functions as an LC parallel resonance circuit with the second resonance inductor 9, and the influence of the off-capacitance in the second switching element 6 seen from the second connection node N2 is suppressed.
  • the electrical characteristics of the T-type high-pass filter circuit can be approached more ideally.
  • the first switching element 2 since the first switching element 2 is in the ON state, the first capacitor 1 and the first inductor 3 function as an LC parallel resonance circuit, and the first capacitor 1, the first inductor 3 and the first inductor 3 function as an LC parallel resonance circuit.
  • the on-resistance of the switching element 2 does not affect the T-type high-pass filter circuit.
  • the first control signal for turning off the first switching element 2 is applied to the first control node C1, and the second control signal is applied to the second control node C2.
  • a second control signal is applied to turn on the switching element 6, it can be regarded as a ⁇ -type low-pass filter circuit composed of the first inductor 3, the second capacitor 4, and the third capacitor 5. can be done.
  • the first capacitor 1 is separated from between the first input/output node IO1 and the second input/output node IO2 by the first switching element 2, the first capacitor 1 is a ⁇ -type low-pass signal. Does not affect the filter circuit.
  • the second connection node N2 and the ground node G are electrically connected by turning on the second switching element 6, the second connection node N2 and the ground node G are electrically connected.
  • the second inductor 7 connected therebetween has no effect on the ⁇ -type low-pass filter circuit.
  • the phase shift circuit according to the third embodiment has the same effects as those of the phase shift circuit according to the first embodiment, and in addition, the field effect when a field effect transistor is used as the second switching element 6
  • the influence on the off-capacitance of the transistor can be suppressed as much as possible, and when operated as a T-type high-pass filter circuit, the electrical characteristics of a more ideal T-type high-pass filter circuit can be approximated.
  • the first switching element 2 When a field effect transistor is used as the first switching element 2, it is connected in parallel to the first switching element 2 using a field effect transistor, similarly to the phase shift circuit according to the second embodiment.
  • the off-capacitance of the switching element 2 and the first resonant inductor 8 functioning as an LC parallel resonant circuit may be added.
  • Embodiment 4 A phase shift circuit according to Embodiment 4 will be described with reference to FIG.
  • the phase shift circuit according to the fourth embodiment is connected between the first input/output node IO1 and the third connection node N3 in contrast to the phase shift circuit according to the first embodiment. 2 in that it further includes a third switching element 10 that operates in the same ON/OFF state as in 2. Other points are the same. That is, between the first input/output node IO1 and the second input/output node IO2, a third switching element 10, a first capacitor 1, and a first switching element are arranged in order from the first input/output node IO1 side. Elements 2 are connected in series.
  • the same reference numerals as those in FIG. 1 denote the same or corresponding parts.
  • Third switching element 10 is connected between first input/output node IO1 and third connection node N3, and receives a first control signal from first control node C1.
  • the third switching element 10 is a field effect transistor. When a field effect transistor is used as the third switching element 10, the source electrode-drain electrode is connected between the first input/output node IO1 and the third connection node N3, and the gate electrode is the first control node. It is connected to node C1.
  • the third switching element 10 may be a switching element composed of various transistors other than a field effect transistor. Any semiconductor element may be used as long as it functions as a switching element that switches between a state and an off state.
  • the first control signal for turning on the first switching element 2 and the third switching element 10 is applied to the first control node C1.
  • the first switching element 2 is turned on to connect the first connection node N1 and the first connection node N1.
  • the third switching element 10 is turned on to electrically connect the first input/output node IO1 and the third connection node N3.
  • second switching element 6 is turned off to interpose second inductor 7 between second connection node N2 and ground node G.
  • T It can be regarded as a type high-pass filter circuit and operates as a phase shift circuit that realizes phase advance.
  • the first switching element 2 and the third switching element 10 are on, the first capacitor 1 and the first inductor 3 function as an LC parallel resonance circuit, and the first capacitor 1 and the first inductor 3 function as an LC parallel resonance circuit.
  • the on-resistances in the inductor 3 of 1 and the first switching element 2 and the third switching element 10 have no effect on the T-type high-pass filter circuit. That is, power loss due to on-resistance in the first switching element 2 and the third switching element 10 can be reduced.
  • a first control signal for turning off the first switching element 2 and the third switching element 10 is applied to the first control node C1, and the second switching element 6 is applied to the second control node C2.
  • the second control signal for turning on is applied, the first switching element 2 and the third switching element 10 are turned off, and the first input/output node IO1 and the second input/output node IO2 are connected.
  • the first capacitor 1 is cut off from between, the first inductor 3 is interposed between the first input/output node IO1 and the second input/output node IO2, and the second switching element 6 is turned on. to electrically connect the second connection node N2 and the ground node G with each other.
  • the first inductor 3, the second capacitor 4 and the third It can be regarded as a .pi.-type low-pass filter circuit composed of the capacitor 5, and operates as a phase shift circuit that realizes a phase delay.
  • the first capacitor 1 since the first capacitor 1 is separated from between the first input/output node IO1 and the second input/output node IO2 by the first switching element 2 and the third switching element 10, the first capacitor 1 has no effect on the ⁇ -type low-pass filter circuit.
  • the first capacitor 1 hardly affects the ⁇ -type low-pass filter circuit. Moreover, since the third switching element 10 is in the OFF state, the influence of the impedance of the first capacitor 1 on the first input/output node IO1 is reduced. electrical characteristics can be approximated.
  • the second connection node N2 and the ground node G are electrically connected by turning on the second switching element 6, the second connection node N2 and the ground node G are electrically connected.
  • the second inductor 7 connected therebetween has no effect on the ⁇ -type low-pass filter circuit.
  • the phase shift circuit according to the fourth embodiment has effects similar to those of the phase shift circuit according to the first embodiment, and in addition, the phase shift circuit between the first input/output node IO1 and the third connection node N3 , and operates in the same ON/OFF state as the first switching element 2, the effect of the impedance of the first capacitor 1 on the first input/output node IO1 is reduced.
  • electrical characteristics can be brought closer to those of a more ideal .pi.-type low-pass filter circuit.
  • the first switching element 2 When a field effect transistor is used as the first switching element 2, it is connected in parallel to the first switching element 2 using a field effect transistor, similarly to the phase shift circuit according to the second embodiment.
  • the off-capacitance of the switching element 2 and the first resonant inductor 8 functioning as an LC parallel resonant circuit may be added.
  • a field effect transistor when used as the second switching element 6, it is connected in parallel to the second switching element 6 using a field effect transistor, similarly to the phase shift circuit according to the third embodiment.
  • a second resonance inductor 9 functioning as an off-capacitance of the switching element 6 and an LC parallel resonance circuit may be added.
  • Embodiment 5 A phase shift circuit according to Embodiment 5 will be described with reference to FIG.
  • the phase shift circuit according to the fifth embodiment is connected in parallel to the third switching element 10 in contrast to the phase shift circuit according to the fourth embodiment, and the OFF capacitance of the third switching element 10 and the LC parallel resonant circuit
  • the difference is that a third resonance inductor 11 that functions as a capacitor is added, and other points are the same.
  • FIG. 7 the same reference numerals as those in FIGS. 1 and 6 indicate the same or corresponding parts.
  • phase shift circuit When a field effect transistor is used as the third switching element 10, an off capacitance is generated between the source electrode and the drain electrode of the field effect transistor when the field effect transistor is in the off state.
  • a third resonant inductor 11 connected in parallel to the field effect transistor 10 is added to the off-capacitance of the field-effect transistor 10 to reduce the off-capacitance of the field-effect transistor 10. and the third resonance inductor 11 function as an LC parallel resonance circuit to eliminate the influence of the off-capacitance of the field effect transistor 10 .
  • the phase shift circuit according to Embodiment 5 uses a field effect transistor as the first switching element 2, and is connected in parallel to the first switching element 2 using the field effect transistor. 2 and a first resonant inductor 8 functioning as an LC parallel resonant circuit are added.
  • a first control signal for turning on the first switching element 2 and the third switching element 10 is applied to the first control node C1, and the second control node C1
  • a second control signal for turning off the second switching element 6 is applied to C2
  • a T-type high-pass signal is applied, which is composed of the second capacitor 4, the third capacitor 5, and the second inductor 7. It can be regarded as a filter circuit.
  • the first capacitor 1 and the first inductor 3 function as an LC parallel resonance circuit.
  • the ON resistances of the first inductor 3, the first switching element 2 and the third switching element 10 do not affect the T-type high-pass filter circuit.
  • a first control signal for turning off the first switching element 2 and the third switching element 10 is applied to the first control node C1
  • the second switching element 6 is applied to the second control node C2.
  • the second control signal for turning on it can be regarded as a ⁇ -type low-pass filter circuit composed of the first inductor 3 , the second capacitor 4 and the third capacitor 5 .
  • the off-capacitance of the field effect transistor 2 functions as an LC parallel resonance circuit with the first resonance inductor 8, and the first switching element 2 and the first capacitor 1 when viewed from the second input/output node I02. and the off-capacitance of the field effect transistor 10 functions as an LC parallel resonance circuit with the third resonance inductor 11, and the third switching element 10 and the
  • the influence of the first capacitor 1 can be suppressed, and the electrical characteristics of the ⁇ -type low-pass filter circuit can be brought closer to the ideal.
  • the phase shift circuit according to the fifth embodiment has effects similar to those of the phase shift circuit according to the fourth embodiment, and in addition, the field effect transistors as the first switching element 2 and the third switching element 10
  • the effect on the off-capacitance of the field effect transistor can be suppressed as much as possible, and when operating as a ⁇ -type low-pass filter circuit, the electrical characteristics of the ⁇ -type low-pass filter circuit can be approached more ideally. be able to.
  • a field effect transistor When a field effect transistor is used as the second switching element 6, it is connected in parallel to the second switching element 6 using a field effect transistor, similar to the phase shift circuit according to the third embodiment.
  • a second resonance inductor 9 functioning as an off-capacitance of the switching element 6 and an LC parallel resonance circuit may be added.
  • Embodiment 6 A phase shift circuit according to the sixth embodiment will be described with reference to FIGS. 8 to 10.
  • FIG. The phase shift circuit according to the sixth embodiment is the phase shift circuit according to the first embodiment, which is configured by replacing all inductors with capacitors and all capacitors with inductors in the phase shift circuit according to the first embodiment. It is a phase shift circuit similar to the circuit.
  • the phase shift circuit includes a first inductor 101, a first switching element 102, a first capacitor 103, a second inductor 104, and a third It comprises an inductor 105 , a second switching element 106 and a second capacitor 107 .
  • a first inductor 101 and a first switching element 102 are connected in series between a first input/output node IO1 and a second input/output node IO2.
  • the first input/output node IO1 and the second input/output node IO2 are respectively the same as the first input/output node IO1 and the second input/output node IO2 in the phase shift circuit according to the first embodiment.
  • a first inductor 101 is connected between a first input/output node IO1 and a first connection node N1. That is, the first inductor 101 has one end connected to the first input/output node IO1 and the other end connected to the first connection node N1.
  • First switching element 102 is connected between first connection node N1 and second input/output node IO2, and receives a first control signal from first control node C1.
  • the first switching element 102 is the same as the first switching element 2 in the phase shift circuit according to the first embodiment.
  • the first switching element 102 may be connected to the first input/output node IO1 side, and the first inductor 101 may be connected to the second input/output node I02 side.
  • the first capacitor 103 is connected between the first input/output node IO1 and the second input/output node I02. That is, the first capacitor 103 has one electrode connected to the first input/output node IO1 and the other electrode connected to the second input/output node I02.
  • a second inductor 104 is connected between the first input/output node IO1 and the second connection node N2. That is, the second inductor 104 has one end connected to the first input/output node IO1 and the other end connected to the second connection node N2.
  • the third inductor 105 is connected between the second connection node N2 and the second input/output node IO2. That is, the second inductor 104 has one end connected to the second connection node N2 and the other end connected to the second input/output node IO2.
  • Second switching element 106 is connected between second connection node N2 and ground node G, and receives a second control signal from second control node C2.
  • the second control signal is complementary to the first control signal input to the first control node C1. That is, when the first switching element 2 receiving the first control signal is in the ON state, the second switching element 6 receiving the second control signal is in the OFF state. When there is, the second switching element 6 is in the ON state.
  • the second switching element 106 is the same as the second switching element 6 in the phase shift circuit according to the first embodiment.
  • the second capacitor 107 is connected between the second connection node N2 and the ground node G. That is, second capacitor 107 has one electrode connected to second connection node N2 and the other electrode connected to ground node G.
  • the first control signal for turning on the first switching element 102 is applied to the first control node C1, and the second control node C2 is applied.
  • a second control signal is applied to turn off the second switching element 106
  • the first switching element 102 is turned on to establish the first connection as shown in the equivalent circuit diagram of FIG.
  • Node N1 is electrically connected to second input/output node IO2
  • second switching element 106 is turned off, and a second capacitor is provided between second connection node N2 and ground node G. 107 is interposed.
  • the second switching element 106 is in the OFF state, so that the T It can be regarded as a low-pass filter circuit of the low-pass type, and operates as a phase shift circuit to realize phase lag.
  • the first switching element 102 since the first switching element 102 is in the ON state, the first inductor 101 and the first capacitor 103 function as an LC parallel resonance circuit, and the first inductor 101, the first capacitor 103 and the first capacitor 103 function as an LC parallel resonance circuit. has no effect on the T-type low-pass filter circuit. That is, power loss due to ON resistance in the first switching element 102 can be reduced.
  • a first control signal for turning off the first switching element 102 is applied to the first control node C1
  • a second control signal for turning on the second switching element 106 is applied to the second control node C2.
  • the control signal is applied, as shown in the equivalent circuit diagram of FIG. 10, the first switching element 102 is turned off, and a current is applied from between the first input/output node IO1 and the second input/output node IO2.
  • the first inductor 101 is disconnected, the first capacitor 103 is interposed between the first input/output node IO1 and the second input/output node IO2, and the second switching element 106 is turned on to turn on the second input/output node IO2. and the ground node G are electrically connected to each other.
  • the phase shift circuit according to the sixth embodiment has a ⁇ It can be regarded as a type high-pass filter circuit and operates as a phase shift circuit that realizes phase advance.
  • the first inductor 101 is separated from between the first input/output node IO1 and the second input/output node IO2 by the first switching element 102, the first inductor 101 is a ⁇ -type high-pass Does not affect the filter circuit. Even if a field effect transistor is used as the first switching element 102, the first inductor 101 hardly affects the ⁇ -type high-pass filter circuit.
  • the second connection node N2 and the ground node G are electrically connected by turning on the second switching element 106, the second connection node N2 and the ground node G are electrically connected.
  • the second capacitor 107 connected therebetween has no effect on the ⁇ -type high-pass filter circuit.
  • the phase shift circuit includes the first inductor 101 and the first switching node 101 connected in series between the first input/output node IO1 and the second input/output node IO2.
  • Element 102 first capacitor 103 connected between first input/output node IO1 and second input/output node IO2, and between first input/output node IO1 and second connection node N2 , a third inductor 105 connected between the second connection node N2 and the second input/output node IO2, the second connection node N2 and the ground node G and a second capacitor 107 connected between the second connection node N2 and the ground node G, wherein the first switching element 102 is in an ON state.
  • the second switching element 106 when the second switching element 106 is in an off state, it operates as a T-type low-pass filter circuit composed of the second inductor 104, the third inductor 105, and the second capacitor 107.
  • the inductor 101 and the first capacitor 103 function as an LC parallel resonance circuit, and when the first switching element 102 is off and the second switching element 106 is on, the first capacitor 103 , the second inductor 104, and the third inductor 105, the element operates as a T-type low-pass filter circuit and the ⁇ -type high-pass filter circuit.
  • the second inductor 104 and the third inductor 105 are shared for the device, resulting in three inductors, the first inductor 101, the second inductor 104 and the third inductor 105, and the first capacitor 103 and a second capacitor 107, a total of five passive elements, and two switching elements, a first switching element 102 and a second switching element 106, operate as a high-pass filter circuit and operate as a low-pass filter circuit. Since the phase shift circuit that can switch the operation as a pass filter circuit is configured, a large amount of phase shift can be obtained, and the number of elements constituting the phase shift circuit can be reduced to achieve miniaturization.
  • the phase shift circuit according to Embodiment 6 operates as a T-type low-pass filter circuit
  • the first inductor 101 and the first capacitor 103 function as an LC parallel resonance circuit.
  • the power loss due to the on-resistance in the element 102 can be reduced, and the loss of the phase shift circuit can be reduced.
  • first switching element 102 when a field effect transistor is used as the first switching element 102, it is connected in parallel to the first switching element 102 using a field effect transistor as in the phase shift circuit according to the second embodiment.
  • a first resonance inductor functioning as an off-capacitance of the switching element 102 and an LC parallel resonance circuit may be added.
  • a field effect transistor when used as the second switching element 106, it is connected in parallel to the second switching element 106 using a field effect transistor, similarly to the phase shift circuit according to the third embodiment.
  • a second resonance inductor 9 functioning as an off-capacitance of the switching element 6 and an LC parallel resonance circuit may be added.
  • a third switching element 10 may be connected between the first input/output node IO1 and the first capacitor 1, as in the phase shift circuit according to the fourth embodiment. Furthermore, when a field effect transistor is used as the third switching element 10, it is connected in parallel to the third switching element 10 using a field effect transistor, similarly to the phase shift circuit according to the fifth embodiment, A third resonance inductor functioning as an off-capacitance of the third switching element 10 and an LC parallel resonance circuit may be added.
  • Embodiment 7 A phase shift circuit according to Embodiment 7 will be described with reference to FIG.
  • a plurality of stages of the phase shift circuit according to the first embodiment are connected in series, and each stage of the phase shift circuit operates as a T-type high pass filter circuit.
  • the cutoff frequency when operating as a ⁇ -type low-pass filter circuit is different.
  • the phase shift circuit according to the seventh embodiment is a phase shift circuit in which two phase shift circuits according to the first embodiment are connected in series.
  • the reference numerals of the constituent elements in the first phase shift circuit section A are the reference numerals of the corresponding constituent elements shown in FIG.
  • the phase shift circuit in the second stage is referred to as a second phase shift circuit section B
  • the symbols of the components in the second phase shift circuit section B are the configurations shown in FIG. 1 in the phase shift circuit according to the first embodiment B is added to the reference numerals attached to the elements.
  • the first phase shift circuit section A includes a first capacitor 1A, a first switching element 2A, a first inductor 3A, a second capacitor 4A, a third capacitor 5A, and a second and a second inductor 7A
  • the second phase shift circuit section B includes a first capacitor 1B, a first switching element 2B, a first inductor 3B, and a second It comprises a capacitor 4B, a third capacitor 5B, a second switching element 6B, and a second inductor 7B.
  • the first phase shift circuit section A and the first Two phase shift circuit sections B are connected in series.
  • the first phase shift circuit section A performs a first control signal input to a first control node C1A for on/off controlling the first switching element 2A and a second control signal for on/off controlling the second switching element 6A.
  • a second control signal complementary to the first control signal input to the node C2A switches between the operation as a T-type high-pass filter circuit and the operation as a ⁇ -type low-pass filter circuit.
  • the second phase shift circuit section B performs a third control signal input to a third control node C1B for on/off controlling the first switching element 2B and a fourth control signal for on/off controlling the second switching element 6B.
  • a fourth control signal which is complementary to the third control signal and is input to node C2B, switches between the operation as a T-type high-pass filter circuit and the operation as a ⁇ -type low-pass filter circuit.
  • the circuit constants of the passive elements are adjusted so that the cutoff frequencies differ when the phase circuit section B operates as a T-type high-pass filter circuit composed of the second capacitor 4B, the third capacitor 5B, and the second inductor 7B. is set.
  • the circuit constants of the passive elements are adjusted so that the cutoff frequencies differ when the phase circuit section B operates as a ⁇ -type low-pass filter circuit composed of the first inductor 3B, the second capacitor 4B, and the third capacitor 5B. is set.
  • phase shift circuit according to the seventh embodiment a plurality of stages of the phase shift circuit according to the first embodiment are connected in series, and each stage of the phase shift circuit operates as a T-type high-pass filter circuit. Since the cut-off frequency when operating and the cut-off frequency when operating as a .pi.-type low-pass filter circuit are different, a wider band phase shift circuit can be obtained.
  • the phase shift circuit according to the seventh embodiment is configured by connecting a plurality of stages of the phase shift circuits according to the first embodiment in series.
  • the circuits may be connected in series so that the cut-off frequency when operating as a high-pass filter circuit and the cut-off frequency when operating as a low-pass filter circuit are different.
  • a phase shift circuit is a phase shifter that phase-shifts a signal waveform based on switching filters with different characteristics, a phase shifter generally used in communications using phased array technology, an active phased array It is suitable for phase shift circuits that change the passing phase of microwaves, such as phase shifters used in communication systems using antennas.

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

移相回路は、第１の入出力ノード（ＩＯ１）と第２の入出力ノード（ＩＯ２）との間に直列に接続される第１のキャパシタ（１）と第１のスイッチング素子（２）と、第１の入出力ノード（ＩＯ１）と第２の入出力ノード（ＩＯ２）との間に接続された第１のインダクタ（３）と、第１の入出力ノード（ＩＯ１）と第２の接続ノード（Ｎ２）との間に接続された第２のキャパシタ（４）と、第２の接続ノード（Ｎ２）と第２の入出力ノード（ＩＯ２）との間に接続された第３のキャパシタ（５）と、第２の接続ノード（Ｎ２）と接地ノード（Ｇ）との間に接続された第２のスイッチング素子（６）と、　第２の接続ノード（Ｎ２）と接地ノード（Ｇ）との間に接続された第２のインダクタ（７）と、を備え、第１のスイッチング素子（２）がオン状態であり、かつ、第２のスイッチング素子（６）がオフ状態であると、第２のキャパシタ（４）と第３のキャパシタ（５）と第２のインダクタ（７）から構成されるＴ型高域通過フィルタ回路として動作し、かつ、第１のキャパシタ（１）と第１のインダクタ（３）がＬＣ並列共振回路として機能し、第１のスイッチング素子（２）がオフ状態であり、かつ、第２のスイッチング素子（６）がオン状態であると、第１のインダクタ（３）と第２のキャパシタ（４）と第３のキャパシタ（５）から構成されるπ型低域通過フィルタ回路として動作する。

Description

移相回路
　本開示は、特性の異なる高域通過フィルタ回路と低域通過フィルタ回路を切り替えることによって信号波形の通過位相を変化させる移相回路に関する。
　レーダ装置等において、例えば、一般的に、フェーズドアレー技術を使用した通信等ではマイクロ波における信号波形の通過位相を変化させる移相器が必要になる。
　この種の移相器として、高域通過フィルタ回路と低域通過フィルタ回路を切り替える移送器として特許文献１に示されている。
　特許文献１に示された移相器は、入力端子１と出力端子２の間に順に接続されたインダクタ３ａ、４ａ、４ｂ、３ｂと、インダクタ４ａ，４ｂ間をバイパス接続する電解効果トランジスタ（ＦＥＴ）５と、ＦＥＴ５のドレインソース間に接続されたキャパシタ６と、インダクタ４ａ、４ｂ間の節点と接地間に接続された電解効果トランジスタ（ＦＥＴ）７と、ＦＥＴ７のドレインソース間に接続されたインダクタ８を備えている。
　特許文献１に示された移相器は、ＦＥＴ５がＯＮ、ＦＥＴ７がＯＦＦのとき、インダクタ８とＦＥＴ７によるＯＦＦ容量１２とにより並列共振させ、インダクタ４ａ，４ｂをオープンスタブ１５ａ、１５ｂによる容量１６ａ、１６ｂとして機能させ、容量１６ａ、１６ｂとインダクタ３ａ、３ｂとによりＬＰＦ（Low Pass Filter）として動作する。
　また、特許文献１に示された移相器は、ＦＥＴ５がＯＦＦ、ＦＥＴ７がＯＮのとき、
ＦＥＴ５によるＯＦＦ容量１０とキャパシタ６の合成容量１３とインダクタ４ａ、４ｂとによりＨＰＦ (High Pass Filter)として動作する。なお、インダクタ３ａ、３ｂはほとんど影響が無いとしている。
特開２０１０－１１４７１８号公報
　特許文献１に示された移相器は、５つのインダクタ３ａ、４ａ、４ｂ、３ｂと１つのキャパシタ６の計６つの受動素子を使用し、インダクタ４ａ，４ｂをオープンスタブ１５ａ、１５ｂによる容量１６ａ、１６ｂとして機能させ、かつ、ＦＥＴ７によるＯＦＦ容量１２とインダクタ８とにより並列共振させる必要がある。
　すなわち、さらなる受動素子の削減とＦＥＴを単純にスィチング素子として機能させる移相器が望まれている。
　本開示は上記して点に鑑みてなされたものであり、素子数を削減した、高域通過フィルタ回路と低域通過フィルタ回路を切り替えることによって信号波形の通過位相を変化させる移相回路を得ることを目的とする。
　本開示に係る移相回路は、第１の入出力ノードと第２の入出力ノードとの間に直列に接続される第１のキャパシタと第１のスイッチング素子と、第１の入出力ノードと第２の入出力ノードとの間に接続された第１のインダクタと、第１の入出力ノードと第２の接続ノードとの間に接続された第２のキャパシタと、第２の接続ノードと第２の入出力ノードとの間に接続された第３のキャパシタと、第２の接続ノードと接地ノードとの間に接続された第２のスイッチング素子と、第２の接続ノードと接地ノードとの間に接続された第２のインダクタと、を備え、第１のスイッチング素子がオン状態であり、かつ、第２のスイッチング素子がオフ状態であると、第２のキャパシタと第３のキャパシタと第２のインダクタから構成されるＴ型高域通過フィルタ回路として動作し、かつ、第１のキャパシタと第１のインダクタがＬＣ並列共振回路として機能し、第１のスイッチング素子がオフ状態であり、かつ、第２のスイッチング素子がオン状態であると、第１のインダクタと第２のキャパシタと第３のキャパシタから構成されるπ型低域通過フィルタ回路として動作する。
　本開示によれば、高域通過フィルタ回路としての動作と低域通過フィルタ回路としての動作を切り替えられる移相回路を構成する素子数を削減できる。
実施の形態１に係る移相回路を示す回路図である。 実施の形態１に係る移相回路がＴ型ＨＰＦ回路として動作する等価回路図である。 実施の形態１に係る移相回路がπ型ＬＰＦ回路として動作する等価回路図である。 実施の形態２に係る移相回路を示す回路図である。 実施の形態３に係る移相回路を示す回路図である。 実施の形態４に係る移相回路を示す回路図である。 実施の形態５に係る移相回路を示す回路図である。 実施の形態６に係る移相回路を示す回路図である。 実施の形態６に係る移相回路がπ型ＬＰＦ回路として動作する等価回路図である。 実施の形態６における移相回路がＴ型ＨＰＦ回路として動作する等価回路図である。 実施の形態７に係る移相回路を示す回路図である。
実施の形態１．
　実施の形態１に係る移相回路を図１から図３に基づいて説明する。
　実施の形態１に係る移相回路は、特性の異なる高域通過フィルタ回路と低域通過フィルタ回路を切り替えることによって信号波形の通過位相を変化させる移相回路に関する。
　実施の形態１に係る移相回路は、レーダ装置等において、例えば、一般的に、フェーズドアレー技術を使用した通信等でマイクロ波における信号波形の通過位相を変化させる移相器として使用される。
　実施の形態１に係る移相回路は、図１に示すように、第１のキャパシタ１と、第１のスイッチング素子２と、第１のインダクタ３と、第２のキャパシタ４と、第３のキャパシタ５と、第２のスイッチング素子６と、第２のインダクタ７とを備える。
　第１のキャパシタ１と第１のスイッチング素子２は第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間に直列に接続される。
　なお、「接続」は「電気的に接続」を意味し、以下の説明でも「電気的に接続」を単に「接続」として説明する。
　第１の入出力ノードＩＯ１及び第２の入出力ノードＩＯ２はそれぞれ、第１の入出力ノードＩＯ１に入力信号が入力されると入力信号の信号波形の通過位相が変化された出力信号が第２の入出力ノードＩＯ２から出力され、第２の入出力ノードＩＯ２に入力信号が入力されると入力信号の信号波形の通過位相が変化された出力信号が第１の入出力ノードＩＯ１から出力される。
　なお、第１の入出力ノードＩＯ１が入力ノードであり、第２の入出力ノードＩＯ２が出力ノードに固定されたものでもよく、逆に、第２の入出力ノードＩＯ２が入力ノードであり、第１の入出力ノードＩＯ１が出力ノードに固定されたものであってもよい。
　本開示では、入出力ノードは、入出力ノードと入力ノードと出力ノードを含んだ総称として用いている。
　第１のキャパシタ１は第１の入出力ノードＩＯ１と第１の接続ノードＮ１との間に接続される。つまり、第１のキャパシタ１は一方の電極が第１の入出力ノードＩＯ１に接続され、他方の電極が第１の接続ノードＮ１に接続される。
　第１のスイッチング素子２は第１の接続ノードＮ１と第２の入出力ノードＩＯ２との間に接続され、第１の制御ノードＣ１から第１の制御信号を受ける。
　第１のスイッチング素子２は電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）である。
　第１のスイッチング素子２として電界効果トランジスタを用いた場合、ソース電極－ドレイン電極間が第１の接続ノードＮ１と第２の入出力ノードＩＯ２との間に接続され、ゲート電極が第１の制御ノードＣ１に接続される。
　なお、第１のスイッチング素子２は電界効果トランジスタ以外の様々なトランジスタにより構成されるスイッチング素子であってもよく、要するに、第１の接続ノードＮ１と第２の入出力ノードＩＯ２との間をオン状態とオフ状態とするスイッチング素子として機能する半導体素子であればよい。
　また、第１のスイッチング素子２が第１の入出力ノードＩＯ１側に接続され、第１のキャパシタ１が第２の入出力ノードＩ０２側に接続されるものでもよい。
　第１のインダクタ３は、第１の入出力ノードＩＯ１と第２の入出力ノードＩ０２との間に接続される。つまり、第１のインダクタ３は、一端が第１の入出力ノードＩＯ１に接続され、他端が第２の入出力ノードＩ０２に接続される。
　第２のキャパシタ４は第１の入出力ノードＩＯ１と第２の接続ノードＮ２との間に接続される。つまり、第２のキャパシタ４は一方の電極が第１の入出力ノードＩＯ１に接続され、他方の電極が第２の接続ノードＮ２に接続される。
　第３のキャパシタ５は第２の接続ノードＮ２と第２の入出力ノードＩＯ２との間に接続される。つまり、第３のキャパシタ５は一方の電極が第２の接続ノードＮ２に接続され、他方の電極が第２の入出力ノードＩＯ２に接続される。
　第２のスイッチング素子６は第２の接続ノードＮ２と接地ノードＧとの間に接続され、第２の制御ノードＣ２から第２の制御信号を受ける。
　第２の制御信号は、第１の制御ノードＣ１に入力される第１の制御信号と相補の関係になっている。
　すなわち、第１の制御信号を受ける第１のスイッチング素子２がオン状態であると第２の制御信号を受ける第２のスイッチング素子６はオフ状態であり、第１のスイッチング素子２がオフ状態であると第２のスイッチング素子６はオン状態である。
　第２のスイッチング素子６は電界効果トランジスタである。
　第２のスイッチング素子６として電界効果トランジスタを用いた場合、ソース電極－ドレイン電極間が第２の接続ノードＮ２と接地ノードＧとの間に接続され、ゲート電極が第２の制御ノードＣ２に接続される。
　なお、第２のスイッチング素子６は電界効果トランジスタ以外の様々なトランジスタにより構成されるスイッチング素子であってもよく、要するに、第２の接続ノードＮ２と接地ノードＧとの間をオン状態とオフ状態とするスイッチング素子として機能する半導体素子であればよい。
　第２のインダクタ７は第２の接続ノードＮ２と接地ノードＧとの間に接続される。つまり、第２のインダクタ７は、一端が第２の接続ノードＮ２に接続され、他端が接地ノードＧに接続される。
　このように構成された実施の形態１に係る移相回路において、第１の制御ノードＣ１に第１のスイッチング素子２をオン状態とする第１の制御信号が印加され、第２の制御ノードＣ２に第２のスイッチング素子６をオフ状態とする第２の制御信号が印加されると、図２の等価回路図に示すように、第１のスイッチング素子２がオン状態となって第１の接続ノードＮ１と第２の入出力ノードＩＯ２との間を電気的に接続し、第２のスイッチング素子６がオフ状態となって第２の接続ノードＮ２と接地ノードＧとの間に第２のインダクタ７を介在させる。
　その結果、実施の形態１に係る移相回路は、第２のスイッチング素子６がオフ状態であることにより、第２のキャパシタ４と第３のキャパシタ５と第２のインダクタ７から構成されるＴ型高域通過フィルタ回路としてみなすことができ、位相進みを実現する移相回路として動作する。
　また、第１のスイッチング素子２がオン状態であることにより、第１のキャパシタ１と第１のインダクタ３はＬＣ並列共振回路として機能し、第１のキャパシタ１と第１のインダクタ３と第１のスイッチング素子２におけるオン抵抗はＴ型高域通過フィルタ回路に対して影響を与えない。
　すなわち、第１のスイッチング素子２におけるオン抵抗による電力損失を削減できる。
　一方、第１の制御ノードＣ１に第１のスイッチング素子２をオフ状態とする第１の制御信号が印加され、第２の制御ノードＣ２に第２のスイッチング素子６をオン状態とする第２の制御信号が印加されると、図３の等価回路図に示すように、第１のスイッチング素子２がオフ状態となって第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間から第１のキャパシタ１を切り離し、第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間に第１のインダクタ３を介在させ、第２のスイッチング素子６がオン状態となって第２の接続ノードＮ２と接地ノードＧとの間を電気的に接続する。
　その結果、実施の形態１に係る移相回路は、第１のスイッチング素子２がオフ状態であることにより、第１のインダクタ３と第２のキャパシタ４と第３のキャパシタ５から構成されるπ型低域通過フィルタ回路としてみなすことができ、位相遅れを実現する移相回路として動作する。
　この時、第１のキャパシタ１は第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間から第１のスイッチング素子２により切り離されるため、第１のキャパシタ１はπ型低域通過フィルタ回路に対して影響を与えない。
　第１のスイッチング素子２として電界効果トランジスタを用いた場合であっても、第１のキャパシタ１はπ型低域通過フィルタ回路に対してほとんど影響を与えない。
　また、第２のスイッチング素子６がオン状態であることにより、第２の接続ノードＮ２と接地ノードＧとの間が電気的に接続されるため、第２の接続ノードＮ２と接地ノードＧとの間に接続される第２のインダクタ７はπ型低域通過フィルタ回路に対して影響を与えない。
　以上のように、実施の形態１に係る移相回路は、第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間に直列に接続される第１のキャパシタ１と第１のスイッチング素子２と、第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間に接続された第１のインダクタ３と、第１の入出力ノードＩＯ１と第２の接続ノードＮ２との間に接続された第２のキャパシタ４と、第２の接続ノードＮ２と第２の入出力ノードＩＯ２との間に接続された第３のキャパシタ５と、第２の接続ノードＮ２と接地ノードＧとの間に接続された第２のスイッチング素子６と、第２の接続ノードＮ２と接地ノードＧとの間に接続された第２のインダクタ７を備え、第１のスイッチング素子２がオン状態であり、かつ、第２のスイッチング素子６がオフ状態であると、第２のキャパシタ４と第３のキャパシタ５と第２のインダクタ７から構成されるＴ型高域通過フィルタ回路として動作し、第１のキャパシタ１と第１のインダクタ３がＬＣ並列共振回路として機能し、第１のスイッチング素子２がオフ状態であり、かつ、第２のスイッチング素子６がオン状態であると、第１のインダクタ３と第２のキャパシタ４と第３のキャパシタ５から構成されるπ型低域通過フィルタ回路として動作するので、Ｔ型高域通過フィルタ回路として動作する素子とπ型低域通過フィルタ回路として動作する素子に対して第２のキャパシタ４と第３のキャパシタ５を共用し、結果として、第１のキャパシタ１と第２のキャパシタ４と第３のキャパシタ５の３つのキャパシタ、及び、第１のインダクタ３と第２のインダクタ７の２つのインダクタの計５つの受動素子と、第１のスイッチング素子２及び第２のスイッチング素子６の２つのスイッチング素子により、高域通過フィルタ回路としての動作と低域通過フィルタ回路としての動作を切り替えられる移相回路を構成したため、大きな移相量が得られ、しかも、移相回路を構成する素子数を削減して小型化が図れる。
　また、実施の形態１に係る移相回路は、Ｔ型高域通過フィルタ回路として動作する時、第１のキャパシタ１と第１のインダクタ３がＬＣ並列共振回路として機能するため、第１のスイッチング素子２におけるオン抵抗による電力損失を削減でき、移相回路として低損失化を図れる。
実施の形態２．
　実施の形態２に係る移相回路を図４に基づいて説明する。
　実施の形態２に係る移相回路は、実施の形態１に係る移相回路に対して、第１のスイッチング素子２に並列に接続され、第１のスイッチング素子２のオフ容量とＬＣ並列共振回路として機能する第１の共振用インダクタ８を付加した点が相違し、その他の点については同じである。
　なお、図４中、図１に付された符号と同一符号は同一又は相当部分を示す。
　第１のスイッチング素子２として電界効果トランジスタを使用した場合、電界効果トランジスタがオフ状態のとき、電界効果トランジスタのソース電極－ドレイン電極間にオフ容量が生じる。
　実施の形態２に係る移相回路は、電界効果トランジスタ２のオフ容量に対して、電界効果トランジスタ２に並列に接続される第１の共振用インダクタ８を付加し、電界効果トランジスタ２のオフ容量と第１の共振用インダクタ８によりＬＣ並列共振回路として機能させ、電界効果トランジスタ２のオフ容量による影響をなくす。
　実施の形態２に係る移相回路は、第１の制御ノードＣ１に第１のスイッチング素子２をオフ状態とする第１の制御信号が印加され、第２の制御ノードＣ２に第２のスイッチング素子６をオン状態とする第２の制御信号が印加されると、第１のインダクタ３と第２のキャパシタ４と第３のキャパシタ５から構成されるπ型低域通過フィルタ回路としてみなすことができる。
　この時、電界効果トランジスタ２のオフ容量が第１の共振用インダクタ８とによりＬＣ並列共振回路として機能し、第２の入出力ノードＩ０２から見た第１のスイッチング素子２及び第１のキャパシタ１の影響を抑制でき、π型低域通過フィルタ回路としてより理想的な電気的特性に近づけることができる。
　一方、実施の形態２に係る移相回路は、第１の制御ノードＣ１に第１のスイッチング素子２をオン状態とする第１の制御信号が印加され、第２の制御ノードＣ２に第２のスイッチング素子６をオフ状態とする第２の制御信号が印加されると、第２のキャパシタ４と第３のキャパシタ５と第２のインダクタ７から構成されるＴ型高域通過フィルタ回路としてみなすことができる。
　この時、第１の共振用インダクタ８は第１のスイッチング素子２により両端間が電気的に接続されるため、第１のキャパシタ１と第１のインダクタ３はＬＣ並列共振回路として機能し、第１のキャパシタ１及び第１の共振用インダクタ８と第１のインダクタ３と第１のスイッチング素子２におけるオン抵抗はＴ型高域通過フィルタ回路に対して影響を与えない。
　以上のように、実施の形態２に係る移相回路は、実施の形態１に係る移相回路と同様の効果を有する他、第１のスイッチング素子２として電界効果トランジスタを使用した場合における電界効果トランジスタのオフ容量における影響を極力抑えることができ、π型低域通過フィルタ回路として動作させる場合、より理想的なπ型低域通過フィルタ回路としての電気的特性に近づけることができる。
実施の形態３．
　実施の形態３に係る移相回路を図５に基づいて説明する。
　実施の形態３に係る移相回路は、実施の形態１に係る移相回路に対して、第２のスイッチング素子６に並列に接続され、第２のスイッチング素子６のオフ容量とＬＣ並列共振回路として機能する第２の共振用インダクタ９を付加した点が相違し、その他の点については同じである。
　なお、図５中、図１に付された符号と同一符号は同一又は相当部分を示す。
　第２のスイッチング素子６として電界効果トランジスタを使用した場合、電界効果トランジスタがオフ状態のとき、電界効果トランジスタのソース電極－ドレイン電極間にオフ容量が生じる。
　実施の形態３に係る移相回路は、電界効果トランジスタ６のオフ容量に対して、電界効果トランジスタ６に並列に接続される第２の共振用インダクタ９を付加し、電界効果トランジスタ６のオフ容量と第２の共振用インダクタ９によりＬＣ並列共振回路として機能させ、電界効果トランジスタ２のオフ容量による影響をなくす。
　実施の形態３に係る移相回路は、第１の制御ノードＣ１に第１のスイッチング素子２をオン状態とする第１の制御信号が印加され、第２の制御ノードＣ２に第２のスイッチング素子６をオフ状態とする第２の制御信号が印加されると、第２のキャパシタ４と第３のキャパシタ５と第２のインダクタ７から構成されるＴ型高域通過フィルタ回路としてみなすことができる。
　この時、電界効果トランジスタ６のオフ容量が第２の共振用インダクタ９とによりＬＣ並列共振回路として機能し、第２の接続ノードＮ２から見た第２のスイッチング素子６におけるオフ容量の影響を抑制でき、Ｔ型高域通過フィルタ回路としてより理想的な電気的特性に近づけることができる。
　また、第１のスイッチング素子２がオン状態であることにより、第１のキャパシタ１と第１のインダクタ３はＬＣ並列共振回路として機能し、第１のキャパシタ１と第１のインダクタ３と第１のスイッチング素子２におけるオン抵抗はＴ型高域通過フィルタ回路に対して影響を与えない。
　一方、実施の形態３に係る移相回路は、第１の制御ノードＣ１に第１のスイッチング素子２をオフ状態とする第１の制御信号が印加され、第２の制御ノードＣ２に第２のスイッチング素子６をオン状態とする第２の制御信号が印加されると、第１のインダクタ３と第２のキャパシタ４と第３のキャパシタ５から構成されるπ型低域通過フィルタ回路としてみなすことができる。
　この時、第１のキャパシタ１は第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間から第１のスイッチング素子２により切り離されるため、第１のキャパシタ１はπ型低域通過フィルタ回路に対して影響を与えない。
　また、第２のスイッチング素子６がオン状態であることにより、第２の接続ノードＮ２と接地ノードＧとの間が電気的に接続されるため、第２の接続ノードＮ２と接地ノードＧとの間に接続される第２のインダクタ７はπ型低域通過フィルタ回路に対して影響を与えない。
　以上のように、実施の形態３に係る移相回路は、実施の形態１に係る移相回路と同様の効果を有する他、第２のスイッチング素子６として電界効果トランジスタを使用した場合における電界効果トランジスタのオフ容量における影響を極力抑えることができ、Ｔ型高域通過フィルタ回路として動作させる場合、より理想的なＴ型高域通過フィルタ回路としての電気的特性に近づけることができる。
　なお、第１のスイッチング素子２として電界効果トランジスタを使用した場合、実施の形態２に係る移相回路と同様に、電界効果トランジスタを使用した第１のスイッチング素子２に並列に接続され、第１のスイッチング素子２のオフ容量とＬＣ並列共振回路として機能する第１の共振用インダクタ８を付加しても良い。
実施の形態４．
　実施の形態４に係る移相回路を図６に基づいて説明する。
　実施の形態４に係る移相回路は、実施の形態１に係る移相回路に対して、第１の入出力ノードＩＯ１と第３の接続ノードＮ３との間に接続され、第１のスイッチング素子２と同じオンオフ状態で動作する第３のスイッチング素子１０をさらに備えた点が相違し、その他の点については同じである。
　すなわち、第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間に、第１の入出力ノードＩＯ１側から順に、第３のスイッチング素子１０、第１のキャパシタ１、第１のスイッチング素子２が直列に接続される。
　なお、図６中、図１に付された符号と同一符号は同一又は相当部分を示す。
　第３のスイッチング素子１０は、第１の入出力ノードＩＯ１と第３の接続ノードＮ３との間に接続され、第１の制御ノードＣ１から第１の制御信号を受ける。
　第３のスイッチング素子１０は電界効果トランジスタである。
　第３のスイッチング素子１０として電界効果トランジスタを用いた場合、ソース電極－ドレイン電極間が第１の入出力ノードＩＯ１と第３の接続ノードＮ３との間に接続され、ゲート電極が第１の制御ノードＣ１に接続される。
　なお、第３のスイッチング素子１０は電界効果トランジスタ以外の様々なトランジスタにより構成されるスイッチング素子であってもよく、要するに、第１の入出力ノードＩＯ１と第３の接続ノードＮ３との間をオン状態とオフ状態とするスイッチング素子として機能する半導体素子であればよい。
　このように構成された実施の形態４に係る移相回路において、第１の制御ノードＣ１に第１のスイッチング素子２及び第３のスイッチング素子１０をオン状態とする第１の制御信号が印加され、第２の制御ノードＣ２に第２のスイッチング素子６をオフ状態とする第２の制御信号が印加されると、第１のスイッチング素子２がオン状態となって第１の接続ノードＮ１と第２の入出力ノードＩＯ２との間を電気的に接続し、第３のスイッチング素子１０がオン状態となって第１の入出力ノードＩＯ１と第３の接続ノードＮ３との間を電気的に接続し、第２のスイッチング素子６がオフ状態となって第２の接続ノードＮ２と接地ノードＧとの間に第２のインダクタ７を介在させる。
　その結果、実施の形態４に係る移相回路は、第２のスイッチング素子６がオフ状態であることにより、第２のキャパシタ４と第３のキャパシタ５と第２のインダクタ７から構成されるＴ型高域通過フィルタ回路としてみなすことができ、位相進みを実現する移相回路として動作する。
　また、第１のスイッチング素子２及び第３のスイッチング素子１０がオン状態であることにより、第１のキャパシタ１と第１のインダクタ３はＬＣ並列共振回路として機能し、第１のキャパシタ１と第１のインダクタ３と第１のスイッチング素子２及び第３のスイッチング素子１０におけるオン抵抗はＴ型高域通過フィルタ回路に対して影響を与えない。
　すなわち、第１のスイッチング素子２及び第３のスイッチング素子１０におけるオン抵抗による電力損失を削減できる。
　一方、第１の制御ノードＣ１に第１のスイッチング素子２及び第３のスイッチング素子１０をオフ状態とする第１の制御信号が印加され、第２の制御ノードＣ２に第２のスイッチング素子６をオン状態とする第２の制御信号が印加されると、第１のスイッチング素子２及び第３のスイッチング素子１０がオフ状態となって第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間から第１のキャパシタ１を切り離し、第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間に第１のインダクタ３を介在させ、第２のスイッチング素子６がオン状態となって第２の接続ノードＮ２と接地ノードＧとの間を電気的に接続する。
　その結果、実施の形態４に係る移相回路は、第１のスイッチング素子２及び第３のスイッチング素子１０がオフ状態であることにより、第１のインダクタ３と第２のキャパシタ４と第３のキャパシタ５から構成されるπ型低域通過フィルタ回路としてみなすことができ、位相遅れを実現する移相回路として動作する。
　この時、第１のキャパシタ１は第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間から第１のスイッチング素子２及び第３のスイッチング素子１０により切り離されるため、第１のキャパシタ１はπ型低域通過フィルタ回路に対して影響を与えない。
　第１のスイッチング素子２及び第３のスイッチング素子１０として電界効果トランジスタを用いた場合であっても、第１のキャパシタ１はπ型低域通過フィルタ回路に対してほとんど影響を与えない。
　しかも、第３のスイッチング素子１０がオフ状態であることにより、第１の入出力ノードＩＯ１への第１のキャパシタ１によるインピーダンスの影響が低減され、π型低域通過フィルタ回路としてより理想的な電気的特性に近づけることができる。
　また、第２のスイッチング素子６がオン状態であることにより、第２の接続ノードＮ２と接地ノードＧとの間が電気的に接続されるため、第２の接続ノードＮ２と接地ノードＧとの間に接続される第２のインダクタ７はπ型低域通過フィルタ回路に対して影響を与えない。
　以上のように、実施の形態４に係る移相回路は、実施の形態１に係る移相回路と同様の効果を有する他、第１の入出力ノードＩＯ１と第３の接続ノードＮ３との間に接続され、第１のスイッチング素子２と同じオンオフ状態で動作する第３のスイッチング素子１０をさらに備えたので、第１の入出力ノードＩＯ１への第１のキャパシタ１によるインピーダンスの影響が低減され、π型低域通過フィルタ回路として動作させる場合、より理想的なπ型低域通過フィルタ回路としての電気的特性に近づけることができる。
　なお、第１のスイッチング素子２として電界効果トランジスタを使用した場合、実施の形態２に係る移相回路と同様に、電界効果トランジスタを使用した第１のスイッチング素子２に並列に接続され、第１のスイッチング素子２のオフ容量とＬＣ並列共振回路として機能する第１の共振用インダクタ８を付加しても良い。
　また、第２のスイッチング素子６として電界効果トランジスタを使用した場合、実施の形態３に係る移相回路と同様に、電界効果トランジスタを使用した第２のスイッチング素子６に並列に接続され、第２のスイッチング素子６のオフ容量とＬＣ並列共振回路として機能する第２の共振用インダクタ９を付加しても良い。
実施の形態５．
　実施の形態５に係る移相回路を図７に基づいて説明する。
　実施の形態５に係る移相回路は、実施の形態４に係る移相回路に対して、第３のスイッチング素子１０に並列に接続され、第３のスイッチング素子１０のオフ容量とＬＣ並列共振回路として機能する第３の共振用インダクタ１１を付加した点が相違し、その他の点については同じである。
　なお、図７中、図１及び図６に付された符号と同一符号は同一又は相当部分を示す。
　第３のスイッチング素子１０として電界効果トランジスタを使用した場合、電界効果トランジスタがオフ状態のとき、電界効果トランジスタのソース電極－ドレイン電極間にオフ容量が生じる。
　実施の形態５に係る移相回路は、電界効果トランジスタ１０のオフ容量に対して、電界効果トランジスタ１０に並列に接続される第３の共振用インダクタ１１を付加し、電界効果トランジスタ１０のオフ容量と第３の共振用インダクタ１１によりＬＣ並列共振回路として機能させ、電界効果トランジスタ１０のオフ容量による影響をなくす。
　なお、実施の形態５に係る移相回路は、第１のスイッチング素子２として電界効果トランジスタを使用し、電界効果トランジスタを使用した第１のスイッチング素子２に並列に接続され、第１のスイッチング素子２のオフ容量とＬＣ並列共振回路として機能する第１の共振用インダクタ８を付加した例を示している。
　実施の形態５に係る移相回路は、第１の制御ノードＣ１に第１のスイッチング素子２及び第３のスイッチング素子１０をオン状態とする第１の制御信号が印加され、第２の制御ノードＣ２に第２のスイッチング素子６をオフ状態とする第２の制御信号が印加されると、第２のキャパシタ４と第３のキャパシタ５と第２のインダクタ７から構成されるＴ型高域通過フィルタ回路としてみなすことができる。
　この時、第１のスイッチング素子２及び第３のスイッチング素子１０がオン状態であることにより、第１のキャパシタ１と第１のインダクタ３はＬＣ並列共振回路として機能し、第１のキャパシタ１と第１のインダクタ３と第１のスイッチング素子２及び第３のスイッチング素子１０におけるオン抵抗はＴ型高域通過フィルタ回路に対して影響を与えない。
　一方、第１の制御ノードＣ１に第１のスイッチング素子２及び第３のスイッチング素子１０をオフ状態とする第１の制御信号が印加され、第２の制御ノードＣ２に第２のスイッチング素子６をオン状態とする第２の制御信号が印加されると、第１のインダクタ３と第２のキャパシタ４と第３のキャパシタ５から構成されるπ型低域通過フィルタ回路としてみなすことができる。
　この時、電界効果トランジスタ２のオフ容量が第１の共振用インダクタ８とによりＬＣ並列共振回路として機能し、第２の入出力ノードＩ０２から見た第１のスイッチング素子２及び第１のキャパシタ１の影響を抑制でき、かつ、電界効果トランジスタ１０のオフ容量が第３の共振用インダクタ１１とによりＬＣ並列共振回路として機能し、第１の入出力ノードＩ０１から見た第３のスイッチング素子１０及び第１のキャパシタ１の影響を抑制でき、π型低域通過フィルタ回路としてより理想的な電気的特性に近づけることができる。
　以上のように、実施の形態５に係る移相回路は、実施の形態４に係る移相回路と同様の効果を有する他、第１のスイッチング素子２及び第３のスイッチング素子１０として電界効果トランジスタを使用した場合における電界効果トランジスタのオフ容量における影響を極力抑えることができ、π型低域通過フィルタ回路として動作させる場合、より理想的なπ型低域通過フィルタ回路としての電気的特性に近づけることができる。
　なお、第２のスイッチング素子６として電界効果トランジスタを使用した場合、実施の形態３に係る移相回路と同様に、電界効果トランジスタを使用した第２のスイッチング素子６に並列に接続され、第２のスイッチング素子６のオフ容量とＬＣ並列共振回路として機能する第２の共振用インダクタ９を付加しても良い。
実施の形態６．
　実施の形態６に係る移相回路を図８から図１０に基づいて説明する。
　実施の形態６に係る移相回路は、実施の形態１に係る移相回路に対して、すべてのインダクタをキャパシタに，すべてのキャパシタをインダクタに置き換えることによって構成した実施の形態１に係る移相回路と同様の移相回路である。
　実施の形態６に係る移相回路は、図８に示すように、第１のインダクタ１０１と、第１のスイッチング素子１０２と、第１のキャパシタ１０３と、第２のインダクタ１０４と、第３のインダクタ１０５と、第２のスイッチング素子１０６と、第２のキャパシタ１０７とを備える。
　第１のインダクタ１０１と第１のスイッチング素子１０２は第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間に直列に接続される。
　第１の入出力ノードＩＯ１及び第２の入出力ノードＩＯ２はそれぞれ、実施の形態１に係る移相回路における第１の入出力ノードＩＯ１及び第２の入出力ノードＩＯ２と同じである。
　第１のインダクタ１０１は第１の入出力ノードＩＯ１と第１の接続ノードＮ１との間に接続される。つまり、第１のインダクタ１０１は一端が第１の入出力ノードＩＯ１に接続され、他端が第１の接続ノードＮ１に接続される。
　第１のスイッチング素子１０２は第１の接続ノードＮ１と第２の入出力ノードＩＯ２との間に接続され、第１の制御ノードＣ１から第１の制御信号を受ける。
　第１のスイッチング素子１０２は実施の形態１に係る移相回路における第１のスイッチング素子２と同じである。
　なお、第１のスイッチング素子１０２が第１の入出力ノードＩＯ１側に接続され、第１のインダクタ１０１が第２の入出力ノードＩ０２側に接続されるものでもよい。
　第１のキャパシタ１０３は、第１の入出力ノードＩＯ１と第２の入出力ノードＩ０２との間に接続される。つまり、第１のキャパシタ１０３は、一方の電極が第１の入出力ノードＩＯ１に接続され、他方の電極が第２の入出力ノードＩ０２に接続される。
　第２のインダクタ１０４は第１の入出力ノードＩＯ１と第２の接続ノードＮ２との間に接続される。つまり、第２のインダクタ１０４は一端が第１の入出力ノードＩＯ１に接続され、他端が第２の接続ノードＮ２に接続される。
　第３のインダクタ１０５は第２の接続ノードＮ２と第２の入出力ノードＩＯ２との間に接続される。つまり、第２のインダクタ１０４は一端が第２の接続ノードＮ２に接続され、他端が第２の入出力ノードＩＯ２に接続される。
　第２のスイッチング素子１０６は第２の接続ノードＮ２と接地ノードＧとの間に接続され、第２の制御ノードＣ２から第２の制御信号を受ける。
　第２の制御信号は、第１の制御ノードＣ１に入力される第１の制御信号と相補の関係になっている。
　すなわち、第１の制御信号を受ける第１のスイッチング素子２がオン状態であると第２の制御信号を受ける第２のスイッチング素子６はオフ状態であり、第１のスイッチング素子２がオフ状態であると第２のスイッチング素子６はオン状態である。
　第２のスイッチング素子１０６は実施の形態１に係る移相回路における第２のスイッチング素子６と同じである。
　第２のキャパシタ１０７は第２の接続ノードＮ２と接地ノードＧとの間に接続される。つまり、第２のキャパシタ１０７は一方の電極が第２の接続ノードＮ２に接続され、他方の電極が接地ノードＧに接続される。
　このように構成された実施の形態１に係る移相回路において、第１の制御ノードＣ１に第１のスイッチング素子１０２をオン状態とする第１の制御信号が印加され、第２の制御ノードＣ２に第２のスイッチング素子１０６をオフ状態とする第２の制御信号が印加されると、図９の等価回路図に示すように、第１のスイッチング素子１０２がオン状態となって第１の接続ノードＮ１と第２の入出力ノードＩＯ２との間を電気的に接続し、第２のスイッチング素子１０６がオフ状態となって第２の接続ノードＮ２と接地ノードＧとの間に第２のキャパシタ１０７を介在させる。
　その結果、実施の形態６に係る移相回路は、第２のスイッチング素子１０６がオフ状態であることにより、第２のインダクタ１０４と第３のインダクタ１０５と第２のキャパシタ１０７から構成されるＴ型低域通過フィルタ回路としてみなすことができ、位相遅れを実現する移相回路として動作する。
　また、第１のスイッチング素子１０２がオン状態であることにより、第１のインダクタ１０１と第１のキャパシタ１０３はＬＣ並列共振回路として機能し、第１のインダクタ１０１と第１のキャパシタ１０３と第１のスイッチング素子１０２におけるオン抵抗はＴ型低域通過フィルタ回路に対して影響を与えない。
　すなわち、第１のスイッチング素子１０２におけるオン抵抗による電力損失を削減できる。
　一方、第１の制御ノードＣ１に第１のスイッチング素子１０２をオフ状態とする第１の制御信号が印加され、第２の制御ノードＣ２に第２のスイッチング素子１０６をオン状態とする第２の制御信号が印加されると、図１０の等価回路図に示すように、第１のスイッチング素子１０２がオフ状態となって第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間から第１のインダクタ１０１を切り離し、第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間に第１のキャパシタ１０３を介在させ、第２のスイッチング素子１０６がオン状態となって第２の接続ノードＮ２と接地ノードＧとの間を電気的に接続する。
　その結果、実施の形態６に係る移相回路は、第１のスイッチング素子１０２がオフ状態であることにより、第１のキャパシタ１０３と第２のインダクタ１０４と第３のインダクタ１０５から構成されるπ型高域通過フィルタ回路としてみなすことができ、位相進みを実現する移相回路として動作する。
　この時、第１のインダクタ１０１は第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間から第１のスイッチング素子１０２により切り離されるため、第１のインダクタ１０１はπ型高域通過フィルタ回路に対して影響を与えない。
　第１のスイッチング素子１０２として電界効果トランジスタを用いた場合であっても、第１のインダクタ１０１はπ型高域通過フィルタ回路に対してほとんど影響を与えない。
　また、第２のスイッチング素子１０６がオン状態であることにより、第２の接続ノードＮ２と接地ノードＧとの間が電気的に接続されるため、第２の接続ノードＮ２と接地ノードＧとの間に接続される第２のキャパシタ１０７はπ型高域通過フィルタ回路に対して影響を与えない。
　以上のように、実施の形態６に係る移相回路は、第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間に直列に接続される第１のインダクタ１０１と第１のスイッチング素子１０２と、第１の入出力ノードＩＯ１と第２の入出力ノードＩＯ２との間に接続された第１のキャパシタ１０３と、第１の入出力ノードＩＯ１と第２の接続ノードＮ２との間に接続された第２のインダクタ１０４と、第２の接続ノードＮ２と第２の入出力ノードＩＯ２との間に接続された第３のインダクタ１０５と、第２の接続ノードＮ２と接地ノードＧとの間に接続された第２のスイッチング素子１０６と、第２の接続ノードＮ２と接地ノードＧとの間に接続された第２のキャパシタ１０７を備え、第１のスイッチング素子１０２がオン状態であり、かつ、第２のスイッチング素子１０６がオフ状態であると、第２のインダクタ１０４と第３のインダクタ１０５と第２のキャパシタ１０７から構成されるＴ型低域通過フィルタ回路として動作し、第１のインダクタ１０１と第１のキャパシタ１０３がＬＣ並列共振回路として機能し、第１のスイッチング素子１０２がオフ状態であり、かつ、第２のスイッチング素子１０６がオン状態であると、第１のキャパシタ１０３と第２のインダクタ１０４と第３のインダクタ１０５から構成されるπ型高域通過フィルタ回路として動作するので、Ｔ型低域通過フィルタ回路として動作する素子とπ型高域通過フィルタ回路として動作する素子に対して第２のインダクタ１０４と第３のインダクタ１０５を共用し、結果として、第１のインダクタ１０１と第２のインダクタ１０４と第３のインダクタ１０５の３つのインダクタ、及び、第１のキャパシタ１０３と第２のキャパシタ１０７の２つのキャパシタの計５つの受動素子と、第１のスイッチング素子１０２及び第２のスイッチング素子１０６の２つのスイッチング素子により、高域通過フィルタ回路としての動作と低域通過フィルタ回路としての動作を切り替えられる移相回路を構成したため、大きな移相量が得られ、しかも、移相回路を構成する素子数を削減して小型化が図れる。
　また、実施の形態６に係る移相回路は、Ｔ型低域通過フィルタ回路として動作する時、第１のインダクタ１０１と第１のキャパシタ１０３がＬＣ並列共振回路として機能するため、第１のスイッチング素子１０２におけるオン抵抗による電力損失を削減でき、移相回路として低損失化を図れる。
　なお、第１のスイッチング素子１０２として電界効果トランジスタを使用した場合、実施の形態２に係る移相回路と同様に、電界効果トランジスタを使用した第１のスイッチング素子１０２に並列に接続され、第１のスイッチング素子１０２のオフ容量とＬＣ並列共振回路として機能する第１の共振用インダクタを付加しても良い。
　また、第２のスイッチング素子１０６として電界効果トランジスタを使用した場合、実施の形態３に係る移相回路と同様に、電界効果トランジスタを使用した第２のスイッチング素子１０６に並列に接続され、第２のスイッチング素子６のオフ容量とＬＣ並列共振回路として機能する第２の共振用インダクタ９を付加しても良い。
　さらに、実施の形態４に係る移相回路と同様に、第１の入出力ノードＩＯ１と第１のキャパシタ１との間に第３のスイッチング素子１０を接続してもよい。
　また、さらに、第３のスイッチング素子１０として電界効果トランジスタを使用した場合、実施の形態５に係る移相回路と同様に、電界効果トランジスタを使用した第３のスイッチング素子１０に並列に接続され、第３のスイッチング素子１０のオフ容量とＬＣ並列共振回路として機能する第３の共振用インダクタを付加しても良い。
実施の形態７．
　実施の形態７に係る移相回路を図１１に基づいて説明する。
　実施の形態７に係る移相回路は、実施の形態１に係る移相回路を複数段直列に接続し、各段の移相回路はＴ型高域通過フィルタ回路として動作する際の遮断周波数及びπ型低域通過フィルタ回路として動作する際の遮断周波数が異なる。
　実施の形態７に係る移相回路は、図１１に示すように、実施の形態１に係る移相回路を２段直列に接続した移相回路であり、初段の移相回路を第１の移相回路部Ａとし、第１の移相回路部Ａにおける構成要素の符号を実施の形態１に係る移相回路における図１に示された相当する構成要素に付された符号にＡを追記し、２段目の移相回路を第２の移相回路部Ｂとし、第２の移相回路部Ｂにおける構成要素の符号を実施の形態１に係る移相回路における図１に示された構成要素に付された符号にＢを追記して示した。
　すなわち、第１の移相回路部Ａは、第１のキャパシタ１Ａと、第１のスイッチング素子２Ａと、第１のインダクタ３Ａと、第２のキャパシタ４Ａと、第３のキャパシタ５Ａと、第２のスイッチング素子６Ａと、第２のインダクタ７Ａとを備え、第２の移相回路部Ｂは、第１のキャパシタ１Ｂと、第１のスイッチング素子２Ｂと、第１のインダクタ３Ｂと、第２のキャパシタ４Ｂと、第３のキャパシタ５Ｂと、第２のスイッチング素子６Ｂと、第２のインダクタ７Ｂとを備える。
　第１の移相回路部Ａにおける第２の入出力ノードＩＯ２Ａと第２の移相回路部Ｂにおける第１の入出力ノードＩＯ１Ｂが接続されることにより、第１の移相回路部Ａと第２の移相回路部Ｂが直列に接続される。
　第１の移相回路部Ａは、第１のスイッチング素子２Ａをオンオフ制御する第１の制御ノードＣ１Ａに入力される第１の制御信号と第２のスイッチング素子６Ａをオンオフ制御する第２の制御ノードＣ２Ａに入力される、第１の制御信号と相補の関係にある第２の制御信号により、Ｔ型高域通過フィルタ回路としての動作とπ型低域通過フィルタ回路としての動作に切り替えられる。
　第２の移相回路部Ｂは、第１のスイッチング素子２Ｂをオンオフ制御する第３の制御ノードＣ１Ｂに入力される第３の制御信号と第２のスイッチング素子６Ｂをオンオフ制御する第４の制御ノードＣ２Ｂに入力される、第３の制御信号と相補の関係にある第４の制御信号により、Ｔ型高域通過フィルタ回路としての動作とπ型低域通過フィルタ回路としての動作に切り替えられる。
　第１の移相回路部Ａが第２のキャパシタ４Ａと第３のキャパシタ５Ａと第２のインダクタ７Ａから構成されるＴ型高域通過フィルタ回路として動作する際の遮断周波数と、第２の移相回路部Ｂが第２のキャパシタ４Ｂと第３のキャパシタ５Ｂと第２のインダクタ７Ｂから構成されるＴ型高域通過フィルタ回路として動作する際の遮断周波数が異なるように各受動素子による回路定数が設定される。
　第１の移相回路部Ａが第１のインダクタ３Ａと第２のキャパシタ４Ａと第３のキャパシタ５Ａから構成されるπ型低域通過フィルタ回路として動作する際の遮断周波数と、第２の移相回路部Ｂが第１のインダクタ３Ｂと第２のキャパシタ４Ｂと第３のキャパシタ５Ｂから構成されるπ型低域通過フィルタ回路として動作する際の遮断周波数が異なるように各受動素子による回路定数が設定される。
　以上のように、実施の形態７に係る移相回路は、実施の形態１に係る移相回路を複数段直列に接続し、各段の移相回路が、Ｔ型高域通過フィルタ回路として動作する際の遮断周波数及びπ型低域通過フィルタ回路として動作する際の遮断周波数が異なるので、より広帯域な移相回路が得られる。
　なお、実施の形態７に係る移相回路は、実施の形態１に係る移相回路を複数段直列に接続したものとしたが、実施の形態２から実施の形態６に係る移相回路を複数段直列に接続し、高域通過フィルタ回路として動作する際の遮断周波数及び低域通過フィルタ回路として動作する際の遮断周波数が異なるものとしてもよい。
　なお、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　本開示に係る移相回路は、特性の異なるフィルタの切り替えに基づいて信号波形を移相する移相器、一般的に、フェーズドアレー技術を使用した通信等では用いられる移相器、アクティブフェイズドアレイアンテナを用いた通信システムに使用される移相器など、マイクロ波の通過位相を変化させる移相回路に好適である。
　１、１Ａ、１Ｂ　第１のキャパシタ、２、２Ａ、２Ｂ　第１のスイッチング素子、３、３Ａ、３Ｂ　第１のインダクタ、４、４Ａ、４Ｂ　第２のキャパシタ、５、５Ａ、５Ｂ　第３のキャパシタ、６、６Ａ、６Ｂ　第２のスイッチング素子、７、７Ａ、７Ｂ　第２のインダクタ、８　第１の共振用インダクタ、９　第２の共振用インダクタ、１０　第３のスイッチング素子、１１　第３の共振用インダクタ、１０１　第１のインダクタ、１０２　第１のスイッチング素子、１０３　第１のキャパシタ、１０４　第２のインダクタ、１０５　第３のインダクタ、１０６　第２のスイッチング素子、１０７　第２のキャパシタ、ＩＯ１　第１の入出力ノード、ＩＯ２　第２の入出力ノード、Ｎ１　第１の接続ノード、Ｎ２　第２の接続ノード、Ｇ　接地ノード。

Claims (13)

  1. 　第１の入出力ノードと第２の入出力ノードとの間に直列に接続される第１のキャパシタと第１のスイッチング素子と、
    　前記第１の入出力ノードと前記第２の入出力ノードとの間に接続された第１のインダクタと、
    　前記第１の入出力ノードと第２の接続ノードとの間に接続された第２のキャパシタと、
    　前記第２の接続ノードと前記第２の入出力ノードとの間に接続された第３のキャパシタと、
    　前記第２の接続ノードと接地ノードとの間に接続された第２のスイッチング素子と、
    　前記第２の接続ノードと前記接地ノードとの間に接続された第２のインダクタと、を備え、
    　前記第１のスイッチング素子がオン状態であり、かつ、前記第２のスイッチング素子がオフ状態であると、前記第２のキャパシタと前記第３のキャパシタと前記第２のインダクタから構成されるＴ型高域通過フィルタ回路として動作し、かつ、前記第１のキャパシタと前記第１のインダクタがＬＣ並列共振回路として機能し、
    　前記第１のスイッチング素子がオフ態であり、かつ、前記第２のスイッチング素子がオン状態であると、前記第１のインダクタと前記第２のキャパシタと前記第３のキャパシタから構成されるπ型低域通過フィルタ回路として動作する、
    　移相回路。
  2. 　前記第１のスイッチング素子及び前記第２のスイッチング素子はそれぞれ、電解効果トランジスタである請求項１に記載の移相回路。
  3. 　前記第１のスイッチング素子に並列に接続され、前記第１のスイッチング素子のオフ容量とＬＣ並列共振回路として機能する第１の共振用インダクタをさらに備えた請求項２に記載の移相回路。
  4. 　前記第２のスイッチング素子に並列に接続され、前記第２のスイッチング素子のオフ容量とＬＣ並列共振回路として機能する第２の共振用インダクタをさらに備えた請求項２又は請求項３に記載の移相回路。
  5. 　前記第１のキャパシタは第３の接続ノードと第１の接続ノードの間に接続され、
    　前記第１のスイッチング素子は前記第１の接続ノードと前記第２の入出力ノードとの間に接続され、
    　前記第１の入出力ノードと前記第３の接続ノードとの間に接続され、前記第１のスイッチング素子と同じオンオフ状態で動作する第３のスイッチング素子をさらに備えた請求項１から請求項４のいずれか１項に記載の移相回路。
  6. 　前記第３のスイッチング素子は電解効果トランジスタであり、
    　前記第３のスイッチング素子に並列に接続され、前記第３のスイッチング素子のオフ容量とＬＣ並列共振回路として機能する第３の共振用インダクタをさらに備えた請求項５に記載の移相回路。
  7. 　第１の入出力ノードと第２の入出力ノードとの間に直列に接続される第１のインダクタと第１のスイッチング素子と、
    　前記第１の入出力ノードと前記第２の入出力ノードとの間に接続された第１のキャパシタと、
    　前記第１の入出力ノードと第２の接続ノードとの間に接続された第２のインダクタと、
    　前記第２の接続ノードと前記第２の入出力ノードとの間に接続された第３のインダクタと、
    　前記第２の接続ノードと接地ノードとの間に接続された第２のスイッチング素子と、
    　前記第２の接続ノードと前記接地ノードとの間に接続された第２のキャパシタと、を備え、
    　前記第１のスイッチング素子がオン状態であり、かつ、前記第２のスイッチング素子がオフ状態であると、前記第２のインダクタと前記第３のインダクタと前記第２のキャパシタから構成されるＴ型低域通過フィルタ回路として動作し、かつ、前記第１のインダクタと前記第１のキャパシタがＬＣ並列共振回路として機能し、
    　前記第１のスイッチング素子がオフ状態であり、かつ、前記第２のスイッチング素子がオン状態であると、前記第１のキャパシタと前記第２のインダクタと前記第３のインダクタから構成されるπ型高域通過フィルタ回路として動作する、
    　移相回路。
  8. 　前記第１のスイッチング素子及び前記第２のスイッチング素子はそれぞれ、電解効果トランジスタである請求項７に記載の移相回路。
  9. 　前記第１のスイッチング素子に並列に接続され、前記第１のスイッチング素子のオフ容量とＬＣ並列共振回路として機能する第１の共振用インダクタをさらに備えた請求項８に記載の移相回路。
  10. 　前記第２のスイッチング素子に並列に接続され、前記第２のスイッチング素子のオフ容量とＬＣ並列共振回路として機能する第２の共振用インダクタをさらに備えた請求項８又は請求項９に記載の移相回路。
  11. 　前記第１のキャパシタは第３の接続ノードと第１の接続ノードの間に接続され、
    　前記第１のスイッチング素子は前記第１の接続ノードと前記第２の入出力ノードとの間に接続され、
    　前記第１の入出力ノードと前記第３の接続ノードとの間に接続され、前記第１のスイッチング素子と同じオンオフ状態で動作する第３のスイッチング素子をさらに備えた請求項７から請求項１０のいずれか１項に記載の移相回路。
  12. 　前記第３のスイッチング素子は電解効果トランジスタであり、
    　前記第３のスイッチング素子に並列に接続され、前記第３のスイッチング素子のオフ容量とＬＣ並列共振回路として機能する第３の共振用インダクタをさらに備えた請求項１１に記載の移相回路。
  13. 　請求項１から請求項１２のいずれか１項に記載の移相回路を複数段直列に接続し、
    　各段の移相回路は高域通過フィルタ回路として動作する際の遮断周波数及び低域通過フィルタ回路として動作する際の遮断周波数が異なる移相回路。
PCT/JP2022/000617 2022-01-12 2022-01-12 移相回路 WO2023135663A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2022/000617 WO2023135663A1 (ja) 2022-01-12 2022-01-12 移相回路
JP2023570345A JPWO2023135663A1 (ja) 2022-01-12 2022-01-12

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/000617 WO2023135663A1 (ja) 2022-01-12 2022-01-12 移相回路

Publications (1)

Publication Number Publication Date
WO2023135663A1 true WO2023135663A1 (ja) 2023-07-20

Family

ID=87278599

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/000617 WO2023135663A1 (ja) 2022-01-12 2022-01-12 移相回路

Country Status (2)

Country Link
JP (1) JPWO2023135663A1 (ja)
WO (1) WO2023135663A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028440A (ja) * 2008-07-18 2010-02-04 Mitsubishi Electric Corp 移相器
JP2010114718A (ja) * 2008-11-07 2010-05-20 Nec Electronics Corp 移相器
JP2014110605A (ja) * 2012-12-04 2014-06-12 Mitsubishi Electric Corp 移相回路
JP2014229980A (ja) * 2013-05-20 2014-12-08 三菱電機株式会社 移相回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028440A (ja) * 2008-07-18 2010-02-04 Mitsubishi Electric Corp 移相器
JP2010114718A (ja) * 2008-11-07 2010-05-20 Nec Electronics Corp 移相器
JP2014110605A (ja) * 2012-12-04 2014-06-12 Mitsubishi Electric Corp 移相回路
JP2014229980A (ja) * 2013-05-20 2014-12-08 三菱電機株式会社 移相回路

Also Published As

Publication number Publication date
JPWO2023135663A1 (ja) 2023-07-20

Similar Documents

Publication Publication Date Title
US7714681B2 (en) Reconfigurable phase-shifter
US7724107B2 (en) Phase shifter having switchable signal paths where one signal path includes no shunt capacitor and inductor
KR100652232B1 (ko) 이상기
US7911294B2 (en) Variable-frequency band-elimination filter
US7764142B2 (en) Series connected bit phase shifter having first and second impedance adjusting circuits
EP2403140A2 (en) Phase shifter
JPH0349401A (ja) マイクロ波素子
JPH1174703A (ja) スイッチ回路及び半導体装置
JP3469563B2 (ja) 移相器及び多ビット移相器
US6674341B2 (en) Phase shifter and multibit phase shifter
JP2010114718A (ja) 移相器
WO2023135663A1 (ja) 移相回路
JP4963241B2 (ja) 移相回路
US6664870B2 (en) Compact 180 degree phase shifter
JP2001326558A (ja) 移相器
JP3634223B2 (ja) 移相器
JP3074798B2 (ja) 移相器
JP2001339276A (ja) 移相器
JPH10200302A (ja) 可変移相器
JP2677030B2 (ja) 半導体移相器
JP2002076844A (ja) 移相回路および移相器
JP2002164703A (ja) 広帯域耐電力スイッチ
JPH10270904A (ja) 移相器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22920189

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023570345

Country of ref document: JP