JPH10270904A

JPH10270904A - 移相器

Info

Publication number: JPH10270904A
Application number: JP7005397A
Authority: JP
Inventors: Michiaki Kasahara; 通明笠原; Koichi Muroi; 浩一室井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-03-24
Filing date: 1997-03-24
Publication date: 1998-10-09

Abstract

(57)【要約】【課題】小型で、周波数特性の小さい移相器を得る。【解決手段】インダクタもしくはキャパシタを並列に
装荷したダイオードを、各ダイオードのカソード電極と
アノード電極とを接続して配置し、これらダイオードに
印加するバイアス電圧を制御してダイオードのオン状態
とオフ状態とを切換えることにより、インダクタ及びキ
ャパシタより構成される位相遅れ回路と位相進み回路と
を切換えて移相を行なう。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロ波帯や
ミリ波帯で動作するダイオードを切換え素子として用い
た移相器に関するものである。

【０００２】

【従来の技術】ダイオードを用いた移相器は、マイクロ
波帯やミリ波帯におけるフェーズドアレイアンテナや各
種伝送回路において広く用いられている。従来から知ら
れている移相器としては、例えばスイッチドライン型と
呼ばれる図２９に示すような等価回路を有する移相器が
ある。

【０００３】図２９中、１は第１のダイオード、３は第
２のダイオード、５は第３のダイオード、６は第４のダ
イオード、１２は基準伝送線路、１３は遅延伝送線路で
あり、入力端子１０に第１のダイオード１のアノード電
極１４ａ及び第２のダイオード３のアノード電極１４ｂ
が接続され、出力端子１１には第３のダイオード５のア
ノード電極１４ｃ及び第４のダイオード６のアノード電
極１４ｄが接続されている。また、第２のダイオード３
のカソード電極１５ｂと第４のダイオード６のカソード
電極１５ｄとの間には、基準伝送線路１２が接続され、
第１のダイオード１のカソード電極１５ａと第３のダイ
オード５のカソード電極１５ｃとの間には、基準伝送線
路１２より電気長の長い遅延伝送線路１３が接続されて
いる。

【０００４】次に従来の移相器の動作を図２９を用いて
説明する。一般に、ダイオードのアノード電極とカソー
ド電極間に順方向電圧を印加するとダイオードはオン状
態となり、アノード電極とカソード電極間インピーダン
スは抵抗性の低インピーダンスとなる。逆に、ダイオー
ドに逆方向電圧を印加するとダイオードはオフ状態とな
り、アノード電極とカソード電極間インピーダンスは容
量性の高インピーダンスとなる。この特性を利用してダ
イオードを高周波信号に対してスイッチとして利用する
ことができる。ここで、オン状態時の抵抗値及びオフ状
態時の容量値はダイオードの接合部の構造及び印加電圧
に依存しており、使用周波数に応じて予め所望の値とす
ることが可能である。

【０００５】まず、第１のダイオード１のアノード電極
１４ａとカソード電極１５ａ間及び第３のダイオード５
のアノード電極１４ｃとカソード電極１５ｃ間に逆方向
電圧を印加し、第２のダイオード３のアノード電極１４
ｂとカソード電極１５ｂ間及び第４のダイオード６のア
ノード電極１４ｄとカソード電極１５ｄ間に順方向電圧
を印加すると、第１のダイオード１のアノード電極１４
ａとカソード電極１５ａ間及び第３のダイオード５のア
ノード電極１４ｃとカソード電極１５ｃ間は容量性の高
インピーダンス（オフ状態）となり、一方第２のダイオ
ード３のアノード電極１４ｂとカソード電極１５ｂ及び
第４のダイオード６のアノード電極１４ｄとカソード電
極１５ｄ間は抵抗性の低インピーダンス（オン状態）と
なる。この状態で、入力端子１０より入力する高周波信
号は、オン状態となっている第２のダイオード３、基準
伝送線路１２及びオン状態となっている第４のダイオー
ド６を通過して出力端子１１より出力する。

【０００６】次に、第１のダイオード１のアノード電極
１４ａとカソード電極１５ａ間及び第３のダイオード５
のアノード電極１４ｃとカソード電極１５ｃ間に順方向
電圧を印加し、第２のダイオード３のアノード電極１４
ｂとカソード電極１５ｂ間及び第４のダイオード６のア
ノード電極１４ｄとカソード電極１５ｄ間に逆方向電圧
を印加すると、入力端子１０より入力する高周波信号
は、オン状態となっている第１のダイオード１、遅延伝
送線路１３及びオン状態となっている第３のダイオード
５を通過して出力端子１１より出力する。このときの入
力端子１０から出力端子１１までの高周波信号の通過位
相量は、上記の基準伝送線路１２を通過した場合の通過
位相量に対し、基準伝送線路１２と遅延伝送線路１３と
の通過位相差分だけ遅れ位相となる。

【０００７】このように、第１から第４のダイオードの
オン状態とオフ状態を、各々のダイオードに印加する電
圧によって制御することにより、高周波信号の通過経路
を切り換え移相器として動作させることができる。

【０００８】

【発明が解決しようとする課題】従来の移相器では、以
上のように構成されているので、移相量の大きい移相器
を得ようとすると基準伝送線路と遅延伝送線路との通過
位相差、すなわち線路パターン長差を大きくとる必要が
あるため回路の大型化を招き、また、線路長延長に伴う
設定位相の周波数特性が大きくなるなどの課題があっ
た。

【０００９】この発明は上記のような課題を解決するた
めになされたもので、小型で周波数特性の小さい移相器
を得ることを目的とする。

【００１０】

【課題を解決するための手段】第１の発明による移相器
においては、キャパシタを並列に装荷した第１のダイオ
ードとインダクタを並列に装荷した第２のダイオードと
を直列に接続した回路を入出力端に対し２つ直列に配置
し、キャパシタを並列に装荷した第５のダイオードとイ
ンダクタを並列に装荷した第６のダイオードとを直列に
接続した回路を入出力端に対し並列に配置し、これらダ
イオードに所定のバイアス電圧を印加するようにした。

【００１１】また、第２の発明による移相器において
は、第１のダイオードとインダクタを並列に装荷した第
２のダイオードとを直列に接続した回路を入出力端に対
し２つ直列に配置し、キャパシタを並列に装荷した第５
のダイオードとインダクタを並列に装荷した第６のダイ
オードとを直列に接続した回路を入出力端に対し並列に
配置し、これらダイオードに所定のバイアス電圧を印加
するようにした。

【００１２】また、第３の発明による移相器において
は、キャパシタを並列に装荷した第１のダイオードとイ
ンダクタを並列に装荷した第２のダイオードとを直列に
接続した回路を入出力端に対し２つ直列に配置し、第５
のダイオードと、インダクタを並列に装荷した第６のダ
イオードとを直列に接続した回路を入出力端に対し並列
に配置し、これらダイオードに所定のバイアス電圧を印
加するようにした。

【００１３】また、第４の発明による移相器において
は、第１のダイオードとインダクタを並列に装荷した第
２のダイオードとを直列に接続した回路を入出力端に対
し２つ直列に配置し、第５のダイオードと、インダクタ
を並列に装荷した第６のダイオードとを直列に接続した
回路を入出力端に対し並列に配置し、これらダイオード
に所定のバイアス電圧を印加するようにした。

【００１４】また、第５の発明による移相器において
は、インダクタを並列に装荷したダイオードを入出力端
に対し２つ直列に接続し、第５のダイオードと、インダ
クタを並列に装荷した第６のダイオードとを直列に接続
した回路を入出力端に対し並列に配置し、これらダイオ
ードに所定のバイアス電圧を印加するようにした。

【００１５】また、第６の発明による移相器において
は、キャパシタを並列に装荷したダイオードを入出力端
に対し２つ直列に接続し、第５のダイオードと、インダ
クタを並列に装荷した第６のダイオードとを直列に接続
した回路を入出力端に対し並列に配置し、これらダイオ
ードに所定のバイアス電圧を印加するようにした。

【００１６】また、第７の発明による移相器において
は、第１のダイオードと第２のダイオードとを入出力端
に対し直列に接続し、第３のダイオードと、インダクタ
を並列に装荷した第４のダイオードとを直列に接続した
回路を入出力端に対し並列に配置し、これらダイオード
に所定のバイアス電圧を印加するようにした。

【００１７】また、第８の発明による移相器において
は、キャパシタを並列に装荷した第１のダイオードとイ
ンダクタを並列に装荷した第２のダイオードとを直列に
接続した回路を入出力端に対し２つ並列に配置し、キャ
パシタを並列に装荷した第５のダイオードとインダクタ
を並列に装荷した第６のダイオードとを直列に接続した
回路を入出力端に対し直列に配置し、これらダイオード
に所定のバイアス電圧を印加するようにした。

【００１８】また、第９の発明による移相器において
は、第１のダイオードとインダクタを並列に装荷した第
２のダイオードとを直列に接続した回路を入出力端に対
し２つ並列に配置し、キャパシタを並列に装荷した第５
のダイオードとインダクタを並列に装荷した第６のダイ
オードとを直列に接続した回路を入出力端に対し直列に
配置し、これらダイオードに所定のバイアス電圧を印加
するようにした。

【００１９】また、第１０の発明による移相器において
は、キャパシタを並列に装荷した第１のダイオードとイ
ンダクタを並列に装荷した第２のダイオードとを直列に
接続した回路を入出力端に対し２つ並列に配置し、第５
のダイオードとインダクタを並列に装荷した第６のダイ
オードとを直列に接続した回路を入出力端に対し直列に
配置し、これらダイオードに所定のバイアス電圧を印加
するようにした。

【００２０】また、第１１の発明による移相器において
は、第１のダイオードとインダクタを並列に装荷した第
２のダイオードとを直列に接続した回路を入出力端に対
し２つ並列に配置し、第５のダイオードとインダクタを
並列に装荷した第６のダイオードとを直列に接続した回
路を入出力端に対し直列に配置し、これらダイオードに
所定のバイアス電圧を印加するようにした。

【００２１】また、第１２の発明による移相器において
は、第１のダイオードとインダクタを並列に装荷した第
２のダイオードとを直列に接続した回路を入出力端に対
し２つ並列に配置し、キャパシタを並列に装荷した第５
のダイオードを入出力端に対し直列に配置し、これらダ
イオードに所定のバイアス電圧を印加するようにした。

【００２２】また、第１３の発明による移相器において
は、第１のダイオードとインダクタを並列に装荷した第
２のダイオードとを直列に接続した回路を入出力端に対
し２つ並列に配置し、第５のダイオードを入出力端に対
し直列に配置し、これらダイオードに所定のバイアス電
圧を印加するようにした。

【００２３】また、第１４の発明による移相器において
は、第１のダイオードとインダクタを並列に装荷した第
２のダイオードとを直列に接続した回路を入出力端に対
し２つ並列に配置し、インダクタを並列に装荷した第５
のダイオードを入出力端に対し直列に配置し、これらダ
イオードに所定のバイアス電圧を印加するようにした。

【００２４】また、第１５の発明による移相器において
は、キャパシタを並列に装荷した第１のダイオードとイ
ンダクタを並列に装荷した第２のダイオードとを入出力
端に対し直列に配置し、第３のダイオードとインダクタ
を並列に装荷した第４のダイオードとを直列に接続した
回路を入出力端に対し並列に配置し、これらダイオード
に所定のバイアス電圧を印加するようにした。

【００２５】また、第１６の発明による移相器において
は、第２のダイオードとインダクタを並列に装荷した第
１のダイオードとを入出力端に対し直列に配置し、第３
のダイオードとインダクタを並列に装荷した第４のダイ
オードとを直列に接続した回路を入出力端に対し並列に
配置し、これらダイオードに所定のバイアス電圧を印加
するようにした。

【００２６】また、第１７の発明による移相器において
は、インダクタを並列に装荷した第１のダイオードを入
出力端に対し直列に配置し、第２のダイオードとインダ
クタを並列に装荷した第３のダイオードとを直列に接続
した回路を入出力端に対し並列に配置し、これらダイオ
ードに所定のバイアス電圧を印加するようにした。

【００２７】また、第１８の発明による移相器において
は、キャパシタを並列に装荷した第１のダイオードを入
出力端に対し直列に配置し、第２のダイオードとインダ
クタを並列に装荷した第３のダイオードとを直列に接続
した回路を入出力端に対し並列に配置し、これらダイオ
ードに所定のバイアス電圧を印加するようにした。

【００２８】また、第１９の発明による移相器において
は、第１のダイオードを入出力端に対し直列に配置し、
第２のダイオードとインダクタを並列に装荷した第３の
ダイオードとを直列に接続した回路を入出力端に対し並
列に配置し、これらダイオードに所定のバイアス電圧を
印加するようにした。

【００２９】

【発明の実施の形態】

実施の形態１図１はこの発明の実施の形態１を示す回路図である。図
において、１は第１のキャパシタ２ａが並列に装荷され
た第１のダイオード、３は第１のインダクタ４ａが並列
に装荷された第２のダイオード、５は第２のキャパシタ
２ｂが並列に装荷された第３のダイオード、６は第２の
インダクタ４ｂが並列に装荷された第４のダイオード、
７は第３のキャパシタ２ｃが並列に装荷された第５のダ
イオード、８は第３のインダクタ４ｃが並列に装荷され
た第６のダイオード、９は接地である。

【００３０】つぎに、図１を用い動作について説明す
る。従来の技術で説明したように、ダイオードに印加す
る電圧を制御することでダイオードをオン状態とオフ状
態に切換えることができる。まず、第２のダイオード
３、第４のダイオード６及び第５のダイオード７をオン
状態にし、第１のダイオード１、第３のダイオード５及
び第６のダイオード８をオフ状態とすると、ダイオード
がオン状態ではダイオードが十分に低インピーダンスと
なり高周波信号はダイオード側を通過し、一方オフ状態
ではダイオードが高インピーダンスとなるために、高周
波信号は並列に装荷した回路側を通過する。よってこの
ときの移相器の等価回路は、オン状態でのダイオードの
抵抗値が十分に小さいとして省略すれば図２（ａ）のよ
うに第１のキャパシタ２ａ、第２のキャパシタ２ｂ及び
第３のインダクタ４ｃによりＴ型ハイパスフィルタを構
成し位相進み回路として作用する。

【００３１】つぎに、第２のダイオード３、第４のダイ
オード６及び第５のダイオード７をオフ状態にし、第１
のダイオード１、第３のダイオード５及び第６のダイオ
ード８をオン状態とする。このときの移相器の等価回路
は、オン状態でのダイオードの抵抗値が十分に小さいと
して省略すれば図２（ｂ）のように第１のインダクタ４
ａ、第２のインダクタ４ｂ及び第３のキャパシタ２ｃに
よりＴ型ローパスフィルタを構成し位相遅れ回路として
作用する。

【００３２】このように、ダイオードのオン状態とオフ
状態とを制御し、Ｔ型位相進み回路とＴ型位相遅れ回路
とを切換えることにより、両回路の通過位相差分の移相
を行なうことができる。本実施の形態の場合、移相回路
をＭＩＭコンデンサ等の集中定数素子を用い構成してい
るため、大きい移相量が必要な場合でも、従来例のよう
に移相量に比例して線路パターン長を長くする必要がな
く、移相回路を構成する集中定数素子の定数を変更する
ことで対応可能であることから小型化が実現でき、また
遅れ位相回路と進み移相回路とで逆の周波数特性をもた
せる等して周波数特性の小さい移相器の設計が容易とな
る。

【００３３】実施の形態２図３はこの発明の実施の形態２を示す回路図であり、図
１における第１のキャパシタ２ａ及び第２のキャパシタ
２ｂがないことが実施の形態１と異なる点である。

【００３４】実施の形態１では、ダイオードに逆方向電
圧を印加することで発生するアノード電極とカソード電
極間の容量成分を、通過する高周波信号に対し高インピ
ーダンス、すなわち遮断となるように設定し、このダイ
オードに並列に装荷されるキャパシタを用いてＴ型位相
進み回路を構成したが、実施の形態２においては、実施
の形態１における第１のキャパシタ２ａ及び第２のキャ
パシタ２ｂの代わりに、ダイオードのオフ状態における
容量成分をＴ型位相進み回路を構成するキャパシタとし
て利用する。ここで、図２（ａ）に示すＴ型位相進み回
路による位相進み量をθ１、周波数をｆとすれば、第１
のキャパシタ２ａ及び第２のキャパシタ２ｂのキャパシ
タ値Ｃ１は数１により求まることが知られている。

【００３５】

【数１】

【００３６】一般的にダイオードのオフ状態時の容量成
分は数ｐＦ以下の小さい値となるが、数１から判るよう
に、必要とする位相進み量が大きくなるほど、あるいは
信号周波数が高くなるほどＣ１の値は小さくなるため、
大きい移相量が得たい場合やより高周波数の信号に対し
て移相を行いたい場合は、ダイオードのオフ状態時の容
量成分を用いてＴ型位相進み回路が構成可能となる。ま
た、この容量成分はダイオードの接合部の構造及びダイ
オードに印加する逆方向電圧に依存しており、これらの
設定により所望のキャパシタ値とすることも可能であ
る。動作については、Ｔ型位相進み回路を構成するキャ
パシタを第１のダイオード１、第３のダイオード５のオ
フ状態での容量により実現する点を除けば実施の形態１
と同様である。

【００３７】このように、実施の形態２のような構成と
すれば、移相量を大きくとりたい場合や高周波で使用し
たい場合に、ダイオードに並列に装荷するキャパシタが
不要となり小型化ができ、またキャパシタを並列に装荷
するための引出し線路パターンに伴う寄生インダクタ成
分がなくなることで、高周波数帯における周波数特性劣
化の要因を低減できる。

【００３８】実施の形態３図４はこの発明の実施の形態３を示す回路図であり、図
１における第３のキャパシタ２ｃがないことが実施の形
態１と異なる点である。

【００３９】実施の形態１では、ダイオードに逆方向電
圧を印加することで発生するアノード電極とカソード電
極間の容量成分を、通過する高周波信号に対し高インピ
ーダンス、すなわち遮断となるように設定し、このダイ
オードに並列に装荷されるキャパシタを用いてＴ型位相
遅れ回路を構成したが、実施の形態３においては、実施
の形態１における第３のキャパシタ２ｃの代わりに、ダ
イオードのオフ状態における容量成分をＴ型位相遅れ回
路を構成するキャパシタとして利用する。ここで、図２
（ｂ）に示すＴ型位相遅れ回路による位相遅れ量をθ
２、周波数をｆとすれば、第３のキャパシタ２ｃのキャ
パシタ値Ｃ２は数２により求まることが知られている。

【００４０】

【数２】

【００４１】一般的にダイオードのオフ状態時の容量成
分は数ｐＦ以下の小さい値となるが、数２から判るよう
に、必要とする位相遅れ量が小さくなるほど、あるいは
信号周波数が高くなるほどＣ２の値は小さくなるため、
小さい移相量を得たい場合やより高周波数の信号に対し
て移相を行いたい場合は、ダイオードのオフ状態時の容
量成分を用いＴ型位相遅れ回路が構成可能となる。動作
については、Ｔ型位相遅れ回路を構成するキャパシタを
第５のダイオード７のオフ状態での容量により実現する
点を除けば実施の形態１と同様である。

【００４２】このように、実施の形態３のような構成と
すれば、移相量を小さくとりたい場合や高周波で使用し
たい場合に、ダイオードに並列に装荷するキャパシタが
不要となり小型化ができ、またキャパシタを並列に装荷
するための引出し線路パターンに伴う寄生インダクタ成
分がなくなることで、高周波数帯における周波数特性劣
化の要因を低減できる。

【００４３】実施の形態４図５はこの発明の実施の形態４を示す回路図であり、図
１における第１のキャパシタ２ａ、第２のキャパシタ２
ｂ及び第３のキャパシタ２ｃがないことが実施の形態１
と異なる点である。

【００４４】実施の形態１では、ダイオードに逆方向電
圧を印加することで発生するアノード電極とカソード電
極間の容量成分を、通過する高周波信号に対し高インピ
ーダンス、すなわち遮断となるように設定し、このダイ
オードに並列に装荷されるキャパシタを用いてＴ型移相
回路を構成したが、実施の形態４においては、実施の形
態１におけるキャパシタ２の代わりに、ダイオードのオ
フ状態における容量成分をＴ型移相回路を構成するキャ
パシタとして利用する。前述したように、図２に示すＴ
型移相回路による位相進み量θ１及び位相遅れ量θ２は
数１及び数２により求まる。

【００４５】一般的にダイオードのオフ状態時の容量成
分は数ｐＦ以下の小さい値となるが、数１及び数２から
判るように、移相器として使用する周波数が高いほどＣ
１及びＣ２の値は小さくなるため、このような高周波数
帯で動作をさせる場合はダイオードのオフ状態時の容量
成分によりＴ型移相回路が構成可能となる。動作につい
ては、Ｔ型移相回路を構成するキャパシタを第１のダイ
オード１、第３のダイオード５及び第５のダイオード７
のオフ状態での容量により実現する点を除けば実施の形
態１と同様である。

【００４６】このように、実施の形態４のような構成と
すれば、移相器を高周波数帯で動作させたい場合に、ダ
イオードに並列に装荷するキャパシタが不要となり小型
化ができ、またキャパシタを並列に装荷するための引出
し線路パターンに伴う寄生インダクタ成分がなくなるこ
とで、高周波数帯における周波数特性劣化の要因を低減
できる。

【００４７】実施の形態５図６はこの発明の実施の形態５を示す回路図である。実
施の形態１では、Ｔ型位相進み回路とＴ型位相遅れ回路
とをダイオードのオン状態とオフ状態を用いて切換えて
通過位相量を変化させる構成としていたが、実施の形態
５では通過回路とＴ型位相遅れ回路とを切換える構成と
するものである。

【００４８】まず、第１のダイオード１、第２のダイオ
ード３及び第３のダイオード５をオン状態にし、第４の
ダイオード６をオフ状態として通過回路を構成する。こ
の状態での等価回路は、ダイオードがオン状態ではダイ
オードが十分に低インピーダンスとなり高周波信号はダ
イオード側を通過し、一方オフ状態ではダイオードが高
インピーダンスとなり高周波信号は遮断されるため、ダ
イオードのオン状態での抵抗値が十分小さいとして省略
すれば図７（ａ）のようになる。ここで、第３のインダ
クタ４ｃの定数を高周波信号に対しインピーダンスが十
分大きくなる値にしておけば、この第３のインダクタ４
ｃは高周波信号に対して遮断の作用をする。すなわち入
力端子１０と出力端子１１との間に並列に接続される第
３のダイオード５と第４のダイオード６は開放端と見な
せるため図７（ａ）の等価回路は、図７（ｂ）の等価回
路と見なすことができ通過回路として作用する。

【００４９】つぎに、第１のダイオード１、第２のダイ
オード３及び第３のダイオード５をオフ状態にし、第４
のダイオード６をオン状態として位相遅れ回路を構成す
る。この状態での等価回路は、ダイオードのオン状態で
の抵抗値が十分小さいとして省略すれば図７（ｃ）のよ
うになる。ここで、図７（ｃ）中の第１のキャパシタ２
ａは、第３のダイオード５のオフ状態における容量成分
である。このように、ダイオードのオン状態とオフ状態
とを制御し、通過回路とＴ型位相遅れ回路とを切換える
ことにより、両回路の通過位相差分の移相を行なうこと
ができる。

【００５０】実施の形態５の場合、実施の形態１の構成
に比べて入力端子１０と出力端子１１間に直列に接続さ
れるダイオードの数量が減るため、移相器としての通過
損失が小さくでき、且つ小型化が可能となる。

【００５１】実施の形態６図８はこの発明の実施の形態６を示す回路図である。実
施の形態６では通過回路とＴ型位相進み回路とを切換え
る構成とするものである。まず、第１のダイオード１、
第２のダイオード３及び第４のダイオード６をオン状態
にし、第３のダイオード５をオフ状態として通過回路を
構成する。この状態での等価回路は、ダイオードがオン
状態ではダイオードが十分に低インピーダンスとなり高
周波信号はダイオード側を通過し、一方オフ状態ではダ
イオードが高インピーダンスとなり高周波信号は遮断さ
れるため、ダイオードのオン状態での抵抗値が十分小さ
いとして省略すれば図９（ａ）のようになる。このよう
に入力端子１０と出力端子１１との間で第３のダイオー
ド５は開放端と見なせるため通過回路として作用する。
ここで、第４のダイオード６をオン状態としておくのは
第３のダイオード５のオフ状態での容量成分と第１のイ
ンダクタ４ａとの共振による高周波信号の減衰を防止す
るためである。

【００５２】つぎに、第１のダイオード１、第２のダイ
オード３及び第４のダイオード６をオフ状態にし、第３
のダイオード５をオン状態として位相進み回路を構成す
る。この状態での等価回路は、ダイオードのオン状態で
の抵抗値が十分小さいとして省略すれば図９（ｂ）のよ
うにＴ型位相進み回路となる。このように、ダイオード
のオン状態とオフ状態とを制御し、通過回路とＴ型位相
進み回路とを切換えることにより、両回路の通過位相差
分の移相を行なうことができる。実施の形態６の場合、
実施の形態１の構成に比べて入力端子１０と出力端子１
１間に直列に接続されるダイオードの数量が減るため、
移相器としての通過損失が小さくでき、且つ小型化が可
能となる。

【００５３】実施の形態７図１０はこの発明の実施の形態７を示す回路図である。
実施の形態７では実施の形態６と同様に通過回路とＴ型
位相進み回路とを切換える構成とするものであり、図８
における第１のキャパシタ２ａ及び第２のキャパシタ２
ｂがないことが実施の形態６と異なる点である。実施の
形態６ではダイオードに並列に装荷されるキャパシタを
用いてＴ型位相進み回路を構成したが、実施の形態７に
おいては、実施の形態６における第１のキャパシタ２ａ
及び第２のキャパシタ２ｂの代わりに、ダイオードのオ
フ状態における容量成分をＴ型位相進み回路を構成する
キャパシタとして利用する。動作については、Ｔ型位相
進み回路を構成するキャパシタを第１のダイオード１、
第２のダイオード３のオフ状態での容量により実現する
点を除けば実施の形態６と同様である。実施の形態７の
場合、実施の形態６の構成に比べキャパシタが不要とな
るため、更に小型化が可能となる。

【００５４】実施の形態８以下にこの発明の実施の形態８を図について説明する。
図１１はこの発明の実施の形態８を示す回路図である。
実施の形態８では、実施の形態１でＴ型位相遅れ回路と
Ｔ型位相進み回路とを切換える構成としたのに対し、π
型位相遅れ回路とπ型位相進み回路とを切換える構成と
したものである。

【００５５】つぎに、図１１を用い動作について説明す
る。まず、第１のダイオード１、第３のダイオード５及
び第６のダイオード８をオン状態にし、第２のダイオー
ド３、第４のダイオード６及び第５のダイオード７をオ
フ状態とすると、ダイオードがオン状態ではダイオード
が十分に低インピーダンスとなり高周波信号はダイオー
ド側を通過し、一方オフ状態ではダイオードが高インピ
ーダンスとなるために、高周波信号は並列に装荷した回
路側を通過する。よってこのときの移相器の等価回路
は、オン状態でのダイオードの抵抗値が十分に小さいと
して省略すれば図１２（ａ）のように第３のキャパシタ
２ｃ、第１のインダクタ４ａ及び第２のインダクタ４ｂ
によりπ型ハイパスフィルタを構成し位相進み回路とし
て作用する。

【００５６】つぎに、第１のダイオード１、第３のダイ
オード５及び第６のダイオード８をオフ状態にし、第２
のダイオード３、第４のダイオード６及び第５のダイオ
ード７をオン状態とする。このときの移相器の等価回路
は、オン状態でのダイオードの抵抗値が十分に小さいと
して省略すれば図１２（ｂ）のように第３のインダクタ
４ｃ、第１のキャパシタ２ａ及び第２のキャパシタ２ｂ
によりπ型ローパスフィルタを構成し位相遅れ回路とし
て作用する。

【００５７】このように、ダイオードのオン状態とオフ
状態とを制御し、π型位相進み回路とπ型位相遅れ回路
とを切換えることにより、両回路の通過位相差分の移相
を行なうことができ、また移相器を集中定数素子を用い
構成できるため実施の形態１と同様の効果を得ることが
できる。

【００５８】実施の形態９図１３はこの発明の実施の形態９を示す回路図であり、
図１１における第１のキャパシタ２ａ及び第２のキャパ
シタ２ｂがないことが実施の形態８と異なる点である。

【００５９】実施の形態８では、ダイオードに逆方向電
圧を印加することで発生するアノード電極とカソード電
極間の容量成分を、通過する高周波信号に対し高インピ
ーダンス、すなわち遮断となるように設定し、このダイ
オードに並列に装荷されるキャパシタを用いてπ型位相
遅れ回路を構成したが、実施の形態９においては、実施
の形態８における第１のキャパシタ２ａ及び第２のキャ
パシタ２ｂの代わりに、ダイオードのオフ状態における
容量成分をπ型位相遅れ回路を構成するキャパシタとし
て利用する。ここで、図１２（ｂ）に示すπ型位相遅れ
回路による位相遅れ量をθ３、周波数をｆとすれば、第
１のキャパシタ２ａ及び第２のキャパシタ２ｂのキャパ
シタ値Ｃ３は数３により求まることが知られている。

【００６０】

【数３】

【００６１】一般的にダイオードのオフ状態時の容量成
分は数ｐＦ以下の小さい値となるが、数３から判るよう
に、必要とする位相遅れ量が小さくなるほど、あるいは
信号周波数が高くなるほどＣ３の値は小さくなるため、
小さい移相量を得たい場合やより高周波数の信号に対し
て移相を行いたい場合は、ダイオードのオフ状態時の容
量成分を用いπ型位相遅れ回路が構成可能となる。ま
た、この容量成分はダイオードの接合部の構造及び印加
電圧に依存しており、これらの設定により所望のキャパ
シタ値とすることも可能である。動作については、π型
位相遅れ回路を構成するキャパシタを第１のダイオード
１及び第３のダイオード５のオフ状態での容量により実
現する点を除けば実施の形態８と同様である。

【００６２】このように、実施の形態９のような構成と
すれば、移相量を小さくとりたい場合や高周波で使用し
たい場合に、ダイオードに並列に装荷するキャパシタが
不要となり小型化ができ、またキャパシタを並列に装荷
するための引出し線路パターンに伴う寄生インダクタ成
分がなくなることで、高周波数帯における周波数特性劣
化の要因を低減できる。

【００６３】実施の形態１０図１４はこの発明の実施の形態１０を示す回路図であ
り、図１１における第３のキャパシタ２ｃがないことが
実施の形態８と異なる点である。

【００６４】実施の形態８では、ダイオードに逆方向電
圧を印加することで発生するアノード電極とカソード電
極間の容量成分を、通過する高周波信号に対し高インピ
ーダンス、すなわち遮断となるように設定し、このダイ
オードに並列に装荷されるキャパシタを用いてπ型位相
進み回路を構成したが、実施の形態９においては、実施
の形態８における第３のキャパシタ２ｃの代わりに、ダ
イオードのオフ状態における容量成分をπ型位相進み回
路を構成するキャパシタとして利用する。ここで、図１
２（ａ）に示すπ型位相進み回路による位相進み量をθ
４、周波数をｆとすれば、第３のキャパシタ２ｃのキャ
パシタ値Ｃ４は数４により求まることが知られている。

【００６５】

【数４】

【００６６】一般的にダイオードのオフ状態時の容量成
分は数ｐＦ以下の小さい値となるが、数４から判るよう
に、必要とする位相進み量が大きくなるほど、あるいは
信号周波数が高くなるほどＣ４の値は小さくなるため、
大きい移相量を得たい場合やより高周波数の信号に対し
て移相を行いたい場合は、ダイオードのオフ状態時の容
量成分を用いπ型位相進み回路が構成可能となる。動作
については、π型位相進み回路を構成するキャパシタを
第５のダイオード７のオフ状態での容量により実現する
点を除けば実施の形態８と同様である。

【００６７】このように、実施の形態１０のような構成
とすれば、移相量を大きくとりたい場合や高周波で使用
したい場合に、ダイオードに並列に装荷するキャパシタ
が不要となり小型化ができ、またキャパシタを並列に装
荷するための引出し線路パターンに伴う寄生インダクタ
成分がなくなることで、高周波数帯における周波数特性
劣化の要因を低減できる。

【００６８】実施の形態１１図１５はこの発明の実施の形態１１を示す回路図であ
り、図１１における第１のキャパシタ２ａ、第２のキャ
パシタ２ｂ及び第３のキャパシタ２ｃがないことが実施
の形態８と異なる点である。

【００６９】実施の形態８では、ダイオードに逆方向電
圧を印加することで発生するアノード電極とカソード電
極間の容量成分を、通過する高周波信号に対し高インピ
ーダンス、すなわち遮断となるように設定し、このダイ
オードに並列に装荷されるキャパシタを用いてπ型移相
回路を構成したが、実施の形態１１においては、実施の
形態８におけるキャパシタ２の代わりに、ダイオードの
オフ状態における容量成分をπ型移相回路を構成するキ
ャパシタとして利用する。前述したように、図１２に示
すπ型移相回路による位相遅れ量θ３及び位相進み量θ
４は数３及び数４により求まる。

【００７０】一般的にダイオードのオフ状態時の容量成
分は数ｐＦ以下の小さい値となるが、数３及び数４から
判るように、移相器として使用する周波数が高いほどＣ
３及びＣ４の値は小さくなるため、このような高周波数
帯で動作をさせる場合はダイオードのオフ状態時の容量
成分によりπ型移相回路が構成可能となる。動作につい
ては、π型移相回路を構成するキャパシタを第１のダイ
オード１、第３のダイオード５及び第５のダイオード７
のオフ状態での容量により実現する点を除けば実施の形
態８と同様である。

【００７１】このように、実施の形態１１のような構成
とすれば、移相器を高周波数帯で動作させたい場合に、
ダイオードに並列に装荷するキャパシタが不要となり小
型化ができ、またキャパシタを並列に装荷するための引
出し線路パターンに伴う寄生インダクタ成分がなくなる
ことで、高周波数帯における周波数特性劣化の要因を低
減できる。

【００７２】実施の形態１２図１６はこの発明の実施の形態１２を示す回路図であ
る。実施の形態８では、π型位相進み回路とπ型位相遅
れ回路とをダイオードのオン状態とオフ状態を用いて切
換えて通過位相量を変化させる構成としていたが、実施
の形態１２では通過回路とπ型位相進み回路とを切換え
る構成とするものである。

【００７３】まず、第２のダイオード３、第４のダイオ
ード６及び第５のダイオード７をオン状態にし、第１の
ダイオード１及び第３のダイオード５をオフ状態として
通過回路を構成する。この状態での等価回路は、ダイオ
ードがオン状態ではダイオードが十分に低インピーダン
スとなり高周波信号はダイオード側を通過し、一方オフ
状態ではダイオードが高インピーダンスとなり高周波信
号は遮断されるため、ダイオードのオン状態での抵抗値
が十分小さいとして省略すれば図１７（ａ）のようにな
る。このように入力端子１０と出力端子１１との間で、
第１のダイオード１と第３のダイオード５は開放端と見
なせるため通過回路として作用する。ここで、第２のダ
イオード３及び第４のダイオード６をオン状態としてお
くのは、第１のダイオード１のオフ状態での容量成分と
第１のインダクタ４ａとの共振による高周波信号の減
衰、及び第３のダイオード５のオフ状態での容量成分と
第２のインダクタ４ｂとの共振による高周波信号の減衰
を防止するためである。

【００７４】つぎに、第２のダイオード３、第４のダイ
オード６及び第５のダイオード７をオフ状態にし、第１
のダイオード１及び第３のダイオード５をオン状態とし
て位相進み回路を構成する。この状態での等価回路は、
ダイオードのオン状態での抵抗値が十分小さいとして省
略すれば図１７（ｂ）のようになりπ型位相進み回路と
して作用する。このように、ダイオードのオン状態とオ
フ状態とを制御し、通過回路とπ型位相進み回路とを切
換えることにより、両回路の通過位相差分の移相を行な
うことができる。

【００７５】実施の形態１２の場合、実施の形態８の構
成に比べて入力端子１０と出力端子１１間に直列に接続
されるダイオードの数量が減るため、移相器としての通
過損失が小さくでき、且つ小型化が可能となる。

【００７６】実施の形態１３図１８はこの発明の実施の形態１３を示す回路図であ
る。実施の形態１３では実施の形態１２と同様に通過回
路とπ型位相進み回路とを切換える構成とするものであ
り、図１６における第１のキャパシタ２ａがないことが
実施の形態１２と異なる点である。実施の形態１２では
ダイオードに並列に装荷されるキャパシタを用いてπ型
位相進み回路を構成したが、実施の形態１３において
は、実施の形態１２における第１のキャパシタ２ａの代
わりに、ダイオードのオフ状態における容量成分をπ型
位相進み回路を構成するキャパシタとして利用する。動
作については、π型位相進み回路を構成するキャパシタ
を第５のダイオード７のオフ状態での容量により実現す
る点を除けば実施の形態１２と同様である。実施の形態
１３の場合、実施の形態１２の構成に比べキャパシタが
不要となるため、更に小型化が可能となる。

【００７７】実施の形態１４図１９はこの発明の実施の形態１４を示す回路図であ
る。実施の形態８では、π型位相進み回路とπ型位相遅
れ回路とをダイオードのオン状態とオフ状態を用いて切
換えて通過位相量を変化させる構成としていたが、実施
の形態１４では通過回路とπ型位相遅れ回路とを切換え
る構成とするものである。

【００７８】まず、第１のダイオード１、第３のダイオ
ード５及び第５のダイオード７をオン状態にし、第２の
ダイオード３及び第４のダイオード６をオフ状態として
通過回路を構成する。この状態での等価回路は、ダイオ
ードがオン状態ではダイオードが十分に低インピーダン
スとなり高周波信号はダイオード側を通過し、一方オフ
状態ではダイオードが高インピーダンスとなり高周波信
号は遮断されるため、ダイオードのオン状態での抵抗値
が十分小さいとして省略すれば図２０（ａ）のようにな
る。ここで、第１のインダクタ４ａ及び第２のインダク
タ４ｂの定数を高周波信号に対しインピーダンスが十分
大きくなる値にしておけば、これら第１のインダクタ４
ａ及び第２のインダクタ４ｂは高周波信号に対して遮断
の作用をする。すなわち入力端子１０と出力端子１１と
の間に並列に接続される第１のダイオード１及び第３の
ダイオード５は開放端と見なせるため図２０（ａ）の等
価回路は、図２０（ｂ）の等価回路と見なすことができ
通過回路として作用する。

【００７９】つぎに、第１のダイオード１、第３のダイ
オード５及び第５のダイオード７をオフ状態にし、第２
のダイオード３及び第４のダイオード６をオン状態とし
て位相遅れ回路を構成する。この状態での等価回路は、
ダイオードのオン状態での抵抗値が十分小さいとして省
略すれば図２０（ｃ）のようになり位相遅れ回路として
作用する。ここで、図２０（ｃ）中の第１のキャパシタ
２ａは第１のダイオード１のオフ状態における容量成分
であり、また第２のキャパシタ２ｂは第３のダイオード
５のオフ状態における容量成分である。このように、ダ
イオードのオン状態とオフ状態とを制御し、通過回路と
π型位相遅れ回路とを切換えることにより、両回路の通
過位相差分の移相を行なうことができる。

【００８０】実施の形態１４の場合、実施の形態８の構
成に比べて入力端子１０と出力端子１１間に直列に接続
されるダイオードの数量が減るため、移相器としての通
過損失が小さくでき、且つ小型化が可能となる。

【００８１】実施の形態１５以下にこの発明の実施の形態１５を図について説明す
る。図２１はこの発明の実施の形態１５を示す回路図で
ある。実施の形態１５では、実施の形態１でＴ型位相遅
れ回路とＴ型位相進み回路とを切換える構成としたのに
対し、インダクタＬとキャパシタＣによるＬＣ型位相遅
れ回路とＬＣ型位相進み回路とを切換える構成としたも
のである。

【００８２】まず、第２のダイオード３、第４のダイオ
ード６をオン状態にし、第１のダイオード１、第３のダ
イオード５をオフ状態とすると、ダイオードがオン状態
ではダイオードが十分に低インピーダンスとなり高周波
信号はダイオード側を通過し、一方オフ状態ではダイオ
ードが高インピーダンスとなるために、高周波信号は並
列に装荷した回路側を通過する。よってこのときの移相
器の等価回路は、オン状態でのダイオードの抵抗値が十
分に小さいとして省略すれば図２２（ａ）のように第１
のインダクタ４ａ及び第３のダイオード５のオフ状態に
おける容量成分による第２のキャパシタ２ｂによりＬＣ
型ローパスフィルタを構成し位相遅れ回路として作用す
る。

【００８３】つぎに、第２のダイオード３、第４のダイ
オード６をオフ状態にし、第１のダイオード１、第３の
ダイオード５をオン状態とする。このときの移相器の等
価回路は、オン状態でのダイオードの抵抗値が十分に小
さいとして省略すれば図２２（ｂ）のように第２のイン
ダクタ４ｂ、第１のキャパシタ２ａによりＬＣ型ハイパ
スフィルタを構成し位相進み回路として作用する。

【００８４】このように、ダイオードのオン状態とオフ
状態とを制御し、ＬＣ型位相進み回路とＬＣ型位相遅れ
回路とを切換えることにより、両回路の通過位相差分の
移相を行なうことができ、また移相器を集中定数素子を
用い構成できるため実施の形態１と同様の効果を期待で
きるうえ、実施の形態１の構成に比べて入力端子１０と
出力端子１１間に直列に接続されるダイオードの数量が
減るため、移相器としての通過損失が小さくでき、且つ
小型化が可能となる。

【００８５】実施の形態１６図２３はこの発明の実施の形態１６を示す回路図であ
り、図２１における第１のキャパシタ２ａがないことが
実施の形態１５と異なる点である。

【００８６】実施の形態１５では、ダイオードに逆方向
電圧を印加することで発生するアノード電極とカソード
電極間の容量成分を、通過する高周波信号に対し高イン
ピーダンス、すなわち遮断となるように設定し、このダ
イオードに並列に装荷されるキャパシタを用いてＬＣ型
位相進み回路を構成したが、実施の形態１６において
は、実施の形態１５における第１のキャパシタ２ａの代
わりに、ダイオードのオフ状態における容量成分をＬＣ
型位相進み回路を構成するキャパシタとして利用する。
動作については、ＬＣ型位相進み回路を構成するキャパ
シタを第２のダイオード３のオフ状態での容量により実
現する点を除けば実施の形態１５と同様である。実施の
形態１６の場合、実施の形態１５の構成に比べキャパシ
タが不要となるため、更に小型化が可能となる。

【００８７】実施の形態１７図２４はこの発明の実施の形態１７を示す回路図であ
る。実施の形態１５では、ＬＣ型位相進み回路とＬＣ型
位相遅れ回路とをダイオードのオン状態とオフ状態を用
いて切換えて通過位相量を変化させる構成としていた
が、実施の形態１７では通過回路とＬＣ型位相遅れ回路
とを切換える構成とするものである。

【００８８】まず、第１のダイオード１、第２のダイオ
ード３をオン状態にし、第３のダイオード５をオフ状態
として通過回路を構成する。この状態での等価回路は、
ダイオードがオン状態ではダイオードが十分に低インピ
ーダンスとなり高周波信号はダイオード側を通過し、一
方オフ状態ではダイオードが高インピーダンスとなり高
周波信号は遮断されるため、ダイオードのオン状態での
抵抗値が十分小さいとして省略すれば図２５（ａ）のよ
うになる。ここで、第２のインダクタ４ｂの定数を高周
波信号に対しインピーダンスが十分大きくなる値にして
おけば、この第２のインダクタ４ｂは高周波信号に対し
て遮断の作用をする。すなわち入力端子１０と出力端子
１１との間に並列に接続される第２のダイオード３は開
放端と見なせるため図２５（ａ）の等価回路は、図２５
（ｂ）の等価回路と見なすことができ通過回路として作
用する。

【００８９】つぎに、第１のダイオード１、第２のダイ
オード３をオフ状態にし、第３のダイオード５をオン状
態として位相遅れ回路を構成する。この状態での等価回
路は、ダイオードのオン状態での抵抗値が十分小さいと
して省略すれば図２５（ｃ）のようになる。ここで、図
２５（ｃ）中の第１のキャパシタ２ａは、第２のダイオ
ード３のオフ状態における容量成分である。このよう
に、ダイオードのオン状態とオフ状態とを制御し、通過
回路とＬＣ型位相遅れ回路とを切換えることにより、両
回路の通過位相差分の移相を行なうことができる。

【００９０】実施の形態１７の場合、実施の形態１５の
構成に比べて入力端子１０と出力端子１１間に直列に接
続されるダイオードの数量が減るため、移相器としての
通過損失が更に小さくでき、且つ小型化が可能となる。

【００９１】実施の形態１８図２６はこの発明の実施の形態１８を示す回路図であ
る。実施の形態１８では通過回路とＬＣ型位相進み回路
とを切換える構成とするものである。まず、第１のダイ
オード１、第３のダイオード５をオン状態にし、第２の
ダイオード３をオフ状態として通過回路を構成する。こ
の状態での等価回路は、ダイオードがオン状態ではダイ
オードが十分に低インピーダンスとなり高周波信号はダ
イオード側を通過し、一方オフ状態ではダイオードが高
インピーダンスとなり高周波信号は遮断されるため、ダ
イオードのオン状態での抵抗値が十分小さいとして省略
すれば図２７（ａ）のようになる。このように入力端子
１０と出力端子１１との間で第２のダイオード３は開放
端と見なせるため通過回路として作用する。ここで、第
３のダイオード５をオン状態としておくのは第２のダイ
オード３のオフ状態での容量成分と第１のインダクタ４
ａとの共振による高周波信号の減衰を防止するためであ
る。

【００９２】つぎに、第１のダイオード１、第３のダイ
オード５をオフ状態にし、第２のダイオード３をオン状
態として位相進み回路を構成する。この状態での等価回
路は、ダイオードのオン状態での抵抗値が十分小さいと
して省略すれば図２７（ｂ）のようになる。このよう
に、ダイオードのオン状態とオフ状態とを制御し、通過
回路と位相進み回路とを切換えることにより、両回路の
通過位相差分の移相を行なうことができる。実施の形態
１８の場合、実施の形態１５の構成に比べて入力端子１
０と出力端子１１間に直列に接続されるダイオードの数
量が減るため、移相器としての通過損失が更に小さくで
き、且つ小型化が可能となる。

【００９３】実施の形態１９図２８はこの発明の実施の形態１９を示す回路図であ
る。実施の形態１９では実施の形態１８と同様に通過回
路とＬＣ型位相進み回路とを切換える構成とするもので
あり、図２４における第１のキャパシタ２ａがないこと
が実施の形態１８と異なる点である。実施の形態１８で
はダイオードに並列に装荷されるキャパシタを用いてＬ
Ｃ型位相進み回路を構成したが、実施の形態１９におい
ては、実施の形態１８における第１のキャパシタ２ａの
代わりに、ダイオードのオフ状態における容量成分をＬ
Ｃ型位相進み回路を構成するキャパシタとして利用す
る。動作については、ＬＣ型位相進み回路を構成するキ
ャパシタを第１のダイオード１のオフ状態での容量によ
り実現する点を除けば実施の形態１８と同様である。実
施の形態１９の場合、実施の形態１８の構成に比べキャ
パシタが不要となるため、更に小型化が可能となる。

【００９４】以上、実施の形態１から実施の形態１９で
は各々１段構成のＴ型移相回路、π型移相回路、ＬＣ型
移相回路を用いた移相器の例を示したが、更に段数を増
した構成としても同様に移相回路として動作し同様な効
果が得られる。

【００９５】

【発明の効果】この発明は以上のように構成されている
ので、以下に記載するような効果がある。

【００９６】第１の発明によれば、移相器の構成をイン
ダクタ及びキャパシタ等の集中定数によるＴ型位相遅れ
回路とＴ型位相進み回路とを切換える構成としたので、
移相量の大きい移相器でも小型にでき、また、位相遅れ
回路と位相進み回路とで逆の周波数特性を持たせる等し
て周波数特性の少ない移相器の設計が可能となる。

【００９７】また、第２の発明によれば、移相器の構成
をインダクタ及びキャパシタ等の集中定数によるＴ型位
相遅れ回路とＴ型位相進み回路とを切換える構成とし、
大きい移相量を得るために必要な小容量のキャパシタを
ダイオードのオフ状態の容量で実現したので、キャパシ
タ素子数が少ない小型な移相器が得られる。

【００９８】また、第３の発明によれば、移相器の構成
をインダクタ及びキャパシタの集中定数によるＴ型位相
遅れ回路とＴ型位相進み回路とを切換える構成とし、小
さい移相量を得るために必要な小容量のキャパシタをダ
イオードのオフ状態の容量で実現したので、キャパシタ
素子数が少ない小型な移相器が得られる。

【００９９】また、第４の発明によれば、移相器の構成
をインダクタ及びキャパシタ等の集中定数によるＴ型位
相遅れ回路とＴ型位相進み回路とを切換える構成とし、
高周波数帯で移相器として動作するために必要な小容量
のキャパシタをダイオードのオフ状態の容量で実現した
ので、キャパシタ素子数が少なく小型な移相器が得られ
る。

【０１００】また、第５の発明によれば、移相器の構成
を通過回路とインダクタ及びダイオードのオフ状態の容
量の集中定数によるＴ型位相遅れ回路とを切換える構成
としたので、移相器を構成する回路素子数が少なく低損
失で小型な移相器が得られる。

【０１０１】また、第６の発明によれば、移相器の構成
を通過回路と、インダクタ及びキャパシタの集中定数に
よるＴ型位相進み回路とを切換える構成としたので、移
相器を構成する回路素子数が少なく低損失で小型な移相
器が得られる。

【０１０２】また、第７の発明によれば、移相器の構成
を通過回路と、インダクタ及びダイオードのオフ状態の
容量の集中定数によるＴ型位相進み回路とを切換える構
成としたので、移相器を構成する回路素子数が少なく低
損失で小型な移相器が得られる。

【０１０３】また、第８の発明によれば、移相器の構成
をインダクタ及びキャパシタ等の集中定数によるπ型位
相遅れ回路とπ型位相進み回路とを切換える構成とした
ので、移相量の大きい移相器でも小型にでき、また、位
相遅れ回路と位相進み回路とで逆の周波数特性を持たせ
る等して周波数特性の少ない移相器の設計が可能とな
る。

【０１０４】また、第９の発明によれば、移相器の構成
をインダクタ及びキャパシタ等の集中定数によるπ型位
相遅れ回路とπ型位相進み回路とを切換える構成とし、
小さい移相量を得るために必要な小容量のキャパシタを
ダイオードのオフ状態の容量で実現したので、キャパシ
タ素子数が少なく小型な移相器が得られる。

【０１０５】また、第１０の発明によれば、移相器の構
成をインダクタ及びキャパシタ等の集中定数によるＴ型
位相遅れ回路とＴ型位相進み回路とを切換える構成と
し、大きい移相量を得るために必要な小容量のキャパシ
タをダイオードのオフ状態の容量で実現したので、キャ
パシタ素子数が少なく小型な移相器が得られる。

【０１０６】また、第１１の発明によれば、移相器の構
成をインダクタ及びキャパシタ等の集中定数によるπ型
位相遅れ回路とπ型位相進み回路とを切換える構成と
し、高周波数帯で移相器として動作するために必要な小
容量のキャパシタをダイオードのオフ状態の容量で実現
したので、キャパシタ素子数が少なく小型な移相器が得
られる。

【０１０７】また、第１２の発明によれば、移相器の構
成を通過回路とインダクタ、キャパシタ及びダイオード
のオフ状態の容量の集中定数によるπ型位相進み回路と
を切換える構成としたので、移相器を構成する回路素子
数が少なく低損失で小型な移相器が得られる。

【０１０８】また、第１３の発明によれば、移相器の構
成を通過回路とインダクタ及びダイオードのオフ状態の
容量の集中定数によるπ型位相進み回路とを切換える構
成としたので、移相器を構成する回路素子数が少なく低
損失で小型な移相器が得られる。

【０１０９】また、第１４の発明によれば、移相器の構
成を通過回路と、インダクタ及びダイオードのオフ状態
の容量等の集中定数によるＴ型位相遅れ回路とを切換え
る構成としたので、移相器を構成する回路素子数が少な
く低損失で小型な移相器が得られる。

【０１１０】また、第１５の発明によれば、移相器の構
成をインダクタ、キャパシタ及びダイオードのオフ状態
の容量の集中定数によるＬＣ型位相遅れ回路とＬＣ型位
相進み回路とを切換える構成としたので、更に低損失で
小型な移相器が得られる。

【０１１１】また、第１６の発明によれば、移相器の構
成をインダクタ及びダイオードのオフ状態の容量の集中
定数によるＬＣ型位相遅れ回路とＬＣ型位相進み回路と
を切換える構成としたので、キャパシタ素子が不要で更
に低損失で小型な移相器が得られる。

【０１１２】また、第１７の発明によれば、移相器の構
成を通過回路とインダクタ及びダイオードのオフ状態の
容量の集中定数によるＬＣ型位相遅れ回路とを切換える
構成としたので、移相器を構成する回路素子数が少なく
低損失で小型な移相器が得られる。

【０１１３】また、第１８の発明によれば、移相器の構
成を通過回路とインダクタ及びキャパシタの集中定数に
よるＬＣ型位相進み回路とを切換える構成としたので、
移相器を構成する回路素子数が少なく低損失で小型な移
相器が得られる。

【０１１４】また、第１９の発明によれば、移相器の構
成を通過回路とインダクタ及びダイオードのオフ状態の
容量の集中定数によるＬＣ型位相進み回路とを切換える
構成としたので、移相器を構成する回路素子数が少なく
低損失で小型な移相器が得られる。

【図面の簡単な説明】

【図１】この発明の実施の形態１を示す回路図であ
る。

【図２】この発明の実施の形態１の動作を説明する回
路図である。

【図３】この発明の実施の形態２を示す回路図であ
る。

【図４】この発明の実施の形態３を示す回路図であ
る。

【図５】この発明の実施の形態４を示す回路図であ
る。

【図６】この発明の実施の形態５を示す回路図であ
る。

【図７】この発明の実施の形態５の動作を説明する回
路図である。

【図８】この発明の実施の形態６を示す回路図であ
る。

【図９】この発明の実施の形態６の動作を説明する回
路図である。

【図１０】この発明の実施の形態７を示す回路図であ
る。

【図１１】この発明の実施の形態８を示す回路図であ
る。

【図１２】この発明の実施の形態８の動作を説明する
回路図である。

【図１３】この発明の実施の形態９を示す回路図であ
る。

【図１４】この発明の実施の形態１０を示す回路図で
ある。

【図１５】この発明の実施の形態１１を示す回路図で
ある。

【図１６】この発明の実施の形態１２を示す回路図で
ある。

【図１７】この発明の実施の形態１２の動作を説明す
る回路図である。

【図１８】この発明の実施の形態１３を示す回路図で
ある。

【図１９】この発明の実施の形態１４を示す回路図で
ある。

【図２０】この発明の実施の形態１４の動作を説明す
る回路図である。

【図２１】この発明の実施の形態１５を示す回路図で
ある。

【図２２】この発明の実施の形態１５の動作を説明す
る回路図である。

【図２３】この発明の実施の形態１６を示す回路図で
ある。

【図２４】この発明の実施の形態１７を示す回路図で
ある。

【図２５】この発明の実施の形態１７の動作を説明す
る回路図である。

【図２６】この発明の実施の形態１８を示す回路図で
ある。

【図２７】この発明の実施の形態１８の動作を説明す
る回路図である。

【図２８】この発明の実施の形態１９を示す回路図で
ある。

【図２９】従来の移相器を示す回路図である。

【符号の説明】

１第１のダイオード２キャパシタ３第２のダイオード４インダクタ５第３のダイオード６第４のダイオード７第５のダイオード８第６のダイオード９接地１０入力端子１１出力端子１２基準伝送線路１３遅延伝送線路１４アノード電極１５カソード電極

Claims

【特許請求の範囲】

【請求項１】アノード電極とカソード電極間に第１の
キャパシタを装荷した第１のダイオードに、アノード電
極とカソード電極間に第１のインダクタを装荷した第２
のダイオードが直列に接続された第１の直列回路と、ア
ノード電極とカソード電極間に第２のキャパシタを装荷
した第３のダイオードに、アノード電極とカソード電極
間に第２のインダクタを装荷した第４のダイオードが直
列に接続された第２の直列回路とを入出力間に対して直
列に接続すると共に、アノード電極とカソード電極間に
第３のキャパシタを装荷した第５のダイオードに、アノ
ード電極とカソード電極間に第３のインダクタを装荷し
た第６のダイオードが直列に接続された第３の直列回路
を、前記第１の直列回路と第２の直列回路の接続点に、
入出力間に対して並列接続してＴ型回路を構成し、前記
第１から第６のダイオードにバイアス電圧を印加する手
段を具備したことを特徴とする移相器。
【請求項２】第１のダイオードに、アノード電極とカ
ソード電極間に第１のインダクタを装荷した第２のダイ
オードが直列に接続された第１の直列回路と、第３のダ
イオードに、アノード電極とカソード電極間に第２のイ
ンダクタを装荷した第４のダイオードが直列に接続され
た第２の直列回路とを入出力間に対して直列に接続する
と共に、アノード電極とカソード電極間にキャパシタを
装荷した第５のダイオードに、アノード電極とカソード
電極間に第３のインダクタを装荷した第６のダイオード
が直列に接続された第３の直列回路を、前記第１の直列
回路と第２の直列回路の接続点に、入出力間に対して並
列接続してＴ型回路を構成し、前記第１から第６のダイ
オードにバイアス電圧を印加する手段を具備したことを
特徴とする移相器。
【請求項３】アノード電極とカソード電極間に第１の
キャパシタを装荷した第１のダイオードに、アノード電
極とカソード電極間に第１のインダクタを装荷した第２
のダイオードが直列に接続された第１の直列回路と、ア
ノード電極とカソード電極間に第２のキャパシタを装荷
した第３のダイオードに、アノード電極とカソード電極
間に第２のインダクタを装荷した第４のダイオードが直
列に接続された第２の直列回路とを入出力間に対して直
列に接続すると共に、第５のダイオードに、アノード電
極とカソード電極間に第３のインダクタを装荷した第６
のダイオードが直列に接続された第３の直列回路を、前
記第１の直列回路と第２の直列回路の接続点に、入出力
間に対して並列接続してＴ型回路を構成し、前記第１か
ら第６のダイオードにバイアス電圧を印加する手段を具
備したことを特徴とする移相器。
【請求項４】第１のダイオードに、アノード電極とカ
ソード電極間に第１のインダクタを装荷した第２のダイ
オードが直列に接続された第１の直列回路と、第３のダ
イオードに、アノード電極とカソード電極間に第２のイ
ンダクタを装荷した第４のダイオードが直列に接続され
た第２の直列回路とを入出力間に対して直列に接続する
と共に、第５のダイオードに、アノード電極とカソード
電極間に第３のインダクタを装荷した第６のダイオード
が直列に接続された第３の直列回路を、前記第１の直列
回路と第２の直列回路の接続点に、入出力間に対して並
列接続してＴ型回路を構成し、前記第１から第６のダイ
オードにバイアス電圧を印加する手段を具備したことを
特徴とする移相器。
【請求項５】アノード電極とカソード電極間に第１の
インダクタを装荷した第１のダイオードと、アノード電
極とカソード電極間に第２のインダクタを装荷した第２
のダイオードとを、アノード電極及びカソード電極を接
続端子として入出力間に対して直列に接続すると共に、
第３のダイオードに、アノード電極とカソード電極間に
第３のインダクタを装荷した第４のダイオードが直列に
接続された直列回路を、前記第１のダイオードと第２の
ダイオードの接続点に、入出力間に対して並列接続して
Ｔ型回路を構成し、前記第１から第４のダイオードにバ
イアス電圧を印加する手段を具備したことを特徴とする
移相器。
【請求項６】アノード電極とカソード電極間に第１の
キャパシタを装荷した第１のダイオードと、アノード電
極とカソード電極間に第２のキャパシタを装荷した第２
のダイオードとを、アノード電極及びカソード電極を接
続端子として入出力間に対して直列に接続すると共に、
第３のダイオードに、アノード電極とカソード電極間に
インダクタを装荷した第４のダイオードが直列に接続さ
れた直列回路を、前記第１のダイオードと第２のダイオ
ードの接続点に、入出力間に対して並列接続してＴ型回
路を構成し、前記第１から第４のダイオードにバイアス
電圧を印加する手段を具備したことを特徴とする移相
器。
【請求項７】第１のダイオードと、第２のダイオード
とをアノード電極及びカソード電極を接続端子として入
出力間に対して直列に接続すると共に、第３のダイオー
ドに、アノード電極とカソード電極間にインダクタを装
荷した第４のダイオードが直列に接続された直列回路
を、前記第１のダイオードと第２のダイオードの接続点
に、入出力間に対して並列接続してＴ型回路を構成し、
前記第１から第４のダイオードにバイアス電圧を印加す
る手段を具備したことを特徴とする移相器。
【請求項８】アノード電極とカソード電極間に第１の
キャパシタを装荷した第１のダイオードに、アノード電
極とカソード電極間に第１のインダクタを装荷した第２
のダイオードが直列に接続された第１の直列回路と、ア
ノード電極とカソード電極間に第２のキャパシタを装荷
した第３のダイオードに、アノード電極とカソード電極
間に第２のインダクタを装荷した第４のダイオードが直
列に接続された第２の直列回路とを入出力間に対して各
々並列に接続すると共に、アノード電極とカソード電極
間に第３のキャパシタを装荷した第５のダイオードに、
アノード電極とカソード電極間に第３のインダクタを装
荷した第６のダイオードが直列に接続された第３の直列
回路を、前記第１の直列回路と第２の直列回路間に、入
出力間に対して直列接続してπ型回路を構成し、前記第
１から第６のダイオードにバイアス電圧を印加する手段
を具備したことを特徴とする移相器。
【請求項９】第１のダイオードに、アノード電極とカ
ソード電極間に第１のインダクタを装荷した第２のダイ
オードが直列に接続された第１の直列回路と、第３のダ
イオードに、アノード電極とカソード電極間に第２のイ
ンダクタを装荷した第４のダイオードが直列に接続され
た第２の直列回路とを入出力間に対して各々並列に接続
すると共に、アノード電極とカソード電極間にキャパシ
タを装荷した第５のダイオードに、アノード電極とカソ
ード電極間に第３のインダクタを装荷した第６のダイオ
ードが直列に接続された第３の直列回路を、前記第１の
直列回路と第２の直列回路間に、入出力間に対して直列
接続してπ型回路を構成し、前記第１から第６のダイオ
ードにバイアス電圧を印加する手段を具備したことを特
徴とする移相器。
【請求項１０】アノード電極とカソード電極間に第１
のキャパシタを装荷した第１のダイオードに、アノード
電極とカソード電極間に第１のインダクタを装荷した第
２のダイオードが直列に接続された第１の直列回路と、
アノード電極とカソード電極間に第２のキャパシタを装
荷した第３のダイオードに、アノード電極とカソード電
極間に第２のインダクタを装荷した第４のダイオードが
直列に接続された第２の直列回路とを入出力間に対して
各々並列に接続すると共に、第５のダイオードに、アノ
ード電極とカソード電極間に第３のインダクタを装荷し
た第６のダイオードが直列に接続された第３の直列回路
を、前記第１の直列回路と第２の直列回路間に、入出力
間に対して直列接続してπ型回路を構成し、前記第１か
ら第６のダイオードにバイアス電圧を印加する手段を具
備したことを特徴とする移相器。
【請求項１１】第１のダイオードに、アノード電極と
カソード電極間に第１のインダクタを装荷した第２のダ
イオードが直列に接続された第１の直列回路と、第３の
ダイオードに、アノード電極とカソード電極間に第２の
インダクタを装荷した第４のダイオードが直列に接続さ
れた第２の直列回路とを入出力間に対して各々並列に接
続すると共に、第５のダイオードに、アノード電極とカ
ソード電極間に第３のインダクタを装荷した第６のダイ
オードが直列に接続された第３の直列回路を、前記第１
の直列回路と第２の直列回路間に、入出力間に対して直
列接続してπ型回路を構成し、前記第１から第６のダイ
オードにバイアス電圧を印加する手段を具備したことを
特徴とする移相器。
【請求項１２】第１のダイオードに、アノード電極と
カソード電極間に第１のインダクタを装荷した第２のダ
イオードが直列に接続された第１の直列回路と、第３の
ダイオードに、アノード電極とカソード電極間に第２の
インダクタを装荷した第４のダイオードが直列に接続さ
れた第２の直列回路とを入出力間に対して各々並列に接
続すると共に、アノード電極とカソード電極間に第１の
キャパシタを装荷した第５のダイオードを、前記第１の
直列回路と第２の直列回路間に、入出力間に対して直列
接続してπ型回路を構成し、前記第１から第５のダイオ
ードにバイアス電圧を印加する手段を具備したことを特
徴とする移相器。
【請求項１３】第１のダイオードに、アノード電極と
カソード電極間に第１のインダクタを装荷した第２のダ
イオードが直列に接続された第１の直列回路と、第３の
ダイオードに、アノード電極とカソード電極間に第２の
インダクタを装荷した第４のダイオードが直列に接続さ
れた第２の直列回路とを入出力間に対して各々並列に接
続すると共に、第５のダイオードを前記第１の直列回路
と第２の直列回路間に、入出力間に対して直列接続して
π型回路を構成し、前記第１から第５のダイオードにバ
イアス電圧を印加する手段を具備したことを特徴とする
移相器。
【請求項１４】第１のダイオードに、アノード電極と
カソード電極間に第１のインダクタを装荷した第２のダ
イオードが直列に接続された第１の直列回路と、第３の
ダイオードに、アノード電極とカソード電極間に第２の
インダクタを装荷した第４のダイオードが直列に接続さ
れた第２の直列回路とを入出力間に対して各々並列に接
続すると共に、アノード電極とカソード電極間に第３の
インダクタを装荷した第５のダイオードを前記第１の直
列回路と第２の直列回路間に、入出力間に対して直列接
続してπ型回路を構成し、前記第１から第５のダイオー
ドにバイアス電圧を印加する手段を具備したことを特徴
とする移相器。
【請求項１５】アノード電極とカソード電極間に第１
のインダクタを装荷した第１のダイオードと、アノード
電極とカソード電極間にキャパシタを装荷した第２のダ
イオードとを入出力間に対して直列に接続すると共に、
第３のダイオードに、アノード電極とカソード電極間に
第２のインダクタを装荷した第４のダイオードが直列に
接続された直列回路を、前記第１のダイオードと第２の
ダイオードの接続点に、入出力間に対して並列接続して
Ｔ型回路を構成し、前記第１から第４のダイオードにバ
イアス電圧を印加する手段を具備したことを特徴とする
移相器。
【請求項１６】アノード電極とカソード電極間に第１
のインダクタを装荷した第１のダイオードと、第２のダ
イオードとを入出力間に対して直列に接続すると共に、
第３のダイオードに、アノード電極とカソード電極間に
第２のインダクタを装荷した第４のダイオードが直列に
接続された直列回路を、前記第１のダイオードと第２の
ダイオードの接続点に、入出力間に対して並列接続して
Ｔ型回路を構成し、前記第１から第４のダイオードにバ
イアス電圧を印加する手段を具備したことを特徴とする
移相器。
【請求項１７】アノード電極とカソード電極間に第１
のインダクタを装荷した第１のダイオードを入出力間に
対して直列に接続すると共に、第２のダイオードに、ア
ノード電極とカソード電極間に第２のインダクタを装荷
した第３のダイオードが直列に接続された直列回路を、
入出力間に対して並列接続した構成であって、前記第１
から第３のダイオードにバイアス電圧を印加する手段を
具備したことを特徴とする移相器。
【請求項１８】アノード電極とカソード電極間にキャ
パシタを装荷した第１のダイオードを入出力間に対して
直列に接続すると共に、第２のダイオードに、アノード
電極とカソード電極間にインダクタを装荷した第３のダ
イオードが直列に接続された直列回路を、入出力間に対
して並列接続した構成であって、前記第１から第３のダ
イオードにバイアス電圧を印加する手段を具備したこと
を特徴とする移相器。
【請求項１９】第１のダイオードを入出力間に対して
直列に接続すると共に、第２のダイオードに、アノード
電極とカソード電極間にインダクタを装荷した第３のダ
イオードが直列に接続された直列回路を、入出力間に対
して並列接続した構成であって、前記第１から第３のダ
イオードにバイアス電圧を印加する手段を具備したこと
を特徴とする移相器。