JPH11205086A

JPH11205086A - 移相器

Info

Publication number: JPH11205086A
Application number: JP456498A
Authority: JP
Inventors: Koichi Muroi; 浩一室井; Michiaki Kasahara; 通明笠原
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-01-13
Filing date: 1998-01-13
Publication date: 1999-07-30

Abstract

(57)【要約】【課題】小型で、周波数特性の小さい移相器を得る。【解決手段】インダクタもしくはキャパシタを並列に
装荷したトランジスタを、各トランジスタのコレクタ電
極とエミッタ電極とを接続して配置し、これらトランジ
スタに印加するバイアス電圧を制御してトランジスタの
オン状態とオフ状態とを切換えることにより、インダク
タ及びキャパシタより構成される移相遅れ回路と移相進
み回路とを切換えて移相を行なう。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロ波帯や
ミリ波帯で動作するトランジスタを切換え素子として用
いた移相器に関するものである。

【０００２】

【従来の技術】トランジスタを用いた移相器は、マイク
ロ波帯やミリ波帯におけるフェーズドアレイアンテナや
各種伝送回路において広く用いられている。従来から知
られている移相器としては、例えばスイッチドライン型
と呼ばれる図２９に示すような等価回路を有する移相器
がある。

【０００３】図２９中、１は第１のトランジスタ、３は
第２のトランジスタ、５は第３のトランジスタ、６は第
４のトランジスタ、１２は基準伝送線路、１３は遅延伝
送線路であり、入力端子１０に第１のトランジスタ１の
エミッタ電極１４ａ及び第２のトランジスタ３のエミッ
タ電極１４ｂが接続され、出力端子１１には第３のトラ
ンジスタ５のエミッタ電極１４ｃ及び第４のトランジス
タ６のエミッタ電極１４ｄが接続されている。また、第
２のトランジスタ３のコレクタ電極１５ｂと第４のトラ
ンジスタ６のコレクタ電極１５ｄとの間には、基準伝送
線路１２が接続され、第１のトランジスタ１のコレクタ
電極１５ａと第３のトランジスタ５のコレクタ電極１５
ｃとの間には、基準伝送線路１２より電気長の長い遅延
伝送線路１３が接続されている。１６はベース電極であ
る。

【０００４】次に従来の移相器の動作を図２９を用いて
説明する。−般に、トランジスタのエミッタ電極とベー
ス電極間に順方向電圧を印加するとトランジスタのエミ
ッタ電極とコレクタ電極間はオン状態となり、エミッタ
電極とコレクタ電極間インピーダンスは抵抗性の低イン
ピーダンスとなる。逆に、エミッタ電極とベース電極間
に逆方向電圧を印加するとトランジスタのエミッタ電極
とコレクタ電極間はオフ状態となり、エミッタ電極とコ
レクタ電極間インピーダンスは容量性の高インピーダン
スとなる。この特性を利用してトランジスタを高周波信
号に対してスイッチとして利用することができる。ここ
で、オン状態時の抵抗値及びオフ状態時の容量値はトラ
ンジスタの接合部の構造及び印加電圧に依存しており、
使用周波数に応じて予め所望の値とすることが可能であ
る。

【０００５】まづ、第１のトランジスタ１のエミッタ電
極１４ａとベース電極１６ａ間及び第３のトランジスタ
５のエミッタ電極１４ｃとベース電極１６ｃ間に逆方向
電圧を印加し、第２のトランジスタ３のエミッタ電極１
４ｂとベース電極１６ｂ間及び第４のトランジスタ６の
エミッタ電極１４ｄとベース電極１６ｄ間に順方向電圧
を印加すると、第１のトランジスタ１のエミッタ電極１
４ａとコレクタ電極１５ａ間及び第３のトランジスタ５
のエミッタ電極１４ｃとコレクタ電極１５ｃ間は容量性
の高インピーダンス（オフ状態）となり、一方第２のト
ランジスタ３のエミッタ電極１４ｂとコレクタ電極１５
ｂ及び第４のトランジスタ６のエミッタ電極１４ｄとコ
レクタ電極１５ｄ間は抵抗性の低インピーダンス（オン
状態）となる。この状態で、入力端子１０より入力する
高周波信号は、オン状態となっている第２のトランジス
タ３、基準伝送線路１２及びオン状態となっている第４
のトランジスタ６を通過して出力端子１１より出力す
る。

【０００６】次に、第１のトランジスタ１のエミッタ電
極１４ａとベース電極１６ａ間及び第３のトランジスタ
５のエミッタ電極１４ｃとベース電極１６ｃ間に順方向
電圧を印加し、第２のトランジスタ３のエミッタ電極１
４ｂとベース電極１６ｂ間及び第４のトランジスタ６の
エミッタ電極１４ｄとベース電極１６ｄ間に逆方向電圧
を印加すると、入力端子１０より入力する高周波信号
は、オン状態となっている第１のトランジスタ１、遅延
伝送線路１３及びオン状態となっている第３のトランジ
スタ５を通過して出力端子１１より出力する。このとき
の入力端子１０から出力端子１１までの高周波信号の通
過位相量は、上記の基準伝送線路１２を通過した場合の
通過位相量に対し、基準伝送線路１２と遅延伝送線路１
３との通過位相差分だけ遅れ位相となる。

【０００７】このように、第１から第４のトランジスタ
のオン状態とオフ状態を、各々のトランジスタに印加す
る電圧によって制御することにより、高周波信号の通過
経路を切り換え移相器として動作させることができる。

【０００８】

【発明が解決しようとする課題】従来の移相器では、以
上のように構成されているので、移相量の大きい移相器
を得ようすると基準伝送線路と遅延伝送線路との通過位
相差、すなわち線路パターン長差を大きくとる必要があ
るため回路の大型化を招き、また、線路長延長に伴う設
定位相の周波数特性が大きくなる課題があった。

【０００９】この発明は上記のような課題を解決するた
めになされたもので、小型で周波数特性の小さい移相器
を得ることを目的とする。

【００１０】

【課題を解決するための手段】第１の発明による移相器
においては、キャパシタを並列に装荷した第１のトラン
ジスタとインダクタを並列に装荷した第２のトランジス
タとを直列に接続した回路を入出力端に対し２つ直列に
配置し、キャパシタを並列に装荷した第５のトランジス
タとインダクタを並列に装荷した第６のトランジスタと
を直列に接続した回路を入出力端に対し並列に配置し、
これらトランジスタに所定のバイアス電圧を印加するよ
うにした。

【００１１】また、第２の発明による移相器において
は、第１のトランジスタとインダクタを並列に装荷した
第２のトランジスタとを直列に接続した回路を入出力端
に対し２つ直列に配置し、キャパシタを並列に装荷した
第５のトランジスタとインダクタを並列に装荷した第６
のトランジスタとを直列に接続した回路を入出力端に対
し並列に配置し、これらトランジスタに所定のバイアス
電圧を印加するようにした。

【００１２】また、第３の発明による移相器において
は、キャパシタを並列に装荷した第１のトランジスタと
インダクタを並列に装荷した第２のトランジスタとを直
列に接続した回路を入出力端に対し２つ直列に配置し、
第５のトランジスタとインダクタを並列に装荷した第６
のトランジスタとを直列に接続した回路を入出力端に対
し並列に配置し、これらトランジスタに所定のバイアス
電圧を印加するようにした。

【００１３】また、第４の発明による移相器において
は、第１のトランジスタとインダクタを並列に装荷した
第２のトランジスタとを直列に接続した回路を入出力端
に対し２つ直列に配置し、第５のトランジスタと、イン
ダクタを並列に装荷した第６のトランジスタとを直列に
接続した回路を入出力端に対し並列に配置し、これらト
ランジスタに所定のバイアス電圧を印加するようにし
た。

【００１４】また、第５の発明による移相器において
は、インダクタを並列に装荷したトランジスタを入出力
端に対し２つ直列に接続し、第５のトランジスタと、イ
ンダクタを並列に装荷した第６のトランジスタとを直列
に接続した回路を入出力端に対し並列に配置し、これら
トランジスタに所定のバイアス電圧を印加するようにし
た。

【００１５】また、第６の発明による移相器において
は、キャパシタを並列に装荷したトランジスタを入出力
端に対し２つ直列に接続し、第５のトランジスタと、イ
ンダクタを並列に装荷した第６のトランジスタとを直列
に接続した回路を入出力端に対し並列に配置し、これら
トランジスタに所定のバイアス電圧を印加するようにし
た。

【００１６】また、第７の発明による移相器において
は、第１のトランジスタと第２のトランジスタとを入出
力端に対し直列に接続し、第３のトランジスタと、イン
ダクタを並列に装荷した第４のトランジスタとを直列に
接続した回路を入出力端に対し並列に配置し、これらト
ランジスタに所定のバイアス電圧を印加するようにし
た。

【００１７】また、第８の発明による移相器において
は、キャパシタを並列に装荷した第１のトランジスタと
インダクタを並列に装荷した第２のトランジスタとを直
列に接続した回路を入出力端に対し２つ並列に配置し、
キャパシタを並列に装荷した第５のトランジスタとイン
ダクタを並列に装荷した第６のトランジスタとを直列に
接続した回路を入出力端に対し直列に配置し、これらト
ランジスタに所定のバイアス電圧を印加するようにし
た。

【００１８】また、第９の発明による移相器において
は、第１のトランジスタとインダクタを並列に装荷した
第２のトランジスタとを直列に接続した回路を入出力端
に対し２つ並列に配置し、キャパシタを並列に装荷した
第５のトランジスタとインダクタを並列に装荷した第６
のトランジスタとを直列に接続した回路を入出力端に対
し直列に配置し、これらトランジスタに所定のバイアス
電圧を印加するようにした。

【００１９】また、第１０の発明による移相器においで
は、キャパシタを並列に装荷した第１のトランジスタと
インダクタを並列に装荷した第２のトランジスタとを直
列に接続した回路を入出力端に対し２つ並列に配置し、
第５のトランジスタとインダクタを並列に装荷した第６
のトランジスタとを直列に接続した回路を入出力端に対
し直列に配置し、これらトランジスタに所定のバイアス
電圧を印加するようにした。

【００２０】また、第１１の発明による移相器において
は、第１のトランジスタとインダクタを並列に装荷した
第２のトランジスタとを直列に接続した回路を入出力端
に対し２つ並列に配置し、第５のトランジスタとインダ
クタを並列に装荷した第６のトランジスタとを直列に接
続した回路を入出力端に対し直列に配置し、これらトラ
ンジスタに所定のバイアス電圧を印加するようにした。

【００２１】また、第１２の発明による移相器において
は、第１のトランジスタとインダクタを並列に装荷した
第２のトランジスタとを直列に接続した回路を入出力端
に対し２つ並列に配置し、キャパシタを並列に装荷した
第５のトランジスタを入出力端に対し直列に配置し、こ
れらトランジスタに所定のバイアス電圧を印加するよう
にした。

【００２２】また、第１３の発明による移相器において
は、第１のトランジスタとインダクタを並列に装荷した
第２のトランジスタとを直列に接続した回路を入出力端
に対し２つ並列に配置し、第５のトランジスタを入出力
端に対し直列に配置し、これらトランジスタに所定のバ
イアス電圧を印加するようにした。

【００２３】また、第１４の発明による移相器において
は、第１のトランジスタとインダクタを並列に装荷した
第２のトランジスタとを直列に接続した回路を入出力端
に対し２つ並列に配置し、インダクタを並列に装荷した
第５のトランジスタを入出力端に対し直列に配置し、こ
れらトランジスタに所定のバイアス電圧を印加するよう
にした。

【００２４】また、第１５の発明による移相器において
は、キャパシタを並列に装荷した第１のトランジスタと
インダクタを並列に装荷した第２のトランジスタとを入
出力端に対し直列に配置し、第３のトランジスタとイン
ダクタを並列に装荷した第４のトランジスタとを直列に
接続した回路を入出力端に対し並列に配置し、これらト
ランジスタに所定のバイアス電圧を印加するようにし
た。

【００２５】また、第１６の発明による移相器において
は、第２のトランジスタとインダクタを並列に装荷した
第１のトランジスタとを入出力端に対し直列に配置し、
第３のトランジスタとインダクタを並列に装荷した第４
のトランジスタとを直列に接続した回路を入出力端に対
し並列に配置し、これらトランジスタに所定のバイアス
電圧を印加するようにした。

【００２６】また、第１７の発明による移相器において
は、インダクタを並列に装荷した第１のトランジスタを
入出力端に対し直列に配置し、第２のトランジスタとイ
ンダクタを並列に装荷した第３のトランジスタとを直列
に接続した回路を入出力端に対し並列に配置し、これら
トランジスタに所定のバイアス電圧を印加するようにし
た。

【００２７】また、第１８の発明による移相器において
は、キャパシタを並列に装荷した第１のトランジスタを
入出力端に対し直列に配置し、第２のトランジスタとイ
ンダクタを並列に装荷した第３のトランジスタとを直列
に接続した回路を入出力端に対し並列に配置し、これら
トランジスタに所定のバイアス電圧を印加するようにし
た。

【００２８】また、第１９の発明による移相器において
は、第１のトランジスタを入出力端に対し直列に配置
し、第２のトランジスタとインダクタを並列に装荷した
第３のトランジスタとを直列に接続した回路を入出力端
に対し並列に配置し、これらトランジスタに所定のバイ
アス電圧を印加するようにした。

【００２９】

【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１を示す回路図である。図において、１は第
１のキャパシタ２ａが並列に装荷された第１のトランジ
スタ、３は第１のインダクタ４ａが並列に装荷された第
２のトランジスタ、５は第２のキャパシタ２ｂが並列に
装荷された第３のトランジスタ、６は第２のインダクタ
４ｂが並列に装荷された第４のトランジスタ、７は第３
のキャパシタ２ｃが並列に装荷された第５のトランジス
タ、８は第３のインダクタ４ｃが並列に装荷された第６
のトランジスタ、９は接地である。

【００３０】つぎに、図１を用い動作について説明す
る。従来の技術で説明したように、トランジスタに印加
する電圧を制御することでトランジスタのエミッタ電極
とコレクタ電極間を高周波信号に対してオン状態とオフ
状態に切換えることができる。まづ、第２のトランジス
タ３、第４のトランジスタ６及び第５のトランジスタ７
をオン状態にし、第１のトランジスタ１、第３のトラン
ジスタ５及び第６のトランジスタ８をオフ状態とする
と、トランジスタがオン状態ではトランジスタが低イン
ピーダンスとなり高周波信号はトランジスタ側を通過
し、一方オフ状態ではトランジスタが高インピーダンス
となるために、高周波信号は並列に装荷した回路側を通
過する。よってこのときの移相器の等価回路は、オン状
態でのトランジスタの抵抗値が十分に小さいとして省略
すれば図２（ａ）のように第１のキャパシタ２ａ、第２
のキャパシタ２ｂ及び第３のインダクタ４ｃによりＴ型
ハイパスフィルタを構成し位相進み回路として作用す
る。

【００３１】つぎに、第２のトランジスタ３、第４のト
ランジスタ６及び第５のトランジスタ７をオフ状態に
し、第１のトランジスタ１、第３のトランジスタ５及び
第６のトランジスタ８をオン状態とする。このときの移
相器の等価回路は、オン状態でのトランジスタの抵抗値
が十分に小さいとして省略すれば図２（ｂ）のように第
１のインダクタ４ａ、第２のインダクタ４ｂ及び第３の
キャパシタ２ｃによりＴ型ローパスフィルタを構成し位
相遅れ回路として作用する。

【００３２】このように、トランジスタのオン状態とオ
フ状態とを制御し、Ｔ型位相進み回路とＴ型位相遅れ回
路とを切換えることにより、両回路の通過位相差分の移
相を行なうごとができる。本実施の形態の場合、移相回
路をＭＩＭコンデンサ等の集中定数素子を用い構成して
いるため、大きい移相量が必要な場合でも、従来例のよ
うに移相量に比例して線路パターン長を長くする必要が
なく、移相回路を構成する集中定数素子の定数を変更す
ることで対応可能であることから小型化が実現でき、ま
た遅れ位相回路と進み位相回路とで逆の周波数特性をも
たせる等して周波数特性の小さい移相器の設計が容易と
なる。

【００３３】実施の形態２．図３はこの発明の実施の形
態２を示す回路図であり、図１における第１のキャパシ
タ２ａ及び第２のキャパシタ２ｂがないことが実施の形
態１と異なる点である。

【００３４】実施の形態１では、トランジスタに逆方向
電圧を印加することで発生するエミッタ電極とコレクタ
電極間の容量成分を、通過する高周波信号に対し高イン
ピーダンス、すなわち遮断となるように設定し、このト
ランジスタに並列に装荷されるキャパシタを用いてＴ型
位相進み回路を構成したが、実施の形態２においては、
実施の形態１における第１のキャパシタ２ａ及び第２の
キャパシタ２ｂの代わりに、トランジスタのオフ状態に
おける容量成分をＴ型位相進み回路を構成するキャパシ
タとして利用する。ここで、図２（ａ）に示すＴ型位相
進み回路による位相進み量をθ１、周波数をｆとすれ
ぼ、第１のキャパシタ２ａ及び第２のキャパシタ２ｂの
キャパシタ値Ｃ１は数１により求まることが知られてい
る。

【００３５】

【数１】

【００３６】一般的にトランジスタのオフ状態時の容量
成分は数ｐＦ以下の小さい値となるが、数１から判るよ
うに、必要とする位相進み量が大きくなるほど、あるい
は信号周波数が高くなるほどＣ１の値は小さくなるた
め、大きい移相量が得たい場合やより高周波数の信号に
対して移相を行いたい場合は、トランジスタのオフ状態
時の容量成分を用いてＴ型位相進み回路が構成可能とな
る。また、この容量成分はトランジスタの接合部の構造
及びトランジスタに印加する逆方向電圧に依存してお
り、これらの設定により所望のキャパシタ値とすること
も可能である。動作については、Ｔ型位相進み回路を構
成するキャパシタを第１のトランジスタ１、第３のトラ
ンジスタ５のオフ状態での容量により実現する点を除け
ば実施の形態１と同様である。

【００３７】このように、実施の形態２のような構成と
すれば、移相量を大きくとりたい場合や高周波で使用し
たい場合に、トランジスタに並列に装荷するキャパシタ
が不要となり小型化ができ、またキャパシタを並列に装
荷するための引出し線路パターンに伴う寄生インダクタ
成分がなくなることで、高周波数帯における周波数特性
劣化の要因を低減できる。

【００３８】実施の形態３．図４はこの発明の実施の形
態３を示す回路図であり、図１における第３のキャパシ
タ２ｃがないことが実施の形態１と異なる点である。

【００３９】実施の形態１では、トランジスタに逆方向
電圧を印加することで発生するエミッタ電極とコレクタ
電極間の容量成分を、通過する高周波信号に対し高イン
ピーダンス、すなわち遮断となるように設定し、このト
ランジスタに並列に装荷されるキャパシタを用いてＴ型
位相遅れ回路を構成したが、実施の形態３においては、
実施の形態１における第３のキャパシタ２ｃの代わり
に、トランジスタのオフ状態における容量成分をＴ型位
相遅れ回路を構成するキャパシタとして利用する。ここ
で、図２（ｂ）に示すＴ型位相遅れ回路による位相遅れ
量をθ２、周波数をｆとすれば、第３のキャパシタ２ｃ
のキャパシタ値Ｃ２は数２により求まることが知られて
いる。

【００４０】

【数２】

【００４１】一般的にトランジスタのオフ状態時の容量
成分は数ｐＦ以下の小さい値となるが、数２から判るよ
うに、必要とする位相遅れ量が小さくなるほど、あるい
は信号周波数が高くなるほどＣ２の値は小さくなるた
め、小さい移相量を得たい場合やより高周波数の信号に
対して移相を行いたい場合は、トランジスタのオフ状態
時の容量成分を用いＴ型位相遅れ回路が構成可能とな
る。動作については、Ｔ型位相遅れ回路を構成するキャ
パシタを第６のトランジスタ７のオフ状態での容量によ
り実現する点を除けば実施の形態１と同様である。

【００４２】このように、実施の形態３のような構成と
すれば、移相量を小さくとりたい場合や高周波で使用し
たい場合に、トランジスタに並列に装荷するキャパシタ
が不要となり小型化ができ、またキャパシタを並列に装
荷するための引出し線路パターンに伴う寄生インダクタ
成分がなくなることで、高周波数帯における周波数特性
劣化の要因を低減できる。

【００４３】実施の形態４．図５はこの発明の実施の形
態４を示す回路図であり、図１における第１のキャパシ
タ２ａ、第２のキャパシタ２ｂ及び第３のキャパシタ２
ｃがないことが実施の形態１と異なる点である。

【００４４】実施の形態１では、トランジスタに逆方向
電圧を印加することで発生するエミッタ電極とコレクタ
電極間の容量成分を、通過する高周波信号に対し高イン
ピーダンス、すなわち遮断となるように設定し、このト
ランジスタに並列に装荷されるキャパシタを用いてＴ型
移相回路を構成したが、実施の形態４においては、実施
の形態１におけるキャパシタ２の代わりに、トランジス
タのオフ状態における容量成分をＴ型移相回路を構成す
るキャパシタとして利用する。前述したように、図２に
示すＴ型移相回路による位相進み量θ１及び位相遅れ量
θ２は数１及び数２により求まる。

【００４５】一般的にトランジスタのオフ状態時の容量
成分は数ｐＦ以下の小さい値となるが、数１及び数２か
ら判るように、移相器として使用する周波数が高いほど
Ｃ１及びＣ２の値は小さくなるため、このような高周波
数帯で動作をさせる場合はトランジスタのオフ状態時の
容量成分によりＴ型移相回路が構成可能となる。動作に
ついては、Ｔ型移相回路を構成するキャパシタを第１の
トランジスタ１、第３のトランジスタ５及び第５のトラ
ンジスタ７のオフ状態での容量により実現する点を除け
ば実施の形態１と同様である。

【００４６】このように、実施の形態４のような構成と
すれば、移相器を高周波数帯で動作させたい場合に、ト
ランジスタに並列に装荷するキャパシタが不要となり小
型化ができ、またキャパシタを並列に装荷するための引
出し線路パターンに伴う寄生インダクタ成分がなくなる
ことで、高周波数帯における周波数特性劣化の要因を低
減できる。

【００４７】実施の形態５．図６はこの発明の実施の形
態５を示す回路図である。実施の形態１では、Ｔ型位相
進み回路とＴ型位相遅れ回路とをトランジスタのオン状
態とオフ状態を用いて切換えて通過位相量を変化させる
構成としていたが、実施の形態５では通過回路とＴ型位
相遅れ回路とを切換える構成とするものである。

【００４８】まづ、第１のトランジスタ１、第２のトラ
ンジスタ３及び第３のトランジスタ５をオン状態にし、
第４のトランジスタ６をオフ状態として通過回路を構成
する。この状態での等価回路は、トランジスタがオン状
態ではトランジスタが低インピーダンスとなり高周波信
号はトランジスタ側を通過し、一方オフ状態ではトラン
ジスタが高インピーダンスとなり高周波信号は遮断され
るため、トランジスタのオン状態での抵抗値が十分小さ
いとして省略すれば図７（ａ）のようになる。ここで、
第３のインダクタ４ｃの定数を高周波信号に対しインピ
ーダンスが十分大きくなる値にしておけば、この第３の
インダクタ４ｃは高周波信号に対して遮断の作用をす
る。すなわち入力端子１０と出力端子１１との間に並列
に接続される第３のトランジスタ５と第４のトランジス
タ６は開放端と見なせるため図７（ａ）の等価回路は、
図７（ｂ）の等価回路と見なすことができ通過回路とし
て作用する。

【００４９】つぎに、第１のトランジスタ１、第２のト
ランジスタ３及び第３のトランジスタ５をオフ状態に
し、第４のトランジスタ６をオン状態として位相遅れ回
路を構成する。この状態での等価回路は、トランジスタ
のオン状態での抵抗値が十分小さいとして省略すれば図
７（ｃ）のようになる。ここで、図７（ｃ）中の第１の
キャパシタ２ａは、第３のトランジスタ５のオフ状態に
おける容量成分である。このように、トランジスタのオ
ン状態とオフ状態とを制御し、通過回路とＴ型位相遅れ
回路とを切換えることにより、両回路の通過位相差分の
移相を行なうことができる。

【００５０】実施の形態５の場合、実施の形態１の構成
に比ベて入力端子１０と出力端子１１間に直列に接続さ
れるトランジスタの数量が減るため、移相器としての通
過損失が小さくでき、且つ小型化が可能となる。

【００５１】実施の形態６．図８はこの発明の実施の形
態６を示す回路図である。実施の形態６では通過回路と
Ｔ型位相進み回路とを切換える構成とするものである。
まづ、第１のトランジスタ１、第２のトランジスタ３及
び第４のトランジスタ６をオン状態にし、第３のトラン
ジスタ５をオフ状態として通過回路を構成する。この状
態での等価回路は、トランジスタがオン状態ではトラン
ジスタが低インピーダンスとなり高周波信号はトランジ
スタ側を通過し、一方オフ状態ではトランジスタが高イ
ンピーダンスとなり高周波信号は遮断されるため、トラ
ンジスタのオン状態での抵抗値が十分小さいとして省略
すれば図９（ａ）のようになる。このように入力端子１
０と出力端子１１との間で第３のトランジスタ５は開放
端と見なせるため通過回路として作用する。ここで、第
４のトランジスタ６をオン状態としておくのは第３のト
ランジスタ５のオフ状態での容量成分と第１のインダク
タ４ａとの共振による高周波信号の減衰を防止するため
である。

【００５２】つぎに、第１のトランジスタ１、第２のト
ランジスタ３及び第４のトランジスタ６をオフ状態に
し、第３のトランジスタ５をオン状態として位相進み回
路を構成する。この状態での等価回路は、トランジスタ
のオン状態での抵抗値が十分小さいとして省略すれば図
９（ｂ）のようにＴ型位相進み回路となる。このよう
に、トランジスタのオン状態とオフ状態とを制御し、通
過回路とＴ型位相進み回路とを切換えることにより、両
回路の通過位相差分の移相を行なうことができる。実施
の形態６の場合、実施の形態１の構成に比べて入力端子
１０と出力端子１１間に直列に接続されるトランジスタ
の数量が減るため、移相器としての通過損失が小さくで
き、且つ小型化が可能となる。

【００５３】実施の形態７．図１０はこの発明の実施の
形態７を示す回路図である。実施の形態７では実施の形
態６と同様に通過回路とＴ型位相進み回路とを切換える
構成とするものであり、図８における第１のキャパシタ
２ａ及び第２のキャパシタ２ｂがないことが実施の形態
６と異なる点である。実施の形態６ではトランジスタに
並列に装荷されるキャパシタを用いてＴ型位相進み回路
を構成したが、実施の形態７においては、実施の形態６
における第１のキャパシタ２ａ及び第２のキャパシタ２
ｂの代わりに、トランジスタのオフ状態における容量成
分をＴ型位相進み回路を構成するキャパシタとして利用
する。動作については、Ｔ型位相進み回路を構成するキ
ャパシタを第１のトランジスタ１、第２のトランジスタ
３のオフ状態での容量により実現する点を除けば実施の
形態６と同様である。実施の形態７の場合、実施の形態
６の構成に比べキャパシタが不要となるため、更に小型
化が可能となる。

【００５４】実施の形態８．以下にこの発明の実施の形
態８を図について説明する。図１１はこの発明の実施の
形態８を示す回路図である。実施の形態８では、実施の
形態１でＴ型位相遅れ回路とＴ型位相進み回路とを切換
える構成としたのに対し、π型位相遅れ回路とπ型位相
進み回路とを切換える構成としたものである。

【００５５】つぎに、図１１を用い動作について説明す
る。まづ、第１のトランジスタ１、第３のトランジスタ
５及び第６のトランジスタ８をオン状態にし、第２のト
ランジスタ３、第４のトランジスタ６及び第５のトラン
ジスタ７をオフ状態とすると、トランジスタがオン状態
ではトランジスタが低インピーダンスとなり高周波信号
はトランジスタ側を通過し、一方オフ状態ではトランジ
スタが高インピーダンスとなるために、高周波信号は並
列に装荷した回路側を通過する。よってこのときの移相
器の等価回路は、オン状態でのトランジスタの抵抗値が
十分に小さいとして省略すれば図１２（ａ）のように第
３のキャパシタ２ｃ、第１のインダクタ４ａ及び第２の
インダクタ４ｂによりπ型ハイパスフィルタを構成し位
相進み回路として作用する。

【００５６】つぎに、第１のトランジスタ１、第３のト
ランジスタ５及び第６のトランジスタ８をオフ状態に
し、第２のトランジスタ３、第４のトランジスタ６及び
第５のトランジスタ７をオン状態とする。このときの移
相器の等価回路は、オン状態でのトランジスタの抵抗値
が十分に小さいとして省略すれば図１２（ｂ）のように
第３のインダクタ４ｃ、第１のキャパシタ２ａ及び第２
のキャパシタ２ｂによりπ型ローパスフィルタを構成し
位相遅れ回路として作用する。

【００５７】このように、トランジスタのオン状態とオ
フ状態とを制御し、π型位相進み回路とπ型位相遅れ回
路とを切換えることにより、両回路の通過位栢差分の移
相を行なうことができ、また移相器を集中定数素子を用
い構成できるため実施の形態１と同様の効果を得ること
ができる。

【００５８】実施の形態９．図１３はこの発明の実施の
形態９を示す回路図であり、図１１における第１のキャ
パシタ２ａ及び第２のキャパシタ２ｂがないことが実施
の形態８と異なる点である。

【００５９】実施の形態８では、トランジスタに逆方向
電圧を印加することで発生するコミッタ電極とコレクタ
電極間の容量成分を、通過する高周波信号に対し高イン
ピーダンス、すなわち遮断となるように設定し、ごのト
ランジスタに並列に装荷されるキャパシタを用いてπ型
位相遅れ回路を構成したが、実施の形態９においては、
実施の形態８における第１のキャパシタ２ａ及び第２の
キャパシタ２ｂの代わりに、トランジスタのオフ状態に
おける容量成分をπ型位相遅れ回路を構成するキャパシ
タとして利用する。ここで、図１２（ｂ）に示すπ型位
相遅れ回路による位相遅れ量をθ３、周波数をｆとすれ
ば、第１のキャパシタ２ａ及び第２のキャパシタ２ｂの
キャパシタ値Ｃ３は数３により求まることが知られてい
る。

【００６０】

【数３】

【００６１】一般的にトランジスタのオフ状態時の容量
成分は数ｐＦ以下の小さい値となるが、数３から判るよ
うに、必要とする位相遅れ量が小さくなるほど、あるい
は信号周波数が高くなるほどＣ３の値は小さくなるた
め、小さい移相量を得たい場合やより高周波数の信号に
対して移相を行いたい場合は、トランジスタのオフ状態
時の容量成分を用いπ型位相遅れ回路が構成可能とな
る。また、この容量成分はトランジスタの接合部の構造
及び印加電圧に依存しており、これらの設定により所望
のキャパシタ値とすることも可能である。動作について
は、π型位相遅れ回路を構成するキャパシタを第１のト
ランジスタ１及び第３のトランジスタ５のオフ状態での
容量により実現する点を除けば実施の形態８と同様であ
る。

【００６２】このように、実施の形態９のような構成と
すれば、移相量を小さくとりたい場合や高周波で使用し
たい場合に、トランジスタに並列に装荷するキャパシタ
が不要となり小型化ができ、またキャパシタを並列に装
荷するための引出し線路パターンに伴う寄生インダクタ
成分がなくなることで、高周波数帯における周波数特性
劣化の要因を低減できる。

【００６３】実施の形態１０．図１４はこの発明の実施
の形態１０を示す回路図であり、図１１における第３の
キャパシタ２ｃがないことが実施の形態８と異なる点で
ある。

【００６４】実施の形態８では、トランジスタに逆方向
電圧を印加することで発生するエミッタ電極とコレクタ
電極間の容量成分を、通過する高周波信号に対し高イン
ピーダンス、すなわち遮断となるように設定し、このト
ランジスタに並列に装荷されるキャパシタを用いてπ型
位相進み回路を構成したが、実施の形態９においては、
実施の形態８における第３のキャパシタ２ｃの代わり
に、トランジスタのオフ状態における容量成分をπ型位
相進み回路を構成するキャパシタとして利用する。ここ
で、図１２（ａ）に示すπ型位相進み回路による位相進
み量をθ４、周波数をｆとすれば、第３のキャパシタ２
ｃのキャパシタ値Ｃ４は数４により求まることが知られ
ている。

【００６５】

【数４】

【００６６】一般的にトランジスタのオフ状態時の容量
成分は数ｐＦ以下の小さい値となるが、数４から判るよ
うに、必要とする位相進み量が大きくなるほど、あるい
は信号周波数が高くなるほどＣ４の値は小さくなるた
め、大きい移相量を得たい場合やより高周波数の信号に
対して移相を行いたい場合は、トランジスタのオフ状態
時の容量成分を用いπ型位相進み回路が構成可能とな
る。動作については、π型位相進み回路を構成するキャ
パシタを第５のトランジスタ７のオフ状態での容量によ
り実現する点を除けば実施の形態８と同様である。

【００６７】このように、実施の形態１０のような構成
とすれば、移相量を大きくとりたい場合や高周波で使用
したい場合に、トランジスタに並列に装荷するキャパシ
タが不要となり小型化ができ、またキャパシタを並列に
装荷するための引出し線路パターンに伴う寄生インダク
タ成分がなくなることで、高周波数帯における周波数特
性劣化の要因を低減できる。

【００６８】実施の形態１１．図１５はこの発明の実施
の形態１１を示す回路図であり、図１１における第１の
キャパシタ２ａ、第２のキャパシタ２ｂ及び第３のキャ
パシタ２ｃがないことが実施の形態８と異なる点であ
る。

【００６９】実施の形態８では、トランジスタに逆方向
電圧を印加することで発生するエミッタ電極とコレクタ
電極間の容量成分を、通過する高周波信号に対し高イン
ピーダンス、すなわち遮断となるように設定し、このト
ランジスタに並列に装荷されるキャパシタを用いてπ型
移相回路を構成したが、実施の形態１１においては、実
施の形態８におけるキャパシタ２の代わりに、トランジ
スタのオフ状態における容量成分をπ型移相回路を構成
するキャパシタとして利用する。前述したように、図１
２に示すπ型移相回路による位相遅れ量θ３及び位相進
み量θ４は数３及び数４により求まる。

【００７０】一般的にトランジスタのオフ状態時の容量
成分は数ｐＦ以下の小さい値となるが、数３及び数４か
ら判るように、移相器として使用する周波数が高いほど
Ｃ３及びＣ４の値は小さくなるため、このような高周波
数帯で動作をさせる場合はトランジスタのオフ状態時の
容量成分によりπ型移相回路が構成可能となる。動作に
ついては、π型移相回路を構成するキャパシタを第１の
トランジスタ１、第３のトランジスタ５及び第５のトラ
ンジスタ７のオフ状態での容量により実現する点を除け
ば実施の形態８と同様である。

【００７１】このように、実施の形態１１のような構成
とすれば、移相器を高周波数帯で動作させたい場合に、
トランジスタに並列に装荷するキャパシタが不要となり
小型化ができ、またキャパシタを並列に装荷するための
引出し線路パターンに伴う寄生インダクタ成分がなくな
ることで、高周波数帯における周波数特性劣化の要因を
低減できる。

【００７２】実施の形態１２．図１６はこの発明の実施
の形態１２を示す回路図である。実施の形態８では、π
型位相進み回路とπ型位相遅れ回路とをトランジスタの
オン状態とオフ状態を用いて切換えて通過位相量を変化
させる構成としていたが、実施の形態１２では通過回路
とπ型位相進み回路とを切換える構成とするものであ
る。

【００７３】まづ、第２のトランジスタ３、第４のトラ
ンジスタ６及び第５のトランジスタ７をオン状態にし、
第１のトランジスタ１及び第３のトランジスタ５をオフ
状態として通過回路を構成する。この状態での等価回路
は、トランジスタがオン状態ではトランジスタが低イン
ピーダンスとなり高周波信号はトランジスタ側を通過
し、一方オフ状態ではトランジスタが高インピーダンス
となり高周波信号は遮断されるため、トランジスタのオ
ン状態での抵抗値が十分小さいとして省略すれば図１７
（ａ）のようになる。このように入力端子１０と出力端
子１１との間で、第１のトランジスタ１と第３のトラン
ジスタ５は開放端と見なせるため通過回路として作用す
る。ここで、第２のトランジスタ３及び第４のトランジ
スタ６をオン状態としておくのは、第１のトランジスタ
１のオフ状態での容量成分と第１のインダクタ４ａとの
共振による高周波信号の減衰、及び第３のトランジスタ
５のオフ状態での容量成分と第２のインダクタ４ｂとの
共振による高周波信号の減衰を防止するためである。

【００７４】つぎに、第２のトランジスタ３、第４のト
ランジスタ６及び第５のトランジスタ７をオフ状態に
し、第１のトランジスタ１及び第３のトランジスタ５を
オン状態として位相進み回路を構成する。この状態での
等価回路は、トランジスタのオン状態での抵抗値が十分
小さいとして省略すれば図１７（ｂ）のようになりπ型
位相進み回路として作用する。このように、トランジス
タのオン状態とオフ状態とを制御し、通過回路とπ型位
相進み回路とを切換えることにより、両回路の通過位相
差分の移相を行なうことができる。

【００７５】実施の形態１２の場合、実施の形態８の構
成に比べて入力端子１０と出力端子１１間に直列に接続
されるトランジスタの数量が減るため、移相器としての
通過損失が小さくでき、且つ小型化が可能となる。

【００７６】実施の形態１３．図１８はこの発明の実施
の形態１３を示す回路図である。実施の形態１３では実
施の形態１２と同様に通過回路とπ型位相進み回路とを
切換える構成とするものであり、図１６における第１の
キャパシタ２ａがないことが実施の形態１２と異なる点
である。実施の形態１２ではトランジスタに並列に装荷
されるキャパシタを用いてπ型位相進み回路を構成した
が、実施の形態１３においては、実施の形態１２におけ
る第１のキャパシタ２ａの代わりに、トランジスタのオ
フ状態における容量成分をπ型位相進み回路を構成する
キャパシタとして利用する。動作については、π型位相
進み回路を構成するキャパシタを第５のトランジスタ７
のオフ状態での容量により実現する点を除けば実施の形
態１２と同様である。実施の形態１３の場合、実施の形
態１２の構成に比べキャパシタが不要となるため、更に
小型化が可能となる。

【００７７】実施の形態１４．図１９はこの発明の実施
の形態１４を示す回路図である。実施の形態８では、π
型位相進み回路とπ型位相遅れ回路とをトランジスタの
オン状態とオフ状態を用いて切換えて通過位相量を変化
させる構成としていたが、実施の形態１４では通過回路
とπ型位相遅れ回路とを切換える構成とするものであ
る。

【００７８】まづ、第１のトランジスタ１、第３のトラ
ンジスタ５及び第５のトランジスタ７をオン状態にし、
第２のトランジスタ３及び第４のトランジスタ６をオフ
状態として通過回路を構成する。この状態での等価回路
は、トランジスタがオン状態ではトランジスタが低イン
ピーダンスとなり高周波信号はトランジスタ側を通過
し、一方オフ状態ではトランジスタが高インピーダンス
となり高周波信号は遮断されるため、トランジスタのオ
ン状態での抵抗値が十分小さいとして省略すれば図２０
（ａ）のようになる。ここで、第１のインダクタ４ａ及
び第２のインダクタ４ａの定数を高周波信号に対しイン
ピーダンスが十分大きくなる値にしておけば、これら第
１のインダクタ４ａ及び第２のインダクタ４ｂは高周波
信号に対して遮断の作用をする。すなわち入力端子１０
と出力端子１１との間に並列に接続される第１のトラン
ジスタ１及び第３のトランジスタ５は開放端と見なせる
ため図２０（ａ）の等価回路は、図２０（ｂ）の等価回
路と見なすことができ通過回路として作用する。

【００７９】つぎに、第１のトランジスタ１、第３のト
ランジスタ５及び第５のトランジスタ７をオフ状態に
し、第２のトランジスタ３及び第４のトランジスタ６を
オン状態として位相遅れ回路を構成する。この状態での
等価回路は、トランジスタのオン状態での抵抗値が十分
小さいとして省略すれば図２０（ｃ）のようになり位相
遅れ回路として作用する。ここで、図２０（ｃ）中の第
１のキャパシタ２ａは第１のトランジスタ１のオフ状態
における容量成分であり、また第２のキャパシタ２ｂは
第３のトランジスタ５のオフ状態における容量成分であ
る。このように、トランジスタのオン状態とオフ状態と
を制御し、通過回路とπ型位相遅れ回路とを切換えるこ
とにより、両回路の通過位相差分の移相を行なうことが
できる。

【００８０】実施の形態１４の場合、実施の形態８の構
成に比べて入力端子１０と出力端子１１間に直列に接続
されるトランジスタの数量が減るため、移相器としての
通過損失が小さくでき、且つ小型化が可能となる。

【００８１】実施の形態１５．以下にこの発明の実施の
形態１５を図について説明する。図２１はこの発明の実
施の形態１５を示す回路図である。実施の形態１５で
は、実施の形態１でＴ型位相遅れ回路とＴ型位相進み回
路とを切換える構成としたのに対し、インダクタＬとキ
ャパシタＣによるＬＣ型位相遅れ回路とＬＣ型位相進み
回路とを切換える構成としたものである。

【００８２】まづ、第２のトランジスタ３、第４のトラ
ンジスタ６をオン状態にし、第１のトランジスタ１、第
３のトランジスタ５をオフ状態とすると、トランジスタ
がオン状態ではトランジスタが低インピーダンスとなり
高周波信号はトランジスタ側を通過し、一方オフ状態で
はトランジスタが高インピーダンスとなるために、高周
波信号は並列に装荷した回路側を通過する。よってこの
ときの移相器の等価回路は、オン状態でのトランジスタ
の抵抗値が十分に小さいとして省略すれば図２２（ａ）
のように第１のインダクタ４ａ及び第３のトランジスタ
５のオフ状態における容量成分による第２のキャパシタ
２ｂによりＬＣ型ローパスフィルタを構成し位相遅れ回
路として作用する。

【００８３】つぎに、第２のトランジスタ３、第４のト
ランジスタ６をオフ状態にし、第１のトランジスタ１、
第３のトランジスタ５をオン状態とする。このときの移
相器の等価回路は、オン状態でのトランジスタの抵抗値
が十分に小さいとして省略すれば図２２（ｂ）のように
第２のインダクタ４も、第１のキャパシタ２ａによりＬ
Ｃ型ハイパスフィルタを構成し位相進み回路として作用
する。

【００８４】このように、トランジスタのオン状態とオ
フ状態とを制御し、ＬＣ型位相進み回路とＬＣ型位相遅
れ回路とを切換えることにより、両回路の通過位相差分
の移相を行なうことができ、また移相器を集中定数素子
を用い構成できるため実施の形態１と同様の効果を期待
できるうえ、実施の形態１の構成に比べて入力端子１０
と出力端子１１間に直列に接続されるトランジスタの数
量が減るため、移相器としての通過損失が小さくでき、
且つ小型化が可能となる。

【００８５】実施の形態１６．図２３はこの発明の実施
の形態１６を示す回路図であり、図２１における第１の
キャパシタ２ａがないことが実施の形態１５と異なる点
である。

【００８６】実施の形態１５では、トランジスタに逆方
向電圧を印加することで発生するエミッタ電極とコレク
タ電極間の容量成分を、通過する高周波信号に対し高イ
ンピーダンス、すなわち遮断となるように設定し、この
トランジスタに並列に装荷されるキャパシタを用いてＬ
Ｃ型位相進み回路を構成したが、実施の形態１６におい
ては、実施の形態１５における第１のキャパシタ２ａの
代わりに、トランジスタのオフ状態における容量成分を
ＬＣ型位相進み回路を構成するキャパシタとして利用す
る。動作については、ＬＣ型位相進み回路を構成するキ
ャパシタを第２のトランジスタ３のオフ状態での容量に
より実現する点を除けば実施の形態１５と同様である。
実施の形態１６の場合、実施の形態１５の構成に比べキ
ャパシタが不要となるため、更に小型化が可能となる。

【００８７】実施の形態１７．図２４はこの発明の実施
の形態１７を示す回路図である。実施の形態１５では、
ＬＣ型位相進み回路とＬＣ型位相遅れ回路とをトランジ
スタのオン状態とオフ状態を用いて切換えて通過位相量
を変化させる構成としていたが、実施の形態１７では通
過回路とＬＣ型位相遅れ回路とを切換える構成とするも
のである。

【００８８】まづ、第１のトランジスタ１、第２のトラ
ンジスタ３をオン状態にし、第３のトランジスタ５をオ
フ状態として通過回路を構成する。この状態での等価回
路は、トランジスタがオン状態ではトランジスタが低イ
ンピーダンスとなり高周波信号はトランジスタ側を通過
し、一方オフ状態ではトランジスタが高インピーダンス
となり高周波信号は遮断されるため、トランジスタのオ
ン状態での抵抗値が十分小さいとして省略すれば図２５
（ａ）のようになる。ここで、第２のインダクタ４ｂの
定数を高周波信号に対しインピーダンスが十分大きくな
る値にしておけば、この第２のインダクタ４ｂは高周波
信号に対して遮断の作用をする。すなわち入力端子１０
と出力端子１１との間に並列に接続される第２のトラン
ジスタ３は開放端と見なせるため図２５（ａ）の等価回
路は、図２５（ｂ）の等価回路と見なすことができ通過
回路として作用する。

【００８９】つぎに、第１のトランジスタ１、第２のト
ランジスタ３をオフ状態にし、第３のトランジスタ５を
オン状態として位相遅れ回路を構成する。この状態での
等価回路は、トランジスタのオン状態での抵抗値が十分
小さいとして省略すれば図２５（ｃ）のようになる。こ
こで、図２５（ｃ）中の第１のキャパシタ２ａは、第２
のトランジスタ３のオフ状態における容量成分である。
このように、トランジスタのオン状態とオフ状態とを制
御し、通過回路とＬＣ型位相遅れ回路とを切換えること
により、両回路の通過位相差分の移相を行なうことがで
きる。

【００９０】実施の形態１７の場合、実施の形態１５の
構成に比べて入力端子１０と出力端子１１間に直列に接
続されるトランジスタの数量が減るため、移相器として
の通過損失が更に小さくでき、且つ小型化が可能とな
る。

【００９１】実施の形態１８．図２６はこの発明の実施
の形態１８を示す回路図である。実施の形態１８では通
過回路とＬＣ型位相進み回路とを切換える構成とするも
のである。まづ、第１のトランジスタ１、第３のトラン
ジスタ５をオン状態にし、第２のトランジスタ３をオフ
状態として通過回路を構成する。この状態での等価回路
は、トランジスタがオン状態ではトランジスタが低イン
ピーダンスとなり高周波信号はトランジスタ側を通過
し、一方オフ状態ではトランジスタが高インピーダンス
となり高周波信号は遮断されるため、トランジスタのオ
ン状態での抵抗値が十分小さいとして省略すれば図２７
（ａ）のようになる。このように入力端子１０と出力端
子１１との間で第２のトランジスタ３は開放端と見なせ
るため通過回路として作用する。ここで、第３のトラン
ジスタ５をオン状態としておくのは第２のトランジスタ
３のオフ状態での容量成分と第１のインダクタ４ａとの
共振による高周波信号の減衰を防止するためである。

【００９２】つぎに、第１のトランジスタ１、第３のト
ランジスタ５をオフ状態にし、第２のトランジスタ３を
オン状態として位相進み回路を構成する。この状態での
等価回路は、トランジスタのオン状態での抵抗値が十分
小さいとして省略すれば図２７（ｂ）のようになる。こ
のように、トランジスタのオン状態とオフ状態とを制御
し、通過回路と位相進み回路とを切換えることにより、
両回路の通過位相差分の移相を行なうことができる。実
施の形態１８の場合、実施の形態１５の構成に比べて入
力端子１０と出力端子１１間に直列に接続されるトラン
ジスタの数量が減るため、移相器としての通過損失が更
に小さくでき、且つ小型化が可能となる。

【００９３】実施の形態１９．図２８はこの発明の実施
の形態１９を示す回路図である。実施の形態１９では実
施の形態１８と同様に通過回路とＬＣ型位相進み回路と
を切換える構成とするものであり、図２４における第１
のキャパシタ２ａがないことが実施の形態１８と異なる
点である。実施の形態１８ではトランジスタに並列に装
荷されるキャパシタを用いてＬＣ型位相進み回路を構成
したが、実施の形態１９においては、実施の形態１８に
おける第１のキャパシタ２ａの代わりに、トランジスタ
のオフ状態における容量成分をＬＣ型位相進み回路を構
成するキャパシタとして利用する。動作については、Ｌ
Ｃ型位相進み回路を構成するキャパシタを第１のトラン
ジスタ１のオフ状態での容量により実現する点を除けば
実施の形態１８と同様である。実施の形態１９の場合、
実施の形態１８の構成に比べキャパシタが不要となるた
め、更に小型化が可能となる。

【００９４】以上、実施の形態１から実施の形態１９で
は各々１段構成のＴ型移相回路、Ｋ型移相回路、ＬＣ型
移相回路を用いた移相器の例を示したが、更に段数を増
した構成としても同様に移相回路として動作し同様な効
果が得られる。また、実施の形態１から実施の形態１９
ではＮＰＮ型トランジスタを用いて説明したがＰＮＰ型
トランジスタを用いても同様の効果が得られる。

【００９５】

【発明の効果】この発明は以上のように構成されている
ので、以下に記載するような効果がある。

【００９６】第１の発明によれば、移相器の構成をイン
ダクタ及びキャパシタ等の集中定数によるＴ型位相遅れ
回路とＴ型位相進み回路とを切換える構成としたので、
移相量の大きい移相器でも小型にでき、また、位相遅れ
回路と位相進み回路とで逆の周波数特性を持たせる等し
て周波数特性の少ない移相器の設計が可能となる。

【００９７】また、第２の発明によれば、移相器の構成
をインダクタ及びキャパシタ等の集中定数によるＴ型位
相遅れ回路とＴ型位相進み回路とを切換える構成とし、
大きい移相量を得るために必要な小容量のキャパシタを
トランジスタのオフ状態の容量で実現したので、キャパ
シタ素子数が少ない小型な移相器が得られる。

【００９８】また、第３の発明によれば、移相器の構成
をインダクタ及びキャパシタの集中定数によるＴ型位相
遅れ回路とＴ型位相進み回路とを切換える構成とし、小
さい移相量を得るために必要な小容量のキャパシタをト
ランジスタのオフ状態の容量で実現したので、キャパシ
タ素子数が少ない小型な移相器が得られる。

【００９９】また、第４の発明によれば、移相器の構成
をインダクタ及びキャパシタ等の集中定数によるＴ型位
相遅れ回路とＴ型位相進み回路とを切換える構成とし、
高周波数帯で移相器として動作するために必要な小容量
のキャパシタをダイオードのオフ状態の容量で実現した
ので、キャパシタ素子数が少なく小型な移相器が得られ
る。

【０１００】また、第５の発明によれば、移相器の構成
を通過回路とインダクタ及びトランジスタのオフ状態の
容量の集中定数によるＴ型位相遅れ回路とを切換える構
成としたので、移相器を構成する回路素子数が少なく低
損失で小型な移相器が得られる。

【０１０１】また、第６の発明によれば、移相器の構成
を通過回路と、インダクタ及びキャパシタの集中定数に
よるＴ型位相進み回路とを切換える構成としたので、移
相器を構成する回路素子数が少なく低損失で小型な移相
器が得られる。

【０１０２】また、第７の発明によれば、移相器の構成
を通過回路と、インダクタ及びトランジスタのオフ状態
の容量の集中定数によるＴ型位相進み回路とを切換える
構成としたので、移相器を構成する回路素子数が少なく
低損失で小型な移相器が得られる。

【０１０３】また、第８の発明によれば、移相器の構成
をインダクタ及びキャパシタ等の集中定数によるπ型位
相遅れ回路とπ型位相進み回路とを切換える構成とした
ので、移相量の大きい移相器でも小型にでき、また、位
相遅れ回路と位相進み回路とで逆の周波数特性を持たせ
る等して周波数特性の少ない移相器の設計が可能とな
る。

【０１０４】また、第９の発明によれば、移相器の構成
をインダクタ及びキャパシタ等の集中定数によるπ型位
相遅れ回路とπ型位相進み回路とを切換える構成とし、
小さい移相量を得るために必要な小容量のキャパシタを
トランジスタのオフ状態の容量で実現したので、キャパ
シタ素子数が少なく小型な移相器が得られる。

【０１０５】また、第１０の発明によれば、移相器の構
成をインダクタ及びキャパシタ等の集中定数によるＴ型
位相遅れ回路とＴ型位相進み回路とを切換える構成と
し、大きい移相量を得るために必要な小容量のキャパシ
タをトランジスタのオフ状態の容量で実現したので、キ
ャパシタ素子数が少なく小型な移相器が得られる。

【０１０６】また、第１１の発明によれば、移相器の構
成をインダクタ及びキャパシタ等の集中定数によるπ型
位相遅れ回路とπ型位相進み回路とを切換える構成と
し、高周波数帯で移相器として動作するために必要な小
容量のキャパシタをトランジスタのオフ状態の容量で実
現したので、キャパシタ素子数が少なく小型な移相器が
得られる。

【０１０７】また、第１２の発明によれば、移相器の構
成を通過回路とインダクタ、キャパシタ及びトランジス
タのオフ状態の容量の集中定数によるπ型位相進み回路
とを切換える構成としたので、移相器を構成する回路素
子数が少なく低損失で小型な移相器が得られる。

【０１０８】また、第１３の発明によれば、移相器の構
成を通過回路とインダクタ及びトランジスタのオフ状態
の容量の集中定数によるπ型位相進み回路とを切換える
構成としたので、移相器を構成する回路素子数が少なく
低損失で小型な移相器が得られる。

【０１０９】また、第１４の発明によれば、移相器の構
成を通過回路と、インダクタ及びトランジスタのオフ状
態の容量等の集中定数によるＴ型位相遅れ回路とを切換
える構成としたので、移相器を構成する回路素子数が少
なく低損失で小型な移相器が得られる。

【０１１０】また、第１５の発明によれば、移相器の構
成をインダクタ、キャパシタ及びトランジスタのオフ状
態の容量の集中定数によるＬＣ型位相遅れ回路とＬＣ型
位相進み回路とを切換える構成としたので、更に低損失
で小型な移相器が得られる。

【０１１１】また、第１６の発明によれば、移相器の構
成をインダクタ及びトランジスタのオフ状態の容量の集
中定数によるＬＣ型位相遅れ回路とＬＣ型位相進み回路
とを切換える構成としたので、キャパシタ素子が不要で
更に低損失で小型な移相器が得られる。

【０１１２】また、第１７の発明によれば、移相器の構
成を通過回路とインダクタ及びトランジスタのオフ状態
の容量の集中定数によるＬＣ型位相遅れ回路とを切換え
る構成としたので、移相器を構成する回路素子数が少な
く低損失で小型な移相器が得られる。

【０１１３】また、第１８の発明によれば、移相器の構
成を通過回路とインダクタ及びキャパシタの集中定数に
よるＬＣ型位相進み回路とを切換える構成としたので、
移相器を構成する回路素子数が少なく低損失で小型な移
相器が得られる。

【０１１４】また、第１９の発明によれば、移相器の構
成を通過回路とインダクタ及びトランジスタのオフ状態
の容量の集中定数によるＬＣ型位相進み回路とを切換え
る構成としたので、移相器を構成する回路素子数が少な
く低損失で小型な移相器が得られる。

【図面の簡単な説明】

【図１】この発明の実施の形態１を示す回路図であ
る。

【図２】この発明の実施の形態１の動作を説明する回
路図である。

【図３】この発明の実施の形態２を示す回路図であ
る。

【図４】この発明の実施の形態３を示す回路図であ
る。

【図５】この発明の実施の形態４を示す回路図であ
る。

【図６】この発明の実施の形態５を示す回路図であ
る。

【図７】この発明の実施の形態５の動作を説明する回
路図である。

【図８】この発明の実施の形態６を示す回路図であ
る。

【図９】この発明の実施の形態６の動作を説明する回
路図である。

【図１０】この発明の実施の形態７を示す回路図であ
る。

【図１１】この発明の実施の形態８を示す回路図であ
る。

【図１２】この発明の実施の形態８の動作を説明する
回路図である。

【図１３】この発明の実施の形態９を示す回路図であ
る。

【図１４】この発明の実施の形態１０を示す回路図で
ある。

【図１５】この発明の実施の形態１１を示す回路図で
ある。

【図１６】この発明の実施の形態１２を示す回路図で
ある。

【図１７】この発明の実施の形態１２の動作を説明す
る回路図である。

【図１８】この発明の実施の形態１３を示す回路図で
ある。

【図１９】この発明の実施の形態１４を示す回路図で
ある。

【図２０】この発明の実施の形態１４の動作を説明す
る回路図である。

【図２１】この発明の実施の形態１５を示す回路図で
ある。

【図２２】この発明の実施の形態１５の動作を説明す
る回路図である。

【図２３】この発明の実施の形態１６を示す回路図で
ある。

【図２４】この発明の実施の形態１７を示す回路図で
ある。

【図２５】この発明の実施の形態１７の動作を説明す
る回路図である。

【図２６】この発明の実施の形態１８を示す回路図で
ある。

【図２７】この発明の実施の形態１８の動作を説明す
る回路図である。

【図２８】この発明の実施の形態１９を示す回路図で
ある。

【図２９】従来の移相器を示す回路図である。

【符号の説明】

１第１のトランジスタ、２キャパシタ、３第２の
トランジスタ、４インダクタ、５第３のトランジス
タ、６第４のトランジスタ、７第５のトランジス
タ、８第６のトランジスタ、９接地、１０入力端
子、１１出力端子、１２基準伝送線路、１３遅延
伝送線路、１４エミッタ電極、１５コレクタ電極、
１６ベース電極。

Claims

【特許請求の範囲】

【請求項１】エミッタ電極とコレクタ電極間に第１の
キャパシタを装荷した第１のトランジスタに、エミッタ
電極とコレクタ電極間に第１のインダクタを装荷した第
２のトランジスタが直列に接続された第１の直列回路
と、エミッタ電極とコレクタ電極間に第２のキャパシタ
を装荷した第３のトランジスタに、エミッタ電極とコレ
クタ電極間に第２のインダクタを装荷した第４のトラン
ジスタが直列に接続された第２の直列回路とを入出力間
に対して直列に接続すると共に、エミッタ電極とコレク
タ電極間に第３のキャパシタを装荷した第５のトランジ
スタに、エミッタ電極とコレクタ電極間に第３のインダ
クタを装荷した第６のトランジスタが直列に接続された
第３の直列回路を、前記第１の直列回路と第２の直列回
路の接続点に、入出力間に対して並列接続してＴ型回路
を構成し、前記第１から第６のトランジスタにバイアス
電圧を印加する手段を具備したことを特徴とする移相
器。
【請求項２】第１のトランジスタに、エミッタ電極と
コレクタ電極間に第１のインダクタを装荷した第２のト
ランジスタが直列に接続された第１の直列回路と、第３
のトランジスタに、エミッタ電極とコレクタ電極間に第
２のインダクタを装荷した第４のトランジスタが直列に
接続された第２の直列回路とを入出力間に対して直列に
接続すると共に、エミッタ電極とコレクタ電極間にキャ
パシタを装荷した第５のトランジスタに、エミッタ電極
とコレクタ電極間に第３のインダクタを装荷した第６の
トランジスタが直列に接続された第３の直列回路を、前
記第１の直列回路と第２の直列回路の接続点に、入出力
間に対して並列接続してＴ型回路を構成し、前記第１か
ら第６のトランジスタにバイアス電圧を印加する手段を
具備したことを特徴とする移相器。
【請求項３】エミッタ電極とコレクタ電極間に第１の
キャパシタを装荷した第１のトランジスタに、エミッタ
電極とコレクタ電極間に第１のインダクタを装荷した第
２のトランジスタが直列に接続された第１の直列回路
と、エミツタ電極とコレクタ電極間に第２のキャパシタ
を装荷した第３のトランジスタに、エミッタ電極とコレ
クタ電極間に第２のインダクタを装荷した第４のトラン
ジスタが直列に接続された第２の直列回路とを入出力間
に対して直列に接続すると共に、第５のトランジスタ
に、エミッタ電極とコレクタ電極間に第３のインダクタ
を装荷した第６のトランジスタが直列に接続された第３
の直列回路を、前記第１の直列回路と第２の直列回路の
接続点に、入出力間に対して並列接続してＴ型回路を構
成し、前記第１から第６のトランジスタにバイアス電極
を印加する手段を具備したことを特徴とする移相器。
【請求項４】第１のトランジスタに、エミッタ電極と
コレクタ電極間に第１のインダクタを装荷した第２のト
ランジスタが直列に接続された第１の直列回路と、第３
のトランジスタに、エミッタ電極とコレクタ電極間に第
２のインダクタを装荷した第４のトランジスタが直列に
接続された第２の直列回路とを入出力間に対して直列に
接続すると共に、第５のトランジスタに、エミッタ電極
とコレクタ電極間に第３のインダクタを装荷した第６の
トランジスタが直列に接続された第３の直列回路を、前
記第１の直列回路と第２の直列回路の接続点に、入出力
間に対して並列接続してＴ型回路を構成し、前記第１か
ら第６のトランジスタにバイアス電圧を印加する手段を
具備したことを特徴とする移相器。
【請求項５】エミッタ電極とコレクタ電極間に第１の
インダクタを装荷した第１のトランジスタと、エミッタ
電極とコレクタ電極間に第２のインダクタを装荷した第
２のトランジスタとを、エミッタ電極及びコレクタ電極
を接続端子として入出力間に対して直列に接続すると共
に、第３のトランジスタに、エミッタ電極とコレクタ電
極間に第３のインダクタを装荷した第４のトランジスタ
が直列に接続された直列回路を、前記第１のトランジス
タと第２のトランジスタの接続点に、入出力間に対して
並列接続してＴ型回路を構成し、前記第１から第４のト
ランジスタにバイアス電圧を印加する手段を具備したこ
とを特徴とする移相器。
【請求項６】エミッタ電極とコレクタ電極間に第１の
キャパシタを装荷した第１のトランジスタと、エミッタ
電極とコレクタ電極間に第２のキャパシタを装荷した第
２のトランジスタとを、エミッタ電極及びコレクタ電極
を接続端子として入出力間に対して直列に接続すると共
に、第３のトランジスタに、エミッタ電極とコレクタ電
極間にインダクタを装荷した第４のトランジスタが直列
に接続された直列回路を、前記第１のトランジスタと第
２のトランジスタの接続点に、入出力間に対して並列接
続してＴ型回路を構成し、前記第１から第４のトランジ
スタにバイアス電圧を印加する手段を具備したことを特
徴とする移相器。
【請求項７】第１のトランジスタと、第２のトランジ
スタとをエミッタ電極及びコレクタ電極を接続端子とし
て入出力間に対して直列に接続すると共に、第３のトラ
ンジスタに、エミッタ電極とコレクタ電極間にインダク
タを装荷した第４のトランジスタが直列に接続された直
列回路を、前記第１のトランジスタと第２のトランジス
タの接続点に、入出力間に対して並列接続してＴ型回路
を構成し、前記第１から第４のトランジスタにバイアス
電圧を印加する手段を具備したことを特徴とする移相
器。
【請求項８】エミッタ電極とコレクタ電極間に第１の
キャパシタを装荷した第１のトランジスタに、エミッタ
電極とコレクタ電極間に第１のインダクタを装荷した第
２のトランジスタが直列に接続された第１の直列回路
と、エミッタ電極とコレクタ電極間に第２のキャパシタ
を装荷した第３のトランジスタに、エミッタ電極とコレ
クタ電極間に第２のインダクタを装荷した第４のトラン
ジスタが直列に接続された第２の直列回路とを入出力間
に対して各々並列に接続すると共に、エミッタ電極とコ
レクタ電極間に第３のキャパシタを装荷した第５のトラ
ンジスタに、エミッタ電極とコレクタ電極間に第３のイ
ンダクタを装荷した第６のトランジスタが直列に接続さ
れた第３の直列回路を、前記第１の直列回路と第２の直
列回路間に、入出力間に対して直列接続してπ型回路を
構成し、前記第１から第６のトランジスタにバイアス電
圧を印加する手段を具備したことを特徴とする移相器。
【請求項９】第１のトランジスタに、エミッタ電極と
コレクタ電極間に第１のインダクタを装荷した第２のト
ランジスタが直列に接続された第１の直列回路と、第３
のトランジスタに、エミッタ電極とコレクタ電極間に第
２のインダクタを装荷した第４のトランジスタが直列に
接続された第２の直列回路とを入出力間に対して各々並
列に接続すると共に、エミッタ電極とコレクタ電極間に
キャパシタを装荷した第５のトランジスタに、エミッタ
電極とコレクタ電極間に第３のインダクタを装荷した第
６のトランジスタが直列に接続された第３の直列回路
を、前記第１の直列回路と第２の直列回路間に、入出力
間に対して直列接続してπ型回路を構成し、前記第１か
ら第６のトランジスタにバイアス電圧を印加する手段を
具備したことを特徴とする移相器。
【請求項１０】エミッタ電極とコレクタ電極間に第１
のキャパシタを装荷した第１のトランジスタに、エミッ
タ電極とコレクタ電極間に第１のインダクタを装荷した
第２のトランジスタが直列に接続された第１の直列回路
と、コミッタ電極とコレクタ電極間に第２のキャパシタ
を装荷した第３のトランジスタに、エミッタ電極とコレ
クタ電極間に第２のインダクタを装荷した第４のトラン
ジスタが直列に接続された第２の直列回路とを入出力間
に対して各々並列に接続すると共に、第５のトランジス
タに、エミッタ電極とコレクタ電極間に第３のインダク
タを装荷した第６のトランジスタが直列に接続された第
３の直列回路を、前記第１の直列回路と第２の直列回路
間に、入出力間に対して直列接続してπ型回路を構成
し、前記第１から第６のトランジスタにバイアス電極を
印加する手段を具備したことを特徴とする移相器。
【請求項１１】第１のトランジスタに、エミッタ電極
とコレクタ電極間に第１のインダクタを装荷した第２の
トランジスタが直列に接続された第１の直列回路と、第
３のトランジスタに、エミッタ電極とコレクタ電極間に
第２のインダクタを装荷した第４のトランジスタが直列
に接続された第２の直列回路とを入出力間に対して各々
並列に接続すると共に、第５のトランジスタに、エミッ
タ電極とコレクタ電極間に第３のインダクタを装荷した
第６のトランジスタが直列に接続された第３の直列回路
を、前記第１の直列回路と第２の直列回路間に、入出力
間に対して直列接続してπ型回路を構成し、前記第１か
ら第６のトランジスタにバイアス電圧を印加する手段を
具備したことを特徴とする移相器。
【請求項１２】第１のトランジスタに、エミッタ電極
とコレクタ電極間に第１のインダクタを装荷した第２の
トランジスタが直列に接続された第１の直列回路と、第
３のトランジスタに、エミッタ電極とコレクタ電極間に
第２のインダクタを装荷した第４のトランジスタが直列
に接続された第２の直列回路とを入出力間に対して各々
並列に接続すると共に、エミッタ電極とコレクタ電極間
に第１のキャパシタを装荷した第５のトランジスタを、
前記第１の直列回路と第２の直列回路間に、入出力間に
対して直列接続してπ型回路を構成し、前記第１から第
５のトランジスタにバイアス電圧を印加する手段を具備
したことを特徴とする移相器。
【請求項１３】第１のトランジスタに、エミッタ電極
とコレクタ電極間に第１のインダクタを装荷した第２の
トランジスタが直列に接続された第１の直列回路と、第
３のトランジスタに、エミッタ電極とコレクタ電極間に
第２のインダクタを装荷した第４のトランジスタが直列
に接続された第２の直列回路とを入出力間に対して各々
並列に接続すると共に、第５のトランジスタを前記第１
の直列回路と第２の直列回路間に、入出力間に対して直
列接続してπ型回路を構成し、前記第１から第５のトラ
ンジスタにバイアス電圧を印加する手段を具備したこと
を特徴とする移相器。
【請求項１４】第１のトランジスタに、エミッタ電極
とコレクタ電極間に第１のインダクタを装荷した第２の
トランジスタが直列に接続された第１の直列回路と、第
３のトランジスタに、エミッタ電極とコレクタ電極間に
第２のインダクタを装荷した第４のトランジスタが直列
に接続された第２の直列回路とを入出力間に対して各々
並列に接続すると共に、エミッタ電極とコレクタ電極間
に第３のインダクタを装荷した第５のトランジスタを前
記第１の直列回路と第２の直列回路間に、入出力間に対
して直列接続してπ型回路を構成し、前記第１から第５
のトランジスタにバイアス電圧を印加する手段を具備し
たことを特徴とする移相器。
【請求項１５】エミッタ電極とコレクタ電極間に第１
のインダクタを装荷した第１のトランジスタと、エミッ
タ電極とコレクタ電極間にキャパシタを装荷した第２の
トランジスタとを入出力間に対して直列に接続すると共
に、第３のトランジスタに、エミッタ電極とコレクタ電
極間に第２のインダクタを装荷した第４のトランジスタ
が直列に接続された直列回路を、前記第１のトランジス
タと第２のトランジスタの接続点に、入出力間に対して
並列接続してＴ型回路を構成し、前記第１から第４のト
ランジスタにバイアス電圧を印加する手段を具備したこ
とを特徴とする移相器。
【請求項１６】エミッタ電極とコレクタ電極間に第１
のインダクタを装荷した第１のトランジスタと、第２の
トランジスタとを入出力間に対して直列に接続すると共
に、第３のトランジスタに、エミッタ電極とコレクタ電
極間に第２のインダクタを装荷した第４のトランジスタ
が直列に接続された直列回路を、前記第１のトランジス
タと第２のトランジスタの接続点に、入出力間に対して
並列接続してＴ型回路を構成し、前記第１から第４のト
ランジスタにバイアス電圧を印加する手段を具備したこ
とを特徴とする移相器。
【請求項１７】エミッタ電極とコレクタ電極間に第１
のインダクタを装荷した第１のトランジスタを入出力間
に対して直列に接続すると共に、第２のトランジスタ
に、エミッタ電極とコレクタ電極間に第２のインダクタ
を装荷した第３のトランジスタが直列に接続された直列
回路を、入出力間に対して並列接続した構成であって、
前記第１から第３のトランジスタにバイアス電圧を印加
する手段を具備したことを特徴とする移相器。
【請求項１８】エミッタ電極とコレクタ電極間にキャ
パシタを装荷した第１のトランジスタを入出力間に対し
て直列に接続すると共に、第２のトランジスタに、エミ
ッタ電極とコレクタ電極間にインダクタを装荷した第３
のトランジスタが直列に接続された直列回路を、入出力
間に対して並列接続した構成であって、前記第１から第
３のトランジスタにバイアス電圧を印加する手段を具備
したことを特徴とする移相器。
【請求項１９】第１のトランジスタを入出力間に対し
て直列に接続すると共に、第２のトランジスタに、エミ
ッタ電極とコレクタ電極間にインダクタを装荷した第３
のトランジスタが直列に接続された直列回路を、入出力
間に対して並列接続した構成であって、前記第１から第
３のトランジスタにバイアス電圧を印加する手段を具備
したことを特徴とする移相器。