JP3074798B2 - 移相器 - Google Patents
移相器Info
- Publication number
- JP3074798B2 JP3074798B2 JP03153090A JP15309091A JP3074798B2 JP 3074798 B2 JP3074798 B2 JP 3074798B2 JP 03153090 A JP03153090 A JP 03153090A JP 15309091 A JP15309091 A JP 15309091A JP 3074798 B2 JP3074798 B2 JP 3074798B2
- Authority
- JP
- Japan
- Prior art keywords
- active
- capacitor
- radio wave
- propagation path
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は移相器の移相量設定精
度の向上に関するものである。
度の向上に関するものである。
【０００２】
【従来の技術】第４図は、例えば、Ｃ．Ｗ．Ｓｕｃｋｌ
ｉｎｇ，”Ｓ−ＢａｎｄＰｈａｓｅＳｈｉｆｔｅｒ ｕ
ｓｉｎｇ Ｍｏｎｏｌｉｔｈｉｃ ＧａＡｓ Ｃｉｒｃ
ｕｉｔｓ”ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓ
ｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔ Ｃｏｎｆｅｒ
ｅｎｃｅ １９８２ ＰＰ．１３４〜１３５に示された
従来の移相器の一例を示す等価回路図である。図におい
て、１は入力端子、２は出力端子、３、４、５、６はそ
れぞれ第１、第２、第３、第４のスイッチ用電界効果ト
ランジスタ（以下、スイッチ用ＦＥＴと略称する）、７
は入力端子１に電気的に接続された第１のスイッチ用Ｆ
ＥＴ３、第２のスイッチ用ＦＥＴ４から構成された第１
の単極双投スイッチ（以下、ＳＰＤＴスイッチと略称す
る）、８は出力端子２に電気的に接続された第３のスイ
ッチ用ＦＥＴ５、第４のスイッチ用ＦＥＴ６から構成さ
れた第２のＳＰＤＴスイッチ、９は第１のスイッチ用Ｆ
ＥＴ３と第３のスイッチ用ＦＥＴ５との間に直列に接続
されている第１のインダクタ、１０ａ、１０ｂは一端が
第１のインダクタ９に接続され、他端が接地されている
第１のキャパシタ、１１は第２のスイッチ用ＦＥＴ４と
第４のスイッチ用ＦＥＴ６との間に直列に接続されてい
る第２のキャパシタ、１２ａ、１２ｂは一端が第２のキ
ャパシタ１１に接続され、他端が接地されている第２の
インダクタ、１３ａ、１３ｂはそれぞれ第１、第２のバ
イアス端子である。ここで、第１のスイッチ用ＦＥＴ３
と第２のスイッチ用ＦＥＴ４と第３のスイッチ用ＦＥＴ
５と第４のスイッチ用ＦＥＴ６には第１、第２のバイア
ス端子１３ａ、１３ｂを介してバイアス電圧が印加され
るが、この際に必要なバイアス回路の詳細は、ここでは
図示を省略している。また、第１のインダクタ９と第１
のキャパシタ１０ａ、１０ｂとで、低域通過形フィルタ
１４（以下、ＬＰＦと省略する。）が形成されており、
第２のキャパシタ１１と第２のインダクタ１２ａ、１２
ｂとで高域通過形フィルタ１５（以下、ＨＰＦと略称す
る。）が形成されている。また、ここで、ＬＰＦ、ＨＰ
Ｆは、ともに所要の周波数を通過帯域とするようにし
て、上記各リアクタンス素子の素子値が設定されてい
る。
ｉｎｇ，”Ｓ−ＢａｎｄＰｈａｓｅＳｈｉｆｔｅｒ ｕ
ｓｉｎｇ Ｍｏｎｏｌｉｔｈｉｃ ＧａＡｓ Ｃｉｒｃ
ｕｉｔｓ”ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓ
ｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔ Ｃｏｎｆｅｒ
ｅｎｃｅ １９８２ ＰＰ．１３４〜１３５に示された
従来の移相器の一例を示す等価回路図である。図におい
て、１は入力端子、２は出力端子、３、４、５、６はそ
れぞれ第１、第２、第３、第４のスイッチ用電界効果ト
ランジスタ（以下、スイッチ用ＦＥＴと略称する）、７
は入力端子１に電気的に接続された第１のスイッチ用Ｆ
ＥＴ３、第２のスイッチ用ＦＥＴ４から構成された第１
の単極双投スイッチ（以下、ＳＰＤＴスイッチと略称す
る）、８は出力端子２に電気的に接続された第３のスイ
ッチ用ＦＥＴ５、第４のスイッチ用ＦＥＴ６から構成さ
れた第２のＳＰＤＴスイッチ、９は第１のスイッチ用Ｆ
ＥＴ３と第３のスイッチ用ＦＥＴ５との間に直列に接続
されている第１のインダクタ、１０ａ、１０ｂは一端が
第１のインダクタ９に接続され、他端が接地されている
第１のキャパシタ、１１は第２のスイッチ用ＦＥＴ４と
第４のスイッチ用ＦＥＴ６との間に直列に接続されてい
る第２のキャパシタ、１２ａ、１２ｂは一端が第２のキ
ャパシタ１１に接続され、他端が接地されている第２の
インダクタ、１３ａ、１３ｂはそれぞれ第１、第２のバ
イアス端子である。ここで、第１のスイッチ用ＦＥＴ３
と第２のスイッチ用ＦＥＴ４と第３のスイッチ用ＦＥＴ
５と第４のスイッチ用ＦＥＴ６には第１、第２のバイア
ス端子１３ａ、１３ｂを介してバイアス電圧が印加され
るが、この際に必要なバイアス回路の詳細は、ここでは
図示を省略している。また、第１のインダクタ９と第１
のキャパシタ１０ａ、１０ｂとで、低域通過形フィルタ
１４（以下、ＬＰＦと省略する。）が形成されており、
第２のキャパシタ１１と第２のインダクタ１２ａ、１２
ｂとで高域通過形フィルタ１５（以下、ＨＰＦと略称す
る。）が形成されている。また、ここで、ＬＰＦ、ＨＰ
Ｆは、ともに所要の周波数を通過帯域とするようにし
て、上記各リアクタンス素子の素子値が設定されてい
る。
【０００３】次に動作について説明する。従来の移相器
は上記のように構成され、ＬＰＦ１４の通過帯域におい
て位相遅れが生じ、ＨＰＦ１５の通過帯域において位相
進みが生じることを利用し、電波伝搬経路をＬＰＦ１４
側またはＨＰＦ１５側へと切り替えることにより、所要
の移相量を得るものである。まず、第１のスイッチ用Ｆ
ＥＴ３と第３のスイッチ用ＦＥＴ５のゲートとに第１の
バイアス端子１３ａから印加するバイアス電圧をそれぞ
れ０Ｖとし、第２のスイッチ用ＦＥＴ４と第４のスイッ
チ用ＦＥＴ６のゲートとに第２のバイアス端子１３ｂか
ら印加するバイアス電圧をそれぞれピンチオフ電圧とし
た場合について説明する。この場合には、第１のスイッ
チ用ＦＥＴ３と第２のスイッチ用ＦＥＴ４のドレイン・
ソース間が導通状態となり、第３のスイッチ用ＦＥＴ５
と第４のスイッチ用ＦＥＴ６のドレイン・ソース間が遮
断状態となるため、入力端子１から入射した電波は、Ｌ
ＰＦ１４を通過することにより、位相遅れを生じて出力
端子２にあらわれる。次に、４個のスイッチ用ＦＥＴに
印加するバイアス電圧を上記と逆転した場合には、前記
の場合とは電波伝搬路が逆転して、入力端子１から入射
した電波は、ＨＰＦ１５を通過することにより、位相進
みを生じて出力端子２にあらわれる。従って、従来の移
相器では、上記のように４個のスイッチ用ＦＥＴに印加
するバイアス電圧を切り換えて、第１のＳＰＤＴスイッ
チ７と第２のＳＰＤＴスイッチ８を切り換えることによ
り、入出力端子間の移相量を変えることができる。な
お、ここで第１のＳＰＤＴスイッチ７に加え第２のＳＰ
ＤＴスイッチ８を設けることにより、移相器を構成して
いる回路素子と移相器が挿入された外部回路との分離を
完全に行い、互いに影響なく動作させるようにしたもの
である。以上のように、この種の移相器は、ＬＰＦ１４
側とＨＰＦ１５側との電波伝搬経路の切り換えにより２
通りの通過位相差が得られるものであり、このようにし
て得られる移相量の異なる移相器を多段に縦続接続する
ことにより所要の移相量を実現できる。
は上記のように構成され、ＬＰＦ１４の通過帯域におい
て位相遅れが生じ、ＨＰＦ１５の通過帯域において位相
進みが生じることを利用し、電波伝搬経路をＬＰＦ１４
側またはＨＰＦ１５側へと切り替えることにより、所要
の移相量を得るものである。まず、第１のスイッチ用Ｆ
ＥＴ３と第３のスイッチ用ＦＥＴ５のゲートとに第１の
バイアス端子１３ａから印加するバイアス電圧をそれぞ
れ０Ｖとし、第２のスイッチ用ＦＥＴ４と第４のスイッ
チ用ＦＥＴ６のゲートとに第２のバイアス端子１３ｂか
ら印加するバイアス電圧をそれぞれピンチオフ電圧とし
た場合について説明する。この場合には、第１のスイッ
チ用ＦＥＴ３と第２のスイッチ用ＦＥＴ４のドレイン・
ソース間が導通状態となり、第３のスイッチ用ＦＥＴ５
と第４のスイッチ用ＦＥＴ６のドレイン・ソース間が遮
断状態となるため、入力端子１から入射した電波は、Ｌ
ＰＦ１４を通過することにより、位相遅れを生じて出力
端子２にあらわれる。次に、４個のスイッチ用ＦＥＴに
印加するバイアス電圧を上記と逆転した場合には、前記
の場合とは電波伝搬路が逆転して、入力端子１から入射
した電波は、ＨＰＦ１５を通過することにより、位相進
みを生じて出力端子２にあらわれる。従って、従来の移
相器では、上記のように４個のスイッチ用ＦＥＴに印加
するバイアス電圧を切り換えて、第１のＳＰＤＴスイッ
チ７と第２のＳＰＤＴスイッチ８を切り換えることによ
り、入出力端子間の移相量を変えることができる。な
お、ここで第１のＳＰＤＴスイッチ７に加え第２のＳＰ
ＤＴスイッチ８を設けることにより、移相器を構成して
いる回路素子と移相器が挿入された外部回路との分離を
完全に行い、互いに影響なく動作させるようにしたもの
である。以上のように、この種の移相器は、ＬＰＦ１４
側とＨＰＦ１５側との電波伝搬経路の切り換えにより２
通りの通過位相差が得られるものであり、このようにし
て得られる移相量の異なる移相器を多段に縦続接続する
ことにより所要の移相量を実現できる。
【０００４】
【発明が解決しようとする課題】従来のマイクロ波半導
体移相器は以上のように構成されており、ＬＰＦ、ＨＰ
Ｆを実現するためにインダクタ、キャパシタが必要であ
る。従来は上記文献にも示されているように、このよう
な素子をスパイラルインダクタやＭＩＭキャパシタ等の
受動素子で構成していた。従って、大量生産に適したモ
ノリシック回路技術によりこの種の移相器を実現する場
合、製造上の問題から上記のような受動素子の素子値を
一定にすることが困難であり、その値がばらつく。この
結果としてＬＰＦ、ＨＰＦの通過位相が設計値から変化
し、所要の移相量が得られない問題が生じる。さらに、
従来のマイクロ波半導体移相器では、一段の移相器で連
続的な移相量の変化が得られないため、所要の移相量を
精度良く設定するためには多段構成にする必要があり、
コストやサイズの増大をまねいていた。
体移相器は以上のように構成されており、ＬＰＦ、ＨＰ
Ｆを実現するためにインダクタ、キャパシタが必要であ
る。従来は上記文献にも示されているように、このよう
な素子をスパイラルインダクタやＭＩＭキャパシタ等の
受動素子で構成していた。従って、大量生産に適したモ
ノリシック回路技術によりこの種の移相器を実現する場
合、製造上の問題から上記のような受動素子の素子値を
一定にすることが困難であり、その値がばらつく。この
結果としてＬＰＦ、ＨＰＦの通過位相が設計値から変化
し、所要の移相量が得られない問題が生じる。さらに、
従来のマイクロ波半導体移相器では、一段の移相器で連
続的な移相量の変化が得られないため、所要の移相量を
精度良く設定するためには多段構成にする必要があり、
コストやサイズの増大をまねいていた。
【０００５】この発明は上記のような問題点を解決する
ためになされたもので、所要能動素子数は従来の移相器
と同等のままで位相遅れと位相進みを切り替え、かつ、
連続的な移相量の設定ができる移相量設定精度の高い移
相器を得ることを目的とする。
ためになされたもので、所要能動素子数は従来の移相器
と同等のままで位相遅れと位相進みを切り替え、かつ、
連続的な移相量の設定ができる移相量設定精度の高い移
相器を得ることを目的とする。
【０００６】
【課題を解決するための手段】入力端子と、出力端子
と、上記入力端子と出力端子との間に接続され、トラン
ジスタや電界効果トランジスタ等の能動素子と抵抗およ
びキャパシタとを有して構成されたリアクタンストラン
ジスタやリアクタンス電界効果トランジスタ等のリアク
タンス能動素子で、上記抵抗あるいはキャパシタを可変
としてリアクタンスを可変とするように形成された能動
インダクタあるいは能動キャパシタを備えて構成された
低域通過形フィルタを有する第１の電波伝搬経路と、上
記能動インダクタあるいは能動キャパシタを備えて構成
された高域通過形フィルタを有する第２の電波伝搬経路
とを備え、上記第１の電波伝搬経路と第２電波伝搬経路
のそれぞれが有する能動インダクタあるいは能動キャパ
シタの少なくとも一つが上記入力端子端に配置され、上
記能動インダクタあるいは能動キャパシタへの印加バイ
アス条件を変えることにより第１の電波伝搬経路と第２
電波伝搬経路の一方を選択するものである。
と、上記入力端子と出力端子との間に接続され、トラン
ジスタや電界効果トランジスタ等の能動素子と抵抗およ
びキャパシタとを有して構成されたリアクタンストラン
ジスタやリアクタンス電界効果トランジスタ等のリアク
タンス能動素子で、上記抵抗あるいはキャパシタを可変
としてリアクタンスを可変とするように形成された能動
インダクタあるいは能動キャパシタを備えて構成された
低域通過形フィルタを有する第１の電波伝搬経路と、上
記能動インダクタあるいは能動キャパシタを備えて構成
された高域通過形フィルタを有する第２の電波伝搬経路
とを備え、上記第１の電波伝搬経路と第２電波伝搬経路
のそれぞれが有する能動インダクタあるいは能動キャパ
シタの少なくとも一つが上記入力端子端に配置され、上
記能動インダクタあるいは能動キャパシタへの印加バイ
アス条件を変えることにより第１の電波伝搬経路と第２
電波伝搬経路の一方を選択するものである。
【０００７】
【作用】上記のように構成された移相器においては、第
１の電波伝搬経路と第２電波伝搬経路のそれぞれが有す
る能動インダクタあるいは能動キャパシタの少なくとも
一つが入力端子端に配置されているので、能動インダク
タあるいは能動キャパシタのそれぞれの能動素子への印
加バイアス条件を変えることにより一方の電波伝搬経路
が選択され、さらに、低域通過形フィルタおよび高域通
過形フィルタは抵抗あるいはキャパシタを可変としてリ
アクタンスを可変とするように形成された能動インダク
タあるいは能動キャパシタを備えて構成されているの
で、選択された電波伝搬経路での位相遅れまたは位相進
みを与える移相量を連続的に設定できる。
１の電波伝搬経路と第２電波伝搬経路のそれぞれが有す
る能動インダクタあるいは能動キャパシタの少なくとも
一つが入力端子端に配置されているので、能動インダク
タあるいは能動キャパシタのそれぞれの能動素子への印
加バイアス条件を変えることにより一方の電波伝搬経路
が選択され、さらに、低域通過形フィルタおよび高域通
過形フィルタは抵抗あるいはキャパシタを可変としてリ
アクタンスを可変とするように形成された能動インダク
タあるいは能動キャパシタを備えて構成されているの
で、選択された電波伝搬経路での位相遅れまたは位相進
みを与える移相量を連続的に設定できる。
【０００８】
【実施例】実施例１．図１はこの発明の移相器の一実施
例を示す回路構成図である。なお、この実施例では従来
例と同様のマイクロ波半導体移相器をリアクタンス電界
効果トランジスタ（以下、リアクタンスＦＥＴと略称す
る）を用いて構成した場合について説明する。図におい
て、１６ａ〜１６ｆは可変キャパシタ、１７ａ〜１７ｆ
は可変レジスタ、１８ａ〜１８ｆは電界効果トランジス
タ（以下、ＦＥＴと略称する）、１９、２０は可変キャ
パシタ１６ａ、１６ｃをそれぞれＦＥＴ１８ａ、１８ｃ
のゲートとソース間に、可変レジスタ１７ａ、１７ｃを
それぞれＦＥＴ１８ａ、１８ｃのゲートとドレイン間に
設けた第１、第２の能動インダクタ、２１は可変レジス
タ１７ｂをＦＥＴ１８ａ、１８ｃのゲートとソース間
に、可変キャパシタ１６ｂはＦＥＴ１８ａ、１８ｃのゲ
ートとドレイン間に設けた第１の能動キャパシタ、２２
は上記第１、第２の能動インダクタと同様の構成の第３
の能動インダクタ、２３、２４は上記第１の能動キャパ
シタ２１と同様の構成の第２、第３の能動キャパシタで
ある。ここでは、第１、第２の能動インダクタ１９、２
０と第１の能動キャパシタ２１により入力端子１と出力
端子２の間にＴ形のＬＰＦ１４が構成され、第３の能動
インダクタ２２と第２、第３の能動キャパシタ２３、２
４により入力端子１と出力端子２の間にＴ形のＨＰＦ１
５が構成されている。それぞれのＦＥＴには第１、第
２、第３、第４のゲートバイアス端子２５、２６、２
７、２８よりゲートバイアス電圧が印加される構成であ
る。ここで、ＦＥＴ１８ａ〜１８ｆにはドレインバイア
ス電圧も印加する必要があるが、ここではゲートバイア
ス回路の詳細並びにドレインバイアス回路の図示を省略
している。
例を示す回路構成図である。なお、この実施例では従来
例と同様のマイクロ波半導体移相器をリアクタンス電界
効果トランジスタ（以下、リアクタンスＦＥＴと略称す
る）を用いて構成した場合について説明する。図におい
て、１６ａ〜１６ｆは可変キャパシタ、１７ａ〜１７ｆ
は可変レジスタ、１８ａ〜１８ｆは電界効果トランジス
タ（以下、ＦＥＴと略称する）、１９、２０は可変キャ
パシタ１６ａ、１６ｃをそれぞれＦＥＴ１８ａ、１８ｃ
のゲートとソース間に、可変レジスタ１７ａ、１７ｃを
それぞれＦＥＴ１８ａ、１８ｃのゲートとドレイン間に
設けた第１、第２の能動インダクタ、２１は可変レジス
タ１７ｂをＦＥＴ１８ａ、１８ｃのゲートとソース間
に、可変キャパシタ１６ｂはＦＥＴ１８ａ、１８ｃのゲ
ートとドレイン間に設けた第１の能動キャパシタ、２２
は上記第１、第２の能動インダクタと同様の構成の第３
の能動インダクタ、２３、２４は上記第１の能動キャパ
シタ２１と同様の構成の第２、第３の能動キャパシタで
ある。ここでは、第１、第２の能動インダクタ１９、２
０と第１の能動キャパシタ２１により入力端子１と出力
端子２の間にＴ形のＬＰＦ１４が構成され、第３の能動
インダクタ２２と第２、第３の能動キャパシタ２３、２
４により入力端子１と出力端子２の間にＴ形のＨＰＦ１
５が構成されている。それぞれのＦＥＴには第１、第
２、第３、第４のゲートバイアス端子２５、２６、２
７、２８よりゲートバイアス電圧が印加される構成であ
る。ここで、ＦＥＴ１８ａ〜１８ｆにはドレインバイア
ス電圧も印加する必要があるが、ここではゲートバイア
ス回路の詳細並びにドレインバイアス回路の図示を省略
している。
【０００９】また、図２はリアクタンスＦＥＴにおいて
インダクタ、キャパシタを実現する回路構成を説明する
ための回路図である。このような回路構成にすれば、ト
ランジスタやＦＥＴ等の３端子能動素子を用いてリアク
タンス素子を実現できることは、例えば、大越による
「基礎電子回路」オーム社のＰＰ．１９６〜１９８に記
載されている。ゲートに接続した可変レジスタ１７、可
変キャパシタ１６の値を変化させることにより、これら
の回路により得られるインダクタンス値、キャパシタン
ス値を変えることができる。従って、このような回路を
用いて構成されるＬＰＦ１４、ＨＰＦ１５はその性能を
劣化させること無く通過位相を変えることができる。
インダクタ、キャパシタを実現する回路構成を説明する
ための回路図である。このような回路構成にすれば、ト
ランジスタやＦＥＴ等の３端子能動素子を用いてリアク
タンス素子を実現できることは、例えば、大越による
「基礎電子回路」オーム社のＰＰ．１９６〜１９８に記
載されている。ゲートに接続した可変レジスタ１７、可
変キャパシタ１６の値を変化させることにより、これら
の回路により得られるインダクタンス値、キャパシタン
ス値を変えることができる。従って、このような回路を
用いて構成されるＬＰＦ１４、ＨＰＦ１５はその性能を
劣化させること無く通過位相を変えることができる。
【００１０】次に移相器の動作について説明する。ここ
では、第１、第２の能動インダクタ１９、２０と第１の
能動キャパシタ２１が機能するようにして第１、第２の
ゲートバイアス端子２５、２６にバイアスを印加するも
のとする。一方、第３のゲートバイアス端子２７にピン
チオフ電圧を印加し、かつＦＥＴ１８ｄとＦＥＴ１８ｆ
のドレインバイアス電圧を０Ｖとすると、ＦＥＴ１８ｄ
とＦＥＴ１８ｆそれぞれのドレイン・ソース間は遮断と
なる。さらに、第４のゲートバイアス端子２８を０Ｖと
し、かつＦＥＴ１８ｅのドレインバイアス電圧を０Ｖと
すると、ＦＥＴ１８ｅのドレイン・ソース間は短絡とな
る。この結果、ＨＰＦ１５側の経路は遮断となり、入力
端子１から入射した電波はすべてＬＰＦ１４を通過する
ことになり、位相遅れを生じて出力端子２にあらわれ
る。ついで、第１、第２のゲートバイアス端子２５、２
６の印加バイアスと第３、第４のゲートバイアス端子２
７、２８の印加バイアスを逆転し、これに応じてドレイ
ンバイアス電圧条件を変えることにより、電波の伝搬経
路をＨＰＦ１５側に切り換えることができ、入力端子１
から入射した電波はすべてＨＰＦ１５を通過することに
なり、位相進みを生じて出力端子２にあらわれる。
では、第１、第２の能動インダクタ１９、２０と第１の
能動キャパシタ２１が機能するようにして第１、第２の
ゲートバイアス端子２５、２６にバイアスを印加するも
のとする。一方、第３のゲートバイアス端子２７にピン
チオフ電圧を印加し、かつＦＥＴ１８ｄとＦＥＴ１８ｆ
のドレインバイアス電圧を０Ｖとすると、ＦＥＴ１８ｄ
とＦＥＴ１８ｆそれぞれのドレイン・ソース間は遮断と
なる。さらに、第４のゲートバイアス端子２８を０Ｖと
し、かつＦＥＴ１８ｅのドレインバイアス電圧を０Ｖと
すると、ＦＥＴ１８ｅのドレイン・ソース間は短絡とな
る。この結果、ＨＰＦ１５側の経路は遮断となり、入力
端子１から入射した電波はすべてＬＰＦ１４を通過する
ことになり、位相遅れを生じて出力端子２にあらわれ
る。ついで、第１、第２のゲートバイアス端子２５、２
６の印加バイアスと第３、第４のゲートバイアス端子２
７、２８の印加バイアスを逆転し、これに応じてドレイ
ンバイアス電圧条件を変えることにより、電波の伝搬経
路をＨＰＦ１５側に切り換えることができ、入力端子１
から入射した電波はすべてＨＰＦ１５を通過することに
なり、位相進みを生じて出力端子２にあらわれる。
【００１１】以上のように、印加バイアス電圧条件に応
じて電波伝搬経路をＬＰＦ１４側、ＨＰＦ１５側とに切
り換えることができ、かつ、ＬＰＦ１４、ＨＰＦ１５を
構成しているインダクタ、キャパシタの値が制御可能で
あるため、一段の移相器で位相遅れから位相進みまでの
比較的広い範囲に亙って任意の移相量を連続的に設定す
ることができる。
じて電波伝搬経路をＬＰＦ１４側、ＨＰＦ１５側とに切
り換えることができ、かつ、ＬＰＦ１４、ＨＰＦ１５を
構成しているインダクタ、キャパシタの値が制御可能で
あるため、一段の移相器で位相遅れから位相進みまでの
比較的広い範囲に亙って任意の移相量を連続的に設定す
ることができる。
【００１２】実施例２．図３はこの発明の移相器の他の
実施例を示す回路構成図である。上記実施例１において
は、ＨＰＦ１４、ＬＰＦ１５はともに３個ずつのリアク
タンスＦＥＴを用いてフィルタを構成する場合の構成に
ついて示したが、この実施例では５個のリアクタンスＦ
ＥＴを用いてＨＰＦ１４、ＬＰＦ１５を構成した場合の
マイクロ波半導体移相器の構成を示す。図において、１
６ｇ〜１６ｊは可変キャパシタ、１７ｇ〜１７ｊは可変
レジスタ、１８ｇ〜１８ｊはＦＥＴ、２９は第４の能動
キャパシタ、３０は第４の能動インダクタ、３１は第５
の能動インダクタ、３２は第５の能動キャパシタであ
る。なお、それぞれの能動キャパシタおよび能動インダ
クタの構成は図１と同様である。また、第１、第２、第
４の能動インダクタ１９、２０、３０と第１、第４の能
動キャパシタ２１、２９でＨＰＦ１４が形成され、第
２、第３、第５の能動キャパシタ２３、２４、３２と第
３、第５の能動インダクタ２２、３１でＬＰＦ１５が形
成されている。
実施例を示す回路構成図である。上記実施例１において
は、ＨＰＦ１４、ＬＰＦ１５はともに３個ずつのリアク
タンスＦＥＴを用いてフィルタを構成する場合の構成に
ついて示したが、この実施例では５個のリアクタンスＦ
ＥＴを用いてＨＰＦ１４、ＬＰＦ１５を構成した場合の
マイクロ波半導体移相器の構成を示す。図において、１
６ｇ〜１６ｊは可変キャパシタ、１７ｇ〜１７ｊは可変
レジスタ、１８ｇ〜１８ｊはＦＥＴ、２９は第４の能動
キャパシタ、３０は第４の能動インダクタ、３１は第５
の能動インダクタ、３２は第５の能動キャパシタであ
る。なお、それぞれの能動キャパシタおよび能動インダ
クタの構成は図１と同様である。また、第１、第２、第
４の能動インダクタ１９、２０、３０と第１、第４の能
動キャパシタ２１、２９でＨＰＦ１４が形成され、第
２、第３、第５の能動キャパシタ２３、２４、３２と第
３、第５の能動インダクタ２２、３１でＬＰＦ１５が形
成されている。
【００１３】ここで、リアクタンスＦＥＴおよび移相器
の動作については上記実施例１と同様であり、説明を省
略する。
の動作については上記実施例１と同様であり、説明を省
略する。
【００１４】この実施例によれば、実施例１と同様の効
果に加えて、キャパシタおよびインダクタにより構成す
るフィルタを多段構成としたことにより広帯域化できる
利点がある。
果に加えて、キャパシタおよびインダクタにより構成す
るフィルタを多段構成としたことにより広帯域化できる
利点がある。
【００１５】ところで、上記実施例１および実施例２に
おいては、能動キャパシタまたは能動インダクタを構成
するリアクタンスＦＥＴを３個または５個用いてそれぞ
れＨＰＦ１４、ＬＰＦ１５を構成した場合を示したが、
リアクタンスＦＥＴの使用数はこれに限らず、少なくと
も一つが入力端子１側の端に配置されていれば良く、さ
らに、ＨＰＦ１４とＬＰＦ１５を構成するリアクタンス
ＦＥＴの使用数は同数でなくても良い。なお、リアクタ
ンスＦＥＴは上記の入力端子１側の端に配置される少な
くとも一つが抵抗あるいはキャパシタを可変としてリア
クタンスを可変とするように形成されたものであれば良
く、また、ＬＰＦ１４、ＨＰＦ１５を構成するキャパシ
タおよびインダクタのすべてを可変とする必要はない。
おいては、能動キャパシタまたは能動インダクタを構成
するリアクタンスＦＥＴを３個または５個用いてそれぞ
れＨＰＦ１４、ＬＰＦ１５を構成した場合を示したが、
リアクタンスＦＥＴの使用数はこれに限らず、少なくと
も一つが入力端子１側の端に配置されていれば良く、さ
らに、ＨＰＦ１４とＬＰＦ１５を構成するリアクタンス
ＦＥＴの使用数は同数でなくても良い。なお、リアクタ
ンスＦＥＴは上記の入力端子１側の端に配置される少な
くとも一つが抵抗あるいはキャパシタを可変としてリア
クタンスを可変とするように形成されたものであれば良
く、また、ＬＰＦ１４、ＨＰＦ１５を構成するキャパシ
タおよびインダクタのすべてを可変とする必要はない。
【００１６】また、上記実施例１および実施例２におい
ては、図２に示した基本構成のリアクタンスＦＥＴによ
り能動キャパシタおよび能動インダクタを形成した場合
について示したが、損失特性改善や帯域特性改善のため
にさらに抵抗またはリアクタンス素子を付加した構成と
しても良い。
ては、図２に示した基本構成のリアクタンスＦＥＴによ
り能動キャパシタおよび能動インダクタを形成した場合
について示したが、損失特性改善や帯域特性改善のため
にさらに抵抗またはリアクタンス素子を付加した構成と
しても良い。
【００１７】上記実施例１および実施例２においては、
３端子の能動素子としてＦＥＴを用いたリアクタンスＦ
ＥＴの場合を示したが、これに限らず、たとえばバイポ
ーラトランジスタやＨＥＭＴを用いても同様に構成でき
る。
３端子の能動素子としてＦＥＴを用いたリアクタンスＦ
ＥＴの場合を示したが、これに限らず、たとえばバイポ
ーラトランジスタやＨＥＭＴを用いても同様に構成でき
る。
【００１８】
【発明の効果】以上のようにこの発明によれば、リアク
タンスを可変とするように形成された能動インダクタあ
るいは能動キャパシタを備えて構成された低域通過形フ
ィルタを有する第１の電波伝搬経路と、高域通過形フィ
ルタを有する第２の電波伝搬経路とを備え、上記能動イ
ンダクタあるいは能動キャパシタへの印加バイアス条件
を変えることにより第１の電波伝搬経路と第２電波伝搬
経路の一方を選択するので、所要能動素子数を従来の移
相器と同等にして位相遅れと位相進みを切り替え、か
つ、連続的な移相量の設定ができる効果がある。
タンスを可変とするように形成された能動インダクタあ
るいは能動キャパシタを備えて構成された低域通過形フ
ィルタを有する第１の電波伝搬経路と、高域通過形フィ
ルタを有する第２の電波伝搬経路とを備え、上記能動イ
ンダクタあるいは能動キャパシタへの印加バイアス条件
を変えることにより第１の電波伝搬経路と第２電波伝搬
経路の一方を選択するので、所要能動素子数を従来の移
相器と同等にして位相遅れと位相進みを切り替え、か
つ、連続的な移相量の設定ができる効果がある。
【図１】この発明の実施例１を示す回路構成図である。
【図２】この発明の実施例１のリアクタンスＦＥＴにお
いて能動インダクタ、能動キャパシタを実現する回路構
成を説明するための回路図である。
いて能動インダクタ、能動キャパシタを実現する回路構
成を説明するための回路図である。
【図３】この発明の実施例２を示す回路構成図である。
【図４】従来の移相器を示す等価回路図である。
１ 入力端子 ２ 出力端子 ３ 第１のスイッチ用電界効果トランジスタ ４ 第２のスイッチ用電界効果トランジスタ ５ 第３のスイッチ用電界効果トランジスタ ６ 第４のスイッチ用電界効果トランジスタ ７ 第１の単極双投スイッチ ８ 第２の単極双投スイッチ ９ 第１のインダクタ １０ 第１のキャパシタ １１ 第２のキャパシタ １２ 第２のインダクタ １３ バイアス端子 １４ 低域通過形フィルタ １５ 高域通過形フィルタ １６ 可変キャパシタ １７ 可変レジスタ １８ 電界効果トランジスタ １９ 第１の能動インダクタ ２０ 第２の能動インダクタ ２１ 第１の能動キャパシタ ２２ 第３の能動インダクタ ２３ 第２の能動キャパシタ ２４ 第３の能動キャパシタ ２５ 第１のゲートバイアス端子 ２６ 第２のゲートバイアス端子 ２７ 第３のゲートバイアス端子 ２８ 第４のゲートバイアス端子 ２９ 第４の能動キャパシタ ３０ 第４の能動インダクタ ３１ 第５の能動インダクタ ３２ 第５の能動キャパシタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊東 健治 鎌倉市大船五丁目１番１号 三菱電機株 式会社 電子システム研究所内 (56)参考文献 特開 昭64−12712（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/16
Claims (1)
- 【請求項１】 入力端子と、出力端子と、上記入力端子
と出力端子との間に接続され、トランジスタや電界効果
トランジスタ等の能動素子と抵抗およびキャパシタとを
有して構成されたリアクタンストランジスタやリアクタ
ンス電界効果トランジスタ等のリアクタンス能動素子
で、上記抵抗あるいはキャパシタを可変としてリアクタ
ンスを可変とするように形成された能動インダクタある
いは能動キャパシタを備えて構成された低域通過形フィ
ルタを有する第１の電波伝搬経路と、上記能動インダク
タあるいは能動キャパシタを備えて構成された高域通過
形フィルタを有する第２の電波伝搬経路とを備え、上記
第１の電波伝搬経路と第２電波伝搬経路のそれぞれが有
する能動インダクタあるいは能動キャパシタの少なくと
も一つが上記入力端子端に配置され、上記能動インダク
タあるいは能動キャパシタへの印加バイアス条件を変え
ることにより第１の電波伝搬経路と第２電波伝搬経路の
一方を選択することを特徴とする移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03153090A JP3074798B2 (ja) | 1991-06-25 | 1991-06-25 | 移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03153090A JP3074798B2 (ja) | 1991-06-25 | 1991-06-25 | 移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH053418A JPH053418A (ja) | 1993-01-08 |
| JP3074798B2 true JP3074798B2 (ja) | 2000-08-07 |
Family
ID=15554754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03153090A Expired - Fee Related JP3074798B2 (ja) | 1991-06-25 | 1991-06-25 | 移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3074798B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3336196B2 (ja) * | 1996-06-25 | 2002-10-21 | 株式会社ミツトヨ | 振幅抽出装置 |
| WO2009113657A1 (ja) * | 2008-03-13 | 2009-09-17 | 旭化成エレクトロニクス株式会社 | 発振器 |
| EP3721557B1 (en) | 2017-12-08 | 2021-08-04 | Telefonaktiebolaget LM Ericsson (publ) | A combined mixer and filter circuitry |
| US20230188118A1 (en) * | 2020-05-20 | 2023-06-15 | Telefonaktiebolaget Lm Ericsson (Publ) | A Filter Circuitry Using Active Inductor |
-
1991
- 1991-06-25 JP JP03153090A patent/JP3074798B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH053418A (ja) | 1993-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144477B2 (ja) | スイッチ回路及び半導体装置 | |
| JPH10335901A (ja) | 半導体スイッチ | |
| US7123116B2 (en) | Phase shifter and multibit phase shifter | |
| US6674341B2 (en) | Phase shifter and multibit phase shifter | |
| US4893035A (en) | Cascaded low pass/high pass filter phase shifter system | |
| JP3087844B2 (ja) | 半導体移相器 | |
| JP3074798B2 (ja) | 移相器 | |
| KR100842306B1 (ko) | 콤팩트형 180도 위상천이기 | |
| JP2001326558A (ja) | 移相器 | |
| JPH02151113A (ja) | Ｌｐｆ／ｈｐｆ移相器 | |
| JP2679331B2 (ja) | マイクロ波回路スイツチ及びマイクロ波回路スイツチを備えた移相器 | |
| JPH07312508A (ja) | 可変減衰器 | |
| JPH10200302A (ja) | 可変移相器 | |
| JPH0733026U (ja) | 移相器 | |
| JP2771861B2 (ja) | 移相器 | |
| JP2677030B2 (ja) | 半導体移相器 | |
| WO2023135663A1 (ja) | 移相回路 | |
| JPH0570967B2 (ja) | ||
| JP2001094302A (ja) | 移相ユニット及びマイクロ波移相器 | |
| JPH09135102A (ja) | 減衰器 | |
| JPH11205086A (ja) | 移相器 | |
| JP2002368566A (ja) | 移相回路および移相器 | |
| JPH06232607A (ja) | 減衰器 | |
| JPH08181508A (ja) | 可変減衰器 | |
| KR940011028B1 (ko) | 무 스위치 고역, 저역통과 여파기형 위상기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |