JP2001094302A - 移相ユニット及びマイクロ波移相器 - Google Patents
移相ユニット及びマイクロ波移相器Info
- Publication number
- JP2001094302A JP2001094302A JP26554599A JP26554599A JP2001094302A JP 2001094302 A JP2001094302 A JP 2001094302A JP 26554599 A JP26554599 A JP 26554599A JP 26554599 A JP26554599 A JP 26554599A JP 2001094302 A JP2001094302 A JP 2001094302A
- Authority
- JP
- Japan
- Prior art keywords
- phase shift
- phase
- unit
- selectively
- lpf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】１ビットのチップ当たりのパターン面積を小さ
くした状態でアイソレーション特性の改善を図り、かつ
回路全体の小型化及び集積化の実現を図る。 【解決手段】ＨＰＦ２１、ＬＰＦ２２を構成するキャパ
シタをＦＥＴ２１１，２１２，２２３に置き換えて、Ｈ
ＰＦもしくはＬＰＦ形成時にはＦＥＴ２１１，２１２，
２２３をオフ状態にすることでキャパシタとして利用し
て等価容量値を大きくし、アイソレート時にはＦＥＴ２
１１，２１２，２２３をオン状態にすることで低インピ
ーダンスの負荷として利用してＳＰＤＴスイッチ１２，
１３のＦＥＴ１２２，１２４，１３２，１３４のドレイ
ン−ソース間の等価抵抗値とＨＰＦ２１，ＬＰＦ２２の
インピーダンスとの合成インピーダンスを低くする。
くした状態でアイソレーション特性の改善を図り、かつ
回路全体の小型化及び集積化の実現を図る。 【解決手段】ＨＰＦ２１、ＬＰＦ２２を構成するキャパ
シタをＦＥＴ２１１，２１２，２２３に置き換えて、Ｈ
ＰＦもしくはＬＰＦ形成時にはＦＥＴ２１１，２１２，
２２３をオフ状態にすることでキャパシタとして利用し
て等価容量値を大きくし、アイソレート時にはＦＥＴ２
１１，２１２，２２３をオン状態にすることで低インピ
ーダンスの負荷として利用してＳＰＤＴスイッチ１２，
１３のＦＥＴ１２２，１２４，１３２，１３４のドレイ
ン−ソース間の等価抵抗値とＨＰＦ２１，ＬＰＦ２２の
インピーダンスとの合成インピーダンスを低くする。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばモノシリ
ックマイクロ波集積回路で構成される移相ユニット及び
マイクロ波移相器に関する。
ックマイクロ波集積回路で構成される移相ユニット及び
マイクロ波移相器に関する。
【０００２】
【従来の技術】従来のマイクロ波移相器は、この入力端
子に入力されるマイクロ波信号の位相に所望の位相差を
与えて出力端子に伝送するもので、主にフェーズドアレ
イアンテナに用いられる。この種のマイクロ波移相器
は、砒化ガリウム（ＧａＡｓ）等の半絶縁性基板上に電
界効果型トランジスタ（ＦＥＴ）などの能動素子や抵
抗、キャパシタ、インダクタ等を形成するモノシリック
マイクロ波集積回路により構成されている。特に、この
マイクロ波集積回路に関しては、小型・軽量化が研究さ
れている。
子に入力されるマイクロ波信号の位相に所望の位相差を
与えて出力端子に伝送するもので、主にフェーズドアレ
イアンテナに用いられる。この種のマイクロ波移相器
は、砒化ガリウム（ＧａＡｓ）等の半絶縁性基板上に電
界効果型トランジスタ（ＦＥＴ）などの能動素子や抵
抗、キャパシタ、インダクタ等を形成するモノシリック
マイクロ波集積回路により構成されている。特に、この
マイクロ波集積回路に関しては、小型・軽量化が研究さ
れている。
【０００３】図５は、従来のマイクロ波移相器に使用さ
れる１ビット分の移相ユニットの構成を示す回路構成図
である。図５において、図中符号１０１は移相ユニット
で、入力端子１１と、ＳＰＤＴ（Single Pole Double T
hrow）スイッチ１２，１３と、ハイパスフィルタ（ＨＰ
Ｆ）１４と、ローパスフィルタ（ＬＰＦ）１５と、出力
端子１６とを備えている。すなわち、ＳＰＤＴスイッチ
１２は、その入力ポートを入力端子１１に接続し、その
出力ポートの一方をＨＰＦ１４の入力側に接続し、他方
をＬＰＦ１５の入力側に接続している。また、ＳＰＤＴ
スイッチ１３は、その入力ポートの一方をＨＰＦ１４の
出力側に接続し、他方をＬＰＦ１５の出力側に接続し、
その出力ポートを出力端子１６に接続している。
れる１ビット分の移相ユニットの構成を示す回路構成図
である。図５において、図中符号１０１は移相ユニット
で、入力端子１１と、ＳＰＤＴ（Single Pole Double T
hrow）スイッチ１２，１３と、ハイパスフィルタ（ＨＰ
Ｆ）１４と、ローパスフィルタ（ＬＰＦ）１５と、出力
端子１６とを備えている。すなわち、ＳＰＤＴスイッチ
１２は、その入力ポートを入力端子１１に接続し、その
出力ポートの一方をＨＰＦ１４の入力側に接続し、他方
をＬＰＦ１５の入力側に接続している。また、ＳＰＤＴ
スイッチ１３は、その入力ポートの一方をＨＰＦ１４の
出力側に接続し、他方をＬＰＦ１５の出力側に接続し、
その出力ポートを出力端子１６に接続している。
【０００４】ＳＰＤＴスイッチ１２は、入力端子１１と
ＨＰＦ１４との間の伝送線路上にＦＥＴ１２１を介在
し、またその伝送線路と接地間にＦＥＴ１２２を介在し
ている。そして、入力端子１１とＬＰＦ１５との間の伝
送線路上にＦＥＴ１２３を介在し、またその伝送線路と
接地間にＦＥＴ１２４を介在している。
ＨＰＦ１４との間の伝送線路上にＦＥＴ１２１を介在
し、またその伝送線路と接地間にＦＥＴ１２２を介在し
ている。そして、入力端子１１とＬＰＦ１５との間の伝
送線路上にＦＥＴ１２３を介在し、またその伝送線路と
接地間にＦＥＴ１２４を介在している。
【０００５】ＳＰＤＴスイッチ１３は、ＨＰＦ１４と出
力端子１６との間の伝送線路上にＦＥＴ１３１を介在
し、またその伝送線路と接地間にＦＥＴ１３２を介在し
ている。そして、ＬＰＦ１５と出力端子１６との間の伝
送線路上にＦＥＴ１３３を介在し、またその伝送線路と
接地間にＦＥＴ１３４を介在している。
力端子１６との間の伝送線路上にＦＥＴ１３１を介在
し、またその伝送線路と接地間にＦＥＴ１３２を介在し
ている。そして、ＬＰＦ１５と出力端子１６との間の伝
送線路上にＦＥＴ１３３を介在し、またその伝送線路と
接地間にＦＥＴ１３４を介在している。
【０００６】上記ＦＥＴ１２２，１２３，１３２，１３
３は、それぞれゲート端子が制御端子１７に接続されて
いる。また、上記ＦＥＴ１２１，１２４，１３１，１３
４は、それぞれゲート端子が制御端子１８に接続されて
いる。
３は、それぞれゲート端子が制御端子１７に接続されて
いる。また、上記ＦＥＴ１２１，１２４，１３１，１３
４は、それぞれゲート端子が制御端子１８に接続されて
いる。
【０００７】ＨＰＦ１４は、その伝送線路上にキャパシ
タ１４１，１４２を介在し、伝送線路と接地間にインダ
クタ１４３を介在している。ＬＰＦ１５は、その伝送線
路上にインダクタ１５１，１５２を介在し、伝送線路と
接地間にキャパシタ１５３を介在している。
タ１４１，１４２を介在し、伝送線路と接地間にインダ
クタ１４３を介在している。ＬＰＦ１５は、その伝送線
路上にインダクタ１５１，１５２を介在し、伝送線路と
接地間にキャパシタ１５３を介在している。
【０００８】次に、上記構成における動作について説明
する。制御端子１７に０Ｖ、制御端子１８にＦＥＴのピ
ンチオフ電圧以下の制御電圧を印加した場合に、ＦＥＴ
１２２，１２３，１３２，１３３はオン状態になり、Ｆ
ＥＴ１２１，１２４，１３１，１３４はオフ状態にな
る。このため、入力端子１１に入力されたマイクロ波信
号は、ＬＰＦ１５を通過し出力端子１６から取り出され
るが、この際、ＬＰＦ１５の特性により決まる位相回転
が生じた信号となる。
する。制御端子１７に０Ｖ、制御端子１８にＦＥＴのピ
ンチオフ電圧以下の制御電圧を印加した場合に、ＦＥＴ
１２２，１２３，１３２，１３３はオン状態になり、Ｆ
ＥＴ１２１，１２４，１３１，１３４はオフ状態にな
る。このため、入力端子１１に入力されたマイクロ波信
号は、ＬＰＦ１５を通過し出力端子１６から取り出され
るが、この際、ＬＰＦ１５の特性により決まる位相回転
が生じた信号となる。
【０００９】また、制御端子１７にＦＥＴのピンチオフ
電圧以下、制御端子１８に０Ｖの制御電圧を印加した場
合に、ＦＥＴ１２１，１２４，１３１，１３４はオン状
態になり、ＦＥＴ１２２，１２３，１３２，１３３はオ
フ状態になる。このため、入力端子１１に入力されたマ
イクロ波信号は、ＨＰＦ１４を通過し出力端子１６から
取り出されるが、この際、ＨＰＦ１４の特性により決ま
る位相回転が生じた信号となる。
電圧以下、制御端子１８に０Ｖの制御電圧を印加した場
合に、ＦＥＴ１２１，１２４，１３１，１３４はオン状
態になり、ＦＥＴ１２２，１２３，１３２，１３３はオ
フ状態になる。このため、入力端子１１に入力されたマ
イクロ波信号は、ＨＰＦ１４を通過し出力端子１６から
取り出されるが、この際、ＨＰＦ１４の特性により決ま
る位相回転が生じた信号となる。
【００１０】すなわち、制御端子１７，１８に印加する
制御電圧を選択的に切り替えることで、ＨＰＦ１４の特
性もしくはＬＰＦ１５の特性によって決まる位相回転を
生じたマイクロ波信号を出力端子１６から取り出すこと
ができる。つまり、この状態切り替えにより、通過する
マイクロ波信号に対し任意の位相変化を与えることがで
きる。
制御電圧を選択的に切り替えることで、ＨＰＦ１４の特
性もしくはＬＰＦ１５の特性によって決まる位相回転を
生じたマイクロ波信号を出力端子１６から取り出すこと
ができる。つまり、この状態切り替えにより、通過する
マイクロ波信号に対し任意の位相変化を与えることがで
きる。
【００１１】なお、ＨＰＦ１４は、図６に示すように、
通過信号に対して決められた移相量分の位相進みを与
え、ＬＰＦ１５は、通過信号に対して決められた移相量
分の位相遅れを与える。
通過信号に対して決められた移相量分の位相進みを与
え、ＬＰＦ１５は、通過信号に対して決められた移相量
分の位相遅れを与える。
【００１２】ところで、従来の移相ユニット１０１で
は、例えば制御端子１７にＦＥＴのピンチオフ電圧以
下、制御端子１８に０Ｖの制御電圧を印加した場合に、
ＦＥＴ１２４，１３４のオン状態におけるドレイン−ソ
ース間の等価抵抗値が大きいため、ＳＰＤＴスイッチ１
２，１３の入出力ポート間のアイソレーションが悪く、
アイソレート側であるＬＰＦ１５にも信号が通過してし
まい、その結果、出力端子１６から取り出される信号が
歪んでしまうことになる。
は、例えば制御端子１７にＦＥＴのピンチオフ電圧以
下、制御端子１８に０Ｖの制御電圧を印加した場合に、
ＦＥＴ１２４，１３４のオン状態におけるドレイン−ソ
ース間の等価抵抗値が大きいため、ＳＰＤＴスイッチ１
２，１３の入出力ポート間のアイソレーションが悪く、
アイソレート側であるＬＰＦ１５にも信号が通過してし
まい、その結果、出力端子１６から取り出される信号が
歪んでしまうことになる。
【００１３】また、制御端子１７に０Ｖ、制御端子１８
にピンチオフ電圧以下の制御電圧を印加した場合にも同
様に、ＦＥＴ１２２，１３２のオン状態におけるドレイ
ン−ソース間の等価抵抗値が大きいため、ＳＰＤＴスイ
ッチ１２，１３の入出力ポート間のアイソレーションが
悪く、アイソレート側であるＨＰＦ１４にも信号が通過
してしまい、その結果、出力端子１６から取り出される
信号が歪んでしまうことになる。
にピンチオフ電圧以下の制御電圧を印加した場合にも同
様に、ＦＥＴ１２２，１３２のオン状態におけるドレイ
ン−ソース間の等価抵抗値が大きいため、ＳＰＤＴスイ
ッチ１２，１３の入出力ポート間のアイソレーションが
悪く、アイソレート側であるＨＰＦ１４にも信号が通過
してしまい、その結果、出力端子１６から取り出される
信号が歪んでしまうことになる。
【００１４】そこで、改善策としては、ＦＥＴ１２２，
１２４，１３２，１３４それぞれのゲート幅を比較的大
きな値としてドレイン−ソース間の等価抵抗値を小さく
することが考えられる。しかし、この改善策では、移相
ユニットのパターン面積の増大を招き、ビット数によっ
ては回路全体のチップサイズも大きくなり、モノリシッ
クマイクロ波集積回路でのマイクロ波移相器としては適
さないという問題が生じている。
１２４，１３２，１３４それぞれのゲート幅を比較的大
きな値としてドレイン−ソース間の等価抵抗値を小さく
することが考えられる。しかし、この改善策では、移相
ユニットのパターン面積の増大を招き、ビット数によっ
ては回路全体のチップサイズも大きくなり、モノリシッ
クマイクロ波集積回路でのマイクロ波移相器としては適
さないという問題が生じている。
【００１５】
【発明が解決しようとする課題】以上のように、従来の
移相ユニットでは、ＳＰＤＴスイッチを構成しているＦ
ＥＴのオン状態におけるドレイン−ソース間の等価抵抗
値が大きいことにより、ＳＰＤＴスイッチの入出力ポー
ト間のアイソレーションが劣化して信号歪みが生じると
いう問題を有している。また、アイソレーションの改善
策としてＦＥＴのゲート幅を大きくすると、パターン面
積が大きくなり、回路全体の小型化を図る上で障害にな
るという問題も有している。
移相ユニットでは、ＳＰＤＴスイッチを構成しているＦ
ＥＴのオン状態におけるドレイン−ソース間の等価抵抗
値が大きいことにより、ＳＰＤＴスイッチの入出力ポー
ト間のアイソレーションが劣化して信号歪みが生じると
いう問題を有している。また、アイソレーションの改善
策としてＦＥＴのゲート幅を大きくすると、パターン面
積が大きくなり、回路全体の小型化を図る上で障害にな
るという問題も有している。
【００１６】この発明の目的は、１ビットのチップ当た
りのパターン面積を小さくした状態でアイソレーション
特性の改善を図れ、かつ回路全体の小型化及び集積化の
実現に有利な移相ユニット及びマイクロ波移相器を提供
することにある。
りのパターン面積を小さくした状態でアイソレーション
特性の改善を図れ、かつ回路全体の小型化及び集積化の
実現に有利な移相ユニット及びマイクロ波移相器を提供
することにある。
【００１７】
【課題を解決するための手段】この発明に係る移相ユニ
ットは、互いに特性が異なり、通過信号に対して選択的
に位相変化を与える第１及び第２の通過移相部と、これ
ら第１及び第２の通過移相部のうちのいずれか一方に入
力信号を選択的に導出する切替部と、この切替部の切替
動作に連動して、第１及び第２の通過移相部の動作をオ
ン・オフさせる移相制御手段とを備えるようにしたもの
である。
ットは、互いに特性が異なり、通過信号に対して選択的
に位相変化を与える第１及び第２の通過移相部と、これ
ら第１及び第２の通過移相部のうちのいずれか一方に入
力信号を選択的に導出する切替部と、この切替部の切替
動作に連動して、第１及び第２の通過移相部の動作をオ
ン・オフさせる移相制御手段とを備えるようにしたもの
である。
【００１８】この構成によれば、互いに特性が異なり、
通過信号に対して選択的に位相変化を与える第１及び第
２の通過移相部に対して、切替部にて選択的に入力信号
を与えるように切り替える際に、この切替部の切替動作
に連動して第１及び第２の通過移相部各々の動作をオン
・オフ制御するようにしているので、第１及び第２の通
過移相部のインピーダンスを低くすることで、アイソレ
ーション特性の改善を図ることが可能となる。
通過信号に対して選択的に位相変化を与える第１及び第
２の通過移相部に対して、切替部にて選択的に入力信号
を与えるように切り替える際に、この切替部の切替動作
に連動して第１及び第２の通過移相部各々の動作をオン
・オフ制御するようにしているので、第１及び第２の通
過移相部のインピーダンスを低くすることで、アイソレ
ーション特性の改善を図ることが可能となる。
【００１９】具体的には、第１の通過移相部は、伝送線
路上に介在されるインダクタンスと、この伝送線路と接
地間に接続されるスイッチ素子とにより構成され、第２
の通過移相部は、伝送線路上に介在されるスイッチ素子
と、この伝送線路と接地間に接続されるインダクタンス
とにより構成され、移相制御手段は、切替部の切替動作
に応じて、第１及び第２の通過移相部各々のスイッチ素
子を選択的にオン・オフ制御することを特徴とする。
路上に介在されるインダクタンスと、この伝送線路と接
地間に接続されるスイッチ素子とにより構成され、第２
の通過移相部は、伝送線路上に介在されるスイッチ素子
と、この伝送線路と接地間に接続されるインダクタンス
とにより構成され、移相制御手段は、切替部の切替動作
に応じて、第１及び第２の通過移相部各々のスイッチ素
子を選択的にオン・オフ制御することを特徴とする。
【００２０】この構成によれば、第１及び第２の通過移
相部の各々を構成するキャパシタをスイッチ素子に置き
換えて、第１及び第２の通過移相部形成時にはスイッチ
素子をオフさせることでキャパシタとして利用し等価容
量値を大きくすることでＬＰＦまたはＨＰＦとして利用
し、アイソレート時にはスイッチ素子をオンさせること
で低インピーダンスの負荷として利用して切替部の等価
抵抗値と第１及び第２の通過移相部それぞれのインピー
ダンスとの合成インピーダンスを低くすることにより、
切替部の入出力ポート間のアイソレーションの改善を図
ることができる。また、第１及び第２の通過移相部の各
々を構成するキャパシタをスイッチ素子に置き換えただ
けで、切替部の入出力ポート間のアイソレーションの改
善を図ることができるので、アイソレーション改善のた
めに切替部のインピーダンスを小さく設定する必要がな
く、これにより、パターン面積を小さくした状態で、良
好なアイソレーション特性を実現できる。
相部の各々を構成するキャパシタをスイッチ素子に置き
換えて、第１及び第２の通過移相部形成時にはスイッチ
素子をオフさせることでキャパシタとして利用し等価容
量値を大きくすることでＬＰＦまたはＨＰＦとして利用
し、アイソレート時にはスイッチ素子をオンさせること
で低インピーダンスの負荷として利用して切替部の等価
抵抗値と第１及び第２の通過移相部それぞれのインピー
ダンスとの合成インピーダンスを低くすることにより、
切替部の入出力ポート間のアイソレーションの改善を図
ることができる。また、第１及び第２の通過移相部の各
々を構成するキャパシタをスイッチ素子に置き換えただ
けで、切替部の入出力ポート間のアイソレーションの改
善を図ることができるので、アイソレーション改善のた
めに切替部のインピーダンスを小さく設定する必要がな
く、これにより、パターン面積を小さくした状態で、良
好なアイソレーション特性を実現できる。
【００２１】また、この発明に係るマイクロ波移相器
は、上記移相ユニットをｍ（ｍは自然数）段直列に接続
して構成され、各移相ユニットの第１及び第２の通過移
相部の動作を選択的にオン・オフさせることで、通過信
号に対して任意の移相量で選択的に位相変化を与えるこ
とを特徴とする。
は、上記移相ユニットをｍ（ｍは自然数）段直列に接続
して構成され、各移相ユニットの第１及び第２の通過移
相部の動作を選択的にオン・オフさせることで、通過信
号に対して任意の移相量で選択的に位相変化を与えるこ
とを特徴とする。
【００２２】この構成によれば、ｍ段直列に接続された
移相ユニットの各々の第１及び第２の通過移相部の動作
を選択的にオン・オフさせることで、任意の移相量に可
変設定して通過信号に対して任意の移相量で位相変化を
与えることができ、また、移相ユニットとしてはパター
ン面積が小さいものであるので、回路全体として小型化
もしくは集積化の実現に有利となる。
移相ユニットの各々の第１及び第２の通過移相部の動作
を選択的にオン・オフさせることで、任意の移相量に可
変設定して通過信号に対して任意の移相量で位相変化を
与えることができ、また、移相ユニットとしてはパター
ン面積が小さいものであるので、回路全体として小型化
もしくは集積化の実現に有利となる。
【００２３】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２４】図１は、この発明に係る移相ユニットの一
実施形態を示す回路構成図である。なお、図１におい
て、上記図５と同一部分には同一符号を付して説明す
る。すなわち、ＳＰＤＴスイッチ１２とＳＰＤＴスイッ
チ１３との間には、ＨＰＦ２１及びＬＰＦ２２が介在さ
れることになる。ＨＰＦ２１は、その伝送線路上に介在
されるＦＥＴ２１１，２１２と、この伝送線路と接地間
に介在されるインダクタ２１３とにより構成される。Ｌ
ＰＦ２２は、その伝送線路上に介在されるインダクタ２
２１，２２２と、伝送線路と接地間に介在されるＦＥＴ
２２３とにより構成される。上記ＦＥＴ２１１，２１２
それぞれのゲート端子は、制御端子１７に接続されてお
り、上記ＦＥＴ２２３のゲート端子は、制御端子１８に
接続されている。
実施形態を示す回路構成図である。なお、図１におい
て、上記図５と同一部分には同一符号を付して説明す
る。すなわち、ＳＰＤＴスイッチ１２とＳＰＤＴスイッ
チ１３との間には、ＨＰＦ２１及びＬＰＦ２２が介在さ
れることになる。ＨＰＦ２１は、その伝送線路上に介在
されるＦＥＴ２１１，２１２と、この伝送線路と接地間
に介在されるインダクタ２１３とにより構成される。Ｌ
ＰＦ２２は、その伝送線路上に介在されるインダクタ２
２１，２２２と、伝送線路と接地間に介在されるＦＥＴ
２２３とにより構成される。上記ＦＥＴ２１１，２１２
それぞれのゲート端子は、制御端子１７に接続されてお
り、上記ＦＥＴ２２３のゲート端子は、制御端子１８に
接続されている。
【００２５】ここで、ＦＥＴのスイッチング動作時の等
価回路について図２を参照して説明する。すなわち、Ｆ
ＥＴのスイッチング動作時の等価回路は、図２（ａ）に
示すように、キャパシタと抵抗とを並列接続して構成し
ており、オン時には図２（ｂ）に示すように抵抗が支配
的となり、オフ時には図２（ｃ）に示すようにキャパシ
タが支配的となる。
価回路について図２を参照して説明する。すなわち、Ｆ
ＥＴのスイッチング動作時の等価回路は、図２（ａ）に
示すように、キャパシタと抵抗とを並列接続して構成し
ており、オン時には図２（ｂ）に示すように抵抗が支配
的となり、オフ時には図２（ｃ）に示すようにキャパシ
タが支配的となる。
【００２６】そこで、このＦＥＴのインピーダンス特性
を利用した例えばＳＰＤＴスイッチ１２及びＬＰＦ２２
の動作について図３を参照して説明する。制御端子１７
にピンチオフ電圧以下、制御端子１８に０Ｖの制御電圧
を印加した場合に、ＦＥＴ１２３はオフ状態となり、Ｆ
ＥＴ１２４，２２３はオン状態となる。すると、図３
（ａ）に示すように、ＬＰＦ２２はオフ状態となる。そ
して、ＦＥＴ１２３はキャパシタとなり、ＦＥＴ１２
４，２２３は抵抗となる。このとき、ＳＰＤＴスイッチ
１２の合成インピーダンスＺ’とＬＰＦ２２の合成イン
ピーダンスＺ”との合成インピーダンスがＺ’より低く
なり、これにより、入力端子１１に供給されたマイクロ
波信号は、ＬＰＦ２２の出力側には表れなくなる。
を利用した例えばＳＰＤＴスイッチ１２及びＬＰＦ２２
の動作について図３を参照して説明する。制御端子１７
にピンチオフ電圧以下、制御端子１８に０Ｖの制御電圧
を印加した場合に、ＦＥＴ１２３はオフ状態となり、Ｆ
ＥＴ１２４，２２３はオン状態となる。すると、図３
（ａ）に示すように、ＬＰＦ２２はオフ状態となる。そ
して、ＦＥＴ１２３はキャパシタとなり、ＦＥＴ１２
４，２２３は抵抗となる。このとき、ＳＰＤＴスイッチ
１２の合成インピーダンスＺ’とＬＰＦ２２の合成イン
ピーダンスＺ”との合成インピーダンスがＺ’より低く
なり、これにより、入力端子１１に供給されたマイクロ
波信号は、ＬＰＦ２２の出力側には表れなくなる。
【００２７】また、制御端子１７に０Ｖ、制御端子１８
にピンチオフ電圧以下の制御電圧を印加した場合に、Ｆ
ＥＴ１２３はオン状態となり、ＦＥＴ１２４，２２３は
オフ状態となる。すると、図３（ｂ）に示すように、Ｌ
ＰＦ２２はオン状態となる。そして、ＦＥＴ１２３は抵
抗となり、ＦＥＴ１２４，２２３はキャパシタとなる。
このとき、ＳＰＤＴスイッチ１２の合成インピーダンス
Ｚ’とＬＰＦ２２の合成インピーダンスＺ”との合成イ
ンピーダンスはＺ”とほぼ同等になり、これにより、入
力端子１１に供給されたマイクロ波信号は、ＬＰＦ２２
の出力側に表れることになる。このため、ＬＰＦ２２
は、ＦＥＴ２２３にて逆バイアス時に生じるキャパシタ
成分を利用してＬＰＦ特性を実現できる。
にピンチオフ電圧以下の制御電圧を印加した場合に、Ｆ
ＥＴ１２３はオン状態となり、ＦＥＴ１２４，２２３は
オフ状態となる。すると、図３（ｂ）に示すように、Ｌ
ＰＦ２２はオン状態となる。そして、ＦＥＴ１２３は抵
抗となり、ＦＥＴ１２４，２２３はキャパシタとなる。
このとき、ＳＰＤＴスイッチ１２の合成インピーダンス
Ｚ’とＬＰＦ２２の合成インピーダンスＺ”との合成イ
ンピーダンスはＺ”とほぼ同等になり、これにより、入
力端子１１に供給されたマイクロ波信号は、ＬＰＦ２２
の出力側に表れることになる。このため、ＬＰＦ２２
は、ＦＥＴ２２３にて逆バイアス時に生じるキャパシタ
成分を利用してＬＰＦ特性を実現できる。
【００２８】一方、ＨＰＦ２１については、制御端子１
７にピンチオフ電圧以下、制御端子１８に０Ｖの制御電
圧を印加した場合に、ＦＥＴ１２２，１２３はオフ状態
となり、ＦＥＴ１２１，１２４はオン状態となる。この
時、ＦＥＴ２１１，２１２がオフ状態になり、ＦＥＴ２
１１，２１２のドレイン−ソース間の等価容量値が増加
しインダクタ２１３によりＨＰＦ２１の特性が決まる。
また、制御端子１７に０Ｖ、制御端子１８にピンチオフ
電圧以下の制御電圧を印加した場合に、ＦＥＴ１２２，
１２３はオン状態となり、ＦＥＴ１２１，１２４はオフ
状態となる。この時、ＦＥＴ２１１，２１２がオン状態
になり、ＦＥＴ１２２のドレイン−ソース間の等価抵抗
値とＨＰＦ２１のインピーダンスとの合成インピーダン
スが低くなる。
７にピンチオフ電圧以下、制御端子１８に０Ｖの制御電
圧を印加した場合に、ＦＥＴ１２２，１２３はオフ状態
となり、ＦＥＴ１２１，１２４はオン状態となる。この
時、ＦＥＴ２１１，２１２がオフ状態になり、ＦＥＴ２
１１，２１２のドレイン−ソース間の等価容量値が増加
しインダクタ２１３によりＨＰＦ２１の特性が決まる。
また、制御端子１７に０Ｖ、制御端子１８にピンチオフ
電圧以下の制御電圧を印加した場合に、ＦＥＴ１２２，
１２３はオン状態となり、ＦＥＴ１２１，１２４はオフ
状態となる。この時、ＦＥＴ２１１，２１２がオン状態
になり、ＦＥＴ１２２のドレイン−ソース間の等価抵抗
値とＨＰＦ２１のインピーダンスとの合成インピーダン
スが低くなる。
【００２９】この結果、入力端子１１から入力されたマ
イクロ波信号は、ＨＰＦ２１使用時に、ＨＰＦ２１の特
性により位相回転した信号が出力端子１６から取り出さ
れると同時に、ＦＥＴ２２３がオン状態になりＦＥＴ１
２４，１３４のドレイン−ソース間の等価抵抗値とＬＰ
Ｆ２２のインピーダンスとの合成インピーダンスが低く
なることで、ＬＰＦ２２の出力側には表れない。また、
ＬＰＦ２２使用時に、ＬＰＦ２２の特性により位相回転
した信号が出力端子１６から取り出されると同時に、Ｆ
ＥＴ２１１，２１２がオン状態になりＦＥＴ１２２，１
３２のドレイン−ソース間の等価抵抗値とＨＰＦ２１の
インピーダンスとの合成インピーダンスが低くなること
で、ＨＰＦ２１の出力側には表れない。
イクロ波信号は、ＨＰＦ２１使用時に、ＨＰＦ２１の特
性により位相回転した信号が出力端子１６から取り出さ
れると同時に、ＦＥＴ２２３がオン状態になりＦＥＴ１
２４，１３４のドレイン−ソース間の等価抵抗値とＬＰ
Ｆ２２のインピーダンスとの合成インピーダンスが低く
なることで、ＬＰＦ２２の出力側には表れない。また、
ＬＰＦ２２使用時に、ＬＰＦ２２の特性により位相回転
した信号が出力端子１６から取り出されると同時に、Ｆ
ＥＴ２１１，２１２がオン状態になりＦＥＴ１２２，１
３２のドレイン−ソース間の等価抵抗値とＨＰＦ２１の
インピーダンスとの合成インピーダンスが低くなること
で、ＨＰＦ２１の出力側には表れない。
【００３０】このため、ＦＥＴ１２４，１３４のドレイ
ン−ソース間の等価抵抗値によるＳＰＤＴスイッチ１
２，１３の入出力ポート間のアイソレーションへの影響
が減少し、移相ユニット自体の特性が改善される。
ン−ソース間の等価抵抗値によるＳＰＤＴスイッチ１
２，１３の入出力ポート間のアイソレーションへの影響
が減少し、移相ユニット自体の特性が改善される。
【００３１】以上のように上記実施形態であれば、ＨＰ
Ｆ２１、ＬＰＦ２２を構成するキャパシタをＦＥＴ２１
１，２１２，２２３に置き換えて、ＨＰＦもしくはＬＰ
Ｆ形成時にはＦＥＴ２１１，２１２，２２３をオフ状態
にすることでキャパシタとして利用して等価容量値を大
きくし、アイソレート時にはＦＥＴ２１１，２１２，２
２３をオン状態にすることで低インピーダンスの負荷と
して利用してＳＰＤＴスイッチ１２，１３のＦＥＴ１２
２，１２４，１３２，１３４のドレイン−ソース間の等
価抵抗値とＨＰＦ２１，ＬＰＦ２２のインピーダンスと
の合成インピーダンスを低くすることにより、ＳＰＤＴ
スイッチ１２，１３の入出力ポート間のアイソレーショ
ンの改善を図ることができる。また、ＨＰＦ２１，ＬＰ
Ｆ２２の各々を構成するキャパシタをＦＥＴ２１１，２
１２，２２３に置き換えただけで、ＳＰＤＴスイッチ１
２，１３の入出力ポート間のアイソレーションの改善を
図ることができるので、アイソレーション改善のために
ＳＰＤＴスイッチ１２，１３内のＦＥＴ１２２，１２
４，１３２，１３４ぞれぞれのゲート幅を広げる必要が
なく、これにより、パターン面積を小さくした状態で、
良好なアイソレーション特性を実現できる。
Ｆ２１、ＬＰＦ２２を構成するキャパシタをＦＥＴ２１
１，２１２，２２３に置き換えて、ＨＰＦもしくはＬＰ
Ｆ形成時にはＦＥＴ２１１，２１２，２２３をオフ状態
にすることでキャパシタとして利用して等価容量値を大
きくし、アイソレート時にはＦＥＴ２１１，２１２，２
２３をオン状態にすることで低インピーダンスの負荷と
して利用してＳＰＤＴスイッチ１２，１３のＦＥＴ１２
２，１２４，１３２，１３４のドレイン−ソース間の等
価抵抗値とＨＰＦ２１，ＬＰＦ２２のインピーダンスと
の合成インピーダンスを低くすることにより、ＳＰＤＴ
スイッチ１２，１３の入出力ポート間のアイソレーショ
ンの改善を図ることができる。また、ＨＰＦ２１，ＬＰ
Ｆ２２の各々を構成するキャパシタをＦＥＴ２１１，２
１２，２２３に置き換えただけで、ＳＰＤＴスイッチ１
２，１３の入出力ポート間のアイソレーションの改善を
図ることができるので、アイソレーション改善のために
ＳＰＤＴスイッチ１２，１３内のＦＥＴ１２２，１２
４，１３２，１３４ぞれぞれのゲート幅を広げる必要が
なく、これにより、パターン面積を小さくした状態で、
良好なアイソレーション特性を実現できる。
【００３２】なお、上記実施形態では、ＨＰＦ２１及び
ＬＰＦ２２をオン・オフさせるスイッチ素子として、Ｆ
ＥＴ２１１，２１２，２２３を用いているが、これらＦ
ＥＴ２１１，２１２，２２３に代えて、ＰＩＮダイオー
ドを用いるようにしてもよい。この場合、ＳＰＤＴスイ
ッチ１２，１３の切替動作に応じて、ＨＰＦ２１，ＬＰ
Ｆ２２それぞれのＰＩＮダイオードに順方向バイアス電
圧、逆方向バイアス電圧を選択的に供給することで、Ｈ
ＰＦ２１，ＬＰＦ２２をオン・オフ制御する。
ＬＰＦ２２をオン・オフさせるスイッチ素子として、Ｆ
ＥＴ２１１，２１２，２２３を用いているが、これらＦ
ＥＴ２１１，２１２，２２３に代えて、ＰＩＮダイオー
ドを用いるようにしてもよい。この場合、ＳＰＤＴスイ
ッチ１２，１３の切替動作に応じて、ＨＰＦ２１，ＬＰ
Ｆ２２それぞれのＰＩＮダイオードに順方向バイアス電
圧、逆方向バイアス電圧を選択的に供給することで、Ｈ
ＰＦ２１，ＬＰＦ２２をオン・オフ制御する。
【００３３】ここで、上記実施形態は、図４に示すよう
なマイクロ波移相器に適用されることになる。すなわ
ち、マイクロ波移相器は、ｍ個の移相ユニット１０１〜
１０ｍを直列接続して構成される。そして、各移相ユニ
ット１０１〜１０ｍのＨＰＦ及びＬＰＦの動作を選択的
にオン・オフさせることで、通過するマイクロ波信号に
対して任意の移相量で位相変化を与えるようにしてい
る。また、ｍ段目の移相ユニット１０ｍは、その移相量
が１８０°×１／２m-1に設定されている。
なマイクロ波移相器に適用されることになる。すなわ
ち、マイクロ波移相器は、ｍ個の移相ユニット１０１〜
１０ｍを直列接続して構成される。そして、各移相ユニ
ット１０１〜１０ｍのＨＰＦ及びＬＰＦの動作を選択的
にオン・オフさせることで、通過するマイクロ波信号に
対して任意の移相量で位相変化を与えるようにしてい
る。また、ｍ段目の移相ユニット１０ｍは、その移相量
が１８０°×１／２m-1に設定されている。
【００３４】したがって、上記マイクロ波移相器によれ
ば、ｍ段直列に接続された移相ユニット１０１〜１０ｍ
の各々のＨＰＦ、ＬＰＦの動作を選択的にオン・オフさ
せることで、任意の移相量に可変設定してマイクロ波信
号に対して任意の移相量で位相変化を与えることがで
き、また、移相ユニット１０１〜１０ｍそれぞれのパタ
ーン面積が小さいものであるので、回路全体として小型
化もしくは集積化の実現に有利となる。
ば、ｍ段直列に接続された移相ユニット１０１〜１０ｍ
の各々のＨＰＦ、ＬＰＦの動作を選択的にオン・オフさ
せることで、任意の移相量に可変設定してマイクロ波信
号に対して任意の移相量で位相変化を与えることがで
き、また、移相ユニット１０１〜１０ｍそれぞれのパタ
ーン面積が小さいものであるので、回路全体として小型
化もしくは集積化の実現に有利となる。
【００３５】さらに、マイクロ波移相器としては、ｍ段
の移相ユニット１０１〜１０ｍを例えば１８０°、９０
°、４５°という順番で移相量を設定してもよいし、ま
た、それ以外の順番で移相量を設定するようにしてもよ
い。
の移相ユニット１０１〜１０ｍを例えば１８０°、９０
°、４５°という順番で移相量を設定してもよいし、ま
た、それ以外の順番で移相量を設定するようにしてもよ
い。
【００３６】この他、移相ユニットの構成、ＳＰＤＴス
イッチの構成、ＨＰＦやＬＰＦの構成、ＨＰＦ、ＬＰＦ
をＳＰＤＴスイッチの切替動作に連動させてオン・オフ
させる制御手段等についても、この発明の要旨を逸脱し
ない範囲で種々変形して実施できる。
イッチの構成、ＨＰＦやＬＰＦの構成、ＨＰＦ、ＬＰＦ
をＳＰＤＴスイッチの切替動作に連動させてオン・オフ
させる制御手段等についても、この発明の要旨を逸脱し
ない範囲で種々変形して実施できる。
【００３７】
【発明の効果】以上詳述したようにこの発明によれば、
１ビットのチップ当たりのパターン面積を小さくした状
態でアイソレーション特性の改善を図れ、かつ回路全体
の小型化及び集積化の実現に有利な移相ユニット及びマ
イクロ波移相器を提供することにある。
１ビットのチップ当たりのパターン面積を小さくした状
態でアイソレーション特性の改善を図れ、かつ回路全体
の小型化及び集積化の実現に有利な移相ユニット及びマ
イクロ波移相器を提供することにある。
【図１】この発明に係る移相ユニットの一実施形態を示
す回路構成図。
す回路構成図。
【図２】上記図１に示したＦＥＴの等価回路を示す図。
【図３】上記図１に示したＳＰＤＴスイッチとＬＰＦと
の等価回路を示す図。
の等価回路を示す図。
【図４】上記移相ユニットの一実施形態が適用されたマ
イクロ波移相器の構成を示す回路ブロック図。
イクロ波移相器の構成を示す回路ブロック図。
【図５】従来の移相ユニットの構成を示す回路構成図。
【図６】同従来の移相ユニットのＨＰＦ、ＬＰＦそれぞ
れの位相特性を示す図。
れの位相特性を示す図。
１１…入力端子、 １２，１３…ＳＰＤＴスイッチ、 １４，２１…ＨＰＦ、 １５，２２…ＬＰＦ、 １６…出力端子、 １７，１８…制御端子、 １０１〜１０ｍ…移相ユニット、 １２１〜１２４，１３１〜１３４…ＦＥＴ、 １４１，１４２，１５３…キャパシタ、 １４３，１５１，１５２…インダクタ、 ２１１，２１２，２２３…ＦＥＴ、 ２１３，２２１，２２２…インダクタ。
Claims (6)
- 【請求項１】 互いに特性が異なり、通過信号に対して
選択的に位相変化を与える第１及び第２の通過移相部
と、 これら第１及び第２の通過移相部のうちのいずれか一方
に入力信号を選択的に導出する切替部と、 この切替部の切替動作に連動して、前記第１及び第２の
通過移相部の動作をオン・オフさせる移相制御手段とを
具備してなることを特徴とする移相ユニット。 - 【請求項２】 前記第１の通過移相部は、伝送線路上に
介在されるインダクタンスと、この伝送線路と接地間に
接続されるスイッチ素子とにより構成され、 前記第２の通過移相部は、伝送線路上に介在されるスイ
ッチ素子と、この伝送線路と接地間に接続されるインダ
クタンスとにより構成され、 前記移相制御手段は、前記切替部の切替動作に応じて、
前記第１及び第２の通過移相部各々のスイッチ素子を選
択的にオン・オフ制御することを特徴とする請求項１記
載の移相ユニット。 - 【請求項３】 前記スイッチ素子は電界効果型トランジ
スタであり、 前記移相制御手段は、前記切替部の切替動作に応じて、
前記電界効果型トランジスタにゲート電圧を選択的に供
給することで、前記第１及び第２の通過移相部をオン・
オフ制御することを特徴とする請求項１または２記載の
移相ユニット。 - 【請求項４】 前記スイッチ素子はＰＩＮダイオードで
あり、 前記移相制御手段は、前記切替部の切替動作に応じて、
前記ＰＩＮダイオードに順方向バイアス電圧、逆方向バ
イアス電圧を選択的に供給することで、前記第１及び第
２の通過移相部をオン・オフ制御することを特徴とする
請求項１または２記載の移相ユニット。 - 【請求項５】 前記請求項１乃至４のいずれかに記載の
移相ユニットをｍ（ｍは自然数）段直列に接続して構成
され、各移相ユニットの第１及び第２の通過移相部の動
作を選択的にオン・オフさせることで、通過信号に対し
て任意の移相量で選択的に位相変化を与えることを特徴
とするマイクロ波移相器。 - 【請求項６】 前記ｍ段の移相ユニットは、ｍ段目の移
相量が１８０°×１／２m-1であることを特徴とする請
求項５記載のマイクロ波移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26554599A JP2001094302A (ja) | 1999-09-20 | 1999-09-20 | 移相ユニット及びマイクロ波移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26554599A JP2001094302A (ja) | 1999-09-20 | 1999-09-20 | 移相ユニット及びマイクロ波移相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001094302A true JP2001094302A (ja) | 2001-04-06 |
Family
ID=17418615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26554599A Pending JP2001094302A (ja) | 1999-09-20 | 1999-09-20 | 移相ユニット及びマイクロ波移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001094302A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652232B1 (ko) | 2004-06-30 | 2006-12-01 | 엔이씨 일렉트로닉스 가부시키가이샤 | 이상기 |
| EP2403140A2 (en) | 2010-06-09 | 2012-01-04 | Kabushiki Kaisha Toshiba | Phase shifter |
| CN113839659A (zh) * | 2021-08-11 | 2021-12-24 | 中国电子科技集团公司第二十九研究所 | 一种高隔离单刀双掷开关电路 |
| US20220021367A1 (en) * | 2016-02-08 | 2022-01-20 | Psemi Corporation | Integrated and Combined Phase Shifter and Isolation Switch |
| US11545756B2 (en) | 2018-09-30 | 2023-01-03 | Huawei Technologies Co., Ltd. | Phase shifter, antenna system, and communications device |
-
1999
- 1999-09-20 JP JP26554599A patent/JP2001094302A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652232B1 (ko) | 2004-06-30 | 2006-12-01 | 엔이씨 일렉트로닉스 가부시키가이샤 | 이상기 |
| EP2403140A2 (en) | 2010-06-09 | 2012-01-04 | Kabushiki Kaisha Toshiba | Phase shifter |
| US20220021367A1 (en) * | 2016-02-08 | 2022-01-20 | Psemi Corporation | Integrated and Combined Phase Shifter and Isolation Switch |
| US11742820B2 (en) * | 2016-02-08 | 2023-08-29 | Psemi Corporation | Integrated and combined phase shifter and isolation switch |
| US11545756B2 (en) | 2018-09-30 | 2023-01-03 | Huawei Technologies Co., Ltd. | Phase shifter, antenna system, and communications device |
| CN113839659A (zh) * | 2021-08-11 | 2021-12-24 | 中国电子科技集团公司第二十九研究所 | 一种高隔离单刀双掷开关电路 |
| CN113839659B (zh) * | 2021-08-11 | 2023-08-08 | 中国电子科技集团公司第二十九研究所 | 一种高隔离单刀双掷开关电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7515882B2 (en) | Apparatus, methods and articles of manufacture for a multi-band switch | |
| US4733203A (en) | Passive phase shifter having switchable filter paths to provide selectable phase shift | |
| US7239218B2 (en) | Phase shifter having switchable high pass filter and low pass filter paths and impedance adjustment circuits | |
| US11742820B2 (en) | Integrated and combined phase shifter and isolation switch | |
| JP2964975B2 (ja) | 高周波スイッチ回路 | |
| US8248302B2 (en) | Reflection-type phase shifter having reflection loads implemented using transmission lines and phased-array receiver/transmitter utilizing the same | |
| US7724107B2 (en) | Phase shifter having switchable signal paths where one signal path includes no shunt capacitor and inductor | |
| US20160373086A1 (en) | Digital Step Attenuator with Reduced Relative Phase Error | |
| US9520628B2 (en) | Transistor switches with single-polarity control voltage | |
| US20080186108A1 (en) | Bit phase shifter | |
| US5148062A (en) | Simplified phase shifter circuit | |
| JPH0730343A (ja) | 分布型増幅器及び双方向増幅器 | |
| US6674341B2 (en) | Phase shifter and multibit phase shifter | |
| US4996504A (en) | Monolithically integratable microwave attenuation element | |
| JP2001094302A (ja) | 移相ユニット及びマイクロ波移相器 | |
| JP4263606B2 (ja) | コンパクトな１８０度移相器 | |
| Doddamani et al. | Design of SPDT switch, 6 bit digital attenuator, 6 Bit digital phase shifter for L-Band T/R module using 0.7 μm GaAs MMIC technology | |
| JP2656284B2 (ja) | モノリシックマイクロ波移相器 | |
| JP3891443B2 (ja) | 高周波スイッチ回路及び半導体装置 | |
| JP3074798B2 (ja) | 移相器 | |
| EP1573916A2 (en) | Apparatus, methods and articles of manufacture for a multiband switch | |
| JP3357715B2 (ja) | マイクロ波移相器 | |
| JP4595850B2 (ja) | 移相器 | |
| JPH0370380B2 (ja) | ||
| JP3171915B2 (ja) | モノリシック・マイクロ波移相器 |