KR100652232B1

KR100652232B1 - 이상기

Info

Publication number: KR100652232B1
Application number: KR1020050057056A
Authority: KR
Inventors: 준이치 나카무라
Original assignee: 엔이씨 일렉트로닉스 가부시키가이샤
Priority date: 2004-06-30
Filing date: 2005-06-29
Publication date: 2006-12-01
Also published as: US7239218B2; JP2006019823A; TW200612600A; US20060001507A1; JP4343043B2; TWI261948B; KR20060048702A

Abstract

고역필터 혹은 저역필터 통과후의 임피던스 부정합을 경감하고, 고역필터―저역필터간에서의 삽입손실의 차이나 이상오차를 억제하는, 삽입손실이 적은 이상기를 제공한다.

입출력측에 각각 설치되고 연동하여 동작하는 단극쌍투스위치(11a, 11b)에서 저역필터(13)와 고역필터(12)를 변환한다. 입력단자(IN)와 단극쌍투스위치(11a)와의 사이에 설치되는 임피던스조정회로(10a)는, 입력단자(IN)와 단극쌍투스위치(11a)의 단극측 접속점과의 사이에 접속되는 커패시터(C1O)와, 입력단자(IN)과 접지 사이에 접속되는 인덕터(L1O)로 이루어진다. 또한 출력단자(OUT)와 단극쌍투스위치(11b)와의 사이에 설치되는 임피던스조정회로(10b)는, 출력단자(OUT)와 단극쌍투스위치(11b)의 단극측 접속점과의 사이에 접속되는 커패시터(C14)와, 출력단자(OUT)와 접지 사이에 접속되는 인덕터(L14)로 이루어진다.

이상기, 임피던스, 이상오차, 삽입손실, 단극쌍투스위치

Description

이상기{Phase shifter}

도1은 본 발명의 제1실시예에 따른 이상기의 구성을 나타내는 회로도이다.

도2는 본 발명의 제1실시예에 따른 이상기에 있어서의 각 부의 임피던스를 나타내는 스미스차트이다.

도3은 본 발명의 제2실시예에 따른 이상기의 구성을 나타내는 회로도이다.

도4는 종래의 이상기의 구성을 나타내는 회로도이다.

도5는 종래의 이상기에 있어서의 각 부의 임피던스를 나타내는 스미스차트이다.

*도면의 주요부분에 대한 부호의 설명*

10a, 10b : 임피던스조정회로

11a, 11b, 11c, 11d : 단극쌍투스위치

12 : 고역필터

13 : 저역필터

C10, C11, C12, C13, C14 : 커패시터

L10, L11, L12, L13, L14, L21, L22, L23, L24 : 인덕터

Q1, Q2, Q3, Q4, Q5, Q6, Q7, Q8 : FET(전계효과트랜지스터)

본 발명은 이상기(移相器)에 관한 것으로, 특히 필터변환형 이상기에 관한 것이다.

필터변환형 이상기는 통상 신호 위상을 빠르게 하는 하이패스필터(고역필터, HPF)부 및 신호 위상을 지연시키는 로패스필터(저역필터, LPF)부와, 그 필터를 변환하는 단극쌍투스위치(SPDT스위치)부로 구성되어 있다. 이상기의 이상량은 이 2종류의 필터를 변환하였을 때에 생기는 위상차에 의해 만들어 진다.

이러한 필터변환형 이상기의 구성에 관하여 설명한다. 도4은, 종래부터 알려진 필터변환형 이상기의 구성을 나타낸 회로도이다. 고역필터((102))는, 신호 라인(line)에 직렬로 접속되는 2개의 커패시터(capacitor)(C101, C1O2)와, 2개의 커패시터(C101, C1O2)의 접속점에서 접지점에 접속되는 인덕터(L101)로 구성된다. 또한 저역필터(103)는, 신호 라인(line)에 직렬로 접속되는 2개의 인덕터(L102, L103)와 2개의 인덕터(L1O2, L1O3)의 접속점에서 접지점에 접속되는 커패시터(C1O3)로 구성된다. 고역필터(102)와 저역필터(103)는, 단극쌍투스위치(101a)를 거쳐서 입력단자(IN)에 접속되고, 단극쌍투스위치(101b)를 거쳐서 출력단자(OUT)에 접속된다.

다음에는 이상과 같은 구성의 이상기의 동작에 관하여 설명한다. 입력단자(IN)로부터 출력단자(OUT)에의 신호가 고역필터((102))를 통과할 경우, FET(전계효과트랜지스터)(Q1O1) 및 FET(Q1O3)의 게이트에 대하여 FET가 온 하는 도면 미도시의 바이어스(bias)를 인가하면, 소스·드레인간의 저항이 작아져, 거의 단락 상태 가 되기 때문에, 고역필터((102))를 신호가 통과하게 된다. 이 때, FET(Q1O2) 및 FET(Q1O4)의 게이트에는 FET가 오프(off)하는 도면 미도시의 바이어스(bias)가 인가 되어 있어, FET(Q1O2) 및 FET(Q1O4)의 소스·드레인간의 저항은 증대하고, 신호 라인(line)으로부터는 FET(Q1O2) 및 FET(Q1O4)가 오픈(Open)상태로 보이고, 신호가 흐르지 않는다.

또한 저역필터측에 신호가 통과하지 않게, FET(Q1O5) 및 FET(Q1O7)의 게이트에는 FET가 오프(off)가 되는 도면 미도시의 바이어스(bias)를 인가함으로써 FET(Q1O5) 및 FET(Q1O7)의 소스·드레인간의 저항이 증대한다. 또한, FET(Q1O6) 및 FET(Q1O8)의 게이트에는 FET를 온 하는 도면 미도시의 바이어스(bias)가 인가되어 있어, FET(Q6) 및 FET(Q8)의 소스·드레인간의 저항은 감소하고, FET(Q1O5), FET(Q1O7)을 통과해 오는 미약한 신호를 접지한다.

한편, 저역필터(103)가 온이 되는 경우에는, 단극쌍투스위치(101a, 101b)의 각 FET의 게이트에 상기와 반대의 바이어스(bias)를 인가함으로써 저역필터(103)측에 신호가 흐르게 된다.

이와 같이 단극쌍투스위치(101a) 및 단극쌍투스위치(101b)는, 신호가 고역필터(102) 혹은 저역필터(103)을 통과하도록 바꿀 수 있다. 저역필터(103)를 신호가 통과하는 때에는 저역필터(103)에 직렬로 접속된 인덕터(L1O2, L1O3)에 의해 입력신호가 지연되고, 고역필터(102)를 신호가 통과하는 때에는 직렬로 접속된 커패시터(C101, C1O2)에 의해 입력신호가 빨라지기 때문에, 단극쌍투스위치(101a, 101b)에 의해 필터를 바꿈으로써 신호의 위상차가 만들어진다. 또, 원하는 이상량(移相量)을 얻기 위해서는 각 필터 내의 소자값을 변경하고, 최적값으로 할 필요가 있다.

그런데, GHz대와 같은 고주파가 되면 단극쌍투스위치의 FET의 기생성분 등의 영향이 나타나기 때문에, 고역필터(102)과 저역필터(103)의 변환시에 이상기의 입출력 임피던스가 다르게 된다. 이 때문에, 신호의 삽입손실차나, 부하 임피던스와 필터부와의 임피던스의 부정합이 발생해서 이상량이 변동해 버리는 문제가 있다. 그래서, 이러한 단극쌍투스위치의 기생성분 등의 영향을 경감하는 기술이 일본 공개특허공보 2002-76810호(도4)에 기재되어 있다.

일본 공개특허공보 2002-76810호에 기재된 이상기는, 스위치 수단의 입출력측에 각각 저항정합회로를 소유하고 있다. 이 저항정합회로는, 전계효과트랜지스터의 차단시에 용량에 기인하는 반사를 지우기 위해서 신호전송로에 직렬 접속한 정합용 인덕터와, 전계효과트랜지스터의 도통(導通)시에 기생저항에 기인하는 반사를 지우기 위해서 신호전송로에 병렬 접속한 정합용 저항으로 구성되는 것이다.

또한 관련되는 기술로서, 입출력 단자에 입력한 고주파신호가, 정합 스터브에 의해 임피던스 변화되는 것이, 일본 공개특허공보 평11-330802호에 기재되어 있다.

도4의 이상기에서는 스위치부를 통과할 때, 온(on)측의 FET의 기생성분, 오프(off)측의 FET의 영향을 받고, 입력이 같은 특성임피던스인데도 불구하고, 고역필터 통과후와, 저역필터 통과후에서 각각 다른 임피던스가 되어 버린다. 이것을 도5로 설명한다.

도5는, 90°이상기의 필터 각 소자 통과시의 임피던스의 변화를 나타내는 스미스 차트이다. 여기에서 고역필터(102)는, 45°위상이 빠르도록, 저역필터(103)는, 45°위상이 지연되는 소자값으로 하고 있다. 각 소자 통과후의 입력측을 본 임피던스는, 저역필터(103)를 온으로 했을 때, 도5(a)에 나타나 있는 바와 같이 저역필터측의 스위치부를 통과하면 Z101의 위치에, 저역필터의 입력측의 인덕터(L1O2)를 통과하면 Z1O2의 위치에, 다음 병렬 접속의 커패시터(C1O3)를 통과하면 Z1O3의 위치에, 출력측의 인덕터(L1O3)를 통과하면 Z1O4의 위치에 변화한다.

한편, 고역필터(102)를 온으로 한 때는, 도5(b)에 나타나 있는 바와 같이 고역필터측의 스위치부를 통과하면 Z111의 위치에, 고역필터의 입력측의 커패시터(C101)를 통과하면 Z112의 위치에, 다음 병렬 접속의 인덕터(L101)를 통과하면 Z113의 위치에, 출력측의 커패시터(C1O2)를 통과하면 Z114의 위치에 임피던스가 변화한다. 고역필터(102)와 저역필터(103)의 필터 통과후의 임피던스는, 각각 Z114, Z1O4이며 다른 값으로 되어 있다.

즉, 180°등 특정한 이상량(移相量)에 대응하는 소자값의 경우를 제외하고, 필터의 입출력의 임피던스에 리액턴스 성분이 있으면 그 영향을 받고, 고역필터 통과후 및 저역필터 통과후의 임피던스가 다르게 온다. 이 임피던스의 차이는, 신호의 삽입손실차나, 부하 임피던스와 필터부의 부정합으로부터 오는 이상량(移相量)의 변동, 필터부의 변환시의 삽입손해, 반사손해의 악화의 원인이 되기 때문에, 개선이 필요하게 된다.

그런데, 일본 공개특허공보 2002-76810호에 기재된 이상기는, 스위치 수단의 입출력측에 각각 정합용 저항이 삽입되어, 임피던스 부정합에 의한 반사를 지우고 있다. 그러나, 스위치의 전후로, 저항정합회로를 붙이고 있기 때문에, 부가하는 회로가 많고, 차지하는 소자면적도 넓어져, 그 결과, 칩 가격이 비싸게 되는 등의 결점이 있다. 또한, 저항정합회로는, 내부에 신호전송선로에 병렬로 접속되어 있는 저항을 가지기 때문에, 신호의 일부가 이 정합용 저항에서 소비되어, 삽입손실이 커진다. 특히, 스위치 수단의 입출력측에 각각 정합용 저항을 삽입하기 때문에, 이상기가 다단으로 접속되는 구성에서는, 정합용 저항에 의한 손실은, 지극히 커져 버린다.

한편, 일본 공개특허공보 평11-330802호에 기재된 정합 스터브에 대해서는, 임피던스 변환과의 기술밖에 없고, 작용 효과에 대해서 조금도 접할 수 있지 않고 내용이 불분명하다.

본 발명의 목적은, 고역필터 혹은 저역필터 통과후의 임피던스 부정합을 경감하고, 고역필터―저역필터간에서의 삽입손실의 차이나 이상오차(移相誤差)를 억제하는, 삽입손실이 적은 이상기를 제공하는 것이다.

상기 목적을 달성하는 본 발명의 원리는, 단극쌍투스위치에서 생기는 임피던스의 리액턴스 성분을 지우는 것 같은 커패시터와 인덕터로 이루어지는 회로를 단극쌍투의 단극측에 부가함으로써 필터 접속부에서의 임피던스를 변경하고, 각 필터 통과후의 임피던스 부정합을 해소하는 것에 있다.

본 발명의 일면에 관계되는 이상기는, 입출력측의 각각에 설치되어 연동해서 동작하는 2개의 단극쌍투스위치에 의해 저역필터와 고역필터를 선택적으로 변환하는 이상기이다. 이상기는, 입력단자와 제1단극쌍투스위치와의 사이에 설치되는 제1임피던스조정회로와, 출력단자와 제2단극쌍투스위치와의 사이에 설치되는 제2임피던스조정회로를 구비한다. 제1 및 제2임피던스조정회로는, 커패시터와 인덕터로 구성된다.

제1전개형태의 이상기에 있어서, 제1임피던스조정회로는, 입력단자와 제1단극쌍투스위치의 단극측 접속점과의 사이에 접속되는 제1커패시터와, 입력단자와 접지 사이에 접속되는 제1인덕터로 구성되고, 제2임피던스조정회로는, 출력단자와 제2단극쌍투스위치의 단극측 접속점과의 사이에 접속되는 제2커패시터와, 출력단자와 접지 사이에 접속되는 제2인덕터로 구성되어도 좋다.

제2전개형태의 이상기에 있어서, 제1단극쌍투스위치 및 제2단극쌍투스위치는, 단극측 접속점과 고역필터를 접속하는 제1스위치소자와, 제1스위치소자에 있어서의 고역필터의 접속점과 접지점을 접속하는 제2스위치소자와, 단극측 접속점과 저역필터를 접속하는 제3스위치소자와, 제3스위치소자에 있어서의 저역필터의 접속점과 접지점을 접속하는 제4스위치소자를 포함하고, 제2스위치소자와 제3스위치소자가 연동하여 동작하고, 제1스위치소자와 제4스위치소자가 연동하여 동작하고, 제2스위치소자 및 제3스위치소자와, 제1스위치소자 및 제4스위치소자는, 배타적으로 온이 되도록 동작되어도 좋다.

제3전개형태의 이상기에 있어서, 제1단극쌍투스위치 및 제2단극쌍투스위치 는, 단극측 접속점과 고역필터를 접속하는 제1스위치소자와, 제1스위치소자에 병렬로 접속되는 제3인덕터와, 단극측 접속점과 저역필터를 접속하는 제2스위치소자와, 제2스위치소자에 병렬로 접속되는 제4인덕터를 포함하고, 제1스위치소자와 제2스위치소자는, 배타적으로 온이 되도록 동작되어도 좋다.

제4전개형태의 이상기에 있어서, 스위치소자는, 전계효과트랜지스터로 되어도 좋다.

제5전개형태의 이상기에 있어서, 제1커패시터의 용량(capacitance)과 제1인덕터의 인덕턴스(inductance)가, 제1단극쌍투스위치가 고역필터에 접속될 때의 제1단극쌍투스위치와 고역필터와의 접속점에서 입력측을 예상했을 때의 임피던스가, 그 접속점에서 고역필터를 예상했을 때의 임피던스에 가까워지고, 제1단극쌍투스위치가 저역필터에 접속될 때의 제1단극쌍투스위치와 저역필터와의 접속점에서 입력측을 예상했을 때의 임피던스가, 그 접속점에서 저역필터를 예상했을 때의 임피던스에 가까워지도록 설정되고, 제2커패시터의 용량과 제2인덕터의 인덕턴스가, 제2단극쌍투스위치가 고역필터에 접속될 때의 제2단극쌍투스위치와 고역필터와의 접속 점에서 출력측을 예상했을 때의 임피던스가, 그 접속점에서 고역필터를 예상했을 때의 임피던스에 가까워지고, 제2단극쌍투스위치가 저역필터에 접속될 때의 제2단극쌍투스위치와 저역필터와의 접속점에서 출력측을 예상했을 때의 임피던스가, 그 접속점에서 저역필터를 예상했을 때의 임피던스에 가까워지도록 설정되어도 좋다.

제6전개형태의 이상기에 있어서, 제1임피던스조정회로는, 제1단극쌍투스위치가 고역필터에 접속될 때의 제1단극쌍투스위치와 고역필터와의 접속점에서 입력측 을 예상했을 때의 리액턴스 부분의 절대치, 및 제1단극쌍투스위치가 저역필터에 접속될 때의 제1단극쌍투스위치와 저역필터와의 접속점에서 입력측을 예상했을 때의 리액턴스 부분의 절대치가 작아지도록 구성되고, 제2임피던스조정회로는, 제2단극쌍투스위치가 고역필터에 접속될 때의 제2단극쌍투스위치와 고역필터와의 접속점에서 출력측을 예상했을 때의 리액턴스 부분의 절대치, 및 제2단극쌍투스위치가 저역필터에 접속될 때의 제2단극쌍투스위치와 저역필터와의 접속점에서 출력측을 예상했을 때의 리액턴스 부분의 절대치가 작아지도록 구성되어도 좋다.

제7전개형태의 이상기에 있어서, 제1커패시터의 용량(capacitance)과 제1인덕터의 인덕턴스가, 제1단극쌍투스위치가 고역필터에 접속될 때의 제1단극쌍투스위치와 고역필터와의 접속점에서 입력측을 예상했을 때의 리액턴스 부분의 절대치, 및 제1단극쌍투스위치가 저역필터에 접속될 때의 제1단극쌍투스위치와 저역필터와의 접속점에서 입력측을 예상했을 때의 리액턴스 부분의 절대치가 작아지도록 설정되고, 제2커패시터의 용량(capacitance)과 제2인덕터의 인덕턴스가, 제2단극쌍투스위치가 고역필터에 접속될 때의 제2단극쌍투스위치와 고역필터와의 접속점에서 출력측을 예상했을 때의 리액턴스 부분의 절대치, 및 제2단극쌍투스위치가 저역필터에 접속될 때의 제2단극쌍투스위치와 저역필터와의 접속점에서 출력측을 예상했을 때의 리액턴스 부분의 절대치가 작아지도록 설정되어도 좋다.

본 발명의 실시형태에 따른 이상기는, 입출력측에 각각 설치되고 연동하여 동작하는 2개의 단극쌍투스위치(도1의 11a, 11b)에서 저역필터(도1의 13)와 고역필터(도1의 12)를 변환하는 이상기이다. 입력단자(도1의 IN)와 단극쌍투스위치(도1의 11a)와의 사이에 설치되는 임피던스조정회로(도1의 10a)는, 입력단자(도1의 IN)와 단극쌍투스위치(도1의 11a)의 단극측 접속점과의 사이에 접속되는 커패시터(도1의 C1O)와, 입력단자와 접지 사이에 접속되는 인덕터(도1의 L1O)로 이루어진다. 또한 출력단자(도1의 OUT)와 단극쌍투스위치(도1의 11b)와의 사이에 설치되는 임피던스조정회로(도1의 10b)은, 출력단자(도1의 OUT)와 단극쌍투스위치(도1의 11b)의 단극측 접속점과의 사이에 접속되는 커패시터(도1의 C14)와, 출력단자와 접지 사이에 접속되는 인덕터(도1의 L14)로 이루어진다.

이상과 같은 구성의 이상기는, 연동하여 동작하는 2개의 단극쌍투스위치(도1의 11a, 11b)에 의해 저역필터(도1의 13) 및 고역필터(도1의 12)의 일방을 선택한다. 입력단자(도1의 IN)부터, 임피던스조정회로(도1의 10a)와, 선택된 저역필터(도1의 13) 또는 고역필터(도1의 12)와, 임피던스조정회로(도1의 10b)를 통해서 출력단자(도1의 OUT)에 신호가 흐른다. 이 때, 단극쌍투스위치(도1의 11a)가 저역필터(도1의 13)를 선택했을 경우의 단극쌍투스위치(도1의 11a)와 저역필터(도1의 13)과의 접속점에서 입력측을 본 임피던스(도1의 Z1)와, 단극쌍투스위치(도1의 11a)가 고역필터(도1의 12)을 선택했을 경우의 단극쌍투스위치(도1의 11a)와 고역필터(도1의 12)과의 접속점에서 입력측을 본 임피던스(도1의 Z11)는, 임피던스조정회로(도1의 10a)에 의해, 리액턴스 부분이 거의 0이 되도록 할 수 있다. 마찬가지로, 단극쌍투스위치(도1의 11b)와 저역필터(도1의 13)와의 접속점에서 출력측을 본 임피던스와, 단극쌍투스위치(도1의 11b)와 고역필터(도1의 12)과의 접속점에서 출력측을 본 임피던스도, 임피던스조정회로(도1의 10b)에 의해, 리액턴스 부분이 거의 0이 되도록 할 수 있다.

따라서, 고역필터(도1의 12) 혹은 저역필터(도1의 13) 통과후의 임피던스 부정합이 경감되어, 고역필터(도1의 12)와 저역필터(도1의 13)와의 사이에서의 삽입손실의 차이나 이상오차를 억제할 수 있다. 또한 임피던스조정회로(도1의 10a, 10b)는, 커패시터와 인덕터로 구성되기 때문에 삽입손실이 적다.

(제1실시예)

도1은, 본 발명의 제1실시예에 따른 이상기의 구성을 도시한 회로도이다. 도1에 있어서, 이상기는, 임피던스조정회로(10a, 10b), 단극쌍투스위치(11a, 11b), 고역필터(12), 저역필터(13)를 구비한다.

임피던스조정회로(10a)는, 입력단자(IN)와 접지점과의 사이에 접속되는 인덕터(L10)와, 입력단자(IN)과 단극쌍투스위치(11a)와의 사이에 접속되는 커패시터(C10)로 구성되고, 임피던스조정회로(10b)도 같은 구성이며, 출력단자(OUT)와 접지 점과의 사이에 접속되는 인덕터(L14)와, 출력단자(OUT)와 단극쌍투스위치(11b)와의 사이에 접속되는 커패시터(C14)로 구성된다.

단극쌍투스위치(11a)는, 임피던스조정회로(10a)에 접속되는 단극측과 고역필터(12)와의 사이에 접속되는 FET(Q1)와, 고역필터(12) 및 FET(Q1)의 접속점과 접지점과의 사이에 접속되는 FET(Q2)와, 단극측과 저역필터(13)과의 사이에 접속되는 FET(Q5)과, 저역필터(13) 및 FET(Q5)의 접속점과 접지점과의 사이에 접속되는 FET(Q6)로 구성된다. 또한 단극쌍투스위치(11b)도 같은 구성이며, 임피던스조정회로(10b)에 접속되는 단극측과 고역필터(12)과의 사이에 접속되는 FET(Q3)와, 고역 필터(12) 및 FET(Q3)의 접속점과 접지점과의 사이에 접속되는 FET(Q4)와, 단극측과 저역필터(13)과의 사이에 접속되는 FET(Q7)와, 저역필터(13) 및 FET(Q7)의 접속점과 접지점과의 사이에 접속되는 FET(Q8)로 구성된다.

고역필터(12)는, 단극쌍투스위치(11a)와 단극쌍투스위치(11b)와의 사이에 직렬 접속되는 커패시터(C11, C12)와, 커패시터(C11, C12)의 접속점과 접지점과의 사이에 접속되는 인덕터(L11)로 구성된다. 또한 저역필터(13)는, 단극쌍투스위치(11a)와 단극쌍투스위치(11b)와의 사이에 직렬 접속되는 인덕터(L12, L13)와, 인덕터(L12, L13)의 접속점과 접지점과의 사이에 접속되는 커패시터(C13)로 구성된다.

이상과 같이 구성되는 이상기는, 단극쌍투스위치(11a), 단극쌍투스위치(11b), 고역필터(12), 저역필터(13)에 관해서 종래 예(도4)와 동등하며, 같이 동작하지만, 입출력측의 각각에 부가회로로서 임피던스조정회로(10a, 10b)를 구비하는 점이 다르다. 임피던스조정회로(10a, 10b)는, 스위치부 통과시에 생기는 임피던스의 리액턴스 성분을 지극히 작은 값으로 하는(거의 리지스턴스(resistance)성분만으로 한다) 기능을 가진다.

본 실시예에서는, 이 임피던스조정회로(10a(10b))의 구성을, 단극쌍투스위치 (11a(11b))로부터 직렬로 입력단자(IN)(출력단자(OUT))에 대하여 커패시터를 부가하고, 더욱 입력단자(IN)(출력단자(OUT))로부터 접지점에 대하여 병렬의 인덕터를 부가하고, 스위치 통과후(도1의 Z1, Z11의 점)에 있어서의 리액턴스 성분의 절대치를 최소가 되도록 설정한다. 또, 단극쌍투스위치(11a(11b))의 구성에 의해 단극쌍투스위치(11a(11b)) 통과후의 임피던스가 바뀔 가능성이 있기 때문에, 임피던스조 정회로(10a, 10b)도 임피던스의 변화에 대응한 회로구성으로 할 필요가 있다.

다음에 이상기의 필터 각 소자 통과시의 임피던스의 변화에 관하여 설명한다. 도2는, 본 발명의 제1실시예에 따른 이상기에 있어서의 각 부의 임피던스를 나타내는 스미스차트이다. 여기에서 고역필터(12)는, 45°위상이 빠르도록 커패시터(C11, C12), 인덕터(L11)의 소자값을 정하고, 저역필터(13)는, 45°위상이 지연되도록 인덕터(L12, L13), 커패시터(C13)의 소자값을 정하며, 또한 고역필터(12), 저역필터(13)의 리액턴스량이 같아지도록 소자값을 정하고 있다.

단극쌍투스위치(11a(11b))에 의해 저역필터(13)측을 온으로 했을 때, 도2a에 나타나 있는 바와 같이 각 소자 통과후의 입력측을 본 임피던스는, 임피던스조정회로(10a)의 통과후에는 Z0의 위치에, 단극쌍투스위치(11a)를 통과하면 Z1의 위치에, 저역필터(13)의 최초의 인덕터(L12)를 통과하면 Z2의 위치에, 다음 병렬 접속의 커패시터(C13)를 통과하면 Z3의 위치에, 다음 인덕터(L13)를 통과하면 Z4의 위치에 변화한다.

한편, 단극쌍투스위치(11a(11b))에 의해 고역필터(12)측을 온으로 한 때는, 도2b에 나타나 있는 바와 같이 각 소자 통과후의 입력측을 본 임피던스는, 임피던스조정회로(10a)의 통과후에는 Z1O의 위치에, 단극쌍투스위치(11a)를 통과하면 Z11의 위치에, 고역필터(12)의 최초의 커패시터(C11)를 통과하면 Z12의 위치에, 다음 병렬 접속의 인덕터(L11)를 통과하면 Z13의 위치에, 다음 커패시터(C12)를 통과하면 Z14의 위치에 변화한다.

여기에서 주목해야 할 점은, 단극쌍투스위치(11a) 통과후 임피던스 Z1의 위 치와 Z11의 위치이다. 임피던스조정회로(10a)를 설치함으로써, Z1, Z11의 점에서의 임피던스의 리액턴스 부분이 거의 0이 되어 리지스턴스(resistance)성분만으로 된다. 이 경우, 도2의 스미스차트로부터도 읽어낼 수 있도록, 이상량(移相量)에 의하지 않고 필터 통과전후(Z1과 Z4, Z11과 Z14)에서 같은 임피던스에 되돌리는 것이 가능하게 된다.

스위치부 통과후의 임피던스에 리액턴스 성분이 있으면, 각 필터 소자값의 조정이 곤란해진다. 그 이유는, 이상량(移相量)과 삽입손실의 특성의 밸런스를 유지하면서 소자값을 단지 조정하는 것만으로는 임피던스 밸런스가 고역필터와 저역필터간에서 나빠지기 때문이다. 이상량과 삽입손실의 특성의 밸런스를 유지하기 위해서는 필터부 소자의 리액턴스 성분을 고역필터(12)와 저역필터(13)에서 같은 값으로 하는 것이 바람직하고, 같은 값의 상태에서 필터 통과후의 임피던스를 맞추기 위해서는 단극쌍투스위치(11a) 통과후의 임피던스가 리지스턴스(resistance)성분만(리액턴스 성분이 지극히 작다)인 것이 필요하게 된다.

고역필터(12)에서는, 직렬로 접속된 커패시터(C11)에 의해 스미스차트상의 용량성 영역(도2b의 Z11부터 Z12)에, 저역필터(13)에서는 직렬로 접속된 인덕터(L12)에 의해 스미스차트상의 유전성 영역(도2a의 Z1부터 Z2)에와, 각각 반대의 리액턴스 성분을 가지는 방향으로 움직이게 된다. 역방향의 리액턴스 성분을 해소하기 위해서, 고역필터(12)에서는, 인덕터(L11)와 커패시터(C12)가 작용하고, 원래의 임피던스로 되돌리고 있다(도2b의 Z12부터 Z13, 또한 Z14). 저역필터(13)에서는, 커패시터(C13)와 인덕터(L13)가 작용해서 원래의 임피던스에 되돌리고 있다(도2a의 Z2부터 Z3, 또한 Z4).

여기에서, 혹시 단극쌍투스위치의 필터 접속측의 임피던스에 리액턴스 성분이 있으면, 고역필터를 통과했을 경우와 저역필터를 통과했을 경우에서 다른 임피던스에 움직여 버리게 된다.

스위치부에서 생기는 리액턴스 성분을 고려해서 원하는 이상량(移相量)을 얻을 수 있도록 각 필터의 소자값을 정하는 것은 가능하지만, 이 경우, 고역필터(12), 저역필터(13)의 리액턴스의 밸런스가 크게 다르고, 일방의 필터의 통과손해가 타방에 비교해서 커지고, 스위치 변환에 의한 진폭오차가 커지기 때문에, 이상기의 특성열화(特性劣化)로 이어져 버린다.

본 실시예에서는, 단극쌍투스위치(11a) 통과후의 리액턴스 성분을 없애도록 임피던스조정회로(10a)를 설치함으로써, 각 필터 통과후의 임피던스가 같아지기 때문에, 전술한 바와 같은 특성열화가 생기기 어렵게 된다.

그런데, 도1에서는 단극쌍투스위치(11a)에서 생기는 임피던스의 리액턴스 성분을 지우는 임피던스조정회로(10a)를 설치하고, 통상은 필터 접속부에서의 임피던스를 특성임피던스(예를 들면 50Ω)에 맞추도록 하지만, 임피던스조정회로(10a)의 소자값을 변경하는 것으로 다른 임피던스에 설정하는 것도 가능하다. 이 경우, 이상기의 소자값도 이 임피던스에 맞춰서 바꾸게 된다.

예를 들면 12GHz 동작시, 90°이상기의 필터부의 임피던스를 50Ω으로 했을 경우, 저역필터(13) 중의 인덕터(L12, L13), 커패시터(C13), 고역필터(12) 중의 인덕터(L11), 커패시터(C11, C12)의 소자값은, 각각, 0.282nH, 0.282nH, 0.192pF, 0.962nH, 0.657pF, 0.657pF이 된다.

또한 임피던스를 75Ω으로 했을 경우, 각 소자값은, 각각, 0.423nH, 0.423nH, 0.128pF, 1.443nH, 0.438pF, 0.438pF이 된다. 또한, 임피던스를 25Ω으로 했을 경우, 각 소자값은, 각각, 0.141nH, 0.141nH, 0.385pF, 0.481nH, 1.314pF, 1.314pF이 된다. 즉, 25Ω의 경우에는, 50Ω의 경우에 비교해서 고역필터(12), 저역필터(13) 함께, 인덕터의 소자값이 1/2배, 커패시터의 소자값이 2배가 되고, 75Ω의 경우에는, 50Ω의 경우에 비교해서 인덕터의 소자값이 1.5배, 커패시터의 소자값이 2/3배가 된다.

고주파에서 동작시킬 경우, 필터를 구성하고 있는 각 소자의 소자값을 작게 할 필요가 있다. 이 경우, 인덕터에 비교해서, 커패시터는, 프린지용량(커패시터의 가장자리에서 발생하는 용량)이나 제조 격차(불균일)의 영향을 받기 쉽고, 커패시터의 소자값 바로 그것의 격차(불균일)에 크게 영향을 준다. 따라서, 필터부의 임피던스가 작아지도록 임피던스조정회로(10a(10b))의 소자값을 설정하는 것으로 커패시터의 면적이 넓어지고, 제조 격차(불균일)를 경감하는 것이 가능하다.

즉, 단극쌍투스위치(11a(11b))에서의 임피던스의 리액턴스 성분을 지우는 임피던스조정회로(10a(10b))를 설치하고, 필터부에 연결되는 부분의 임피던스와 이상기 외부의 특성임피던스가 같아지도록 구성할 수 있지만, 필터부의 임피던스와 특성임피던스를 다르게 구성할 수도 있다. 필터부의 임피던스를 변화시킴으로써, 필터부를 구성하는 소자값이 바뀌고, 전술한 것처럼 소자의 구조를 제조 격차(불균일)의 영향을 받기 어려운 사이즈로 변경할 수 있다.

(제2실시예)

도3은, 본 발명의 제2실시예에 따른 이상기의 구성을 도시한 회로도이다. 도3에 있어서 도1과 동일한 부호는 동일물을 나타낸다. 도3에 있어서 도1과 크게 다른 점은, 단극쌍투스위치(11c, 11d) 내의 FET(Q1, Q3, Q5, Q7)의 각각의 소스·드레인간에 인덕터(L21, L23, L22, L24)를 접속하고 있는 것이다. 이렇게 FET와 인덕터의 병렬접속은, 인덕터와 FET의 기생용량과의 공진을 이용한 스위치를 구성한다. 즉, 제2실시예에서는 단극쌍투스위치(11c, 11d)를 FET의 소스·드레인과 인덕터를 병렬로 접속한 공진형 스위치에 바꿔 놓은 구성이 되고 있다.

도3에 도시된 이상기의 동작은, 고역필터(12)에 신호를 통할 경우, FET(Q1, Q3)을 온으로 하고 FET(Q5, Q7)를 오프로 해서 오프로 된 FET(Q5, Q7)의 소스·드레인간에 기생용량이 발생하고, FET에 병렬로 접속한 인덕터와의 사이에서 이상기의 대역에 공진을 가지기 때문에, 신호의 통과를 방해한다. 한편, 온이 된 FET(Q1, Q3)는, 드레인·소스간의 저항이 저하하기 때문에, 신호가 고역필터(12)를 통과하게 된다.

한편, 저역필터(13)에 신호를 통할 경우에는, FET(Q1, Q3)를 오프로 하고 FET(Q5, Q7)를 온으로 함으로써 상기의 고역필터(12)와 같이 저역필터(13)에 신호가 통과하게 된다. 또, 고역필터(12) 및 저역필터(13) 내의 각 소자값에 관하여는, 제1실시예에서 설명한 소자값과 동등하다.

제2실시예에서는, 단극쌍투스위치부를 공진형 스위치로 구성하고 있지만, FET가 온의 경우, 고주파동작에서는, 병렬로 접속하고 있는 인덕터(L21, L22, L23, L24)의 영향을 받기 쉽고, 스위치 통과후의 임피던스의 변동에 의한 신호의 반사, 대역변동 등의 특성열화(特性劣化)를 초래할 가능성이 크다. 단극쌍투스위치의 단극측에 설치한 임피던스조정회로(10a, 10b)는, 인덕터(L21, L22, L23, L24)의 영향을 지우는 것이 가능해서, 임피던스의 변동을 막고, 신호의 반사 등의 발생을 억제하는 것이 가능하게 된다.

도3에서 나타내는 공진형 스위치를 이용한 단극쌍투스위치(11c, 11d)는, 제어하는 FET의 수가 도1에 비교해서 반 정도로 적고, 스위치의 구성이 간단해지는 등의 장점이 있다. 다만, 온(on) 때, FET에 병렬로 접속하고 있는 인덕터의 영향에 의한 특성열화가 있다. 부가회로(10a, 10b)는, 이 인덕터의 영향을 지극히 적은 것으로 하도록 동작하고, 공진형 스위치를 이용한 이상기에도 유효하게 작용한다.

또, 이상의 설명에 있어서, 주로 입력단자측에 관하여 설명했지만, 이상기는, 좌우 대칭으로 구성되므로, 출력단자측에 대하여도 같은 것을 말할 수가 있다.

본 발명에 의하면, 이상기 외부의 부하변동에 대하여 이상기의 삽입손실의 영향이 고역필터, 저역필터로 동등해지기 때문에, 이상오차(移相誤差) 및 진폭오차를 작게 억제할 수 있다. 또한 임피던스조정회로가 커패시터와 인덕터로 구성되기 때문에, 삽입손실을 적게 할 수 있다. 또한, 필터부의 임피던스를 신호선의 특성임피던스에 맞출 필요가 없고, 각 소자의 구조를 고려해서 필터의 임피던스를 정하도록 하고, 각 소자의 제조 격차(불균일)의 영향을 감소시킬 수 있다.

Claims

입출력측의 각각에 설치되고 연동하여 동작하는 2개의 단극쌍투스위치에 의해 저역필터와 고역필터를 선택적으로 변환하는 이상기(移相器)에 있어서,

입력단자와 제1단극쌍투스위치와의 사이에 설치되는 제1임피던스조정회로와,

출력단자와 제2단극쌍투스위치와의 사이에 설치되는 제2임피던스조정회로를 구비하고,

상기 제1 및 상기 제2임피던스조정회로는, 커패시터와 인덕터로 구성되는 것을 특징으로 하는 이상기.
제1항에 있어서, 상기 제1임피던스조정회로는, 상기 입력단자와 상기 제1단극쌍투스위치의 단극측 접속점과의 사이에 접속되는 제1커패시터와, 상기 입력단자와 접지 사이에 접속되는 제1인덕터로 구성되고,

상기 제2임피던스조정회로는, 상기 출력단자와 상기 제2단극쌍투스위치의 단극측 접속점과의 사이에 접속되는 제2커패시터와, 상기 출력단자와 접지 사이에 접속되는 제2인덕터로 구성되는 것을 특징으로 하는 이상기.
제2항에 있어서, 상기 제1단극쌍투스위치 및 상기 제2단극쌍투스위치는,

상기 단극측 접속점과 상기 고역필터를 접속하는 제1스위치소자와,

상기 제1스위치소자에 있어서의 상기 고역필터의 접속점과 접지점을 접속하 는 제2스위치소자와,

상기 단극측 접속점과 상기 저역필터를 접속하는 제3스위치소자와,

상기 제3스위치소자에 있어서의 상기 저역필터의 접속점과 접지점을 접속하는 제4스위치소자를 포함하고,

상기 제2스위치소자와 상기 제3스위치소자가 연동하여 동작하고, 상기 제1스위치소자와 상기 제4스위치소자가 연동하여 동작하며, 상기 제2스위치소자 및 상기 제3스위치소자와, 상기 제1스위치소자 및 상기 제4스위치소자는, 배타적으로 온이 되도록 동작하는 것을 특징으로 하는 이상기.
제2항에 있어서, 상기 제1단극쌍투스위치 및 상기 제2단극쌍투스위치는,

상기 단극측 접속점과 상기 고역필터를 접속하는 제1스위치소자와,

상기 제1스위치소자에 병렬로 접속되는 제3인덕터와,

상기 단극측 접속점과 상기 저역필터를 접속하는 제2스위치소자와,

상기 제2스위치소자에 병렬로 접속되는 제4인덕터를 포함하고,

상기 제1스위치소자와 상기 제2스위치소자는, 배타적으로 온이 되도록 동작하는 것을 특징으로 하는 이상기.
제3항에 있어서, 상기 스위치소자는, 전계효과트랜지스터로 되는 것을 특징으로 하는 이상기.
제4항에 있어서, 상기 스위치소자는, 전계효과트랜지스터로 되는 것을 특징으로 하는 이상기.
제2항에 있어서, 상기 제1커패시터의 용량(capacitance)과 상기 제1인덕터의 인덕턴스가, 상기 제1의 단극쌍투스위치가 상기 고역필터에 접속될 때의 상기 제1의 단극쌍투스위치와 상기 고역필터와의 접속점에서 입력측을 예상했을 때의 임피던스가, 상기 접속점에서 상기 고역필터를 예상했을 때의 임피던스에 가까워지고, 상기 제1단극쌍투스위치가 상기 저역필터에 접속될 때의 상기 제1단극쌍투스위치와 상기 저역필터와의 접속점에서 입력측을 예상했을 때의 임피던스가, 상기 접속점에서 상기 저역필터를 예상했을 때의 임피던스에 가까워지도록 설정되며,

상기 제2커패시터의 용량(capacitance)과 상기 제2인덕터의 인덕턴스가, 상기 제2단극쌍투스위치가 상기 고역필터에 접속될 때의 상기 제2단극쌍투스위치와 상기 고역필터와의 접속점에서 출력측을 예상했을 때의 임피던스가, 상기 접속점에서 상기 고역필터를 예상했을 때의 임피던스에 가까워지고, 상기 제2단극쌍투스위치가 상기 저역필터에 접속될 때의 상기 제2단극쌍투스위치와 상기 저역필터와의 접속점에서 출력측을 예상했을 때의 임피던스가, 상기 접속점에서 상기 저역필터를 예상했을 때의 임피던스에 가까워지도록 설정되는 것을 특징으로 하는 이상기.
제1항에 있어서, 상기 제1임피던스조정회로는, 상기 제1단극쌍투스위치가 상기 고역필터에 접속될 때의 상기 제1단극쌍투스위치와 상기 고역필터와의 접속점에 서 입력측을 예상했을 때의 리액턴스 부분의 절대치, 및 상기 제1단극쌍투스위치가 상기 저역필터에 접속될 때의 상기 제1단극쌍투스위치와 상기 저역필터와의 접속점에서 입력측을 예상했을 때의 리액턴스 부분의 절대치가 작아지도록 구성되고,

상기 제2임피던스조정회로는, 상기 제2단극쌍투스위치가 상기 고역필터에 접속될 때의 상기 제2단극쌍투스위치와 상기 고역필터와의 접속점에서 출력측을 예상했을 때의 리액턴스 부분의 절대치, 및 상기 제2단극쌍투스위치가 상기 저역필터에 접속될 때의 상기 제2단극쌍투스위치와 상기 저역필터와의 접속점에서 출력측을 예상했을 때의 리액턴스 부분의 절대치가 작아지도록 구성되는 것을 특징으로 하는 이상기.
제2항에 있어서, 상기 제1커패시터의 용량(capacitance)과 상기 제1인덕터의 인덕턴스가, 상기 제1단극쌍투스위치가 상기 고역필터에 접속될 때의 상기 제1단극쌍투스위치와 상기 고역필터와의 접속점에서 입력측을 예상했을 때의 리액턴스 부분의 절대치, 및 상기 제1단극쌍투스위치가 상기 저역필터에 접속될 때의 상기 제1단극쌍투스위치와 상기 저역필터와의 접속점에서 입력측을 예상했을 때의 리액턴스 부분의 절대치가 작아지도록 설정되고,

상기 제2커패시터의 용량(capacitance)과 상기 제2인덕터의 인덕턴스가, 상기 제2단극쌍투스위치가 상기 고역필터에 접속될 때의 상기 제2단극쌍투스위치와 상기 고역필터와의 접속점에서 출력측을 예상했을 때의 리액턴스 부분의 절대치, 및 상기 제2단극쌍투스위치가 상기 저역필터에 접속될 때의 상기 제2단극쌍투스위 치와 상기 저역필터와의 접속점에서 출력측을 예상했을 때의 리액턴스 부분의 절대치가 작아지도록 설정되는 것을 특징으로 하는 이상기.
제1항에 따른 이상기를 구비하는 것을 특징으로 하는 집적회로장치.
제2항에 따른 이상기를 구비하는 것을 특징으로 하는 집적회로장치.
제3항에 따른 이상기를 구비하는 것을 특징으로 하는 집적회로장치.
제4항에 따른 이상기를 구비하는 것을 특징으로 하는 집적회로장치.