JP5010394B2

JP5010394B2 - 移相器

Info

Publication number: JP5010394B2
Application number: JP2007215542A
Authority: JP
Inventors: 敬生厚母
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2007-08-22
Filing date: 2007-08-22
Publication date: 2012-08-29
Anticipated expiration: 2027-08-22
Also published as: JP2009049849A; US20090051464A1; US7928817B2; KR100990662B1; KR20090020480A

Description

本発明は、スイッチ回路および移相器に係り、特に、マイクロ波帯のスイッチ回路およびこれを用いた移相器に係る。

移相器にはいくつかの種類が存在する。例えば、長さの異なる５０Ω線路をＳＰＤＴ（単極双投）スイッチ２個で接続し、スイッチ切替によって得られる両線路の電気長差を移相量として用いる線路切替型が知られている。また、集中定数のＬやＣ、およびＳＰＤＴスイッチを複数個組み合わせて、電気的にＬＣ型の低域通過フィルタ（ＬＰＦ）と高域通過フィルタ（ＨＰＦ）とを切り替えることによる位相差を利用するフィルタ切替型などがある。さらに、移相器におけるスイッチ部も、シリーズ接続のＦＥＴ（電界効果トランジスタ）とシャント接続のＦＥＴを併用したシリーズシャントタイプ、ＦＥＴと並列にインダクタを接続した共振タイプ（特許文献１参照）などの種類が知られている。

以下、ＦＥＴとインダクタを並列接続した共振タイプのスイッチ回路を用いたフィルタ切替型移相器について説明する。図１０に示すようなフィルタ切替型移相器において、ＬＰＦ側のスイッチがオンのとき、通過特性を表すＳパラメータＳ_２１は、以下のように表される。

ここで、Ｘ_ＮとＢ_Ｎは、正規化されたリアクタンスとサセプタンスであり、

である。

Ｓ_２１の位相は遅れ、この位相をΦ_１とすると、Φ_１は、以下のように表される。

一方、ＨＰＦ側のスイッチがオンのとき、Ｘ_Ｎに−Ｘ_Ｎ、Ｂ_Ｎに−Ｂ_Ｎを代入し、

を得る。
ここで

である。

このときＳ_２１の位相は進み、この位相をΦ_２とすると、Φ_２は、以下のように表される。

移相量ΔΦは、Φ_１、Φ_２の位相の差で表され、以下のようになる。

また、所望の帯域におけるＲＭＳ移相誤差は、以下のように定義される。

ここで、ｎは周波数ポイント数、Φ_０は規定された移相量である。

以上のような特性を呈する移相器において、ＳＰＤＴのスイッチ回路には、図１１（Ａ）に示すような共振型スイッチが広く用いられている（特許文献１参照）。図１１（Ａ）において、共振型スイッチは、スイッチング素子である電界効果トランジスタ（以下、単にトランジスタという）Ｔ１０とインダクタＬ１０とが並列接続されている。このような共振型スイッチは、オフ時において、トランジスタＴ１０のオフ時の容量とインダクタＬ１０とで並列共振回路が形成される。したがって、所望の周波数帯で高インピーダンスとなり、良好な遮断特性を示すものであった。しかしながら、スイッチング素子であるトランジスタＴ１０の良否の検査を行う場合、トランジスタＴ１０のドレインーソース間がインダクタにより直結されているためにインダクタＬ１０にＤＣ電流が流れてしまい、ＤＣ測定を行うことができない。

そこで、特許文献２には、共振型スイッチ回路を含む半導体装置の検査工程において、その回路内のスイッチング素子のＤＣ特性を測定することを可能とするスイッチ回路が開示されている。このスイッチ回路は、図１１（Ｂ）に示すように、第１の電極Ｐ１、第２の電極Ｐ２および第３の電極Ｐ３を有し、第３の電極Ｐ３の電位に基づいて第１の電極Ｐ１および第２の電極Ｐ２の間に高周波信号を導通または遮断し、第１の電極Ｐ１および第２の電極Ｐ２におけるバイアス電圧がほぼ同じであるトランジスタＴ１０と、トランジスタＴ１０に対して並列に第１の電極Ｐ１と第２の電極Ｐ２に接続され、互いに直列に接続されたインダクタＬ１０およびキャパシタＣ１０とを備える。このようなスイッチ回路によれば、キャパシタＣ１０によってＤＣ電流を遮断して、トランジスタＴ１０のＤＣ特性を測定することができる。

特開２００６−１９８２３号公報特開２００５−１１７６３４号公報

以下の分析は本発明において与えられる。

図１１（Ｂ）に示すようなインダクタＬ１０（インダクタンスＬ）に直列にキャパシタＣ１０（キャパシタンスＣ_ｓｅｒ）が存在するスイッチ回路の場合、インダクタＬ１０とキャパシタＣ１０とが形成する直列共振回路によって、

で定まる共振周波数において、等価的にトランジスタＴ１０のドレインとソースが短絡される。トランジスタＴ１０がオンのとき、トランジスタＴ１０に対し、等価的にはオン抵抗と並列に直列共振による短絡回路が形成される。しかし、トランジスタＴ１０がオフのときは、オフ容量Ｃ_ｏｆｆと並列に直列共振による短絡回路が形成されてしまう。ここで、一般的に、

が成り立つ。

この場合、設計中心周波数をｆ_１とするならば、

であり、直列共振周波数と設計中心周波数とは、無関係にみえる。しかしながら、両者の周波数特性は、有限のＱ値を持つ。すなわち、周波数特性は、裾をひき、設計中心周波数ｆ_１では、ｆ_２におけるほど短絡状態とはならないものの低インピーダンスを呈する。従って、ｆ_１においてスイッチのアイソレーションが期待したほど良好とはならず、パワーが漏れてしまう虞がある。

このような問題点は、スイッチ回路単独での問題である。さらに、スイッチ回路が移相器を構成した場合、以下のような特性の劣化が発生しうる。

図１１（Ｂ）に示すスイッチ回路をフィルタ切替型移相器に適用した場合、移相器の等価回路は、図１２に示すような回路となる。ここでは、ＨＰＦ側のスイッチ回路がオンでありＬＰＦ側のスイッチ回路がオフである。入出力に対して対称であるため、図１２のＬＰＦ側を見込んだ等価回路は、図１３に示すように簡略化することができる。この回路は、インダクタＬ１０とキャパシタＣ１０の直列共振周波数において、短絡状態となっている。したがって、この直列共振周波数では、本来構成されるはずのオフ容量ＣｔとインダクタＬ１０とによる並列共振回路が形成されずに短絡されてしまう。

今、一例として、移相器の帯域を１０．７ＧＨｚから１２．７ＧＨｚ、設計中心周波数を１１．７ＧＨｚ、９０度ビット用の移相器とする。このとき、ＨＰＦの定数Ｌ２＝０．９６ｎＨ、Ｃ２＝０．６６ｐＦ、ＬＰＦの定数Ｌ３＝０．２８ｎＨ、Ｃ３＝０．１９ｎＨとなる。また、設計中心周波数を１１．７ＧＨｚとしたことから共振インダクタＬ１０＝１．４ｎＨとなり、キャパシタＣ１０は、０．５ｐＦとする。

上記の定数の場合の、図１３のインピーダンスＺの周波数特性を図３の「従来例」に示す。インピーダンスＺが５．５ＧＨｚ付近でほとんど０になることが示される。ここでインダクタＬ１０及びＬＰＦを構成するインダクタＬ３の合成インダクタンスとキャパシタＣ１０で構成される直列共振回路の共振周波数ｆを計算すると、

となり、インピーダンスが０になる５．５ＧＨｚと等しい周波数である。

図４の「従来例」には、上述の回路定数を有する９０度ビット移相器について、ＨＰＦ側がオン、ＬＰＦ側がオフのときの通過特性が示される。５．５ＧＨｚ以外の周波数３．３ＧＨｚ、６．６ＧＨｚ、１０．４ＧＨｚで通過特性が劣化している。この通過特性の劣化の原因は、図１３に示すような素子数の少ない単純な回路ではなく、キャパシタＣ１０と他の素子とで直列共振を起こし、低インピーダンス化するためである。これらの周波数において、オン側からオフ側へ信号が漏れてしまい、通過ロスを増加させている。さらに、この通過ロスの増加は、位相角の起伏をもたらし、移相量の良否の指標であるＲＭＳ移相誤差も劣化させる。一例として１０．７ＧＨｚから１２．７ＧＨｚまでのＲＭＳ移相誤差を計算すると、ＲＭＳ移相誤差は、２４度と大きな値であった。

本発明の１つのアスペクト（側面）に係る移相器は、第１および第２の単極双投スイッチと、ハイパスフィルタと、ローパスフィルタと、を備え、第１および第２の単極双投スイッチのそれぞれは、第１および第２のスイッチ回路を備え、一方の単極側接続点をハイパスフィルタに接続し、他方の単極側接続点をローパスフィルタに接続し、第１および第２のスイッチ回路のそれぞれは、排他的にオンとなるように構成されると共に、スイッチ素子として機能する第１の電界効果トランジスタと、第２の電界効果トランジスタと、インダクタと、を備え、インダクタと第２の電界効果トランジスタとの直列接続回路が第１の電界効果トランジスタのソース・ドレイン間に並列に接続される。

本発明によれば、電界効果トランジスタのＤＣ測定が容易であると共に、スイッチ回路のオフ時において、並列共振回路が形成され、スイッチ回路を高インピーダンスに保つことができる。

本発明の実施形態に係るスイッチ回路は、スイッチ素子として機能する第１の電界効果トランジスタと、第２の電界効果トランジスタと、インダクタと、を備える。インダクタと第２の電界効果トランジスタとの直列接続回路が第１の電界効果トランジスタのソース・ドレイン間に並列に接続される。

ここで第２の電界効果トランジスタは、第１の電界効果トランジスタの通常動作時においてオン状態とされ、第１の電界効果トランジスタの検査時においてオフ状態とされる。

また、本発明の実施形態に係る移相器は、第１および第２の単極双投スイッチと、ハイパスフィルタと、ローパスフィルタと、を備え、第１および第２の単極双投スイッチのそれぞれは、第１および第２のスイッチ回路を備え、一方の単極側接続点をハイパスフィルタに接続し、他方の単極側接続点をローパスフィルタに接続し、第１および第２のスイッチ回路は、排他的にオンとなるように構成される。ここで第１および第２のスイッチ回路は、上記のスイッチ回路とされる。

さらに、移相器は、ハイパスフィルタの一端および他端にそれぞれ接続される第１および第２の検査用パッドを備え、該第１および第２の検査用パッド間の電圧電流特性を測定可能とするように構成してもよい。

また、移相器は、ハイパスフィルタに係るスイッチ回路における第１の電界効果トランジスタのゲートに接続される第３の検査用パッドと、ハイパスフィルタに係るスイッチ回路における第２の電界効果トランジスタのゲートに接続される第４の検査用パッドと、ローパスフィルタに係るスイッチ回路における第１の電界効果トランジスタのゲートに接続される第５の検査用パッドと、ローパスフィルタに係るスイッチ回路における第２の電界効果トランジスタのゲートに接続される第６の検査用パッドと、をさらに備えてもよい。

以上のようなスイッチ回路によれば、第１および第２の電界効果トランジスタのゲート電圧を制御してオンオフさせてＤＣ測定を行って電界効果トランジスタの良否を検査することができる。

また、直列接続回路は、キャパシタを備えていないため、インダクタとの直列共振回路が形成されず短絡状態となることがない。すなわち、移相器において、第１の電界効果トランジスタがオフしたときのオフ容量とインダクタとで並列共振回路が形成され、オフ側のパスのインピーダンスが高くなる。このため、オン側の信号が漏れ出ることがなく、その結果、オン側の信号損失を低減することができる。

以下、実施例に即し、図面を参照して詳しく説明する。

図１は、本発明の第１の実施例に係るスイッチ回路の構成を示す図である。図１において、スイッチ回路は、トランジスタＴ１、Ｔ２、インダクタＬを備える。トランジスタＴ１、Ｔ２は、ＧａＡｓなどのショットキーゲート型のＭＥＳＦＥＴ(Metal Semiconductor Field Effect Transistor)、ＨＪＦＥＴ(Hetero Junction Field Effect Transistor)などで構成される。

図１に示すように、トランジスタＴ１のドレインにインダクタＬの一端を接続し（ノードＰ１に相当）、トランジスタＴ２のソースをトランジスタＴ１のソースに接続し（ノードＰ２に相当）、さらにインダクタＬの他端をトランジスタＴ２のドレインに接続する。また、トランジスタＴ１、Ｔ２のそれぞれのゲートには、高周波信号が漏れないような抵抗素子Ｒ１、Ｒ２を介してそれぞれ制御信号ＳＧａ、ＳＧｂを供給する。なお、トランジスタＴ２とインダクタＬの場所を入れ替えた構成も本発明の範囲であることは言うまでも無い。

次に、以上のような構成のスイッチ回路における、通常時の動作と検査時の動作とについて説明する。

・通常時の動作
トランジスタＴ１は、スイッチを構成する基本素子であり、オン状態とオフ状態とをとる。一方、トランジスタＴ２は、常にオンさせておく。トランジスタＴ１は、オン状態では等価的に抵抗として表され、トランジスタＴ２も抵抗として表される。したがって、スイッチ回路は、抵抗素子及びインダクタが直列に接続された回路が抵抗素子に並列接続された回路として表される。この場合は、スイッチ回路は、通常のスイッチの通過特性を示す。

また、トランジスタＴ１がオフ状態では、トランジスタＴ１は、等価的にはオフ容量として表される。したがって、スイッチ回路は、抵抗素子及びインダクタが直列に接続される回路がオフ容量と並列接続された回路として表される。この場合、オン抵抗値は、通常数オーム以下と非常に小さい。このため、スイッチ回路において、オフ状態では、オフ容量Ｃ_ｏｆｆとインダクタＬとの並列共振回路が形成される。したがって、

で表される周波数では、スイッチ回路のインピーダンスが極めて高く、すなわち開放（オープン）状態となり、アイソレーション特性が非常に良好である。

・検査時の動作
一般にデプリーション型ＦＥＴがスイッチ素子として用いられる。例えば、閾値電圧が−０．５ＶのＦＥＴで構成した場合を考える。トランジスタＴ１のオン状態の良否を検査する場合は、ソースを接地し、ドレインを例えば３Ｖにし、ゲート（制御信号ＳＧａ）に０Ｖを与える。また、トランジスタＴ２をオフさせるように、トランジスタＴ２のゲート（制御信号ＳＧｂ）に−１Ｖを供給する。このような電圧をそれぞれ与えることでトランジスタＴ１のオン状態を検査することができる。さらに、トランジスタＴ１のオフ状態を検査する場合には、トランジスタＴ１のゲート電圧を−１Ｖとすればよい。なお、トランジスタＴ２のオン状態、オフ状態の検査をする場合も全く同様に、ゲート電圧を制御する。

トランジスタＴ１がオフしたときのオフ容量と共に並列共振回路を形成するインダクタＬに直列接続されている素子は、キャパシタでなくトランジスタＴ２のオン抵抗である。このため、インダクタＬは、直列共振回路を形成しないので短絡状態になることがない。したがって、並列共振回路が所望の周波数で形成され、開放（オープン）状態を得ることができ、良好なアイソレーション特性を確保することができる。

図２は、本発明の第２の実施例に係る移相器の構成を示す図である。図２において、移相器は、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ハイパスフィルタＨＰＦ、ローパスフィルタＬＰＦを備える。スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は、第１の実施例に係るスイッチ回路である。ハイパスフィルタＨＰＦは、直列接続される２つのキャパシタＣ２と、２つのキャパシタＣ２の接続点と接地間に接続されるインダクタＬ２とを備える。また、ローパスフィルタＬＰＦは、直列接続される２つのインダクタＬ３と、２つのインダクタＬ３の接続点と接地間に接続されるキャパシタＣ３とを備える。

図２の移相器において、入力端ＩＮから、スイッチ回路ＳＷ１、ハイパスフィルタＨＰＦ、スイッチ回路ＳＷ２を介して出力端ＯＵＴに接続され、スイッチ回路ＳＷ３、ローパスフィルタＬＰＦ、スイッチ回路ＳＷ４を介して出力端ＯＵＴに接続される。

各スイッチ回路のトランジスタＴ１は、ハイパスフィルタ側とローパスフィルタ側とで一方がオンであるならば他方がオフとなるように、相反的（排他的）に動作する。すなわち、制御信号ＳＧ１と制御信号ＳＧ２とは、相反する信号レベルとされ、ＳＰＤＴスイッチを構成するスイッチ回路ＳＷ１、ＳＷ３とＳＰＤＴスイッチを構成するスイッチ回路ＳＷ２、ＳＷ４とがそれぞれ同期して動作する。

これに対し、全てのトランジスタＴ２は、常にオン状態となるように制御信号ＳＧ３、ＳＧ４の信号レベルが設定される。

以上のような移相器において、入力端ＩＮからオフ状態にあるローパスフィルタ側を見込んだインピーダンスＺは、図３の「本発明」に示されるようになる。１０．７ＧＨｚから１２．７ＧＨｚの帯域において、高いインピーダンスとなっている。

また、図４は、ＨＰＦ側のスイッチ回路がオンのときの｜Ｓ_２１｜の周波数特性である。さらに、図５は、ＬＰＦ側のスイッチ回路がオンのときの｜Ｓ_２１｜の周波数特性である。図４、５を参照するならば、１０．７ＧＨｚから１２．７ＧＨｚの帯域において、本実施例に係る移相器の通過特性は、ほぼフラットであってロスも少なく問題がないことが示される。これは、オフとなっているフィルタ側のインピーダンスが充分に高い状態となるためである。

図６は、Ｓ_２１の位相角の周波数特性である。また、図７は、移相量（位相角の差分）の周波数特性である。図７を参照し、ＲＭＳ移相誤差を計算すると、例えば周波数帯域１０．７ＧＨｚから１２．７ＧＨｚにおいて、従来例が２４度であったのに対して、本発明では、０．９度と大幅に改善されることが示される。

スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は、トランジスタＴ１がオフしたときのオフ容量と並列共振回路を形成するインダクタに直列にキャパシタが接続されておらず、ＦＥＴのオン抵抗が接続される。このため、インダクタ側で直列共振回路が形成されずに短絡状態になることがない。従って、並列共振回路は、必ずどの周波数でも形成されるので、高インピーダンスを確保することができる。このようにオフ側が高インピーダンスであるので、本来オン側を通過する信号がオフ側に漏れていき、通過ロスを劣化させることがない。

図８は、本発明の第３の実施例に係る移相器の構成を示す図である。図８において、図２と同一の符号は、同一物を表し、その説明を省略する。図８の移相器は、図２の移相器に対し検査のためのパッドＰＡＤ１〜ＰＡＤ６が追加される。パッドＰＡＤ１は、スイッチ回路ＳＷ１とハイパスフィルタＨＰＦの一端との接続点に接続される。パッドＰＡＤ２は、スイッチ回路ＳＷ２とハイパスフィルタＨＰＦの他端との接続点に接続される。パッドＰＡＤ３は、スイッチ回路ＳＷ１、ＳＷ２のそれぞれにおいて抵抗素子Ｒ１を介してトランジスタＴ１のゲートに接続される。パッドＰＡＤ４は、スイッチ回路ＳＷ３、ＳＷ４のそれぞれにおいて抵抗素子Ｒ１を介してトランジスタＴ１のゲートに接続される。パッドＰＡＤ５は、スイッチ回路ＳＷ１、ＳＷ２のそれぞれにおいて抵抗素子Ｒ２を介してトランジスタＴ２のゲートに接続される。パッドＰＡＤ６は、スイッチ回路ＳＷ３、ＳＷ４のそれぞれにおいて抵抗素子Ｒ２を介してトランジスタＴ２のゲートに接続される。

図８において、検査時には、パッドＰＡＤ１、ＰＡＤ２の一方をグランド、他方を適切な電圧を供給する。また、トランジスタＴ１のオン状態の良否を検査する場合は、それらのゲートにオンするような電圧、例えば３Ｖを供給すると共に、トランジスタＴ２をオフさせるように、それらのゲートに例えば０Ｖを供給する。これらトランジスタＴ１、Ｔ２は、通常ＧａＡｓのデプリーション型ＨＪＦＥＴを用いており、その閾値電圧は、例えば−０．５Ｖ程度である。トランジスタＴ１のゲートに３Ｖを供給するため、トランジスタＴ１、Ｔ２のドレイン、ソース電位は、ショットキーダイオードのオン電圧（通常ＶＦと記載される）である約０．６Ｖだけ低い約２．４Ｖである。従って、トランジスタＴ２のゲート電圧が０Ｖであれば、ソース電位がゲート電位より２．４Ｖ高い、つまりゲートソース間電圧ＶＧＳが−２．４Ｖであり、閾値電圧−０．５Ｖより低いため、オフしている。オフ状態のトランジスタの良否を検査する場合は、トランジスタＴ２はオフのまま、トランジスタＴ１をオフさせて、その電流を測定すればよい。なお、上記はトランジスタＴ１を検査する場合であるが、トランジスタＴ２を検査する場合も同様なゲートバイアスの供給の仕方をすればよい。

図９は、図８に示す回路において、パッドＰＡＤ２を０Ｖとし、パッドＰＡＤ１の電圧を０Ｖから１０Ｖまでスイープし、パッドＰＡＤ３、ＰＡＤ４、ＰＡＤ５、ＰＡＤ６に０Ｖを与えた場合におけるパッドＰＡＤ１、ＰＡＤ２間の電流電圧特性を示す図である。図中、「正常」とは、４個のトランジスタＴ１ともに正常な場合である。また、「短絡」とは、４個中の１個のトランジスタＴ１が短絡不良の場合であり、「正常」の場合より電流が多いことが示される。さらに、「１０Ω」とは、４個中の１個のトランジスタＴ１のオン抵抗が通常抵抗より高めの場合を想定しており、「正常」の場合より電流が少ないことが示される。このように正常の場合と異常の場合とでは、電流差が生じることから、良品と不良品とを検査・選別することが可能である。

なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

本発明の第１の実施例に係るスイッチ回路の構成を示す図である。本発明の第２の実施例に係る移相器の構成を示す図である。本発明の第２の実施例に係る移相器のインピーダンス特性を示す図である。本発明の第２の実施例に係る移相器の通過特性を示す第１の図である。本発明の第２の実施例に係る移相器の通過特性を示す第２の図である。本発明の第２の実施例に係る移相器の移相特性を示す図である。本発明の第２の実施例に係る移相器の移相量を示す図である。本発明の第３の実施例に係る移相器の構成を示す図である。本発明の第３の実施例に係る移相器の検査時における電圧電流特性を示す図である。フィルタ切替型移相器の構成を示す図である。従来のスイッチ回路の構成を示す図である。従来の移相器の等価回路を示す図である。図１２のＬＰＦ側を見込んだ等価回路である。

符号の説明

Ｃ２、Ｃ３キャパシタ
ＨＰＦハイパスフィルタ
Ｌ、Ｌ２、Ｌ３インダクタ
ＬＰＦローパスフィルタ
ＰＡＤ１〜ＰＡＤ６パッド
Ｒ１、Ｒ２抵抗素子
ＳＧａ、ＳＧｂ、ＳＧ１〜ＳＧ４制御信号
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４スイッチ回路
Ｔ１、Ｔ２トランジスタ

Claims

第１および第２の単極双投スイッチと、
ハイパスフィルタと、
ローパスフィルタと、
を備え、
前記第１および第２の単極双投スイッチのそれぞれは、
第１および第２のスイッチ回路を備え、
一方の単極側接続点を前記ハイパスフィルタに接続し、
他方の単極側接続点を前記ローパスフィルタに接続し、
前記第１および第２のスイッチ回路のそれぞれは、排他的にオンとなるように構成されると共に、
スイッチ素子として機能する第１の電界効果トランジスタと、
第２の電界効果トランジスタと、
インダクタと、
を備え、
前記インダクタと前記第２の電界効果トランジスタとの直列接続回路が前記第１の電界効果トランジスタのソース・ドレイン間に並列に接続される移相器。
前記第２の電界効果トランジスタは、前記第１の電界効果トランジスタの通常動作時においてオン状態とされ、前記第１の電界効果トランジスタの検査時においてオフ状態とされる請求項１記載の移相器。
前記ハイパスフィルタの一端および他端にそれぞれ接続される第１および第２の検査用パッドを備え、該第１および第２の検査用パッド間の電圧電流特性を測定可能とするように構成する請求項１または２記載の移相器。
前記ハイパスフィルタに係るスイッチ回路における前記第１の電界効果トランジスタのゲートに接続される第３の検査用パッドと、
前記ハイパスフィルタに係るスイッチ回路における前記第２の電界効果トランジスタのゲートに接続される第４の検査用パッドと、
前記ローパスフィルタに係るスイッチ回路における前記第１の電界効果トランジスタのゲートに接続される第５の検査用パッドと、
前記ローパスフィルタに係るスイッチ回路における前記第２の電界効果トランジスタのゲートに接続される第６の検査用パッドと、
をさらに備える請求項３記載の移相器。