JP6373543B2 - 高周波スイッチ - Google Patents
高周波スイッチ Download PDFInfo
- Publication number
- JP6373543B2 JP6373543B2 JP2018524616A JP2018524616A JP6373543B2 JP 6373543 B2 JP6373543 B2 JP 6373543B2 JP 2018524616 A JP2018524616 A JP 2018524616A JP 2018524616 A JP2018524616 A JP 2018524616A JP 6373543 B2 JP6373543 B2 JP 6373543B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transmission line
- input
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/10—Auxiliary devices for switching or interrupting
- H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
実施の形態1.
図1は、本実施の形態による高周波スイッチの構成図である。
図示の高周波スイッチは、共通端子1a、一方の入出力端子1b、他方の入出力端子1c、第1トランジスタ2a、第2トランジスタ2b、第3トランジスタ2c、第4トランジスタ2d、第5トランジスタ2e、第6トランジスタ2f、第1伝送線路3a、第2伝送線路3b、第3伝送線路3c、第4伝送線路3d、共通端子伝送線路3e、第1抵抗4a、第2抵抗4b、インダクタ5、第1制御端子6a、第2制御端子6bを備える。
本実施の形態の高周波スイッチは、共通端子1aと一方の入出力端子1bと他方の入出力端子1cとに対して、第1トランジスタ2a〜第6トランジスタ2fのオンオフにより、共通端子1aから入力される信号の経路を切替え、一方の入出力端子1bまたは他方の入出力端子1cに出力する単極双投スイッチである。なお、入力される信号は逆方向の経路、つまり一方の入出力端子1bから入力された信号を共通端子1aへ出力、または、他方の入出力端子1cから入力される信号を共通端子1aへ出力する場合も同様の通過特性を示す。
第1伝送線路3a〜共通端子伝送線路3eはインピーダンス変換回路として動作し、入力信号の中心周波数にて電気長が1/4波長となるように設定される。また、インダクタ5は、第1トランジスタ2aまたは第3トランジスタ2cのオフ容量を打ち消すため、所要中心周波数にて並列共振となるようなインダクタンスに設定する。なお、共通端子伝送線路3eとインダクタ5は、共通端子1aと第1トランジスタ2a、第3トランジスタ2c間の整合回路として設けられている。
さらに、第1抵抗4a及び第2抵抗4bはトランジスタのドレイン及びソース端子の電位を安定させるための接地抵抗として動作し、高周波信号の通過損失に影響を与えないように高抵抗値に設定する。
図2に共通端子1aから他方の入出力端子1c間を通過状態とした場合の等価回路を示す。本動作時では、第1トランジスタ2a,第4トランジスタ2d,第6トランジスタ2fは、第1制御端子6aからピンチオフ以下の電圧が印加されてオフ状態として動作し、オフ容量22a,22d,22fとみなす。一方、第2トランジスタ2b,第3トランジスタ2c,第5トランジスタ2eは第2制御端子6bからピンチオフ電圧より大きい電圧が印加されてオン状態として動作し、オン抵抗21b,21c,21eとみなすことができる。
このとき、トランジスタのオフ容量22a,22d,22fは入力信号の周波数にて大きなインピーダンスであり、オン抵抗21b,21c,21eは十分に小さいため、共通端子1aから入力された信号は他方の入出力端子1cへと出力される。
IRF=√(2Pin/Z0)
である。
オン状態のトランジスタの最大耐電力Pmaxはゲート電圧0Vでの飽和電流値Idssを用いて、Pmax≦Z0Idss2/2となる。ここで、Z0は系のインピーダンスである。さらに、トランジスタの飽和電流値Idssはトランジスタのゲート幅WG及び単位ゲート幅辺りの飽和電流値Idss0から
Idss=Idss0・WG
の関係にある。
また、トランジスタのオン抵抗Ronとオフ容量Coffの関係は単位ゲート幅あたりのオン抵抗をRon0、オフ容量をCoff0とすると、ゲート幅に対して、Ron=Ron0/WG、Coff=Coff0・WGとなる。
よって本構成にて耐電力を向上させるためにはトランジスタのゲート幅を大きくする必要があるが、オフ容量及びトランジスタサイズの大きさによる寄生成分が増大する。
本回路において、第3伝送線路3c,第4伝送線路3d及び第4トランジスタ2dのオフ容量22dによる回路は広帯域化回路として動作する。これは第3伝送線路3c及び第4伝送線路3dの2段のインピーダンス変成回路、さらにシャント接続された第4トランジスタ2dのオフ容量22dにより広帯域整合回路101を構成し、線路の特性インピーダンス及び容量値を操作することで広帯域に整合をとることが可能となるためである。
一方で、対称的に配置した一方の入出力端子1b側の第1伝送線路3a,第2伝送線路3b及び第2トランジスタ2bのオン抵抗21bにより構成される回路はアイソレーション回路102として動作する。これはオン抵抗21bの抵抗値は十分に小さいため、A点はほぼショートとみなすことができ、さらに第1伝送線路3aは電気長が1/4波長に設定されているため、B点から他方の入出力端子1c側を見たインピーダンスをほぼオープンとすることができるためである。従って、入力信号の流れは矢印103に示すように、共通端子1aから他方の入出力端子1cへとなる。
このような動作であることにより、本実施の形態による高周波スイッチでは、耐電力特性を大きくするためゲート幅の大きいトランジスタを使用した場合においても広帯域な通過特性を得ることが可能となる。
図4は、実施の形態2による高周波スイッチの構成図である。
実施の形態2の回路構成は、実施の形態1における一方の回路において、第2トランジスタ2bとグラウンド間に第3抵抗4cと第1容量素子7aの並列回路を接続すると共に、他方の回路において、第4トランジスタ2dとグラウンド間に第4抵抗4dと第2容量素子7bの並列回路を接続するようにしたものである。その他の構成は図1に示した実施の形態1と同様であるため、対応する部分に同一符号を付してその説明を省略する。
図5に共通端子1aから他方の入出力端子1c間を通過状態とした場合の等価回路を示す。実施の形態1による動作と同様に、実施の形態2においても、第1トランジスタ2a,第4トランジスタ2d,第6トランジスタ2fは、第1制御端子6aからピンチオフ以下の電圧が印加されてオフ状態として動作し、第2トランジスタ2b,第3トランジスタ2c,第5トランジスタ2eは第2制御端子6bからピンチオフ電圧より大きい電圧が印加されてオン状態として動作することで,共通端子1aから入力された信号は他方の入出力端子1cへと出力される。
ここで、トランジスタのオフ容量は前述のとおりトランジスタのゲート幅にて決定されるため、トランジスタ単体が持つ容量値だけでは小さい値に設定することが難しい。そこで、固定の容量を直列に装荷することで、合成容量としてトランジスタのオフ容量値よりも小さい値を設定することができる。よって、高周波数帯域にて動作させるように設定することが可能となる。
一方、一方の入出力端子1b側の第1伝送線路3a及び第2伝送線路3b,第2トランジスタ2b,第1容量素子7aによるアイソレーション回路は、第2トランジスタ2bのオン抵抗21bに対して第1容量素子7aの容量が直列に装荷されるため、本アイソレーション回路によるアイソレーション量が小さくなる。よって、本構成による通過特性は広帯域特性とアイソレーションがトランジスタのオフ容量と固定容量の比率によってトレードオフの関係となる。
図7は、実施の形態3による高周波スイッチの構成図である。
実施の形態3の高周波スイッチは、実施の形態1の高周波スイッチにおいて、第3容量素子7c〜第8容量素子7hを、共通端子1aと一方の入出力端子1bと他方の入出力端子1c及びグラウンドとの間にそれぞれ接続すると共に、新たに第3及び第4制御端子6c,6dを設け、第5抵抗4e及び第6抵抗4fを介して回路に電圧を印加するようにしたものである。また、これに伴い、実施の形態1における第1抵抗4aと第2抵抗4bは削除している。さらに、第2トランジスタ2bとグラウンド間に第1容量素子7aが接続され、第4トランジスタ2dとグラウンド間に第2容量素子7bが接続されている。第3及び第4制御端子6c,6dは、共通端子1aと一方の入出力端子1bと他方の入出力端子1cとグラウンドに対して直流が印加された場合に導通しない点に接続されている。図示例では、第3の制御端子6cが第5抵抗4eを介して第3トランジスタ2cと第3伝送線路3cとの接続点に、第4の制御端子6dが第6抵抗4fを介して第1トランジスタ2aと第1伝送線路3aとの接続点に接続されている。
実施の形態3による回路構成では第1容量素子7a〜第8容量素子7hを接続することで、回路全体のトランジスタのドレイン及びソースはグラウンドに対して直接接地されず、各電位は第3及び第4制御端子6c,6dに印加される電圧によって決定される。このときトランジスタのオンオフ動作は、第1制御端子6aから印加される電圧をVc1、第2制御端子6bから印加される電圧をVc2,第3及び第4制御端子6c,6dから印加される電圧をVdとすると、第1トランジスタ2a,第6トランジスタ2f,第4トランジスタ2dのゲート−ソース間及びゲート−ドレイン間の電位はVc1−Vd、第2トランジスタ2b,第3トランジスタ2c,第5トランジスタ2eのゲート−ソース間及びゲート−ドレイン間の電位はVc2−Vdとなる。
Claims (3)
- 共通端子に一端を接続した共通端子伝送線路と、
前記共通端子伝送線路の他端に一端を接続し他端を接地したインダクタと、
前記共通端子伝送線路の他端から一方の入出力端子間に直列接続された第1トランジスタと第1及び第2伝送線路と、
前記第1伝送線路と前記第2伝送線路間にシャント接続され、前記第1トランジスタがオフ時にオンとなる第2トランジスタと、
前記共通端子伝送線路の他端から他方の入出力端子間に設けられ、前記第1、2トランジスタと前記第1、2伝送線路からなる一方の回路と対称の構成である他方の回路とを備え、
前記共通端子伝送線路と前記第1、2伝送線路と、当該第1、2伝送線路と前記他方の回路で対となる第3、4の伝送線路は入力信号の中心周波数にて電気長が1/4波長に設定され、
前記第1トランジスタと、当該第1トランジスタと前記他方の回路で対となる第3トランジスタとはオンとオフとを対の動作とし、
前記共通端子伝送線路と前記第1伝送線路と前記第3伝送線路の特性インピーダンスを周辺回路より低く設定したことを特徴とする高周波スイッチ。 - 前記第2トランジスタとグラウンド間に接続された第1容量素子と第3抵抗からなる並列回路と、
前記第2トランジスタと前記他方の回路で対となる第4トランジスタとグラウンド間に接続された第2容量素子と第4抵抗からなる並列回路とを備え、
前記第1容量素子と前記第2容量素子の容量値を、それぞれ前記第2トランジスタと前記第4トランジスタのオフ容量よりも小さな値に設定したことを特徴とする請求項1記載の高周波スイッチ。 - 前記第1トランジスタと前記第2トランジスタと前記他方の回路で対となる第4トランジスタのゲート端子に接続された第1制御端子と、
前記第3トランジスタと前記第2トランジスタのゲート端子に接続された第2制御端子と、
前記共通端子と前記一方の入出力端子と前記他方の入出力端子とグラウンドに対して直流が印加された場合に導通しない点に接続された第3及び第4制御端子と、
前記第2トランジスタとグラウンド間に接続された第1容量素子と、
前記第4トランジスタとグラウンド間に接続された第2容量素子と、
前記共通端子と前記共通端子伝送線路間に接続された第3容量素子と、
前記インダクタとグラウンド間に接続された第4容量素子と、
前記一方の入出力端子と前記第2伝送線路間に接続された第5容量素子と、
前記他方の入出力端子と前記第4伝送線路間に接続された第6容量素子とを備え、
前記第1容量素子と前記第2容量素子の容量値を、それぞれ前記第2トランジスタと前記第4トランジスタのオフ容量よりも小さな値に設定したことを特徴とする請求項1記載の高周波スイッチ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/069109 WO2018003007A1 (ja) | 2016-06-28 | 2016-06-28 | 高周波スイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6373543B2 true JP6373543B2 (ja) | 2018-08-15 |
JPWO2018003007A1 JPWO2018003007A1 (ja) | 2018-08-16 |
Family
ID=60786764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018524616A Active JP6373543B2 (ja) | 2016-06-28 | 2016-06-28 | 高周波スイッチ |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP3460902A4 (ja) |
JP (1) | JP6373543B2 (ja) |
WO (1) | WO2018003007A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113839659B (zh) * | 2021-08-11 | 2023-08-08 | 中国电子科技集团公司第二十九研究所 | 一种高隔离单刀双掷开关电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5081706A (en) * | 1987-07-30 | 1992-01-14 | Texas Instruments Incorporated | Broadband merged switch |
US4978932A (en) * | 1988-07-07 | 1990-12-18 | Communications Satellite Corporation | Microwave digitally controlled solid-state attenuator having parallel switched paths |
JP2830319B2 (ja) * | 1990-03-08 | 1998-12-02 | ソニー株式会社 | 送受信切り換え装置 |
JPH0435501A (ja) * | 1990-05-31 | 1992-02-06 | Fujitsu Ltd | スイッチ回路 |
JPH10335901A (ja) * | 1997-06-04 | 1998-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体スイッチ |
US5990580A (en) * | 1998-03-05 | 1999-11-23 | The Whitaker Corporation | Single pole double throw switch |
JP4361536B2 (ja) * | 2006-01-24 | 2009-11-11 | 三菱電機株式会社 | 高周波スイッチ |
KR100983794B1 (ko) * | 2007-10-01 | 2010-09-27 | 한국전자통신연구원 | 고 격리도 특성을 갖는 초고주파 스위치 |
US8103221B2 (en) * | 2008-05-30 | 2012-01-24 | National Ict Australia Limited | High-isolation transmit/receive switch on CMOS for millimeter-wave applications |
JP2016010045A (ja) * | 2014-06-25 | 2016-01-18 | 株式会社東芝 | 高周波スイッチ回路 |
-
2016
- 2016-06-28 EP EP16907240.2A patent/EP3460902A4/en not_active Withdrawn
- 2016-06-28 JP JP2018524616A patent/JP6373543B2/ja active Active
- 2016-06-28 WO PCT/JP2016/069109 patent/WO2018003007A1/ja unknown
Also Published As
Publication number | Publication date |
---|---|
EP3460902A4 (en) | 2019-06-26 |
EP3460902A1 (en) | 2019-03-27 |
WO2018003007A1 (ja) | 2018-01-04 |
JPWO2018003007A1 (ja) | 2018-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8288895B2 (en) | High-power tunable capacitor | |
JP5259678B2 (ja) | 単極多投スイッチ | |
US20010040479A1 (en) | Electronic switch | |
US8368451B2 (en) | High power radio frequency (RF) switch | |
US7893749B2 (en) | High frequency switch circuit having reduced input power distortion | |
JPH10335901A (ja) | 半導体スイッチ | |
JP4494423B2 (ja) | 半導体装置 | |
CN105049016B (zh) | 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关 | |
US7633357B2 (en) | SPST switch, SPDT switch and MPMT switch | |
JP6373543B2 (ja) | 高周波スイッチ | |
JP2007166596A (ja) | 高周波スイッチ | |
US20080106353A1 (en) | High-frequency switch | |
JP5822660B2 (ja) | 高周波スイッチ | |
US11451208B2 (en) | Switching circuit and variable attenuator | |
JP3891443B2 (ja) | 高周波スイッチ回路及び半導体装置 | |
JP2007258766A (ja) | 半導体スイッチ回路 | |
WO2022259442A1 (ja) | 高周波スイッチ | |
WO2023242974A1 (ja) | 高周波スイッチ | |
EP3373455B1 (en) | High frequency switch | |
JP5192900B2 (ja) | スイッチ半導体集積回路 | |
JP2003198344A (ja) | 高周波スイッチ回路 | |
JP2012239011A (ja) | 高周波スイッチ | |
JP2002164703A (ja) | 広帯域耐電力スイッチ | |
JP5492657B2 (ja) | 半導体スイッチ回路 | |
JP2005303794A (ja) | 高周波半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180525 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180525 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6373543 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |