JP4361536B2 - 高周波スイッチ - Google Patents

Description

この発明は、高周波スイッチに係り、特にミリ波帯で動作するレーダーや通信機器のＲＦ信号の切換に使用する高周波スイッチに関する。

情報化の進展に伴ってますますマイクロ波デバイスの応用が進んできている。比較的低周波数を使用する携帯電話のマイクロ波デバイス、それよりもさらに高周波の情報通信に使用するマイクロ波デバイス、さらに高周波の車載用レーダーや観測衛星などの通信機器に使用されるマイクロ波デバイスなど多方面で応用されている。
近年、高速のスイッチとしては、マイクロ波ＩＣ（ＭＩＣ）を利用した小形でかつ高速の高周波スイッチが実現され、さらに接続線路とスイッチング素子とを半導体基板上に一体形成するＭＭＩＣ（Monolithic Microwave IC）とすることによりスイッチの一層の高速化と小型化とが可能となってきている。

ミリ波帯で動作する高周波スイッチを構成する場合、一般に通過損失を低減するためにスイッチング素子を信号伝送線路に対して並列に配置した回路構成が使用される。
最も基本的な構成はＧａＡｓ基板上に形成されたＳＰＤＴ（Single Pole Double Throw）スイッチである。ＳＰＤＴスイッチは入力側接続線路から分岐点を介して２分岐され、各分岐に１個の単位スイッチが配設されている。単位スイッチは分岐信号線路とこの分岐信号線路にシャント接続されたスイッチング用ＦＥＴとを備えている。
各分岐信号線路は、分岐点に近接してλ／４長さ（ＲＦ信号の使用帯域の波長をλとする）の伝送線路が接続され、この伝送線路を介してスイッチング用ＦＥＴがシャント接続され、このスイッチング用ＦＥＴの接続点より末端側に、スイッチオン時の整合回路が配設されている。この整合回路は例えば伝送線路とオープンスタブとから構成されている。
なおスイッチオンの状態というのは、入力側接続線路から信号が単位スイッチを経由して分岐信号線路の出力端に伝播される状態をいい、この状態においては単位スイッチのスイッチング用ＦＥＴがオフの状態である。またスイッチオフというのは入力側接続線路からの信号が遮断されて分岐信号線路の出力端に伝播されない状態をいい、この状態においては単位スイッチのスイッチング用ＦＥＴはオン（導通）の状態である。以下の説明においても、スイッチオンおよびスイッチオンを上述の意味で使用する。
このような構成のＳＰＤＴスイッチは、スイッチング用ＦＥＴのゲート電極に所定の電圧が印加されることによりオンオフ制御が行われ、入力側接続線路から入力されたＲＦ信号がいずれかの単位スイッチの出力端から出力されるようにスイッチング動作が行われる。

従来の高周波スイッチの公知例としては、入力側接続線路から分岐点を介して５分岐され、それぞれの分岐信号線路の一部にλ／４伝送線路を有する信号線路と、λ／４伝送線路より出力端子側の分岐信号線路にシャント接続されたＦＥＴを備えた５分岐スイッチが開示されている（例えば、特許文献１ 段落番号［００１３］〜［００１４］、および図１参照）。
また他の公知例としては、ＲＦ共通ノード２５と第１のＲＦ入力ノード２１との間にＭＯＳＦＥＴトランジスタ２３が接続され、またＲＦ共通ノード２５と第２の入力ノード２２との間にＭＯＳＦＥＴトランジスタ２４が配設され、第１のＲＦ入力ノード２１と第２の入力ノード２２とを二者択一的にＲＦ共通ノード２５に結合するとともに第１のＲＦ入力ノード２１とＭＯＳＦＥＴトランジスタ２３との間に分路トランジスタ２７が、また第２の入力ノード２２とＭＯＳＦＥＴトランジスタ２４との間に分路トランジスタ２８がそれぞれ配設された構成の単極双投（ＳＰＤＴ）ＲＦスイッチが開示されている。この単極双投ＲＦスイッチの分路トランジスタ２７および分路トランジスタ２８はそれらの関連する入力ノードがＲＦ共通ノード２５と結合していないとき（すなわちそれらの関連する入力ノードへ接続されているスイッチングトランジスタ（２３または２４）がターンオフされているとき）、それぞれの関連したＲＦ入力ノードを二者択一的にグランドへ分路するために働くことが開示されている（例えば特許文献２ 段落番号［００１１］〜［００１２］、および図２参照）。
また他の公知例としては、共通端子と、この共通端子にそれぞれ分布定数線路を介して接続された一対の分岐端子とを有し、この分岐端子のいずれかと接地部位との間にピンダイオードやＦＥＴなどの半導体スイッチング素子が介在したＳＰＤＴスイッチにおいて、分布定数線路が共通端子や分岐端子が接続される高周波伝送系の特性インピーダンスに対して２の４乗根倍の特性インピーダンスを有し、且つ透過位相角を９０度とした構成が開示されている（例えば特許文献３ 段落番号［００１２］、［００２１］〜［００２４］、図２および図４参照）。

特開２００５−１３６６３０号公報 特表２００５−５１５６５７号公報 特開平９−１６２６０２号公報

しかしながら、オープンスタブを含む整合回路を有するＳＰＤＴスイッチにおいては、スイッチオン側の単位スイッチの出力ノードにおいては使用する周波数帯域においてインピーダンスが５０オームに整合するが、スイッチオフ側の単位スイッチの出力ノードにおいてはインピーダンスが５０オームにはならない。
このためスイッチの切り替えの際にインピーダンスがオープンあるいはショートとなる点が発生し、これに起因して場合によってはスイッチを包むパッケージ内で共振が発生することがある。パッケージ内で共振が発生するとレーダーや通信機器の動作に不具合が生じることがあるので、パッケージ内での共振を防ぐために線路の配置などを再構成しなければならず、余分な設計のための負荷が増加する。さらに共振の対策として場合によってはオン側端子とオフ側端子の間隔を拡げるなどの対策が必要となり、パッケージサイズの変更やそれに伴うコストの上昇などの問題点があった。

この発明は上記の問題点を解消するためになされたもので、第１の目的はスイッチオフしている側の接続端における特性インピーダンスが高周波伝送系の特性インピーダンスの近傍になるように高周波スイッチを構成することである。延いてはスイッチ切り替え時にパッケージ内での共振が抑制され、安価で信頼性の高い高周波スイッチを提供することができる。

この発明に係る高周波スイッチは、基板と、この基板上に配設され、共通線路とこの共通線路から分岐点を介して２以上に分岐された分岐線路とを有するとともにそれぞれの分岐線路の一部に、この分岐線路を伝播する信号の４分の１波長の長さの伝送線路を有する信号線路と、この信号線路の分岐点から見て４分の１波長の長さの伝送線路より末端側の分岐線路と接地端との間にシャント接続され、この分岐線路と接地端とを制御電極に印加される第１の制御信号により電気的に接続または切断を行うスイッチング素子と、信号線路の分岐点から見てスイッチング素子の接続点よりも末端側の分岐線路に配設され、分岐線路にシャント接続されたスタブを含む整合回路と、この整合回路のスタブと接地端との間に接続され、スイッチング素子の接続または切断と同様に対応して制御電極に印加される第２の制御信号によりスタブと接地端との間を接続または切断を行う整合用半導体素子と、を備えたものである。

この発明に係る高周波スイッチにおいては、スイッチオフされている側の分岐線路におけるスイッチング素子がオン状態にあることに対応して整合用半導体素子もオン状態にあり、整合回路のスタブと接地端との間に整合用半導体素子のオン抵抗が結合される。このオン抵抗によりスイッチオフしている側の接続端における特性インピーダンスが、この接続端に接続されている高周波伝送系の特性インピーダンス近傍になるように容易に整合させることができる。従ってスイッチオフしている側の接続端における反射損失を低減することができる。延いてはスイッチ切り替え時に発生し易いパッケージ内での共振が抑制される。

実施の形態１．
図１はこの発明の一実施の形態に係る高周波スイッチの回路図である。
図１において、この高周波スイッチ１０は、一例として７７ＧＨｚ帯で動作する２分岐スイッチすなわちＳＰＤＴスイッチとしたもので、共通線路である入力側接続線路１４ａから分岐点１４ｃを介して二つの単位スイッチ２４Ｘ（Ｘ＝１、および２）が配設されている。各単位スイッチ２４Ｘは、λ／４伝送線路１４ｇを含む信号線路１４、ＦＥＴ１６Ｘ（Ｘ＝１、または２）、出力整合回路１８、整合用ＦＥＴ２０Ｘ（Ｘ＝１、または２）、および制御回路２２により構成されている。また基板としてのＧａＡｓ基板１２に各回路要素が配設されている。
なお単位スイッチ２４Ｘにおける各回路要素の符号に付けられた変数Ｘは単位スイッチの変数Ｘに対応して変化するものとする。たとえば図において単位スイッチが２４１（すなわち、２４ＸにおいてＸ＝１の場合）の場合には、その回路を構成する出力端である１４ｅＸは１４ｅ１であることを意味し、ＦＥＴ１６ＸはＦＥＴ１６１を意味する。また単位スイッチが２４２の場合（すなわち、２４ＸにおいてＸ＝２の場合）には、その回路を構成する出力端である１４ｅＸは１４ｅ２であることを意味し、ＦＥＴ１６ＸはＦＥＴ１６２であることを意味する。
また以下の説明では共通線路のノードを入力端とし、分岐信号線路の末端のノードを出力端として説明するが、共通線路のノードを出力端とし、分岐信号線路の末端のノードを入力端としてもよい。

信号線路１４は、例えばＧａＡｓ基板１２上にマイクロストリップ線路などの伝送線路で構成され、共通線路としての入力側接続線路１４ａに入力端１４ｂが配設され、信号線路１４の分岐点１４ｃを介して２分岐された２本の分岐線路としての分岐信号線路１４ｄを有し、この分岐信号線路１４ｄの末端は出力端１４ｅＸ（Ｘ＝１、または２）である。入力端１４ｂおよび出力端１４ｅＸは所定の特性インピーダンス、例えば５０オーム、を有する高周波伝送系の回路（記載せず）に接続される。
スイッチング素子としてのＦＥＴ１６Ｘ（Ｘ＝１、または２）は分岐信号線路１４ｄと接地端との間にソース電極およびドレイン電極を介してシャント接続され、ＦＥＴ１６Ｘのゲート電極に印加される制御電圧により、分岐信号線路１４ｄと接地端とが電気的に接続または切断される。
ＦＥＴ１６Ｘが分岐信号線路１４ｄと接続された接続点１４ｆと分岐点１４ｃとの間にλ／４伝送線路１４ｇが接続されている。λ／４伝送線路１４ｇはこの高周波スイッチ１０の使用帯域にあるＲＦ信号の周波数の４分の一波長の長さ（すなわちＲＦ信号の波長をλとするとλ／４長さ）を有している。

出力端１４ｅＸとＦＥＴ１６Ｘの接続点１４ｆとの間に出力整合回路１８が配設されている。
出力整合回路１８は、例えば分岐信号線路１４ｄに直列に接続された伝送線路１８ａと分岐信号線路１４ｄにシャント接続された伝送線路であるスタブ１８ｂとを備えている。
このスタブ１８ｂは、このスタブ１８ｂをオープンスタブとしたときに、このスタブ１８ｂを有する単位スイッチ２４Ｘの出力端１４ｅＸにおけるインピーダンスが高周波伝送系の回路の特性インピーダンスと整合するように形成されている。
さらに出力整合回路１８のスタブ１８ｂの末端と接地端の間にソース電極およびドレイン電極を介して、整合用半導体素子としての整合用ＦＥＴ２０Ｘ（Ｘ＝１、または２）が接続され、整合用ＦＥＴ２０Ｘのゲート電極に印加される制御電圧により、スタブ１８ｂと接地端とが電気的に接続または切断される。
整合用ＦＥＴ２０Ｘは、その整合用ＦＥＴ２０Ｘが含まれる単位スイッチ２４Ｘがスイッチオフ時に高周波伝送系の特性インピーダンス、例えば５０オーム、に整合させるオン抵抗となるゲート幅を有するＦＥＴである。整合用ＦＥＴ２０Ｘのオン抵抗の抵抗値は４０オームから８０オーム程度に設定される。
ＦＥＴ１６Ｘと整合用ＦＥＴ２０Ｘは制御回路２２により制御される。この制御回路２２は、例えば制御入力端２２ａＸ（Ｘ＝１、または２）とＦＥＴ１６Ｘのゲート電極とが抵抗２２ｂを介して、また制御入力端２２ａＸと整合用ＦＥＴ２０Ｘのゲート電極とが抵抗２２ｃを介して、接続されている。この実施の形態１の高周波スイッチ１０においては、抵抗２２ｂと２２ｃとが制御入力端２２ａＸ側で接続され、この接続点がキャパシタ２２ｄを介して接地端と接続されている。
従って、制御入力端２２ａＸに入力される共通の制御信号がＦＥＴ１６Ｘと整合用ＦＥＴ２０Ｘのゲート電極に印加され、ＦＥＴ１６Ｘと整合用ＦＥＴ２０Ｘは同様にオンまたはオフされる。

このように構成された高周波スイッチ１０において、例えば単位スイッチ２４１の出力端１４ｅ１から出力を取り出す場合には、単位スイッチ２４１をスイッチオンし、単位スイッチ２４２をスイッチオフすることになる。
この場合、単位スイッチ２４１の制御回路２２の制御入力端２２ａ１にＦＥＴ１６１および整合用ＦＥＴ２０１をともにオフ状態にする制御電圧を印加し、単位スイッチ２４２の制御回路２２の制御入力端２２ａ２にＦＥＴ１６２および整合用ＦＥＴ２０２をともにオン状態にする制御電圧を印加しすることにより、入力側接続線路１４ａの入力端１４ｂに印加されている信号を出力端１４ｅ１に伝播することができる。
図２はこの発明の実施の形態に係る高周波スイッチの動作状態における等価回路を示す模式図である。
図２において示されている等価回路は、単位スイッチ２４１がスイッチオンの状態であり、かつ単位スイッチ２４２がスイッチオフの状態である。
すなわち単位スイッチ２４１におけるＦＥＴ１６１はオフ状態であり、容量Ｃoff1を有するキャパシタ１６１ａとインダクタ１６１ｂが直列に接続されたものと等価である。また単位スイッチ２４１における整合用ＦＥＴ２０１もオフ状態であり、容量Ｃoff2を有するキャパシタ２０１ａとインダクタ２０１ｂとが直列に接続されたものと等価である。
一方、単位スイッチ２４２におけるＦＥＴ１６２はオン状態であり、オン抵抗Ｒ0n1を有する抵抗１６２ａとインダクタ１６２ｂとが直列に接続されたものと等価である。また単位スイッチ２４２における整合用ＦＥＴ２０２もオン状態であり、オン抵抗Ｒ0n2を有する抵抗２０２ａとインダクタ２０２ｂが直列に接続に接続されたものと等価である。

この発明に係る実施の形態においては、単位スイッチ２４Ｘの整合用ＦＥＴ２０Ｘのゲート幅はＦＥＴ１６Ｘのゲート幅よりも小さくなるように設定されている。このためＦＥＴ１６Ｘのオン抵抗は整合用ＦＥＴ２０Ｘのオン抵抗よりも小さくなり、ＦＥＴ１６Ｘのオフ時の容量は整合用ＦＥＴ２０Ｘのオフ時の容量よりも大きくなる。すなわち図２の等価回路においては、Ｒ0n1＜Ｒ0n2であり、Ｃoff1＞Ｃoff2となる。
図３はこの発明の実施の形態に係る高周波スイッチのスイッチオン側の各ノードにおけるインピーダンスとその軌跡を示すスミスチャートである。
図３において、ノードＰ０は入力端１４ｂに対応し、スイッチオン側の単位スイッチ２４１におけるノードＡ１はＦＥＴ１６１が分岐信号線路１４ｄと接続された接続点１４ｆに、ノードＡ２は伝送線路１８ａの出力端１４ｅ１側の端部とスタブ１８ｂの分岐信号線路１４ｄへの接続点との間の点に、ノードＰ１は出力端１４ｅ１にそれぞれ対応している。
図３において、スイッチオン側の単位スイッチ２４１におけるインピーダンスの軌跡は５０オームであるＰ０からスタートし、Ａ１及びＡ２を経由して、Ｐ１は５０オーム近傍に回帰する。これはスタブ１８ｂがオープンスタブとして形成された場合に、オン時に５０オームに整合するように形成されているためである。このためスタブ１８ｂの先端に整合用ＦＥＴ２０１が配設されたとしても、ノードＰ１では５０オーム近傍に回帰する。

図４はこの発明の実施の形態に係る高周波スイッチのスイッチオン側のＲＦ特性の計算結果を示すグラフである。
図４において、曲線ａは通過損失を、曲線ｂはノードＰ１すなわち出力端１４ｅ１における反射特性、曲線ｃはノードＰ０すなわち入力端１４ｂにおける反射損失である。
ＦＥＴ１６１のオフ時の容量は整合用ＦＥＴ２０１のオフ時の容量よりも大きく、すなわちＣoff1＞Ｃoff2となっている。通過損失はほぼＣoff1により規定されるので、Ｃoff1よりも小さなＣoff2が加わっても、ほとんど影響しない。従ってスイッチオン側のＲＦ特性を示すこれらの曲線は整合用ＦＥＴ２０１を設けない場合とほとんど変化はない。
ちなみに７７ＧＨｚにおける各値を比較すると、整合用ＦＥＴ２０１を設けても設けなくても、通過損失は−１．２ｄＢ、出力端１４ｅ１における反射特性は−１６ｄＢ、入力端１４ｂにおける反射損失は−１８ｄＢであった。

図５はこの発明の実施の形態に係る高周波スイッチのスイッチオフ側の各ノードにおけるインピーダンスとその軌跡を示すスミスチャートである。
図５において、ノードＰ０は入力端１４ｂに対応し、スイッチオフ側の単位スイッチにおけるノードＢ１はＦＥＴ１６２が分岐信号線路１４ｄと接続された接続点１４ｆに、ノードＢ２は伝送線路１８ａの出力端１４ｅ２側の端部とスタブ１８ｂの分岐信号線路１４ｄへの接続点との間の点に、Ｐ２は出力端１４ｅ２にそれぞれ対応している。
図５において、スイッチオフ側の単位スイッチ２４２におけるインピーダンスの軌跡は５０オームであるＰ０からスタートし、Ｂ１及びＢ２を経由して、Ｐ２に移動する。このとき、整合用ＦＥＴ２０２を設けない場合では、破線で示した軌跡を経由し５０オームから大きく外れたＰ２に移動する。
しかしスタブ１８ｂの先端と接地端との間に整合用ＦＥＴ２０２を設けることにより抵抗値Ｒ0n2のオン抵抗２０２ａが挿入されることとなり、抵抗値Ｒ0n2の値を調整することにより、実線で示された軌跡を経由して５０オーム近傍のＰ２に回帰させることが可能となる。

図６はこの発明の実施の形態に係る高周波スイッチのスイッチオフ側のＲＦ特性の計算結果を示すグラフである。
図６において、曲線ａは入力端１４ｂとスイッチオフ側の出力端１４ｅ２との間のアイソレーションを、曲線ｂはノードＰ２すなわちスイッチオフ側の出力端１４ｅ２における反射特性、曲線ｃはノードＰ０すなわち入力端１４ｂにおける反射損失である。
また比較のために、整合用ＦＥＴ２０２を設けない場合のノードＰ２すなわちスイッチオフ側の出力端１４ｅ２における反射特性を示す曲線ｍ、及び整合用ＦＥＴ２０２を設けない場合の入力端１４ｂとスイッチオフ側の出力端１４ｅ２との間のアイソレーションを示す曲線ｎを記載している。
また矢印で示されたＡは７７ＧＨｚにおける曲線ｍの値と曲線ｂの値との差を示し、矢印で示されたＢは７７ＧＨｚにおける曲線ｎの値と曲線ａの値との差を示す。
ちなみに７７ＧＨｚにおける曲線ｍの値は−５ｄＢであり、曲線ｂの値は−１３ｄＢである。従って整合用ＦＥＴ２０２を設けることによりスイッチオフ側の出力端１４ｅ２における反射損失が８ｄＢ低減されている。
このようにスイッチオフ時の反射特性が改良されることにより、この高周波スイッチ１０の回路構成を組み込んだパッケージにおいては、スイッチ切り替え時におけるインピーダンスの急激な変化に起因するパッケージ内での共振が起きにくくすることができる。
延いては信頼性が高くなるとともに共振を防止するための再設計などの設計負荷が少なくなり、コストの上昇を抑制することができる。
また図６において、７７ＧＨｚにおける曲線ｎの値は−２６ｄＢであり、曲線ａの値は−３４ｄＢである。従って整合用ＦＥＴ２０２を設けることにより入力端１４ｂとスイッチオフ側の出力端１４ｅ２との間のアイソレーションが８ｄＢ改良されている。

変形例１
この変形例１に係る高周波スイッチは基本的には高周波スイッチ１０と同様の構成であるが、スイッチング素子としての半導体素子と整合用半導体素子とを個別の制御入力端に接続し、整合用半導体素子の制御電圧をスイッチング素子としての半導体素子とは分離し、任意に制御電圧を印加可能にして、整合用半導体素子のオン電圧を調整可能にしたものである。
図７はこの発明の一実施の形態に係る高周波スイッチの変形例の回路図である。
図７において、高周波スイッチ３０は基本構成は高周波スイッチ１０と同じであるが、スイッチング素子としてのＦＥＴ１６Ｘおよび整合用半導体素子としての整合用ＦＥＴ２０Ｘを制御する制御回路が相違している。
高周波スイッチ１０の制御回路２２においては、制御入力端２２ａＸとＦＥＴ１６Ｘのゲート電極とが抵抗２２ｂを介して、また制御入力端２２ａＸと整合用ＦＥＴ２０Ｘのゲート電極とが抵抗２２ｃを介してそれぞれ接続され、これらの抵抗２２ｂと２２ｃとが制御入力端２２ａＸ側で接続されている。従って一つの制御信号によりＦＥＴ１６Ｘと整合用ＦＥＴ２０Ｘとが制御されている。
これに対して高周波スイッチ３０の制御回路３２においては、制御入力端３２ａＸとＦＥＴ１６Ｘのゲート電極とが抵抗３２ｂを介して接続され、また制御入力端３２ａＸと抵抗３２ｂとの間においてキャパシタ３２ｃが接地端との間でシャント接続されている。
一方、制御入力端３２ｄＸが制御入力端３２ａＸと独立に設けられ、制御入力端３２ｄＸと整合用ＦＥＴ２０Ｘのゲート電極とが抵抗３２ｅを介して接続されている。
従って各単位スイッチ２４Ｘは、λ／４伝送線路１４ｇを含む信号線路１４、ＦＥＴ１６Ｘ、出力整合回路１８、整合用ＦＥＴ２０Ｘ、および制御回路３２により構成されている。

この構成では、ＦＥＴ１６Ｘのスイッチングを制御する制御信号とは独立に整合用ＦＥＴ２０Ｘの制御信号を印加することができる。そしてＦＥＴはゲートに印加される電圧に対応してオン抵抗を変えることができる。
従って高周波スイッチ３０においては、高周波スイッチ１０の効果に加えて、制御入力端３２ｄ２の制御電圧を調整し整合用ＦＥＴ２０２のゲート電極への印加電圧を変えることにより、スイッチオフ側の出力端１４ｅ２、すなわち図２におけるノードＰ２のインピーダンスをきめ細かく調整することができる。
この高周波スイッチ３０の回路構成を組み込んだパッケージにおいては、パッケージ内で共振が発生した場合スイッチオフ時の制御入力端３２ｄ２の制御電圧を調整することにより、パッケージ内の共振を抑制することができる。
図８はこの発明の実施の形態に係る高周波スイッチの変形例のスイッチオフ側の各ノードにおけるインピーダンスとその軌跡を示すスミスチャートである。
図８において、スイッチオフ側の単位スイッチ２４２におけるインピーダンスの軌跡は５０オームであるＰ０からスタートし、Ｂ１及びＢ２を経由して、Ｐ２に移動する。
このとき、制御入力端３２ｄ２の制御電圧を調整し整合用ＦＥＴ２０２のゲート電極への印加電圧を変えることにより、ノードＰ２のインピーダンスをＰ２１またはＰ２２にきめ細かく調整することができる。

変形例２
変形例２に係る高周波スイッチは基本的には高周波スイッチ３０と同様の構成であるが、スイッチング素子および整合用半導体素子としてＦＥＴに変えてダイオードを用いたものであり、そのほかの回路構成の変更はダイオードに変えたために発生したものである。
図９はこの発明の一実施の形態に係る高周波スイッチの他の変形例の回路図である。
図９において示されるように、高周波スイッチ３０との構成上の相違点は、高周波スイッチ３５においては、分岐点１４ｃとλ／４伝送線路１４ｇとの間に直流遮断のキャパシタ３８が配設され、ＦＥＴ１６Ｘに替えてダイオード４０Ｘ（Ｘ＝１、または２）を用いて分岐信号線路１４ｄと接地端との間にアノードを分岐線路と接続しカソードを接地端に接続してシャント接続されている。さらに整合用ＦＥＴ２０Ｘに替えて整合用ダイオード４２Ｘ（Ｘ＝１、または２）が用いられている。この整合用ダイオード４２Ｘは直流遮断用のキャパシタ４４を介してスタブ１８ｂと接続され、カソードを接地端側にしてスタブ１８ｂと接地端の間に接続されている。
ダイオード４０Ｘは出力端１４ｅＸから所定の電圧を印加することにより接地端との短絡あるいは切断が制御され、整合用ダイオード４２Ｘは整合用ダイオード４２Ｘのアノードとキャパシタ４４との間に設けられた制御入力端４６Ｘから所定の電圧を印加することにより接地端との短絡あるいは切断が制御される。
従って、各単位スイッチ２４Ｘは、λ／４伝送線路１４ｇを含む信号線路１４、キャパシタ３８、ダイオード４０Ｘ、出力整合回路１８、整合用ダイオード４２Ｘ、および制御入力端４６Ｘにより構成されている。
この構成においても整合用ダイオード４２Ｘのオン抵抗を適切に設定することにより、スイッチオフ側の出力端出力端１４ｅ２のインピーダンスを高周波伝送系の所定の特性インピーダンス、例えば５０オーム近傍に調整することができる。従って高周波スイッチ１０や高周波スイッチ３０と同様の効果を奏する。

なおダイオードとしては通常のダイオード以外に、ショットキバリアダイオードやＰＩＮダイオードを用いても同様の効果がある。
また以上の説明では単位スイッチを２個備えたＳＰＤＳスイッチについて説明したが、単位スイッチの数をさらに多くした場合においても同様の効果を有する。
さらにまた以上の説明では、高周波回路素子を構成する回路要素をＧａＡｓ基板上に構成した例を用いて説明したが必ずしもＧａＡｓ基板ではなくてもよく、例えば誘電体基板でもよい。また高周波スイッチは必ずしも一つの共通基板上に構成される必要はない。
この実施の形態に係る高周波スイッチは、スイッチオンの際に出力端のインピーダンスが高周波伝送系の所定の特性インピーダンスに整合するように設定されたスタブ１８ｂの先端と接地端との間に整合用半導体素子としてのＦＥＴやダイオードを挿入し、スイッチオフの際、すなわちスイッチング素子としてのＦＥＴやダイオードがオンされるときに、整合用半導体素子としてのＦＥＴやダイオードも同様にオン状態にすることにより、このオン抵抗でスイッチオフ側の出力端のインピーダンスを高周波伝送系の所定の特性インピーダンス近傍になるように調整するものである。これによりスイッチオフしている側の出力ノードにおける反射損失を低減することができる。延いてはスイッチ切り替え時に発生し易いパッケージ内での共振が抑制される。またパッケージ内で強震が起きたとしても容易に対策がとれる構成にすることができる。
さらに入力端とスイッチオフ側の出力端との間のアイソレーションも向上させることができる。

以上のように、この発明に係る高周波スイッチは、基板と、この基板上に配設され、共通線路とこの共通線路から分岐点を介して２以上に分岐された分岐線路とを有するとともにそれぞれの分岐線路の一部に、この分岐線路を伝播する信号の４分の１波長の長さの伝送線路を有する信号線路と、この信号線路の分岐点から見て４分の１波長の長さの伝送線路より末端側の分岐線路と接地端との間にシャント接続され、この分岐線路と接地端とを制御電極に印加される第１の制御信号により電気的に接続または切断を行うスイッチング素子と、信号線路の分岐点から見てスイッチング素子の接続点よりも末端側の分岐線路に配設され、分岐線路にシャント接続されたスタブを含む整合回路と、この整合回路のスタブと接地端との間に接続され、スイッチング素子の接続または切断と同様に対応して制御電極に印加される第２の制御信号によりスタブと接地端との間を接続または切断を行う整合用半導体素子と、を備えたもので、この構成によりスイッチオフされている側の分岐線路におけるスイッチング素子がオン状態にあることに対応して整合用半導体素子もオン状態にあり、整合回路のスタブと接地端との間に整合用半導体素子のオン抵抗が結合される。このオン抵抗によりスイッチオフしている側の接続端における特性インピーダンスが、この接続端に接続されている高周波伝送系の特性インピーダンス近傍になるように容易に整合することができる。従ってスイッチオフしている側の接続端における反射損失を低減することができる。延いてはスイッチ切り替え時に発生し易いパッケージ内での共振が抑制される。
またスイッチング素子の制御電極と整合用半導体素子の制御電極とが電気的に分離され、個別に第１の制御信号および第２の制御信号がそれぞれの制御電極に印加可能としたことにより、スイッチング素子とは独立に整合用半導体素子のオン抵抗を調整することができ、スイッチオフ側の出力端のインピーダンスをきめ細かく調整することができる。

実施の形態２．
実施の形態２は実施の形態１で示された高周波スイッチの構成を一つのＧａＡｓ基板上に構成し、入力端、出力端、制御入力端にそれぞれ端子を設け、スイッチＭＭＩＣを構成したものである。
図１０はこの発明の一実施の形態に係るスイッチＭＭＩＣの回路図である。
図１０において、スイッチＭＭＩＣ５０の回路構成は実施の形態１における高周波スイッチ１０と同じであるが、半導体基板としての一つのＧａＡｓ基板１２上に回路要素を構成する各素子を形成するとともに、入力側接続線路１４ａの入力端１４ｂに入力端子５２を、単位スイッチ２４Ｘの出力端１４ｅＸに出力端子５４Ｘ（Ｘ＝１、または２）を、制御入力端２２ａＸに制御入力端子５６Ｘ（Ｘ＝１、または２）をそれぞれ設け、これらの端子をＧａＡｓ基板１２の辺縁に配設したものである。他の構成は高周波スイッチ１０と同じである。
スイッチＭＭＩＣ５０においては、回路要素の各素子を一体的にＭＭＩＣとして構成することにより、スイッチ素子としての製造が容易になるとともに、小形化され、パッケージサイズの縮小やコスト低減に有効である。

図１１はこの発明の一実施の形態に係るスイッチＭＭＩＣの回路図である。
図１１においては、スイッチＭＭＩＣ５５は共通線路である入力側接続線路１４ａから分岐点１４ｃを介して三つの単位スイッチ２４Ｘ（Ｘ＝１、２、および３）、つまり単位スイッチ２４１、単位スイッチ２４２および単位スイッチ２４３が９０度間隔で３方向に配設されている。単位スイッチ２４ＸはスイッチＭＭＩＣ５０の単位スイッチ２４Ｘと同じ構成である。
単位スイッチの個数に対応し、出力端子５４Ｘ（Ｘ＝１、２、および３）つまり出力端子５４１、５４２，および５４３、と制御入力端子５６Ｘ（Ｘ＝１、２、および３）、つまり制御入力端子５６１，５６２，及び５６３が配設されている。
図１２はこの発明の一実施の形態に係るスイッチＭＭＩＣの回路図である。
図１２においては、スイッチＭＭＩＣ６０は共通線路である入力側接続線路１４ａから分岐点１４ｃを介して五つの単位スイッチ２４Ｘ（Ｘ＝１、２、３、４、および５）すなわち単位スイッチ２４１，２４２，２４３，２４４，および２４５が配設されている。各単位スイッチ２４ＸはスイッチＭＭＩＣ５０の単位スイッチ２４Ｘと同じ構成である。
単位スイッチの個数に対応し、出力端子５４Ｘ（Ｘ＝１、２、３、４，および５）と制御入力端子５６Ｘ（Ｘ＝１、２、３、４，および５）が配設されている。
一般にｎ分岐スイッチをＧａＡｓ基板上に形成しＭＭＩＣとして構成する場合には、４分岐以上になると、すなわちｎ≧４となると、ＲＦ端子がＧａＡｓ基板の同一辺のチップ辺縁に少なくとも２端子以上配置される構成となる。例えばスイッチＭＭＩＣ６０でいえば、出力端子５４１と出力端子５４４とがチップを構成するＧａＡｓ基板の同一辺縁に隣接して併置され、出力端子５４２と出力端子５４５とがチップを構成するＧａＡｓ基板１２の同一辺縁に隣接して併置されている。従ってこれらの端子間のアイソレーションを考慮しなければならない。

図１３はこの発明に係るＳＰ５ＤスイッチのＲＦ端子間のアイソレーション特性を示すグラフである。
図１３において、曲線ａはスイッチＭＭＩＣ６０のＲＦ端子である出力端子５４１と出力端子５４４について、例えば７７ＧＨｚのＲＦ信号における出力端子間の距離に対するアイソレーションの関係の計算結果である。なお比較のために、スイッチＭＭＩＣ６０の単位スイッチから整合用ＦＥＴ２０Ｘを除去した場合の出力端子５４１と出力端子５４４について、７７ＧＨｚのＲＦ信号における出力端子間の距離に対するアイソレーションの関係を求めた計算結果を破線で示された曲線ｂとして記載する。
７７ＧＨｚのＲＦ信号の場合、整合用ＦＥＴ２０Ｘを備えていない従来の場合では、３０ｄＢ以上の端子間アイソレーションを確保するためには５００μｍ以上の間隔を設ける必要があったが、スイッチＭＭＩＣ６０の場合では端子間隔が３００μｍで３０ｄＢのアイソレーションが確保されるので、ＭＭＩＣのチップサイズの小形化に有効である。
なお、この実施の形態２の説明では、実施の形態１の高周波スイッチ１０の単位スイッチを使用した構成について説明したが、実施の形態１において説明した他の構成の単位スイッチを用いても同様の効果がある。

この実施の形態の高周波スイッチは、半導体基板としての一つのＧａＡｓ基板１２上に回路要素を構成する各素子を形成するとともに、入力側接続線路１４ａの入力端１４ｂに入力端子５２を、単位スイッチ２４Ｘの出力端１４ｅＸに出力端子５４Ｘを、制御入力端２２ａＸに制御入力端子５６Ｘをそれぞれ設け、これらの端子をＧａＡｓ基板１２の辺縁に配設したもので、高周波スイッチがＭＭＩＣスイッチとして一体化され、また出力端子間のアイソレーションが向上するためにチップの小形化が可能になり延いては安価で信頼性の高い高周波スイッチを構成することができる。
以上のようにこの発明に係る高周波スイッチは、信号線路が配設された基板が半導体基板であって、この半導体基板上にスイッチング素子、出力整合回路、および整合用半導体素子がともに配設されたもので、高周波スイッチが半導体基板上に一体的に構成され、また出力端子間のアイソレーションが向上するためにチップの小形化が可能になり、延いては安価で信頼性の高い高周波スイッチを構成することができる。

以上のように、この発明に係る高周波スイッチは、ミリ波帯で動作するレーダーや通信機器のＲＦ信号の切換に使用する高周波スイッチに適している。

この発明の一実施の形態に係る高周波スイッチの回路図である。 この発明の実施の形態に係る高周波スイッチの動作状態における等価回路を示す模式図である。 この発明の実施の形態に係る高周波スイッチのスイッチオン側の各ノードにおけるインピーダンスとその軌跡を示すスミスチャートである。 この発明の実施の形態に係る高周波スイッチのスイッチオン側のＲＦ特性の計算結果を示すグラフである。 この発明の実施の形態に係る高周波スイッチのスイッチオフ側の各ノードにおけるインピーダンスとその軌跡を示すスミスチャートである。 この発明の実施の形態に係る高周波スイッチのスイッチオフ側のＲＦ特性の計算結果を示すグラフである。 この発明の一実施の形態に係る高周波スイッチの変形例の回路図である。 この発明の実施の形態に係る高周波スイッチの変形例のスイッチオフ側の各ノードにおけるインピーダンスとその軌跡を示すスミスチャートである。 この発明の一実施の形態に係る高周波スイッチの他の変形例の回路図である。 この発明の一実施の形態に係るスイッチＭＭＩＣの回路図である。 この発明の一実施の形態に係るスイッチＭＭＩＣの回路図である。 この発明の一実施の形態に係るスイッチＭＭＩＣの回路図である。 この発明に係るＳＰ５ＤスイッチのＲＦ端子間のアイソレーション特性を示すグラフである。

符号の説明

１２ ＧａＡｓ基板、 １４ａ 入力側接続線路、 １４ｄ 分岐信号線路、 １４ｇ λ／４伝送線路、 １４ 信号線路、 １６Ｘ ＦＥＴ、 １８ｂ スタブ、 １８ 出力整合回路、 ２０Ｘ 整合用ＦＥＴ、 ４０Ｘ ダイオード。

Claims (6)

1. 基板と、
   この基板上に配設され、共通線路とこの共通線路から分岐点を介して２以上に分岐された分岐線路とを有するとともにそれぞれの分岐線路の一部に、この分岐線路を伝播する信号の４分の１波長の長さの伝送線路を有する信号線路と、
   この信号線路の上記分岐点から見て上記伝送線路より末端側の上記分岐線路と接地端との間にシャント接続され、この分岐線路と接地端とを制御電極に印加される第１の制御信号により電気的に接続または切断を行うスイッチング素子と、
   上記信号線路の分岐点から見て上記スイッチング素子の接続点よりも末端側の上記分岐線路に配設され、上記分岐線路にシャント接続されたスタブを含む整合回路と、
   この整合回路の上記スタブと接地端との間に接続され、上記スイッチング素子の接続または切断と同様に対応して制御電極に印加される第２の制御信号により上記スタブと接地端との間を接続または切断を行う整合用半導体素子と、
   を備えた高周波スイッチ。
2. スイッチング素子の制御電極と整合用半導体素子の制御電極とが電気的に接続されたことを特徴とする請求項１記載の高周波スイッチ。
3. スイッチング素子の制御電極と整合用半導体素子の制御電極とが電気的に分離され、個別に第１の制御信号および第２の制御信号がそれぞれの制御電極に印加可能としたことを特徴とする請求項１記載の高周波スイッチ。
4. スイッチング素子および整合用半導体素子が電界効果型トランジスタまたはダイオードであることを特徴とする請求項１乃至３のいずれか１項に記載の高周波スイッチ。
5. スイッチング素子および整合用半導体素子が共に電界効果型トランジスタであって、整合用半導体素子のゲート幅がスイッチング素子のゲート幅よりも小さいことを特徴とする請求項４記載の高周波スイッチ。
6. 信号線路が配設された基板が半導体基板であって、この半導体基板上にスイッチング素子、整合回路、および整合用半導体素子がともに配設されたことを特徴とする請求項１乃至５のいずれか１項に記載の高周波スイッチ。

Images