JP3848894B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3848894B2 JP3848894B2 JP2002121123A JP2002121123A JP3848894B2 JP 3848894 B2 JP3848894 B2 JP 3848894B2 JP 2002121123 A JP2002121123 A JP 2002121123A JP 2002121123 A JP2002121123 A JP 2002121123A JP 3848894 B2 JP3848894 B2 JP 3848894B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- semiconductor device
- transmission line
- anode electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/10—Auxiliary devices for switching or interrupting
- H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/03—Details of HF subsystems specially adapted therefor, e.g. common to transmitter and receiver
- G01S7/034—Duplexers
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、ミリ波帯で用いられる半導体装置に関し、特に、ミリ波帯で用いられるスイッチング素子、例えばショットキーバリアダイオードの電極配置に関する。
【0002】
【従来の技術】
通信、レーダー等様々なシステムで用いられるMMIC(Monolithic Microwave Integrated Circuit)に使用されるスイッチング素子としてGaAsショットキーバリアダイオードがある。ショットキーバリアダイオードは、そのオン抵抗がFETのドレイン−ソース間のオン抵抗よりも小さいため、高いアイソレーションスイッチの作製に適している。
【0003】
図13(a)に従来のスイッチング素子として半導体基板に設けられたショットキーバリアダイオードの電極配置を、図13(b)にその等価回路を示す。図13(a)に示すように、スイッチング素子であるショットキーバリアダイオード21は、伝送線路5の横側に設けられ、伝送線路5の延長方向に対して垂直な方向に延在するアノード電極11と、カソード電極13とを有する。カソード電極13にはグランドに接続されたバイアホール17が接続される。
【0004】
図13(b)の等価回路において、端子PはRF信号入力端子、端子QはRF信号入力端子、ノードRはショットキーバリアダイオード21と伝送線路5の接続点である。ショットキーバリアダイオード21には寄生インダクタンスLが接続される。また、端子Qに接続にはショットキーバリアダイオード21のスイッチング動作を制御するためのバイアス回路41が接続されている。バイアス回路41はRF入力信号の1/4の波長分の長さを持つ線路40を含む。バイアス回路41は端子PまたはノードRに接続されてもよい。
【0005】
スイッチング素子であるショットキーバリアダイオード21をオフさせるときは、バイアス回路41のノードTにVc>φb(φb:ショットキー障壁電圧))となる正の電圧Vcを印加する。このとき、ショットキーバリアダイオード21は図14(a)に示すようにオン抵抗Ronとみなすことができる。また、ショットキーバリアダイオード21をオンさせるときは、バイアス回路41のノードTに負の電圧Vc(Vc<0)を印加する。このとき、ショットキーバリアダイオード21は図14(b)に示すようにオフ容量Coffとみなすことができる。
【0006】
【発明が解決しようとする課題】
寄生インダクタンス成分Lは主に伝送線路5とショットキーバリアダイオード21を介したバイアホール(接地)17間の距離mに依存し、特に、オフ時のアイソレーション特性に影響を与える。図14(a)から、オフ時のアイソレーション特性S21は以下のようになる。
S21=2/(2+Zo/(Ron+jωL)) (1)
ω=2πf (2)
Zoは特性インピーダンス、Lは寄生インダクタンス、fは周波数である。
【0007】
Ron≪Zoのとき、周波数fが低いときは|S21|≪1となるが、ミリ波帯(f≧30GHz)では、アイソレーション値S21が低くなる問題があった。図15にオン時の通過損失とオフ時のアイソレーションの特性を示す。なお、図中のXは通過損失を、Yはアイソレーション値を示している。
【0008】
本発明は上記課題を解決すべくなされたものであり、その目的とするところは、良好なアイソレーションの特性を得られるミリ波帯で用いられるスイッチング素子を備えた半導体装置を提供することにある。
【0009】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体装置は、スイッチング素子のアノード電極とバイアホール間の距離をより短縮できるよう、伝送線路に対するアノード電極とカソード電極を配置している。すなわち、アノード電極は伝送線路上、伝送線路内、または、それが延長する方向の領域に配置される。
【0010】
本発明に係る第1の半導体装置は、伝送線路上の信号伝達/遮断を制御するスイッチング素子が設けられた半導体装置である。伝送線路間にスイッチング素子のアノード電極をその長手方向が伝送線路の延長方向と一致するように配置し、アノード電極の幅方向における少なくとも片側にスイッチング素子のカソード電極を配置し、カソード電極をグランドに接続する。
このような構成により、アノード電極とバイアホール間の距離を短縮できるため、寄生インダクタンスの影響を排除でき、スイッチオフ時のアイソレーション特性を向上できる。
【0011】
本発明に係る第2の半導体装置は、伝送線路上の信号伝達/遮断を制御するスイッチング素子が設けられた半導体装置である。伝送線路間に、スイッチング素子のアノード電極の長手方向が前記伝送線路の延長方向と直交するようにアノード電極を配置し、アノード電極の幅方向の少なくとも片側にスイッチング素子のカソード電極を配置し、カソード電極をグランドに接続する。
このような構成によっても、第1の半導体装置と同様の効果が得られる。さらに、第2の半導体装置のアノード電極の伝送線路に対する配置は、第1の半導体装置のアノード電極の伝送線路に対する配置と90度分異なるため、第1及び第2の半導体装置を組み合わせることにより、90度だけ異なる2つの方向に延長する伝送線路の配置が可能となり、任意の方向に入出力方向を設定できる。
【0012】
第1及び第2の半導体装置において、カソード電極にはバイアホールが接続されてもよい。バイアホールを介してグランドに接続可能となる。
【0013】
第1及び第2の半導体装置において、伝送線路が信号線路とグランド線路からなるコプレーナ線路であってもよく、この場合は、アノード電極は信号線路に接続され、カソード電極はグランド線路に接続される。伝送線路にコプレーナ線路を用いることにより、バイアホールを用いる必要がなく、製造プロセスが容易となり製造コストの低減化が図れる。
【0014】
上記の半導体装置において、アノード電極を複数設けてもよい。これにより、ショットキーバリアダイオードのオン抵抗の低減が図れ、アイソレーション特性を向上できる。
【0015】
第1及び第2の半導体装置において、カソード電極内にバイアホールを設けてもよい。これにより、アノード電極とバイアホール間の距離をさらに短縮でき、スイッチオフ時のアイソレーション特性を向上できる。さらに、アノード電極を複数設けることにより、アイソレーション特性をより向上できる。
【0016】
第1の半導体装置において、スイッチング素子上部において伝送線路間をエアブリッジで接続してもよい。これによりアノード電極と伝送線路間の電気的接続がより強化される。
【0017】
また、第2の半導体装置において、アノード電極と伝送線路とをエアブリッジで接続してもよい。これによりアノード電極と伝送線路間の電気的接続が得られる。
【0018】
【発明の実施の形態】
以下添付の図面を参照して、本発明に係るミリ波帯で使用されるスイッチング素子を備えた半導体装置の実施の形態を詳細に説明する。
【0019】
実施の形態1.
図1に、本発明に係る半導体装置のスイッチング素子の電極配置を示す。スイッチング素子はショットキーバリアダイオードからなる。同図に示すように、スイッチング素子であるショットキーバリアダイオード21は伝送線路5間に配置される。ショットキーバリアダイオード21のアノード電極11は伝送線路5の延長方向に沿って線路5間に挿入され、伝送線路5と直列に接続される。ショットキーバリアダイオード21のカソード電極13は、伝送線路5の延長方向に垂直な方向においてアノード電極11を挟み、その両側に配置されている。アノード電極11を挟んである両側のカソード電極13にはそれぞれグランドに接続されたバイアホール17が接続される。また、ショットキーバリアダイオードの上部はオン時の通過損失低下を防ぐためにエアブリッジ15で接続する構成としている。図1では、1つのアノード電極11により伝送線路5間を接続しているが、複数のアノード電極を用いて伝送線路5間を接続してもよい。
【0020】
以上のように、本実施形態のスイッチング素子は、バイアホール17の配置位置を図13に示す従来の場合に比して、より伝送線路5に近づけることが可能となり、伝送線路5とバイアホール17間の距離がm'を図13に示した距離mよりも小さくすることができる。これにより、距離m'に依存する寄生インダクタンス成分が低減され、アイソレーション特性が改善される。
【0021】
図2(a)は上記の構成のスイッチング素子の等価回路を示した図である。なお、同図中、スイッチング素子のスイッチング動作を制御するためのバイアス回路(図13参照)は省略している。図13に示したショットキーバリアダイオード(スイッチング素子)21のカソード側に接続する各寄生インダクタンスの値は距離m'が距離mよりも小さいことから、図13に示す従来の寄生インダクタンスの値よりも小さくなる。また、ショットキーバリアダイオード(スイッチング素子)21のカソードにおいて寄生インダクタンス23が並列に接続される。これにより、従来のスイッチング素子よりも寄生インダクタンスの値が小さくなり、アイソレーション特性が改善される。図2(b)は、本実施形態のスイッチング素子のオン時の通過損失特性と、オフ時のアイソレーション特性とを示した図である。図中のXはスイッチング素子がオン時の通過損失特性を、Yはスイッチング素子がオフ時のアイソレーション特性を示す。同図に示すように図15に示す従来例に比してアイソレーション特性が改善されていることがわかる。
【0022】
実施の形態2.
図3に、スイッチング素子の電極配置の別の例を示す。伝送線路5間にショットキーバリアダイオードのアノード電極11を配置するが、このとき、ショットキーバリアダイオードのアノード電極11の長手方向が、伝送線路5の延長方向に垂直な方向になるようにアノード電極11を配置している。アノード電極11の幅方向の両側にカソード電極13を配置している。2つのバイアホール17が、伝送線路5の延長方向と垂直な方向において、アノード電極11を間に挟むよう配置され、それぞれがカソード電極13と接続されている。このようなスイッチング素子構造によっても、実施の形態1の場合と同様の効果が得られる。
【0023】
ショットキーバリアダイオードの形成プロセス上の理由から同一基板上で複数のショットキーバリアダイオードが形成される場合、各ショットキーバリアダイオードのアノード電極の長手方向を一致させる必要がある。このため、本実施形態のスイッチング素子を実施の形態1のスイッチング素子と組み合わせることにより、90度異なる2つの方向に伝送線路を同一基板上に形成することが可能となり、入出力端子を任意の方向に配置可能となる。
【0024】
例えば、図4(a)に示すようなGaAs基板上に90度方向が異なるようにスイッチ31、32を配置し、入出力ポートQ'、Q”を配置したSPDT(Single Pole Double Throw:1入力2分配)スイッチのMMIC化が可能となる。また、図4(b)に示すようなスイッチ31、32、33を配置し、3方向に入出力ポートQ'、Q”、Q'''を配置したSP3T(Single Pole 3 Throw:1入力3分配)スイッチのMMIC化が可能となる。
【0025】
実施の形態3.
図5に、伝送線路がコプレーナ線路の場合のスイッチング素子の電極配置の例を示す。同図において、伝送線路5は信号を伝送する線路であり、線路19はグランドに接続される線路である。アノード電極11は、伝送線路5間に、伝送線路5の延長方向に沿って配置され、伝送線路5と直列接続される。また、伝送線路5とアノード電極11はエアブリッジ15によっても接続される。2つのカソード電極13が、伝送線路5の延長方向と垂直な方向に、アノード電極11を挟んで配置される。伝送線路5はアノード電極11により接続される。以上のようにコプレーナ線路を用いることによりバイアホールを設ける必要がないので、プロセスが容易となり、製造コストの低減が図れる。なお、伝送線路5間を複数のアノード電極を用いて接続してもよい。
【0026】
実施の形態4.
図6に、伝送線路がコプレーナ線路の場合のスイッチング素子の電極配置の別の例を示す。同図に示す例では、アノード電極11は、伝送線路5間に、その長手方向が伝送線路5の延長方向に垂直な方向になるように配置される。伝送線路5とアノード電極11はエアブリッジ15により接続される。2つのカソード電極13が、伝送線路5の延長方向においてアノード電極11を挟んで配置される。本実施形態のスイッチング素子を実施の形態3のスイッチング素子と組み合わせることにより、延長方向が90度異なる伝送線路を同一基板上に配置することができる。
【0027】
実施の形態5.
図7(a)に、スイッチング素子の電極配置のさらに別の例を示す。同図に示す例では、伝送線路5の一部において幅方向両側に凹部が設けられ、その凹部において、伝送線路5の延長方向に沿ってそれぞれアノード電極11が配置される。それぞれのアノード電極11に対してカソード電極13、バイアホールが接続されている。このようにアノード電極11の数を増加させることにより、スイッチ・オフ動作時のオン抵抗Ronが低減されるため、実施の形態1の場合よりもさらにアイソレーション性が向上できる。図7(b)に、スイッチング素子構造を上記のものとしたときのオン時の通過損失とオフ時のアイソレーションの特性を示す。図中のXはスイッチング素子がオン時の通過損失特性を、Yはスイッチング素子がオフ時のアイソレーション特性を示す。
【0028】
実施の形態6.
図8に、実施の形態5に示すスイッチング素子の電極配置をコプレーナ線路に適用した場合のパターンを示す。信号を伝達する伝送線路5の一部において幅方向両側に凹部が設けられ、その凹部において、伝送線路5の延長方向に沿ってそれぞれアノード電極11が配置される。また、グランドに接続する線路19の凸部にカソード電極13が配置される。本実施形態の場合、バイアホールを使用しないので実施の形態3、4と同様に、プロセスが容易となり、製造コストが低減できる。
【0029】
実施の形態7.
図9に、スイッチング素子の電極配置のさらに別の例を示す。伝送線路5の一部にパターンを設けない領域を設け、その領域にアノード電極11を配置し、アノード電極11の両側にカソード電極13を配置し、カソード電極13にバイアホール20を設けている。この構成により、伝送線路5から接地までの距離を実施の形態1に比してさらに短縮することが可能となり、式(1)からさらなる寄生インダクタンス成分Lの低減、アイソレーション特性の向上が可能となる。
【0030】
実施の形態8.
図10は、実施の形態8に示すスイッチング素子の電極を伝送線路5に対して90度方向回転させて配置した例を示した図である。本実施形態のスイッチを実施の形態7のスイッチと組み合わせることにより、延長方向が90度異なる伝送線路を同一基板上に配置することができる。
【0031】
実施の形態9.
図11にスイッチング素子の別の例を示す。同図に示すように伝送線路5に対し、その延長方向に沿ってアノード電極11を2つ配置している。2のアノード電極11間にカソード電極13を設け、そのカソード電極13にバイアホール20を設けている。このようにアノード電極11数を増加させることにより、オン抵抗Ronが低減されるため、実施の形態1の場合よりもさらにアイソレーション性が向上できる。
【0032】
実施の形態10.
図12は、実施の形態9に示すスイッチング素子の電極を伝送線路5に対して90度方向回転させて配置した例を示した図である。本実施形態のスイッチを実施の形態9のスイッチと組み合わせることにより、延長方向が90度異なる伝送線路を同一基板上に配置することができ、入出力方向を任意に決定できるICが実現できる。
【0033】
【発明の効果】
本発明によれば、アノード電極とバイアホール間の距離を短縮できるため、寄生インダクタンスの影響を排除でき、スイッチオフ時のアイソレーション特性を向上できる。
【図面の簡単な説明】
【図1】 本発明に係る実施の形態1の半導体装置が備えるスイッチング素子のパターン図。
【図2】 (a)実施の形態1の半導体装置が備えるスイッチング素子の等価回路図(実施の形態1)、(b)実施の形態1のスイッチング素子のオン時の通過損失特性と、オフ時のアイソレーションの特性とを示した図。
【図3】 本発明に係る実施の形態2の半導体装置が備えるスイッチング素子のパターン図(実施の形態1の電極配置を伝送線路に対して90度回転させて適用した例)。
【図4】 実施の形態1と実施の形態2のスイッチング素子を組み合わせることによる、(a)SPDT(Single Pole Double Throw:1入力2分配)スイッチのMMIC化の可能性、及び、(b)SP3T(Single Pole 3 Throw:1入力3分配)スイッチのMMIC化の可能性を説明した図。
【図5】 本発明に係る実施の形態3の半導体装置が備えるスイッチング素子のパターン図(コプレーナ線路への適用例)。
【図6】 本発明に係る実施の形態4の半導体装置が備えるスイッチング素子のパターン図(コプレーナ線路への適用例)。
【図7】 (a)本発明に係る実施の形態5の半導体装置が備えるスイッチング素子のパターン図(複数のアノード電極を配置した例)、及び(b)オン時の通過損失特性と、オフ時のアイソレーションの特性とを示した図。
【図8】 本発明に係る実施の形態6の半導体装置が備えるスイッチング素子のパターン図(実施の形態5のスイッチング素子の電極構造をコプレーナ線路に適用した例)。
【図9】 本発明に係る実施の形態7の半導体装置が備えるスイッチング素子のパターン図(カソード電極中にバイアホールを設けた例)。
【図10】 本発明に係る実施の形態8の半導体装置が備えるスイッチング素子のパターン図(実施の形態7の電極配置を伝送線路に対して90度回転させて適用した例)。
【図11】 本発明に係る実施の形態9の半導体装置が備えるスイッチング素子のパターン図(カソード電極中にバイアホールを設け、複数のアノード電極を設けた例)。
【図12】 本発明に係る実施の形態10の半導体装置が備えるスイッチング素子のパターン図(実施の形態9の電極配置を伝送線路に対して90度回転させて適用した例)。
【図13】 (a)従来のスイッチング素子のパターン図、(b)従来のスイッチング素子の等価回路図。
【図14】 (a)従来のスイッチング素子のオフ時の等価回路、(b)従来のスイッチング素子のオン時の等価回路。
【図15】 従来のスイッチング素子のオン時の通過損失とオフ時のアイソレーションの特性を示した図。
【符号の説明】
5 伝送線路、 11 ショットキーバリアダイオードのアノード電極、 13 ショットキーバリアダイオードのカソード電極、 15 エアブリッジ、 17 バイアホール、 21 ショットキーバリアダイオード。
Claims (8)
- 伝送線路上の信号伝達/遮断を制御するスイッチング素子が設けられた半導体装置であって、
伝送線路間にスイッチング素子のアノード電極をその長手方向が伝送線路の延長方向と一致するように配置し、該アノード電極の幅方向における少なくとも片側にスイッチング素子のカソード電極を配置し、前記カソード電極をグランドに接続した
ことを特徴とする半導体装置。 - 伝送線路上の信号伝達/遮断を制御するスイッチング素子が設けられた半導体装置であって、
伝送線路間に、スイッチング素子のアノード電極の長手方向が前記伝送線路の延長方向と直交するようにアノード電極を配置し、該アノード電極の幅方向の少なくとも片側にスイッチング素子のカソード電極を配置し、該カソード電極をグランドに接続した
ことを特徴とする半導体装置。 - 前記カソード電極には、グランドに接続するバイアホールが接続されたことを特徴とする請求項1または2記載の半導体装置。
- 前記伝送線路が信号線路とグランド線路からなるコプレーナ線路であり、アノード電極は信号線路に接続され、カソード電極はグランド線路に接続されることを特徴とする請求項1または2記載の半導体装置。
- 前記アノード電極を複数設けたことを特徴とする請求項1または2記載の半導体装置。
- 前記カソード電極内にバイアホールを設けたことを特徴とする請求項1または2記載の半導体装置。
- 前記スイッチング素子上部において前記伝送線路間をエアブリッジで接続したことを特徴とする請求項1記載の半導体装置。
- 前記アノード電極と前記伝送線路とをエアブリッジで接続したことを特徴とする請求項2記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002121123A JP3848894B2 (ja) | 2002-04-23 | 2002-04-23 | 半導体装置 |
US10/270,503 US6765454B2 (en) | 2002-04-23 | 2002-10-16 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002121123A JP3848894B2 (ja) | 2002-04-23 | 2002-04-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003318267A JP2003318267A (ja) | 2003-11-07 |
JP3848894B2 true JP3848894B2 (ja) | 2006-11-22 |
Family
ID=29208033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002121123A Expired - Lifetime JP3848894B2 (ja) | 2002-04-23 | 2002-04-23 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6765454B2 (ja) |
JP (1) | JP3848894B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6345126B2 (ja) * | 2015-01-21 | 2018-06-20 | 三菱電機株式会社 | ショットキーバリアダイオード |
CN105826401B (zh) * | 2016-05-24 | 2018-11-02 | 中国电子科技集团公司第十三研究所 | 空气桥尺寸各异的太赫兹倍频肖特基二极管 |
CN107359403B (zh) * | 2017-07-18 | 2019-10-11 | 东南大学 | 一种低剖面方向图可重构基片集成波导喇叭天线 |
CN109545860B (zh) * | 2018-11-20 | 2021-12-17 | 中山大学 | 一种空气桥结构肖特基栅控二极管器件及其制作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5256996A (en) * | 1987-10-06 | 1993-10-26 | The Board Of Trustees Of The Leland Stanford, Junior University | Integrated coplanar strip nonlinear transmission line |
US4855696A (en) * | 1987-12-09 | 1989-08-08 | Hewlett-Packard | Pulse compressor |
US5231349A (en) * | 1988-05-20 | 1993-07-27 | The Board Of Trustees Of The Leland Stanford Junior University | Millimeter-wave active probe system |
-
2002
- 2002-04-23 JP JP2002121123A patent/JP3848894B2/ja not_active Expired - Lifetime
- 2002-10-16 US US10/270,503 patent/US6765454B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030198091A1 (en) | 2003-10-23 |
JP2003318267A (ja) | 2003-11-07 |
US6765454B2 (en) | 2004-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7561853B2 (en) | Radio frequency switch | |
US5313083A (en) | R.F. switching circuits | |
US7265604B2 (en) | High-frequency switch circuit arrangement | |
JP4361536B2 (ja) | 高周波スイッチ | |
US6320476B1 (en) | Millimeter-band semiconductor switching circuit | |
KR101011591B1 (ko) | 다수의 전압 제어 커패시터를 갖는 반도체 장치 및 회로 | |
JP2007049309A (ja) | スイッチ回路 | |
JP2013527718A (ja) | 高電力窒化ガリウム電界効果トランジスタスイッチ | |
US6081006A (en) | Reduced size field effect transistor | |
JPH06232601A (ja) | マイクロ波スイッチ回路 | |
KR20240017989A (ko) | 트랜지스터 레벨 입력 및 출력 고조파 종단들 | |
JP2007104021A (ja) | スイッチ回路及び集積回路 | |
US7339210B2 (en) | Compound semiconductor switching circuit device | |
US5856713A (en) | N-way MMIC switch | |
CN108376679B (zh) | 大功率rf晶体管的嵌入式谐波端子 | |
US6580337B1 (en) | MEMS switch | |
JP3848894B2 (ja) | 半導体装置 | |
US6534725B2 (en) | High-frequency circuit board and semiconductor device using the high-frequency circuit board | |
KR100797014B1 (ko) | 갈륨나이트라이드(GaN) 트랜지스터를 이용한 고출력하이브리드 스위치 모듈 | |
US6774416B2 (en) | Small area cascode FET structure operating at mm-wave frequencies | |
JP3702189B2 (ja) | 化合物半導体スイッチ回路装置 | |
JP3342791B2 (ja) | 高周波単極双投スイッチ | |
JP2000349502A (ja) | 高周波スイッチ装置 | |
JP3702190B2 (ja) | 化合物半導体スイッチ回路装置 | |
JP4146367B2 (ja) | スイッチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3848894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |