JP2000349502A

JP2000349502A - 高周波スイッチ装置

Info

Publication number: JP2000349502A
Application number: JP11304044A
Authority: JP
Inventors: Hiroaki Hayashi; 宏明林; Masanori Usui; 正則臼井; Koji Tsukada; 浩司塚田; Yuichi Tanaka; 雄一田中
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 1999-03-29
Filing date: 1999-10-26
Publication date: 2000-12-15

Abstract

(57)【要約】【課題】低損失な高周波スイッチ装置を提供するこ
と。【解決手段】半導体基板上に形成されたコプレーナ型の
高周波スイッチ装置において、信号線路１００とＦＥＴ
３００間にコンデンサ４００を形成して、信号線路１０
０をコンデンサ４００とＦＥＴ３００を介してグランド
２００に接続する。ＦＥＴ３００のオフ時にはコンデン
サ４００とＦＥＴ３００の接合容量が直列接続となる。
直列接続であるので、その合成容量はＦＥＴ３００の接
合容量ＣＯより小となる。これにより、高周波信号の通
過時のグランドへの漏洩が低減される。即ち低損失な高
周波スイッチ装置となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波信号を切り
替える高周波スイッチ装置に関する。特に、信号線路と
グランド間の結合容量を低減させ、挿入損失を低減させ
るとともにアイソレーションを確保する高周波スイッチ
装置に関する。例えば、１入力端子に入力されたGHz 帯
の高周波を複数の端子に切り替える高周波スイッチ装置
に適用できる。

【０００２】

【従来の技術】従来より、信号線路とグランド間に半導
体素子を接続した高周波スイッチ装置が知られている。
その１例を図１５に示す。これは、アンテナからの信号
を受信回路へ、そして送信回路からの信号をアンテナへ
切り替える装置である。

【０００３】例えば、アンテナから入力された信号を受
信する場合は、ＦＥＴ６をオンし、同時にＦＥＴ７をオ
フにする。ＦＥＴ６がオンされるとＦＥＴ６は数Ωの抵
抗となりＡ点はほぼグランド状態になる。また、このＦ
ＥＴ６のドレインに信号波長の１／４に設定されたλ／
４信号線路１が接続されているので、Ｃ点から送信回路
側を見たインピーダンスはほぼ無限大となる。これによ
り、アンテナからの信号は送信回路側には伝搬できな
い。一方、ＦＥＴ７がオフされるとＦＥＴ７はハイイン
ピーダンスとなり、信号は受信回路側に伝搬する。しか
しながら、ＦＥＴ７のドレインソース間には数十〜数百
ｆＦの接合容量が存在し、信号周波数が高くなると、信
号がオフ時にもこの接合容量を介してグランド側に漏洩
し、受信回路側への信号の伝搬量が低下するという問題
がある。

【０００４】これを解決するために、例えば特開平８−
２１３８０２号公報に開示のマイクロ波スイッチ回路は
信号線路とＦＥＴ素子６，７間にインダクタ８，９を挿
入している（図１６（ａ））。この場合は、ＦＥＴ６の
オフ時には、インダクタ８とＦＥＴ６の接合容量とで直
列共振回路が形成される。例えば、ＦＥＴ６をオフ、Ｆ
ＥＴ７をオンにすれば、ＦＥＴ６側即ち送信回路側でＦ
ＥＴの接合容量とインダクタとで直列共振が起こり共振
電流が流れる。即ち、λ／４信号線路１の端子Ｃから送
信回路側を見たインピーダンスが無限大となり、アンテ
ナからの高周波信号は送信回路側には伝搬されない。逆
に、ＦＥＴ７側即ち受信回路側では、インダクタ９とＦ
ＥＴ７のオン抵抗との直列接続回路のインピーダンスが
無限大となり、λ／４信号線路２の端子Ｃから受信回路
側を見たインピーダンスは線路インピーダンスに等しく
なる。これにより、アンテナからの信号は受信回路に向
けて損失なく伝搬する。このような方策で、伝送信号の
漏洩を防いでいた。

【０００５】また、他の例として特開平６−２３２６０
１号公報に開示のマイクロ波スイッチ回路がある。これ
は、上記ＦＥＴ素子に並列にインダクタを設け、インダ
クタとオフ時のＦＥＴ素子の接合容量との並列共振によ
って、インピ−ダンスを高めることにより挿入損失の低
減を実現させるものである（図１６（ｂ））。この場合
は、共振した時にハイインピーダンスになる現象を利用
している。即ちＦＥＴ６をオフさせれば、並列共振（＝
ハイインピーダンス）となりオフさせたＦＥＴ６の接続
されている経路に高周波信号が伝搬される。もう一方の
ＦＥＴ７をオンさせれば、λ／４信号線路２からＢ点を
見たインピーダンスがほぼ０となり、Ｃ点からＢ点への
信号の伝搬は遮断される。このように、アイソレーショ
ンがなされる。ＦＥＴ６とＦＥＴ７のオン、オフを逆転
させれば信号の伝搬、遮断の関係も逆転できる。この場
合には、共振現象を利用して挿入損失の低減を実現させ
ている。

【０００６】

【発明が解決しようする課題】しかしながら、両者が利
用する上記共振現象は特定の周波数帯のみ有効であり、
共振から外れる他の周波数帯域、従って、広い帯域信号
に対しては、挿入損失およびアイソレーション特性は改
善されない。また、上記共振現象は温度変化等の環境変
化の影響を受けやすいという欠点がある。即ち、温度変
化によってインダクタのインダクタンス、ＦＥＴの接合
容量が変化すると、それにより上記共振周波数が変化す
る。従って、前者の従来例では温度変化によって共振条
件から外れれば、アイソレーションが低下することで挿
入損失が増大する。また、後者の従来例では、温度変化
によって共振条件から外れれば、挿入損失が低減できな
い。また、製造上、両者とも誘導成分としては、例えば
チップインダクタを採用する必要がある。これは、省ス
ペース化・小型化という近来の電子機器の要求に応える
ものではない。また、半導体製造技術によってインダク
タを作製する場合であっても、マイクロ波帯ではスパイ
ラルインダクタを使うことである程度の面積を必要と
し、ひいてはコスト高につながるという問題もある。

【０００７】本発明は、上述した問題点を解決するため
になされたものであり、その目的は、信号線路と半導体
素子間に容量素子を形成することによって、グランドへ
の信号の漏洩を低減させるとともに入力−出力オフポー
ト間のアイソレーション特性を確保する高周波スイッチ
装置を提供することである。特に、上記容量素子を信号
線路に直接形成し、省スペースとすることにより高周波
スイッチ装置をさらに小型化することである。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
めに請求項１に記載の高周波スイッチ装置は、半導体基
板上に製造された高周波スイッチ装置であって、同一平
面上に形成された信号線路とグランド間に少なくとも２
つの端子を具備する少なくとも１つの半導体素子を備
え、その半導体素子をオン／オフすることによって、高
周波信号の通過／遮断を制御する高周波スイッチ装置で
あって、その半導体素子に容量素子を直列に形成し、通
過時の損失を低減させることを特徴とする。

【０００９】また、請求項２に記載の高周波スイッチ装
置は、容量素子がその信号線路に直接形成された絶縁膜
と導電膜とから成ることを特徴とする。

【００１０】また、請求項３の高周波スイッチ装置は、
半導体素子が３端子を有するトランジスタ素子であるこ
とを特徴とする。

【００１１】請求項４の高周波スイッチ装置は、半導体
素子がダイオード素子であることを特徴とする。

【００１２】請求項５の高周波スイッチ装置は、信号線
路の両側にグランドがある間隔を持って形成されたタイ
プの伝送路、即ちコプレーナ線路であることを特徴とす
る。

【００１３】請求項６の高周波スイッチ装置は、信号波
長の約１／４の間隔の少なくとも２つの位置で、容量素
子を備えた半導体素子をそれぞれ設け、それらの半導体
素子を同時に制御するようにしたことを特徴とする。

【００１４】

【作用および効果】請求項１に記載の高周波スイッチ装
置によれば、信号線路とグランド間に少なくとも２つの
端子を具備する少なくとも１つの半導体素子を設け、そ
の半導体素子に直列に容量素子を形成している。半導体
素子のオフ時の等価容量は、形成された容量素子と半導
体素子の有する接合容量の合成となる。容量素子は半導
体素子の有する接合容量に直列に形成されるので、その
合成インピーダンスをより大きくすることができる。よ
って、高周波信号はグランド側にはほとんど漏洩され
ず、接続された回路に送出される。即ち、挿入損失が低
減される。

【００１５】また、半導体素子のオン時には、上記容量
素子は例えば数Ωのオン抵抗によってグランドに接続さ
れる。これにより、信号線路のその点でのインピーダン
スをほぼ０とすることができる。即ち、高周波信号が遮
断される。以上のように、本発明は高周波スイッチ装置
としてのオン／オフ制御を、共振現象によらずに行うの
で温度変化等の環境変化の影響を受けにくく、安定な動
作が可能となる。このスイッチ回路を分岐回路と組み合
わせ、切替スイッチを構成する場合には、分岐点から高
周波信号の波長λに対して約λ／４の位置に形成するの
が望ましい。分岐点から半導体素子がオンされた側の分
岐回路を見たインピーダンスはほぼ無限大となり、その
方向への信号の分岐が阻止される。これにより、アイソ
レーション特性が向上できる。尚、容量素子は上記信号
線路と上記半導体素子間に設けてもよいし、また上記半
導体素子とグランド間に設けることもできる。また、上
記半導体素子は複数段設けても良い。複数段とすること
でさらにアイソレーション特性を向上させることができ
る。

【００１６】また、請求項２に記載の高周波スイッチ装
置によれば、その信号線路に直接に絶縁膜と導電膜が設
けられて容量素子が形成されている。即ち、容量素子は
信号線路と絶縁膜と導電膜が重なり合って形成されてお
り、信号線路からの引き出し線がない。この構造によ
り、最も省スペースな容量素子となる。また、引き出し
線による損失も回避される。容量素子をこのように形成
しているので、より小型化された高周波スイッチ装置と
なる。

【００１７】また、請求項３に記載の高周波スイッチ装
置によれば、信号線路とグランド間に半導体素子として
３端子を有するトランジスタ素子を備えている。このト
ランジスタは、例えばＦＥＴであり、ゲート電圧によっ
て発生せられる電界によって制御電流がほとんど０で、
そのオン／オフを高速に制御できる。尚、上記トランジ
スタはバイポーラ型でもよい。

【００１８】請求項４に記載の高周波スイッチ装置によ
れば、信号線路とグランド間に半導体素子としてダイオ
ード素子を備えている。このダイオード素子は、例えば
ＰＩＮ型ダイオードである。このＰＩＮ型ダイオードの
カソード側をグランドに接続し、アノード端子の電位を
制御すれば上記高周波信号がスイッチされる。例えば、
アノード端子に逆バイアスを印加すればＰＩＮ型ダイオ
ードはオフとなり、高周波信号が出力される。逆にアノ
ード端子に順バイアスを印加すればＰＩＮ型ダイオード
はオンとなり、高周波信号は遮断される。ＰＩＮ型ダイ
オードのオフ時の接合容量は、ＦＥＴのそれより小さい
ので挿入損失がより低減される。尚、上記ダイオードは
ショットキ−ダイオードでも．良い

【００１９】請求項５に記載の高周波スイッチ装置によ
れば、信号線路とグランドがある間隔で形成されたコプ
レーナ線路となっている。形成するコンデンサの一方の
電極として導電層を使用し、絶縁層を介した他方の電極
に信号線路あるいはグランドを使用することで小型な高
周波スイッチ装置となる。

【００２０】請求項６に記載の高周波スイッチ装置によ
れば、信号線路において、信号波長の約１／４間隔の少
なくとも２つの位置で、容量素子を備えた半導体素子を
それぞれ設けている。例えば、下流側の１つの半導体素
子をオンしてその位置で信号線路をグランドに接続する
ことで、約１／４波長の上流位置で、下流側を見たイン
ピーダンスはほぼ無限大となる。よって、その上流側の
位置で、さらに、半導体素子をオンして信号線路をグラ
ンドに接続すると、その位置から下流側を見たインピー
ダンスもほぼ無限大であるので、その位置でのアイソレ
ーションが不完全な場合にも、下流側のインピーダンス
は大きいため、信号の漏れが防止される。従って、この
ような構成にすれば、挿入損失の低減効果に加えアイソ
レーション特性もより向上させることができる。尚、ア
イソレーション特性とは、半導体素子をオンして高周波
信号の通過をオフさせた時の出力端子への信号の漏れを
少なくする特性である。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。なお、本発明は下記実施例
に限定されるものではない。（第１実施例）図１に本発明の高周波スイッチ装置を示
す。図は、ＧａＡｓ基板上に作製された同装置の上面図
である。本発明には、半導体素子としてＦＥＴが用いら
れる。本発明の高周波スイッチ装置は、信号線路１０
０、グランド２００、これらの間に形成されたＦＥＴ３
００そして容量素子であるコンデンサ４００から構成さ
れる。このコンデンサ４００は、後述する導電膜１１
０、絶縁膜１２０（図２）と信号線路１００との重なり
によって形成される。その重なりサイズは、約５０μｍ
×１０μｍである。また、ＦＥＴ３００のドレイン電極
３１０はこのコンデンサ４００に、ソース電極３１２は
グランド２００に接続されている。また、この場合、信
号線路１００とグランド２００はある間隔で形成された
コプレーナ線路であり、その特性インピ−ダンスは５０
Ωに設計されている。

【００２２】図２に上記高周波スイッチ装置の断面図を
示す。図は図１に示すｘ、ｘ’、ｘ’’で切り取った断
面図である。断面図を用いてその構造を説明する。この
構造は、エピタキシャル成長技術、フォトリソグラフィ
技術、半導体エッチング技術、絶縁膜形成技術、電極形
成技術、金メッキ技術等の所謂半導体プレーナー加工技
術によって作製される。上記ＦＥＴ３００は、半絶縁性
ＧａＡｓ基板上に上記技術により形成されたドレイン、
ゲート、ソースから構成される。また、上記コンデンサ
４００は、基板上に順に、導電膜１１０、ＳｉＮからな
る絶縁膜（誘電体膜）１２０、そして信号線路１００に
よって形成される。上記３者の重なった部分がコンデン
サ４００である。この容量は、例えば１５０ｆＦに設定
される。そして、ＦＥＴ３００のドレイン電極３１０と
上記導電膜１１０が接続された構造となっている。以上
の構造に、ゲート配線の先とゲート端子の間に抵抗を挿
入したものを回路で示せば図３の回路図となる。

【００２３】図３において、入力端子から信号線路１０
０に入力された高周波信号は、このコンデンサ４００を
介しＦＥＴ３００を経てグランド２００に流れることに
なる。この流れる量をＦＥＴ３００によって制御すれ
ば、出力端子での高周波信号のオン・オフが制御され
る。

【００２４】次に、図４を用いてこの高周波スイッチ装
置の動作を説明する。図は、誘導成分を省略した図３の
等価回路である。ＦＥＴ３００のゲートは、図示しない
ゲート端子に抵抗を介して接続されており、そのゲート
端子に所定の電圧を印加することでこのＦＥＴ３００は
オン・オフされる。例えば、ゲート端子の電位を０Ｖに
してＦＥＴ３００をオンにすればドレイン・ソース間が
導通する。この時のオン抵抗は、数Ωとなる。即ち、信
号線路１００は、コンデンサ４００（≒１５０ｆＦ）と
数Ωの抵抗を介してグランドに接続される（図４
（ａ））。この時、コンデンサ４００とオン抵抗からな
る合成インピ−ダンスは、信号周波数に対して十分小さ
く、この点で信号線路はグランドに接続されたことにな
り、高周波信号はここで反射され、その先には伝搬しに
くくなる。これで、高周波信号がオフされる。

【００２５】一方ＦＥＴ３００がオフされた場合、その
等価回路は、図４（ｂ）に示すようにコンデンサ４００
の容量Ｃ１（≒１５０ｆＦ）とＦＥＴ３００のオフ時の
ドレイン・ソース間接合容量Ｃ０との直列接続となる。
従って、その合成容量（≒２８ｆＦ）は上記接合容量Ｃ
０（≒３５ｆＦ）より小さくなり、高周波信号に対する
インピーダンスをコンデンサ４００を付加しない場合に
比べてより大きくすることができる。これは、コプレー
ナ線路から見れば、線路の途中に何もつながれていない
状態により近づけることを意味する。従って、高周波信
号の伝送損失、即ち、スイッチ装置による挿入損失を低
減させることができる。このようにして、従来より損失
を低減した高周波信号の通過を実現することができる。

【００２６】図５に、図３の回路でコンデンサ４００の
ない従来例と図３の回路での実施例の比較を示す。比較
は、高周波スイッチ装置の挿入時における挿入損失の特
性比較である。横軸が周波数、縦軸が信号レベルであ
る。これは、７５ＧＨｚ〜１１０ＧＨｚの高周波信号を
高周波スイッチ装置に入力した場合の、挿入損失をネッ
トワークアナライザで測定した結果である。周波数７
６．４ＧＨｚにおいて従来では−１．４ｄＢの損失があ
ったが、本実施例では−０．３ｄＢに改善されている。

【００２７】このように、信号線路１００直下にコンデ
ンサ４００を形成し、ＦＥＴ３００に接続すれば、信号
の通過時における信号のグランドへの漏洩を改善するこ
とができる。これにより挿入損失がより低減された高周
波スイッチ装置となる。

【００２８】尚、上記説明では、簡単のため１つのＦＥ
Ｔ３００で説明したが、実際は図１の上面図に示した様
に、信号線路１００の両側に線対称に２個のＦＥＴ３０
０が配設されている。従って、回路図も図６に示すよう
にコンデンサ４００に同特性の２個のＦＥＴ３００が並
列接続された回路となる。

【００２９】この構造には、また他の優れた効果があ
る。一般に、信号線路内に高周波信号が入力されると、
高周波信号の電磁界分布は信号線路の中心線に対し線対
称に形成される。この電磁界分布が、抵抗素子やコンデ
ンサ素子によってその対称性が乱されると透過特性の低
下の原因となる。本実施例では、上記同特性のＦＥＴ３
００が対称位置に配設されているため、いかなるバイア
ス状態であっても、その電磁界分布の対称性を乱すこと
はない。従って、このような構造とすれば、電磁界分布
の乱れによる挿入損失の増大も抑制することができる。

【００３０】（第２実施例）図７に本発明の高周波スイ
ッチ装置の第２実施例を示す。図は、回路図である。本
実施例の第１実施例と異なる所は、電気長が信号波長の
約１／４の信号線路１００ａ，ｂを用いて信号線路１０
０を形成し、一つの信号線路１００ｂの両端に、コンデ
ンサ４００を備えたＦＥＴ３００をそれぞれ設けたこと
である。これにより、アイソレーション特性の向上を実
現している。

【００３１】例えば、１つのＦＥＴ３００ａをオンにす
れば、入力側に設けられた１つの信号線路１００ａはコ
ンデンサ４００とＦＥＴ３００ａの数Ωのオン抵抗を介
してグランド２００に接続される。これにより、Ａ点か
ら出力側を見たインピーダンスはほぼ無限大となり、信
号はＡ点以降、次段にはほとんど伝搬されない。

【００３２】また、漏洩した場合でも、次段に設けられ
た同様な信号線路１００ｂとコンデンサ４００を備えた
ＦＥＴ３００ｂの作用により、Ｂ点から出力側を見たイ
ンピーダンスがほぼ無限大となり、漏れ信号が出力側に
伝搬することが防止される。これにより、アイソレーシ
ョン特性を向上させることができる。

【００３３】図８に入力端子Ａから出力端子１５０まで
の透過特性を示す。横軸が周波数であり、縦軸が信号レ
ベルである。周波数７６．４ＧＨｚで図３の回路の場合
には７．５ｄＢであったアイソレーションが、本回路で
は２１．７ｄＢとなった。従って、このような構成にす
れば、挿入損失を低減させるとともにアイソレーション
特性も向上させることができる。

【００３４】（第３実施例）図９に本発明の高周波スイ
ッチ装置の第３実施例を示す。図は、回路図である。本
実施例では、複数の１／４波長信号線路と複数のＦＥＴ
３００を用いた１入力３出力の高周波スイッチ装置であ
る。この場合も、信号線路１００直下にはコンデンサ４
００が形成され、ＦＥＴ３００と接続されている。これ
により、アイソレーション特性の向上と挿入損失が低減
された高周波スイッチ装置となる。

【００３５】例えば、ＦＥＴ３００ａをオフにし、他の
ＦＥＴ３００ｂ、３００ｃをオンにすれば、入力された
高周波信号は出力端子１５０ａから出力される。所定の
ＦＥＴをオフにし他のＦＥＴをオンにすれば、所定の出
力端子から信号が得られる。

【００３６】図１０に出力端子１５０ａで見た挿入損失
とアイソレーション特性を示す。横軸が周波数であり縦
軸が信号レベルである。図で示されるように、周波数７
６．４ＧＨｚにおいては、挿入損失２．７ｄＢ、アイソ
レーション特性１２．２ｄＢが得られた。従って、この
ような構成にすれば、挿入損失を低減させるとともにア
イソレーション特性も向上された高周波スイッチ装置が
実現できる。

【００３７】（変形例）以上、本発明の一実施例を示し
たが、他に様々な変形例が考えられる。例えば、第１実
施例においては信号線路１００とグランド２００はある
間隔を持って形成されたコプレーナ線路としたが、図１
１に示すように信号線路１００をマイクロストリップ線
路としてもよい。接続される伝送線路に応じてこのよう
に形成してもよい。

【００３８】この場合、グランドの引き出しが困難にな
るので、図１２に示すようにスルーホールによってグラ
ンド２００が裏面に延長されている。図は、図１１のｘ
ｘ’ｘ^''断面である。これにより、グランドを容易に引
き出すことができる。

【００３９】また、第１実施例においては図６に示すよ
うに１つのコンデンサ４００に２つのＦＥＴ３００を接
続したが、図１３に示すようにそれぞれのＦＥＴ３００
に１つのコンデンサ４００を形成してもよい。

【００４０】また、第１実施例においては信号線路１０
０の直下にコンデンサ４００を形成したが、図１４に示
すように信号線路１００上に形成してもよい。基板上に
順に、信号線路１００，ＳｉＮからなる絶縁膜１２０そ
して導電膜１１０を形成すれば同等のコンデンサ４００
が形成できる。

【００４１】また、上記実施例では、コンデンサ４００
は信号線路１００を利用して形成したがグランド２００
を利用して形成してもよい。即ち、コンデンサ４００を
ＦＥＴ３００とグランド２００間に形成してもよい。

【００４２】

【図面の簡単な説明】

【図１】本発明の第１実施例に係わる高周波スイッチ装
置の上面図。

【図２】本発明の第１実施例に係わる高周波スイッチ装
置の構成断面図。

【図３】第１実施例に係る高周波スイッチ装置の１例の
回路図。

【図４】第１実施例に係る高周波スイッチ装置の等価回
路と信号の流れを示す関係図。

【図５】第１実施例に係る高周波スイッチ装置の挿入損
失の改善を示す周波数特性図。

【図６】第１実施例に係る高周波スイッチ装置の回路
図。

【図７】第２実施例に係る高周波スイッチ装置の回路
図。

【図８】第２実施例に係る高周波スイッチ装置の挿入損
失とアイソレーションの改善を表す周波数特性図。

【図９】第３実施例に係る高周波スイッチ装置の回路
図。

【図１０】第３実施例に係る高周波スイッチ装置の挿入
損失とアイソレーションを示す周波数特性図。

【図１１】第１実施例の変形例に係る高周波スイッチ装
置の上面図。

【図１２】第１実施例の変形例に係る高周波スイッチ装
置の構成断面図。

【図１３】第１実施例に係る高周波スイッチ装置の変形
回路図。

【図１４】第１実施例の変形例に係る高周波スイッチ装
置の構成断面図。

【図１５】従来の高周波スイッチ装置の回路図。

【図１６】従来の高周波スイッチ装置の回路図。

【符号の説明】

１００信号線路１００ａ，ｂ１／４波長信号線路１１０導電膜１２０絶縁膜（誘電体膜）１５０出力端子２００グランド３００ＦＥＴ３１０ドレイン電極４００コンデンサ

フロントページの続き (72)発明者塚田浩司愛知県愛知郡長久手町大字長湫字横道41番地の１株式会社豊田中央研究所内 (72)発明者田中雄一愛知県愛知郡長久手町大字長湫字横道41番地の１株式会社豊田中央研究所内Ｆターム(参考） 5F038 AC05 AC15 AZ01 AZ03 CA02 CA12 CD03 CD18 DF02 DF14 EZ02 EZ14 EZ15 EZ20 5F102 FA10 GA16 GA18 GB02 GC01 GC05 GD01 GJ05 GL05 GV08 5J012 BA04

Claims

【特許請求の範囲】

【請求項１】半導体基板上に製造された高周波スイッチ
装置であって、同一平面上に形成された信号線路とグラ
ンド間に、少なくとも２つの端子を具備する少なくとも
１つの半導体素子を備え、該半導体素子をオン／オフす
ることによって高周波信号の遮断／通過を制御する高周
波スイッチ装置において、前記半導体素子に直列に容量素子を形成し、通過時の損
失を低減させたことを特徴とする高周波スイッチ装置。
【請求項２】前記容量素子は、前記信号線路に直接形成
された絶縁膜と導電膜とから成ることを特徴とする請求
項１に記載の高周波スイッチ装置。
【請求項３】前記半導体素子は、３端子を有するトラン
ジスタ素子であることを特徴とする請求項１または請求
項２に記載の高周波スイッチ装置。
【請求項４】前記半導体素子は、ダイオード素子である
ことを特徴とする請求項１または請求項２に記載の高周
波スイッチ装置。
【請求項５】前記信号線路は、前記グランドとある間隔
をもって形成されたコプレーナ線路であることを特徴と
する請求項１乃至請求項４のいずれか１項に記載の高周
波スイッチ装置。
【請求項６】前記容量素子を備えた前記半導体素子は、
前記信号線路において、信号波長の約１／４の間隔の少
なくとも２つの位置で設けられており、前記複数の半導
体素子を同時にオン／オフ制御することを特徴とする請
求項１乃至請求項５の何れか１項に記載の高周波スイッ
チ装置。