JPH03145801A

JPH03145801A - 高分離性受動スイッチ

Info

Publication number: JPH03145801A
Application number: JP2281685A
Authority: JP
Inventors: Toshikazu Tsukii; トシカズ・ツキイ; Michael D Miller; マイケル・ディー・ミラー; S Gene Houng; エス・ジーン・ホウン; Jr Sherwood A Mcowen; シェアウッド・エイ・モクオーウェン・ジュニアー
Original assignee: Raytheon Co
Current assignee: Raytheon Co
Priority date: 1989-10-20
Filing date: 1990-10-19
Publication date: 1991-06-21
Also published as: US5023494B1; EP0424113A3; US5023494A; EP0424113A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野）本発明は、無線周波回路に関し、特に無線周波スイッチ
ング回路に関する。

（背景技術）当技術において周知の如く、無線周波スイッチは）１１
（線周波システムにおいて多くの用途を有する。

当技術においてよく知られる１つのタイプのスイッチン
グ回路は、受動的なスイッチング要素としてＰ　Ｉ　Ｎ
ダイオードを使用する。Ｐ　Ｉ　Ｎダイオードを使用す
るこのようなスイッチの一例は、Ｒｃｉｄの論文「マイ
クロ波・スイッチおよび減衰器モジュール（Ｍｉ、ｃｒ
ｏｗａｖｃ　５ｗ１ｔｃｈ　ａｎｄＡｔｔｅｎｕａｔｏ
ｒ　　Ｍｏｄｕｌｅｓ）　　Ｊ　　　（Ｍｉｃｒｏｗａ
ｖｅ　　Ｊｏｕｒｎａｌ。

１９７３年７月号、１４５〜１４８頁）に記載されてい
る。

ＰＩＮダイオード・スイッチは、中程度の切換え速１「
（即ち、数十ナノ秒程度）および比較的大きな周波数帯
域にわたる略々３５ｄ　Ｂを越える良好な分離の利点を
提供する。それにも拘わらず、ＰＩＮダイオード・スイ
ッチにはいくつかの短所が存在する。特に、１つの短所
は、ＰＩＮダイオードがモノリシック・マイクロ波集積
回路と容易に集積されない。将来の多くの無線周波シス
テムは、システムの性能水準および信頼性を増しながら
、システム・サイズおよびコストを低減するためモノリ
シンク・マイクロ波集積回路をを要求することになろう
。更に、多くのシステム用途が、略々５ナノ秒以下の比
較的速いスイッチング速度を必要としている。

小型化およびスイッチング速度の高速化の問題に対する
１つの解決法は、金属半導体電界効果トランジスタ（Ｍ
ＥＳＦＥＴ）に基く受動型スイッチを提供することであ
る。このようなスイッチは、受動型要素として電界効果
トランジスタを使用し、これにより出力あるいはドレー
ン回路のバイアスなしに作動する。これらのトランジス
タは、非対称的な直列および並列（シャント）の組合わ
せで接続されて、特定のスイッチング回路を提供する。

しかし、この試みの１つの問題は、これまでこのような
スイッチにより提供された分離が比較的劣ったものであ
ったことである。一般に、分離レベルは２乃至１８ＣＩ
ＩＺの周波数範囲にわたり約３５ｄ１３以下に限定され
てきた。このような分離はある用途においては耐えられ
るものであるが、電子妨害（ＥＣＭ）における如き曲の
用途においては、３５ｄ　Ｂ以下の分離は不充分である
。３５ｄｌｌを越える分離レベルがしばしば要求される
。このため、高度の分離を要求するこれらの用途におい
ては、上記のＰＩＮダイオード方式が用いられてきた。

それにも拘わらず、比較的高い分離を有し、これにより
モノリシンク・マイクロ波集積回路において集積するこ
とができるＦ　ｌ’：　Ｔに基くスイッチを提供するこ
とが望ましい。

（発明の概要）本発明によれば、少なくとも２つの端子を持つ無線周波
スイッチは少なくとも１対のトランジスタを含み、この
トランジスタの各々が１つの制御電極と第１および第２
の電極とを有する。

制御電極の谷々は、前記第１および第２の電極間のトラ
ンジスタの導通性を選択的に制御するための第１の制御
信号が供給される。このスイッチは更に、スイッチの端
子の１つに接続された第１の端部を有する無線周波伝搬
線を含む。前記第１および第２のトランジスタの各々の
第１および第２の電極は、この伝搬線と接続されている
。このスイッチは更に、制御電極と第１および第２の電
極を有する第３のトランジスタを含む。この第３のトラ
ンジスタの制御電極は、前記第１および第２の電極間の
導通性を制御するため、第２の制御信号が供給される。

第３のトランジスタの前記第１および第２の電極の第１
のものは、無線周波数伝搬線の第２の端部に接続され、
第３のトランジスタの前記第１および第２の電極の第２
のものは、するためのの第２の端子に接続される。本ス
イッチは更に、前記対のトランジスタの前記６第１およ
び第２の電極の第２のものを基準電位に接続する手段を
含む。このような特定構成により、スイッチの「オフ」
状態において、端子対の端子間の比較的高い分離をイｆ
するＲ　Ｆスイッチが提供される。１対の対称的な・１
１４列（シャント）結合が設けられたＦＥＴを使用する
ことにより、無線周波数エネルギの望ましくないインピ
ーダンスの不連続性が減少させられる。

本発明の更に別の特質によれば、電極を７；ｌｉ　Ｉ′
ｖ１電位に接続するだめの手段は、複数のトランジスタ
および無線周波数伝搬線を支持する基板の而−にに配置
された１対の導体を含む。ノヤント支持された古トラン
ジスタは、そのノλ準電極が導体対の一方を介して基準
電位に接続されている。

各導体は、前記導体とグラウンド面間に置かれた電着（
メッキ）バイアにより基板の反対面」−に配置されたグ
ラウンド面導体に接続されている。

このような特定の構成により、無線周波伝搬線が対の一
般導体により提供されるチャンネルに画成される。この
ような導体は、トランジスタのｍ％の上面接地を提供し
、スイッチにおける望ましくない寄生結合、放射、およ
び表面伝搬の抑制を助け、これにより比較的高い分離度
を有するスイッチを提供する。

本発明の更に別の特質によれば、外部ＲＦ接続および望
ましいバイアス接続が、チャンネル化導体によって前記
ＲＩ”スイッチに対して行われる。

このような構成の一例として、チャンネル化されたｆＩ
（（線層波パッケージは、複数のくぼんだチャンネルが
配置された導体材料からなるベースを含む。このくぼん
だチャンネルの一部は、制御信号を無線周波スイッチに
接続するため制御線が配置されている。前記のくぼんだ
チャンネルの第２の他の部分は、パッケージ上に配置あ
るいは提（！（された外部コネクタに前記スイ・ソチの
ＲＦ信号端子を連結するため微小幅の伝送線が配置され
ている。比較的深い、分離されたチャンネルを提供して
スイッチを外部回路に連結することにより、ＲＦ信号の
寄生結合が最小限度に抑えられ、これによりスイッチの
比較的高い分離度を維持する。

本発明の上記の諸特徴は、本発明自体と共に、図面の以
降の詳細な記述から更によく理解することができよう。

（実施例）まず第１図において、無線周波スイッチ、ここでは単極
単投スイッチＩＯが、第１の組２０ａ即ち複数の電界効
果トランジスタＦＥＴＩ乃至ＦＥ　Ｔ　３を含むように
示され、各トランジスタはゲート電極と、ソース電極と
、ドレーン電極とを有する。ここで、前記トランジスタ
は、第２図および第２Δ図に関して更に述べるように金
属半導体電界効果トランジスタ（ＭＥＳＩ”ＥＴ）であ
る。しかし、曲のトランジスタを代りに使用してもよい
。　　スイッチ１０は更に、各々がゲート電極とソース
電極とドレーン電極とを有し、かつ本例では６々が上記
の如＜ＭＥＳＦＥＴである第２の組即ち複数のトランジ
スタ、本例ではＦＥ　Ｔ　４乃至Ｆ　Ｅ　Ｔ　６を含む
ように示される。

ここでは、前記トランジスタＦＥＴＩ乃至ＦＥＴ３は、
そのソース電極（Ｓ）が導体１８ａを介して共通の基準
電位、本例ではグラウンドに接続されている。同様に、
トランジスタＦＥＴ４乃至Ｆ　Ｅ　Ｔ　６のソース電極
（Ｓ）は、図に示すように第２の導体１８ｂを介して基
準電位に接続されている。スイッチ１０は、伝搬回路網
１５を更に含むように示され、この伝搬回路網１５は極
細伝送線である。この伝搬回路［１５は、その一端部が
スイッチＩＯの信号端子１４と接続され、その第２の端
部がトランジスタ、本例ではＦＥＴ７に接続されている
。トランジスタＦ　Ｅ　Ｔ　７もまた、制御電極即ちゲ
ート電極Ｇとソース電極とドレーン電極とを有する。ソ
ース電極およびドレーン電極は、スイッチｌＯの第２端
子１２と伝搬回路網１５間に接続される。トランジスタ
ＦＥＴＩ乃至ＦＥＴ３およびＦＥＴ４乃至Ｆ　Ｅ　Ｔ　
５の各々のゲート電極即ち制御電極（Ｇ）は、図示のよ
うに共通導体Ｉ６およびプルアップ抵抗（Ｒ）を経て第
１の制御端子１６ａに接続される。トランジスタＦＥＴ
７のゲート電極ＣＧ）は、導体１７およびプルアップ抵
抗（Ｒ）゛を介して第２の制御端子１７ａに接続される
。

広帯域の用途の場合は、前記組２０ａ、２０ｂの各々に
おける複数の対のトランジスタを提供することが望まし
い１．前記トランジスタの連続するものが、伝搬線１５
により接続されて間隔およびインピーダンスを持ち、こ
れがソース電極およびドレーン電極と共に予め定めた特
性のインピーダンスをＮする回路網を提供する。このよ
うに、トランジスタの固有リアクタンスが、広帯域性能
を提供するためスイッチを設計する際考慮に入れられる
。非対称性に対する一般的な広帯域マツチング手法が、
参考のため本文に引用される本発明の譲受は人に譲渡さ
れたＡｙａｓｌｉの米国特許節１Ｉ、　４５６．８８８
号に記載されている。しかし、このスイッチは、前記チ
ャンネル２０ａ、２０ｂの８々に配置された単一の電界
効果トランジスタにより作動可能である。

スイッチ１０の「オン」状態においては、端子１２に与
えられる信号が端子１４に接続されるが、スイッチ１０
の「オフ」の状態では、端子１２に与えられる信号は電
界効果トランジスタを用いる従来技術の方法と比較して
比較的高い分離度で端子■４から分離される。スイッチ
１０を提供するため、その「オン」状態では、制御信号
が端子１６ａに与えられ、ＤＣ経路１６および抵抗Ｒを
介してトランジスタＦ　Ｅ　Ｔ　１乃至ＦＥＴ６の各々
のゲート電極Ｇに送られ、前記トランジスタ（１”　Ｉ
シ′「１乃至ＦｌζＴ６）をその高インピーダンス状態
、即ちソース電極とドレーン電極間の「オフ」状態に置
く。第２の制御信号の反対の状態が、端子１７ａに加え
られ、また線１７および抵抗Ｒを経てトランジスタＩ”
　Ｅ　”ｒ７のゲート電極Ｇに送られてＦ　Ｅ　Ｔ　７
を比較的低インピーダンス状態、即ちそのソース電極と
ドレーン電極間の「オン」状態に置く。このため、端子
■２に送られたＲ　Ｆ信号が前記経路に沿って比較的低
損失で端子１４に接続される。スイッチＩＯをその「オ
フ」状態に置くため、第１の制御信号が第２の反対の状
態を持つ端子１６ａに加えられ、トランジスタＦＥＴＩ
乃至Ｉ”　Ｅ　Ｔ　６を低インピーダンス状態即ち「オ
ン」状態に置いて、前記トランジスタＦＥＴ１乃至ＦＥ
　Ｔ　５の谷々のソース電極およびドレーン電極間の比
較的低いインピーダンスの経路を介して伝搬回路網１５
の各部を接地する。

更にまた、第２の制御信号は第２の反対の状態を持つ端
子１７ａに加えられ、トランジスタＦＥＴ７を高インピ
ーダンス状態に置き、これにより端子１２と伝搬回路網
１５間に開回路を提供する。

入出力端子間に高い分離を有するモノリシック・マイク
ロ波集積回路の受動ＰＥＴに基くスイッチの提供におけ
る問題は、回路が実際にＭＭＩＣとして構成される時、
寄生結合および放射、および表面伝搬により起生される
。典型的には、このようなスイッチの設計は、端子間に
比較的高い分離を予測することができる。しかし、この
ような典型的な設計がＭＭ　Ｉ　Ｃの実際の回路に具現
される時、測定される分離は予測されるものよりも著し
く小さなものである。予測される分離と実際の分離間の
このような矛盾の原因は、現在可能なマイクロ波設計手
法が、実際の回路に起生ずる望ましくない結合、放射お
よび表面伝搬を充分に考慮に入れないことである。これ
らの望ましくない効果は、全ての不連続性がエネルギの
伝搬モードを生じるに［回路に存在する。

開回路および短絡回路の如き回路中の諸要素もまた、望
ましくない放射および表面波励起を生じ、このため従来
のＭＭ　Ｉ　Ｃスイッチにより達成され得る分離に対し
て実際的な限界をもたらす。これらの望ましくない寄生
効果に加えて、回路内の望ましからざるＲＦ結合がＭＭ
　Ｉ　Ｃスイッチの分離を更に劣化する。

第１図に示した回路は、第２図に関して述べる分離度を
有するＭＥＳＦＥＴ受動スイッチを提供する。第１図に
示される如き対称的なシャント電界効果トランジスタの
タイポグラフィは、伝送線路における不連続性を最小限
度に抑え、これにより従来技術の周知の非対称的な方法
に比較して接地インダクタンスを低減する。このスイッ
チにおける第２の改善点は、端子の１つ、本例では端子
１２と伝搬回路網１５との間に接続された直列電界効果
トランジスタの使用の結果生しる。このトランジスタＩ
”　［！、　Ｔ　７をその高インダクタンス点即ちピン
チオフ状態に置く時、スイッチに対して改善された分離
性もまた提供される。

次に、これらの望ましくない寄生効果を低減あるいは抑
制する曲の改善低減について、第２図に関して記述する
ことにする。

第２図においては、第１図の単極単投スイッチ１０がこ
こではモノリシック・マイクロ波集積回路ｌＯ°として
示される。第１図の類似要素は、第２図において同じ参
照番号で示される。第２図に示される如く、本回路は、
本例ではガリウム・ヒ素の半導体基板２４上に形成され
る。トランジスタｌ”　Ｅ　Ｔ　１乃至１”　Ｅ　Ｔ　
７に対するアクティブ領域が基板２４の第１の而２４ａ
ｌ：に置かれ、周知の手法を用いて適当にドープされて
、当業者には周知の如＜　Ｍ　ｌ’：　Ｓ　Ｉ”　Ｉｃ
　”ｒのソース電極、ドレーン電極およびゲート電極を
提供する。アクティブ領域２６の提供のため、エピタキ
シャル成長あるいはイオン注入の如き手法を用いること
ができる。また第２図に示されるように、前記トランジ
スタビ１シ］゛１とＦ１コＴ４、ＦＥ　Ｔ　２とＦ　Ｉ
こＴ５およびｌ”　ＩｃＴ３とＦｌシＴ６の対が、第１
図に関して述べたように、対称的なシャント結合で配置
７．＋される。ここでは、トランジスタ１”　ＩＥ　Ｔ
　！乃至１”　Ｅ　Ｔ　７の各々は、参考のため本文に
引用された本発明の壌受は人に譲渡された１９８８年１
２月１６［］出願の５ｃｈｌｉｎｄｅｒ等の米国特許出
願第２８５．１７３号に関辻して記載されるタイプの連
続ゲート・トランジスタである。

次に、第２Ａ図においては、かかるトランジスタの例示
的な対、ここではＦＥＴ３とＦＥＴ６が、相互に組合わ
された（インターディジタル）ソース（Ｓ）およびドレ
ーン（Ｄ）フィンガを分離する連続ゲート電極を持って
示されている。

ソース・フィンガ（Ｓ）は、１対の共通ソース電極Ｓの
一方に接続されている。ＦＥＴ３の共通ソース電極Ｓは
、メッキされたバイア１９に接続される。このようなバ
イア１９は直接グラウンド面導体２５と接続されて、図
に示すように頂面導体１８ａと接続されると共に、グラ
ウンドに対して比較的低インダクタンスの経路を提供す
る。同様に、１７１シＴ６のソース電極（Ｓ゛）もまた
、図に示すよ゛うにバイア１９および頂面導体ｔｓｂに
接続されている。別のメッキされたバイア１９は、回路
ｌＯ°全体にわたって分散され、就中頂部のグラウンド
面導体１８ａ、１８ｂを底面のグラウンド面導体２５に
接続するため使用される。相互に組合ったドレーン・フ
ィンガＤは、ストリップ導体１５ａ上に置かれた共通ド
レーン電極Ｄ゛に接続される。基板２４および下側のグ
ラウンド面導体２５と組合わされるストリップ導体１５
ａは、マイクロストリップ伝送線１５を形成する。抵抗
Ｒは、これも本発明の譲受人に譲渡された米国特許用４
．５４３．５３５号に関して一般的に記載される如きタ
イプのオーブン・ゲート電界効果トランジスタによりこ
の回路に提供される。ここで、単一アクティブ領域２６
が、両方のトランジスタＦＥＴ３、ＦＥＴ６ならびにマ
イクロストリップ伝送線１５のストリップ導体１５ａの
下方に配置される。アクティブ領域２６は、シリコンが
略々ｌＸｌ０”から３Ｘ１０１７ａ／ｃｃのＮタイプの
ドーパント濃度を有する。約ｌＸｌ０”ａ／ｃｃシリ゛
コン以上のドーパント濃度を持つコンタクト領域２６ａ
もまた、２６上に設けられて、ソースおよびドレーン・
フィンガとオーミック接触を形成する。ゲート電極Ｇが
、アクティブ領域２６とショットキー・バリア接触にお
いて配置される。

第２図に示される如きスイッチ１０°の１つの特徴は、
基板２４の頂部面上における導体領域の使用である。一
連のバイア穴１９による下側のグラウンド面導体２４と
接続されるこれらの導体１８ａ、１８ｂもまた、上記の
如くグラウンド面導体として働き、望ましくない結合、
放射および表面伝搬の抑制を助ける。第１図に関して述
べた如き対をなす対称性のシャントＦ　Ｅ　Ｔの使用は
、頂部面のグラウンド面導体１８ａ、１８ｂと共に、マ
イクロストリップ伝送線Ｉ５のストリップ導体１５ａ（
第２図）上のエネルギが伝搬して端子１２および１４間
にその「オフ」状態において比較的高い分離性を以てＲ
Ｆスイッチ１０°を提供する限定されたチャンネルを提
供する。第２図の領域２１は、１対の交差する導体を電
気的に分離する従来の空気ブリッジ・オーバーレイ即ち
誘電性交叉部を示している。

第１図および第２図に示された回路は、スイッチ１０’
のオフ状態にある端子１２および１４間の高い分離性を
提供するこのようにいくつかの改善を包含するものであ
る。第１の改善点は、先に述へた如き対をなす対称的な
シャント接続されたＦ　Ｅ　Ｔの使用である。第２の改
善点は、メッキされたバイア１９を介して下側のグラウ
ンド面導体２５に接続されるグラウンド面導体として基
板２４の頂部面２４ａ上にグラウンド面導体１８ａ１１
８Ｆ）を形成することにより提供されるチャンネル化さ
れたマイクロストリップ伝送線１５を使用することであ
る。頂部面のグラウンド面導体１８ａ、１８ｂは、表面
波の伝搬を抑制する。更にまた、約３枚の基板厚さ以ト
離れた回路」二の導体の間隔が面結合を低減し、これに
より分離性を改善する。

次に第３図においては、高い分離性のＲＩ”スイッチ回
路１０′に特に適合するパッケージ６０が、１４ちゅう
の如き機械用金属からなり、望ましくは金を載せた如き
非常に導電率の高い金属のコーティング（番号を付さず
）を何するベース６２を含むように示されている。この
パッケージ６０は更に、その−Ｌにマイクロストリップ
の遷移部（図示せず）に対して同軸状の周知の同軸コネ
クタ６４ａ乃至６４ｃおよび６５ａ乃至６５ｄを有する
。ベース６２は、チャンネル即ち溝６８を有する。ここ
で、前記溝６８は比較的深く、同軸コネクタ６４ａ乃至
６４ｃおよび６５ａ乃至６５ｄと、回路１０′を収受す
る中心部の四部６６間に通路を提供するように配置され
る。溝６８はマイクロストリップ伝送線を収受して、回
路１０′を同軸コネクタ６４ａ乃至６４ｃおよび６５ａ
乃至６５ｄに相互に連結する。第２図の回路においては
、コネクタ６４ａ、６４ｃがＲＦ端子として使用し、コ
ネクタ６５ａ、６５（Ｊは制御信号端子として使用する
ことができる。パンケージ６０のベース６２における溝
６８および凹部６６は更に、コネクタ６４ａ、６４ａ間
の分離性を改善しあるいはその劣化を低減する。

マイクロストリップ伝送エレメント６９は溝６８の各々
に挿入され、基板６９ａ、ここではその第１の而−Ｌに
置かれたグラウンド面導体６９ｂと、パターン状のマイ
クロストリップ導体、ここではその第２の反対面」−に
置かれた６９ｃとを持つアルミナを含む。導電性エポキ
シを用いて、マイクロストリップ伝送エレメント６９の
グラウンド面を溝６８内に固定する。このような伝送エ
レメント６９は、ここではＲＦ接続とバイアス接続の双
方に使用される。

次に第４図においては、単極双投スイッチ３０が、第１
の組４０ａ即ち複数のＦＥＴ、ここでは１”　ＩシＴ１
乃至Ｆ　Ｅ　Ｔ　３と、第２の組４０ｂ即ち複数のＩ”
　ｌシＴ１ここではＦＥＴ４乃至１”　Ｅ　Ｔ　６とを
含むように示される。このような組４０ａ、４０ｂは、
スイッチ３０に対する第１の経路を提供する。このよう
なトランジスタＦ１りＴ１とＦＥＴ４、ＦＥＴ２とｒ”
　Ｅ　Ｔ　５、およびＦＥＴ３とＩ”　Ｅ　Ｔ　６の６
対は、第１の伝搬回路網３５ａに接続される。

回路網３５ａ１ここではマイクロストリップ伝送線は、
一端部が回路３０の第１−の分岐端子３４ａと接続され
、第２の端部は線３３の接合部と第１図のＦＥＴ７と類
似する直列接続されたＦＥＴ７との間に接続された分岐
部３３ａを持つ共通のマイクロストリップ伝搬回路網３
３に接続されている。入力伝送線３３は、一端部がスイ
ッチ３０の共通端子３２と接続されている。このため、
スイッチ３０に対する第１の経路は、共通端子３２と分
岐端子、３４ａとの間に提供される。

第２の経路４２は、トランジスタ４２ａ、４２ｂの第３
と第４の組、即ちトランジスタＦ　ＥＴ　１０乃至Ｆ１
ζＴ１２と、それぞれ第２の伝搬回路網３５ｂを介して
接続されたＦ　Ｅ　Ｔ　１３乃至Ｆ［’、Ｔ１５を含む
。

ここでは、第２の直列接続されたトランジスタＦ　Ｅ　
Ｔ　１６が、伝搬回路網３５［）と共通伝搬回路網３３
の第２の分岐部３３ｂとの間に配置され、これにより共
通端子３２に接続される。Ｐ　Ｌ’：　Ｔ　１６の第２
の電極が回路網３５ｂと接続される。回路網３５Ｉ〕は
、図に示すように順次トランジスタＦ　Ｅ　Ｔ　１．０
．１”　ＥＴ１３５、等の対の各々のドレーン電極を相
Ｉ７．に連結する。このため、第２の経路４２が、共通
端子３２と第２の分岐端子３４ｂ間に提供される。

前記トランジスタＩ”　Ｅ　１’　１乃至ＦＥ　Ｔ　３
の谷々のソース電極は、図示の如く導体４５ａを介して
基■１電位に接続されるが、トランジスタＩ”　Ｅ　Ｔ
　４乃至Ｆ　Ｅ　Ｔ６およびＦＥＴｌ０乃至ＦＥＴ１２
のソース電極は、これも図示の如く中心部導体４６に接
続されている。Ｆ［’：Ｔ１３乃至１”ＥＴ１５のトラ
ンジスタのソース電極は、これまた図示のように第３の
導体４５ｂに接続されている。トランジスタｌ”　Ｅ　
Ｔ　１乃至Ｆ　Ｅ　Ｔ　６の各々のゲート電極Ｇは、各
プルアップ抵抗ＲおよびＤＣバイアス線３６を介して第
１の制御ボート３６ａに接続されている。第２の制御ボ
ート３７ａは、第１図に関して一般的に述べたように、
線３７および抵抗Ｒを介してＦ　Ｅ　Ｔ　７のゲート電
極に接続される。

第３の制御端子３８ａが線３８および抵抗Ｒを介してｒ
；”ｔ：Ｔｔｏ乃至ＦｆりＴ１５のゲート電極Ｇに接続
されかつ第４の制御端子３９ａが線３９および抵抗Ｒを
介してトランジスタＦＥＴ１６に接続されるように、チ
ャンネル４２に対する同様な構成が提供される。

スイッチ３０の作動は第１図に関して記述したものと略
々類似し、これにより端子３２および３４ａ間に信号を
接続しかつ端子３４ｂを分離し、制御信号は端子３７ａ
に送られてトランジスタＦＥＴ７を低インピーダンス状
態に置き、第２の信号は端子３６ａに送られてトランジ
スタＦＥＴＩ乃至Ｆ　Ｉ’：　Ｔ　６の各々を高インピ
ーダンス状態に置く。

制御信号が端子３８ａ、３９ａに送られて、トランジス
タＦＬＴ１６をを高インピーダンス状態に、またトラン
ジスタＩ”ＥＴＩＯ乃至ＦＥＴ１５を低インピーダンス
状態に置く。このモードにおいては、端子３２は端子３
４１）から実質的に分ｎ［され、端子３４は端子３４ａ
に接続される。

このように１．に記の制御信号の各々の反対の即ち相捕
的な状態は、当業者により略々全般的に理解されるよう
に、接続端子３６ａ、３７ｂ、３８ａ、３９ａに′−ｊ
えられて、端子３２、端子３４ｂ間に信号を接続し、ま
た端子３４ａからのこのような信号を分離する。

次に、第５図においては、単極双単投スイッチ３（）は
、第４図に関して一般的に述べるように、スイッチ１（
）に対して第２図に関して述べた如き一般原理を用いて
モノリシンク・マイクロ波集積回路３０°として形成さ
れた状態で示されている。

しかし、ここでは、第４図に関して一般的に述べた如き
諸要素に加えて、別の対の直列に接続されたトランジス
タＦＥＴ７’およびＩ”ＥＴ１６’が、このスイッチの
分岐端子３４ａ、３４ｂを伝搬回路網の伝搬線３５ａ、
３５ｂの各々に接続するため設けられる。更に別の分岐
線３３ａ、　３３ｂ　（第４図）は本例では使用されな
い。これらは、共通のマイクロストリップ伝搬回路網３
３を対をなす直列接続されたトランジスタＦＥＴ７、Ｆ
ＥＴ１６に直接内てることにより取除かれる。第５図に
示されたデバイスの構造のこれ以上の詳細については、
特に第２図および第２Ａ図の論議に照らせば当業者には
明らかになるであろう。

このため、ここでは、チャンネル化されたマイクロスト
リップ伝送線３５ａが複数の対称性のシャント接続され
たＦＥＴ、即ち、図に示すように導体領域４５ａ、４６
間に接続あるいは配置すｔＬ　ルＩ”　Ｅ　Ｔ　１とＦ
ＥＴ４、Ｉ”　Ｅ　Ｔ　２とＦＥＴ５．１”　Ｅ　Ｔ　
３とＦＥＴ６により提供されるといえば充分であろう。

同様な構成はチャンネル４２に対しても提供される。構
造の池の詳細については第２図に関して一般的に記述さ
れ、このため、簡潔にするためここでは繰返さない。導
体４５ａ１／１５ｂ、４６は、これも第２図に関して記
述したように、バイア穴１９により、基板４４により支
持される下側のグラウンド面導体（図示せず）に接続さ
れる。第３図に示した如きパッケージが回路３０をパッ
ケージするため用いることができる。

ここで、導体６５ａ乃至６５ｄがｌ）　Ｃ制御信号をＲ
Ｉ”スイッチ３０に送られるが、導体６４ａ、６４ｃは
スイッチ３（）に対する分岐ボートを提供し、コネクタ
６４ｂがスイッチ３０に対する共通ポートを提供゛する
。また第１図に関して述べたように、スイッチ３０は複
数対のシャントＦＥＴが設けられ、かかるシャントＴ”
ＥＴの各々はそのソース電極とドレーン電極間に無効（
リアクティブ）インピーダンスを有する。この無効イン
ピーダンスは、周知の如く、分散回路原理を用いて広帯
域回路網を提供し、これにより比較的高い分離性を含む
広帯域特性を有するスイッチを提供する伝送線１５（第
１図）を設計する際、考慮に入れられる。

本発明の望ましい実施態様について記述したが、当業者
には、これらの概念を包含する曲の実施態様が使用でき
ることが明らかであろう。例えば、トランジスタの大き
さの如き回路構成要素の諸値を最適化するためＣＡＤル
ーチンを用いることができる。スペースを節減するため
伝送線の曲折を使用することができ、また池のＲＩ”ス
イッチ形式も実現することが可能である。従って、これ
らの実施態様は開示された実施態様に限定されるべきで
はな（、むしろ頭書の特許請求の範囲によってのみ限定
されるべきものと考える。

【図面の簡単な説明】

第１図は本発明による単極単投スイッチの概略図、第２
図はモノリシック・マイクロ波集積回路として形成され
た第１図のスイッチの平面図、第２Δ図は本発明の更に
別の特質により１対のシャント接続ＦＥＴの構造の詳細
を示すため拡大された第２図に示したスイッチの一部の
線２Ａ−２八に関する拡大平面図、第３図はスイッチ間
に与えられる分離された外部信号を受取るくぼんだチャ
ンネルを有するパッケージの斜視図、第４図は本発明の
更に別の特質による単極双投スイッチの概略図、および
第５図はモノリシック・マイクロ波集積回路として形成
された第４図のスイッチの平面図である。ｌＯ・・・単極単投スイッチ、１２．１４・・・スイッ
チ信号端子、１５・・・マイクロストリップ伝送線、１
６・・・共通導体、１７．１８・・・導体、１９・・・
バイア穴、２０・・・電界効果トランジスタの組、２４
・・・半導体基板、２５・・・グラウンド面導体、２６
・・・アクティブ領域、３０・・・＋１１極双投スイツ
チ、３２・・・共通端子、３３・・・共通のマイフロス
トリツブ伝搬回路網、３４・・・分岐端子、３５・・・
伝搬回路網、３６・・・ＤＣバイアス線、４２・・・チ
ャンネル、４４・・・基板、４６・・・導体、６０・・
・パッケージ、６２−・・ベース、６４．６５・・・同
軸導体（コネクタ）、６６・・・凹部、６８・・・溝、
６９・・・マイクロストリップ伝送エレメント。 −２４

Claims

【特許請求の範囲】

１．１対の端子を持つ無線周波スイッチにおいて、各々が制御電極と、第１および第２の電極とを有ずる少
なくとも１対のトランジスタと、第１の端部が前記スイ
ッチの第１の端子に接続された伝搬回路網とを備え、前記トランジスタ対の
各々の第１および第２の電極の１つが前記回路網に接続
され、更に制御電極と、第１および第２の電極とを有する第３のトランジスタを備え、該第１および第２の
電極の一方の電極が前記スイッチの第２の端子に接続さ
れ、前記第１および第２の電極の他方が前記伝搬回路網
に接続される無線周波スイッチ。
２．前記トランジスタ対の各々の制御電極が、前記スイ
ッチの第１の制御端子に接続され、前記第３のトランジ
スタの制御電極が前記スイッチの第２の異なる制御端子
に接続される請求項１記載の回路。
３．前記トランジスタ対の前記第１および第２の電極の
他方の電極が基準電位に接続される請求項２記載の回路
。
４．第１の面上にグラウンド面導体を配置し、かつ第２
の反対面上にトランジスタを配置した基板と、前記基板の他方の反対面上に配置され、前記トランジスタ対の前記電極の他方の電極を前記基準
電位に相互に接続する１対の導体とを更に備えた請求項
３記載の回路。
５．前記第２の反対面上に配置された前記導体の各々が
、前記基板を介して配置された複数のメッキされたバイ
アにより該基材の第１の面上に配置されたグラウンド面
導体に接続される請求項４記載の回路。