JP4304784B2 - 半導体チップ搭載基板及び高周波装置 - Google Patents
半導体チップ搭載基板及び高周波装置 Download PDFInfo
- Publication number
- JP4304784B2 JP4304784B2 JP26812899A JP26812899A JP4304784B2 JP 4304784 B2 JP4304784 B2 JP 4304784B2 JP 26812899 A JP26812899 A JP 26812899A JP 26812899 A JP26812899 A JP 26812899A JP 4304784 B2 JP4304784 B2 JP 4304784B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- semiconductor chip
- mounting substrate
- chip mounting
- strip conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ベアチップを搭載して高周波装置とする半導体チップ搭載基板及びその基板を有する高周波装置に関する。
特に、マイクロストリップ線路／コプレーナ線路変換機能を有して、半導体チップの搭載を容易にした半導体チップ搭載基板と高周波装置に関する。本発明はマイクロ波及びミリ波を低損失でスイッチングするスイッチ装置、分岐する分岐装置に適用できる。
【０００２】
【従来の技術】
従来より、マイクロストリップ線路を有した半導体チップ搭載基板がある。図６に示すように、マイクロストリップ線路１０は基板１１の一方の面に信号ストリップ導体１２を他方の裏面に接地導体１３を形成して伝送路とし、高周波信号を伝搬させるものである。
そして、マイクロストリップ線路１０が形成された基板に、半導体チップ、特にコプレーナ線路３０を有した半導体チップ２０を搭載する場合には、ワイヤ２５によるボンディングに加えてそのコプレーナ線路３０のグランドストリップ導体３２を多数のワイヤ３３によって接地基板４０に高周波接地する必要がある。
【０００３】
これは、高周波信号がマイクロストリップ線路１０からコプレーナ線路３０に伝搬される際、その伝搬モードが異なるため上記ワイヤ３３に電流が流れて、伝搬後のグランドストリップ導体３２の電位が変動するためである。
詳細には、マイクロストリップ線路１０では、電界は信号ストリップ導体１２の周囲と基板１１に略垂直方向に発生する（図７（ａ））。一方、コプレーナ線路３０では、電界は基板に略水平にグランドストリップ導体３２方向に発生し、グランドストリップ導体４０方向には発生しない（図７（ｂ））。従って、マイクロストリップ線路１０から半導体チップ２０に信号が入力されると、半導体チップ２０の端部、即ちコプレーナ線路３０の端部Ｑ（図６）では、伝搬モードは両モードが混在したものとなる。
即ち、端部Ｑでは電界に垂直成分が存在しその一部がワイヤ３３を伝搬する。この時、ワイヤ３３は高周波信号に対して誘導成分であるので電位が上昇する。従って、グランドストリップ導体３２の電位上昇を抑えるためにはワイヤ３３の本数を増やして高周波接地する必要がある。
【０００４】
又、他の例として特開平７−２６３５９号公報に開示されたマイクロ波パッケージがある。これは、チップ部品を搭載しメタルキャップで密封されたセラミック基板表面の導体線路と、外部回路と接続されるセラミック基板裏面の導体線路とを、スルーホールで接続するものである。このマイクロ波パッケージにおいては、セラミック基板の表面に搭載された半導体チップの接地はセラミック基板を貫通するスルーホールを介して行なわれている。例えば、波長1 〜１０ｍｍのミリ波帯では、セラミック基板の厚みに相当する長さの多数のスルーホールによって高周波接地をとっている。
【０００５】
【発明が解決しようする課題】
しかしながら、上記のようなワイヤボンディング又はスルーホールによる高周波接地は製造上容易な手法ではない。又、その製造コストは安価ではなかった。又、上記多数のワイヤボンディングによる高周波接地は、ボンディング用の面積を必要とし、装置全体の小型化に応えるものではない。
【０００６】
又、上記ワイヤ２５は誘導成分Ｌ0 を有する。このため、マイクロストリップ線路１０から下流を見たインピーダンスとコプレーナ線路３０から上流を見たインピーダンスが異なる（図８）。よって、この個所においてインピーダンス不整合となり、それによる反射損失も問題であった。
【０００７】
本発明は上述した問題点を解決するためになされたものであり、その目的は半導体チップ搭載基板に電界モードを変換する変換器を採用し、電界モードが整合された信号を供給して半導体チップからの高周波接地電流を低減させることである。それにより高周波接地用の導電性材料による結線箇所数を低減し、半導体チップの搭載コストを低減させるチップ搭載基板とすることである。
又、他の目的は半導体チップ搭載基板のマイクロストリップ線路に、インピーダンス整合用の誘導成分と容量成分を設けてインピーダンス整合を図り、反射損失を低減させることである。
【０００８】
【課題を解決するための手段】
上記課題を解決するため請求項１に記載の半導体チップ搭載基板は、半導体チップを搭載し高周波装置とするチップ搭載基板であって、基板上に形成されたマイクロストリップ線路と、その基板に搭載された半導体チップのコプレーナ線路とを導電性材料による結線手段により接続して高周波装置を形成する半導体チップ搭載基板であって、基板はマイクロストリップ線路からコプレーナ線路に変換する線路変換部とそれに続くコプレーナ線路とを有し、そのコプレーナ線路と搭載される半導体チップのコプレーナ線路が導電性材料による結線手段により接続されており、線路変換部はマイクロストリップ線路の信号ストリップ導体とその信号ストリップ導体に所定の離間距離で形成されたグランドストリップ導体とから構成され、そのグランドストリップ導体は、マイクロストリップ線路と線路変換部の境界からλ／４長さの位置まで、その線幅がコプレーナ線路に近づくに従って大きくなるように形成され、当該λ／４長さの位置で大きく括れて幅が狭くなり、コプレーナ線路と連続していることを特徴とする。
尚、簡単のため上記半導体チップ搭載基板を単にチップ搭載基板、又は単に基板と記す。又、上記半導体チップはＧＨｚ帯の高周波半導体素子であり、特にスイッチ素子、分岐素子等の受動型素子を想定している。
【０００９】
又、請求項２に記載の発明は、半導体チップは受動素子のみが形成されていることを特徴とし、請求項３に記載の発明は、受動素子の一部又は全部がスイッチング素子であることを特徴とする。
又、請求項４に記載の半導体チップ搭載基板は、その線路変換部がマイクロストリップ線路とコプレーナ線路の中間部に形成されることを特徴とする。
【００１０】
【００１１】
又、請求項５に記載の半導体チップ搭載基板によれば、コプレーナ線路には、導電性材料による結線手段の誘導成分によるインピーダンス不整合を防止するため、そのコプレーナ線路の部分的な変形により誘導成分と容量成分が形成されることを特徴とする。
このコプレーナ線路の部分的な変形とは、信号ストリップ導体の幅を変化させること、信号ストリップ導体とグランドストリップ導体との間隔を変化させること、グランドストリップ導体から信号ストリップ導体に対向する枝を形成すること等を意味する。一般的には、信号ストリップ導体の相対的な幅と長さで誘導成分が決定され、グランドストリップ線路と信号ストリップ線路との間の相対的な間隔で容量成分が決定される。要するに、形状、配置関係により誘導成分と容量成分を形成するものを全て含む。
又、請求項６に記載の発明は、請求項１乃至請求項５のいずれか１項に記載の前記半導体チップ搭載基板を有した高周波装置である。
さらに、請求項７に記載の発明は、半導体チップは、高周波信号の複数の入出力端子を選択的に切り換えられるスイッチ回路であることを特徴とする。
【００１２】
【作用及び効果】
請求項１に記載の半導体チップ搭載基板によれば、チップ搭載基板は従来のマイクロストリップ線路に加え、マイクロストリップ線路からコプレーナ線路に変換する線路変換部とそれに続くコプレーナ線路を有している。
マイクロストリップ線路から供給される信号の電界モードは、その信号ストリップ導体周囲から基板裏面の接地導体に向かう基板に垂直な成分からなる。上記線路変換部は、その電界モードをコプレーナ線路の電界モードに変換する。即ち、信号の電界をコプレーナ線路の信号ストリップ導体周囲と、基板裏面の接地導体に向かわず基板上面に形成された両側のグランドストリップ導体に向かう基板に水平な電界に変換する。
【００１３】
又、その線路変換部に続くコプレーナ線路と搭載される半導体チップのコプレーナ線路は導電性材料による結線手段によって接続される。ここに、導電性材料による結線手段とは、超音波接合、熱接合等によるボンディングワイヤ、バンプボンディング、リボンボンディング等である。その他、半田を用いたビアホール接続等がある。要は、誘導成分（リアクタンス）を有する全ての結線手段を意味する。
これにより、信号の電界モードは維持されて伝搬され、半導体チップの入力部では、信号の電界モードは完全にコプレーナ線路のモードとなる。このため、半導体チップのコプレーナ線路には全体に渡って、チップ裏面の接地導体に向かう垂直成分の電界が発生し難い。
即ち、チップ裏面の接地導体は高周波的にはほぼ分離されている。従って、高周波的に接地する目的で使用される、例えばボンディングワイヤの本数を少なくすることができる。例えば、接地用のボンディングワイヤは１本でよい。特に１本に限定はされないが、従来のように高周波接地を目的として多点で接地する必要はない。ここでの接地は、主に直流的に接地すれば良いことになる。
従って、ボンディングワイヤの本数が低減される。これにより、半導体チップの搭載が従来より容易となり製造コストが安価となる。
又、そのボンディングワイヤの本数が少ないので、基板をより小型にできる。
又、線路変換部はマイクロストリップ線路の信号ストリップ導体と、その信号ストリップ導体に所定の離間距離に形成されたグランドストリップ導体とから構成され、そのグランドストリップ導体は、その線幅がコプレーナ線路方向に向かって大きくなるよう形成され、約λ／４長さの位置で大きく括れて幅が狭くなり、コプレーナ線路と連続されている。
グランドストリップ導体の線幅の緩やかな増大により、マイクロストリップ線路を伝搬する信号の電界モードは徐々にコプレーナ線路の電界モードに変換される。又、上記括れ構造によりグランドストリップ導体の長さは、端部から約λ／４長さに設定される。端部は開放であり、端部からλ／４の位置では、グランドストリップ導体側の電位が仮想的なショートとなる。よって、信号の電界が信号ストリップ導体からこの仮想ショートに向くように変換される。即ち、完全にコプレーナ線路の伝搬モードに変換される。
伝搬モードが完全に変換されるので、線路変換部における信号反射が低減される。よって、より反射損失の小さいチップ搭載基板となる。
【００１４】
又、請求項２に記載の発明によれば、半導体チップには受動素子のみが形成されているので、自己バイアスによる動作点の変動の問題が生じない。よって、半導体チップのコプレーナ線路の信号ストリップ導体の周囲にあるグランドストリップ導体は、高周波的に接地する必要がなく直流接地でよい。このためのワイヤボンディグの本数を、例えば、１本と極端に減少させることができる。
又、請求項３に記載の発明によれば、受動素子の一部又は全部はＰＩＮダイオード、ショットキーダイオード、ＰＮダイオード、ＦＥＴ、トランジスタ等のオンオフの２値状態で動作するスイッチング素子であるので、請求項２と同一の効果を有する。
又、請求項４に記載の半導体チップ搭載基板によれば、その線路変換部はマイクロストリップ線路とコプレーナ線路の中間部に形成される。線路変換部は中間部に形成されているので、電界モードを変換するにλ／４以上の十分な長さを得ることができる。よって、確実に信号の電界モードを変換することができる。よって、請求項１の作用を確実にすることができる。
【００１５】
【００１６】
又、請求項５に記載の半導体チップ搭載基板によれば、コプレーナ線路には、導電性材料による結線手段の誘導成分によるインピーダンス不整合を防止するため、そのコプレーナ線路の部分的な変形により誘導成分と容量成分が形成されている。例えば、信号ストリップ導体の線幅を変形したり、グランドストリップ線路に対する間隔を変化させている。
コプレーナ線路間を接続するワイヤは、誘導成分である。よって、例えば、コプレーナ線路の信号ストリップ導体の一部を細線化して直列に誘導成分を形成し、両誘導成分間に、上記誘導成分に並列に容量成分を形成すれば、等価的にＴ型フィルタが形成される。Ｔ型であるので、このＴ型フィルタの入力インピーダンスと出力インピーダンスを異にすることができる。よって、このＴ型フィルタの入力端と出力端とにおいてインピーダンス整合を達成することができ、出力端からワイヤ側を見たインピーダンスが特性インピーダンスから変位しても、この出力端でインピーダンス整合をとることができる。よって、ワイヤボンディグによる挿入損失を低減することができる。この効果は、ワイヤが他の導電性材料の結線手段に換わっても同様である。
又、前述の半導体チップ搭載基板を搭載して、高周波装置とすることができる。例えば、半導体チップを高周波信号の複数の入出力端子を選択的に切り換えられるスイッチ回路とすることができる。即ち、１本の線路を伝搬した信号を複数の分岐線路のうちの任意の１つの分岐線路に送出する分岐スイッチ回路とすることができる。逆に、複数の線路のうち任意の１つの線路を選択して、この線路からの信号だけを１つの幹線に出力させる結合スイッチ回路とすることも可能である。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。なお、本発明は下記実施例に限定されるものではない。
（実施例）
図１に本発明の半導体チップ搭載基板を示す。図は、半導体チップ１００が搭載された上面図である。尚、この半導体チップ１００はコプレーナ線路からなる１入力３分岐の高周波スイッチ素子である。
本発明の半導体チップ搭載基板は、アルミナ等からなるセラミック基板５０、そのセラミック基板５０上に形成されたマイクロストリップ線路６０、そのマイクロストリップ線路６０の信号ストリップ導体６１を利用して構成された線路変換部７０、その線路変換部７０に連続して形成されたコプレーナ線路８０、基板上のコプレーナ線路８０と半導体チップ１００のコプレーナ線路とを接続するワイヤ９０から構成される。
本実施例では、基板の裏面側にグランドストリップ導体５５（図３）を有する各マイクロストリップ線路６０が信号の入出力を行うポート１〜ポート４が形成されている。
尚、上記要素は、リソグラフィ技術、ＣＶＤ成膜技術、エッチング技術等の半導体プレーナー技術及びワイヤボンディング技術によって作製される。
【００１８】
実際には、図２に示すようにセラミック基板５０は接地金属板１１０に接合され、セラミックス基板５０に設けられた開口部５１内に上記半導体チップ１００が挿入される。
【００１９】
図３に、本発明の主要部分を示す。図３は、図１のＡ部拡大図である。この拡大図を用いて、基板の構成と高周波信号に対する基板の効果を合わせて説明する。
本発明の主要部分は、マイクロストリップ線路６０、線路変換部７０、コプレーナ線路８０及びワイヤ９０である。図示するように裏面が金属膜５５によって接地されたセラミクス基板５０に、それらが、順に連続して形成される。
そして、３本のワイヤ９０によって、基板５０側のグランドストリップ導体７１と半導体チップ１００側のグランドストリップ導体１０２、基板５０側の信号ストリップ導体６１と半導体チップ１００側の信号ストリップ導体１０１が、それぞれ、接続される。
【００２０】
又、ここで上記半導体チップ１００は高周波スイッチ装置であり、例えばＧａＡｓ基板１０５上に、所定間隔Ｌｂで信号ストリップ導体１０１とグランドストリップ導体１０２を形成しコプレーナ線路を形成している。そして、詳細は後述するが、このグランドストリップ導体１０２は、例えば１本のワイヤ１０６で上記接地金属板１１０に直流接地されている。
又、信号ストリップ導体１０１とグランドストリップ導体１０２間にはダイオード１０３が形成され、図示しない制御端子からの所定の直流電圧によってＯＮ／ＯＦＦされる構造である。
【００２１】
本実施例では、上記のように線路変換部７０のグランドストリップ導体７１は、マイクロストリップ線路６０の信号ストリップ導体６１に所定の離間距離Ｌａ有して形成されている。そして、そのグランドストリップ導体７１は、コプレーナ線路８０の方向にその幅が徐々に増大され、約λ／４長さのところで大きな括れを有して幅が狭くなり、コプレーナ線路８０と連続している。
この構成は、マイクロストリップ線路型の電界モードをコプレーナ線路型のそれに徐々に変換する構成である。そして、開放された端部からλ／４長さでの括れ構造は、グランドストリップ導体側の電位を仮想的なショートとする。これは、信号の電界を信号ストリップ導体からこの仮想ショートに向くように変換する構成である。即ち、信号の電界モードは完全にコプレーナ線路のそれに変換される。
【００２２】
信号の伝搬モードは、上記の様に完全に変換された後、半導体チップ１００のコプレーナ線路に伝搬される。従って、半導体チップ１００のコプレーナ線路では、従来例の図７（ｂ）に示したように、電界は主に信号ストリップ導体１０１とグランドストリップ導体１０２間に発生する。即ち、半導体チップ１００の接地金属１１０は高周波的にはほぼ分離された状態となる。
これは換言すれば、高周波的には上記半導体チップは接地する必要がないことを意味している。即ち、直流的に接地されていれば良い。従って、ワイヤボンディングは１本でよい。高周波信号は、ほとんど流れないため従来の様に複数本のワイヤで電位上昇を抑える必要がない。従って、製造上特に有益であり、高周波装置の製造コストを低減することができる。
【００２３】
又、グランドストリップ導体７１の線幅がコプレーナ線路８０の方向に徐々に増大されて形成される構成は、電界モードの不連続による反射損失、漏れ損失を回避させる。上述の様に、マイクロストリップ線路６０を伝搬する信号の電界モードとコプレーナ線路８０を伝搬する信号の電界モードは異なる。通常、伝搬モードの異なる線路を接続すると、そのモードの不連続性による反射及び漏れが発生する。
上記構成は、この異なる２つの電界モードを徐々に変換する。即ち、伝搬モードを徐々に変換することによって、信号の反射と漏れを低減させている。これが、挿入損失の低減に寄与する第１の特徴である。
【００２４】
次に、図４（ａ）に図３のＢ部拡大図、図４（ｂ）にその等価回路を示す。図示する様に、コプレーナ線路８０の信号ストリップ導体には、細線部８１と幅広の平面矩形素子であるマイクロスクウェア８２が形成されている。これらは、等価回路ではそれぞれ誘導成分Ｌ’と容量成分Ｃを意味する。
これは、コプレーナ線路間のワイヤ９０による誘導成分Ｌを打ち消す作用をする。即ち、等価回路上はＴ型フィルタを構成する。信号ストリップ導体６１に形成された誘導成分Ｌ’と容量成分ＣとでＬ型の低域通過フィルタを構成する。このＬ型フィルタの入力インピーダンスと出力インピーダンスとが異なるように設計することが可能である。よって、Ｌ型フィルタの出力端から右を見たワイヤ９０を含む線路のインピーダンスがワイヤ９０のために特性インピーダンスから変位するが、このインピーダンスと、入力端でインピーダンス整合のとれたＬ型フィルタの出力インピーダンスとを等しく設計することが可能である。よって、ワイヤ９０の存在による反射が防止され、ワイヤ９０の存在による挿入損失の増加が防止される。
尚、図は上下対称であるので上部のみ記してある。
【００２５】
本実施例では、信号ストリップ導体の細線部８１による誘導成分Ｌ’と続いてマイクロスクウェア８２による容量成分Ｃを形成し、ワイヤ９０の誘導成分Ｌとで、全体としてそれらをＴ型フィルタに構成している。このように構成すれば、インピーダンスを整合することができ、ワイヤ９０による反射を低減させることができる。これが、挿入損失の向上に寄与する第２の特徴である。
【００２６】
図５に、上記基板に搭載した高周波スイッチ素子（図１）の特性を示す。横軸に周波数（ＧＨｚ）、縦軸にアイソレーション特性及び挿入損失特性を示す。アイソレーション特性及び挿入損失特性は、高周波スイッチ装置である半導体チップ１００をＯＮ／ＯＦＦすることにより得られる。
アイソレーション特性は、次の様にして得られる。ダイオードをＯＮ／ＯＦＦすることで、伝送経路（ポート１−２、ポート１−３、ポート１−４）の何れか１つを開き、他の経路を閉じる。そして閉じた経路への漏れを測定したものである。アイソレーション特性を破線で示す。約−２５ｄＢのアイソレーション特性が得られた。
【００２７】
又、挿入損失特性は、次の様にして得られる。ダイオードをＯＮ／ＯＦＦすることで、伝送経路（ポート１−２、ポート１−３、ポート１−４）の何れか１つを開き、他の経路を閉じる。そして開いた経路への伝送量を測定したものである。これにより、挿入損失が得られる。
挿入損失特性を実線で示す。挿入損失は、ダイオード１０３のＯＦＦ時の容量成分による反射に加え、線路変換部、ワイヤボンディング部での反射及び漏れによる損失が加算される。本実施例では、上記第１、第２の特徴を有して線路変換部７０、ワイヤ９０での反射及び漏れによる損失が取り除かれている。７６．５ＧＨｚにおいて、約−３．７ｄＢの挿入損失が測定された（図中、Ｐ点）。従来例では、−４．８ｄＢと予測される挿入損失（図中、Ｑ点）に対して、約１ｄＢの改善が見られた。
【００２８】
（変形例）
以上、本発明の一実施例を示したが、他に様々な変形例が考えられる。
例えば、半導体チップを高周波スイッチ素子としたが、受動型素子を用いた高周波分岐素子に適用することもできる。
【００２９】
又、上記実施例では、セラミックス基板にアルミナ系を用いたが、ジルコニア系等他のセラミックス基板でもよい。
【００３０】
又、上記実施例中、基板側のコプレーナ線路の離間距離Ｌａ及び半導体チップ側の離間距離Ｌｂの大きさには特に言及しなかったが、それらは同じでもよいし、接続する線路インピーダンスによって異ならせてもよい。
【００３１】
又、上記実施例では信号ストリップ導体の一部を変形して誘導成分と容量成分を形成したが、グランドストリップ導体側を変形させたり、信号ストリップ導体と平行に細い枝を形成する等して、それらのリアクタンス成分を形成してもよい。又、両者を変形させて形成してもよい。
【図面の簡単な説明】
【図１】本発明の１実施例の半導体チップ搭載基板に半導体チップを搭載した上面図。
【図２】本発明の１実施例に係わる半導体チップ搭載基板の実装説明図。
【図３】本発明の実施例に係わる半導体チップ搭載基板と半導体チップの接続を説明する俯瞰図。
【図４】本発明の１実施例に係わる半導体チップ搭載基板に形成された高周波回路図。
【図５】本実施例の半導体チップ搭載基板を用いたスイッチ装置の挿入損失とアイソレーション特性を示す特性図。
【図６】従来の半導体チップ搭載基板と半導体チップの接続俯瞰図。
【図７】各線路に対する電界モード説明図。
【図８】従来の基板にワイヤボンディングした場合の等価回路図。
【符号の説明】
１，２，３，４ ポート
５０ セラミック基板
６０ マイクロストリップ線路
６１ 信号ストリップ導体
７０ 線路変換部
７１ グランドストリップ導体
８０ コプレーナ線路
８１ 細線部
８２ マイクロスクウェア
９０ ワイヤ
１００ 半導体チップ
１０１ 信号ストリップ導体
１０２ グランドストリップ導体
１０３ ダイオード
１０５ ＧａＡｓ基板
１０６ ワイヤ
【発明の属する技術分野】
本発明は、半導体ベアチップを搭載して高周波装置とする半導体チップ搭載基板及びその基板を有する高周波装置に関する。
特に、マイクロストリップ線路／コプレーナ線路変換機能を有して、半導体チップの搭載を容易にした半導体チップ搭載基板と高周波装置に関する。本発明はマイクロ波及びミリ波を低損失でスイッチングするスイッチ装置、分岐する分岐装置に適用できる。
【０００２】
【従来の技術】
従来より、マイクロストリップ線路を有した半導体チップ搭載基板がある。図６に示すように、マイクロストリップ線路１０は基板１１の一方の面に信号ストリップ導体１２を他方の裏面に接地導体１３を形成して伝送路とし、高周波信号を伝搬させるものである。
そして、マイクロストリップ線路１０が形成された基板に、半導体チップ、特にコプレーナ線路３０を有した半導体チップ２０を搭載する場合には、ワイヤ２５によるボンディングに加えてそのコプレーナ線路３０のグランドストリップ導体３２を多数のワイヤ３３によって接地基板４０に高周波接地する必要がある。
【０００３】
これは、高周波信号がマイクロストリップ線路１０からコプレーナ線路３０に伝搬される際、その伝搬モードが異なるため上記ワイヤ３３に電流が流れて、伝搬後のグランドストリップ導体３２の電位が変動するためである。
詳細には、マイクロストリップ線路１０では、電界は信号ストリップ導体１２の周囲と基板１１に略垂直方向に発生する（図７（ａ））。一方、コプレーナ線路３０では、電界は基板に略水平にグランドストリップ導体３２方向に発生し、グランドストリップ導体４０方向には発生しない（図７（ｂ））。従って、マイクロストリップ線路１０から半導体チップ２０に信号が入力されると、半導体チップ２０の端部、即ちコプレーナ線路３０の端部Ｑ（図６）では、伝搬モードは両モードが混在したものとなる。
即ち、端部Ｑでは電界に垂直成分が存在しその一部がワイヤ３３を伝搬する。この時、ワイヤ３３は高周波信号に対して誘導成分であるので電位が上昇する。従って、グランドストリップ導体３２の電位上昇を抑えるためにはワイヤ３３の本数を増やして高周波接地する必要がある。
【０００４】
又、他の例として特開平７−２６３５９号公報に開示されたマイクロ波パッケージがある。これは、チップ部品を搭載しメタルキャップで密封されたセラミック基板表面の導体線路と、外部回路と接続されるセラミック基板裏面の導体線路とを、スルーホールで接続するものである。このマイクロ波パッケージにおいては、セラミック基板の表面に搭載された半導体チップの接地はセラミック基板を貫通するスルーホールを介して行なわれている。例えば、波長1 〜１０ｍｍのミリ波帯では、セラミック基板の厚みに相当する長さの多数のスルーホールによって高周波接地をとっている。
【０００５】
【発明が解決しようする課題】
しかしながら、上記のようなワイヤボンディング又はスルーホールによる高周波接地は製造上容易な手法ではない。又、その製造コストは安価ではなかった。又、上記多数のワイヤボンディングによる高周波接地は、ボンディング用の面積を必要とし、装置全体の小型化に応えるものではない。
【０００６】
又、上記ワイヤ２５は誘導成分Ｌ0 を有する。このため、マイクロストリップ線路１０から下流を見たインピーダンスとコプレーナ線路３０から上流を見たインピーダンスが異なる（図８）。よって、この個所においてインピーダンス不整合となり、それによる反射損失も問題であった。
【０００７】
本発明は上述した問題点を解決するためになされたものであり、その目的は半導体チップ搭載基板に電界モードを変換する変換器を採用し、電界モードが整合された信号を供給して半導体チップからの高周波接地電流を低減させることである。それにより高周波接地用の導電性材料による結線箇所数を低減し、半導体チップの搭載コストを低減させるチップ搭載基板とすることである。
又、他の目的は半導体チップ搭載基板のマイクロストリップ線路に、インピーダンス整合用の誘導成分と容量成分を設けてインピーダンス整合を図り、反射損失を低減させることである。
【０００８】
【課題を解決するための手段】
上記課題を解決するため請求項１に記載の半導体チップ搭載基板は、半導体チップを搭載し高周波装置とするチップ搭載基板であって、基板上に形成されたマイクロストリップ線路と、その基板に搭載された半導体チップのコプレーナ線路とを導電性材料による結線手段により接続して高周波装置を形成する半導体チップ搭載基板であって、基板はマイクロストリップ線路からコプレーナ線路に変換する線路変換部とそれに続くコプレーナ線路とを有し、そのコプレーナ線路と搭載される半導体チップのコプレーナ線路が導電性材料による結線手段により接続されており、線路変換部はマイクロストリップ線路の信号ストリップ導体とその信号ストリップ導体に所定の離間距離で形成されたグランドストリップ導体とから構成され、そのグランドストリップ導体は、マイクロストリップ線路と線路変換部の境界からλ／４長さの位置まで、その線幅がコプレーナ線路に近づくに従って大きくなるように形成され、当該λ／４長さの位置で大きく括れて幅が狭くなり、コプレーナ線路と連続していることを特徴とする。
尚、簡単のため上記半導体チップ搭載基板を単にチップ搭載基板、又は単に基板と記す。又、上記半導体チップはＧＨｚ帯の高周波半導体素子であり、特にスイッチ素子、分岐素子等の受動型素子を想定している。
【０００９】
又、請求項２に記載の発明は、半導体チップは受動素子のみが形成されていることを特徴とし、請求項３に記載の発明は、受動素子の一部又は全部がスイッチング素子であることを特徴とする。
又、請求項４に記載の半導体チップ搭載基板は、その線路変換部がマイクロストリップ線路とコプレーナ線路の中間部に形成されることを特徴とする。
【００１０】
【００１１】
又、請求項５に記載の半導体チップ搭載基板によれば、コプレーナ線路には、導電性材料による結線手段の誘導成分によるインピーダンス不整合を防止するため、そのコプレーナ線路の部分的な変形により誘導成分と容量成分が形成されることを特徴とする。
このコプレーナ線路の部分的な変形とは、信号ストリップ導体の幅を変化させること、信号ストリップ導体とグランドストリップ導体との間隔を変化させること、グランドストリップ導体から信号ストリップ導体に対向する枝を形成すること等を意味する。一般的には、信号ストリップ導体の相対的な幅と長さで誘導成分が決定され、グランドストリップ線路と信号ストリップ線路との間の相対的な間隔で容量成分が決定される。要するに、形状、配置関係により誘導成分と容量成分を形成するものを全て含む。
又、請求項６に記載の発明は、請求項１乃至請求項５のいずれか１項に記載の前記半導体チップ搭載基板を有した高周波装置である。
さらに、請求項７に記載の発明は、半導体チップは、高周波信号の複数の入出力端子を選択的に切り換えられるスイッチ回路であることを特徴とする。
【００１２】
【作用及び効果】
請求項１に記載の半導体チップ搭載基板によれば、チップ搭載基板は従来のマイクロストリップ線路に加え、マイクロストリップ線路からコプレーナ線路に変換する線路変換部とそれに続くコプレーナ線路を有している。
マイクロストリップ線路から供給される信号の電界モードは、その信号ストリップ導体周囲から基板裏面の接地導体に向かう基板に垂直な成分からなる。上記線路変換部は、その電界モードをコプレーナ線路の電界モードに変換する。即ち、信号の電界をコプレーナ線路の信号ストリップ導体周囲と、基板裏面の接地導体に向かわず基板上面に形成された両側のグランドストリップ導体に向かう基板に水平な電界に変換する。
【００１３】
又、その線路変換部に続くコプレーナ線路と搭載される半導体チップのコプレーナ線路は導電性材料による結線手段によって接続される。ここに、導電性材料による結線手段とは、超音波接合、熱接合等によるボンディングワイヤ、バンプボンディング、リボンボンディング等である。その他、半田を用いたビアホール接続等がある。要は、誘導成分（リアクタンス）を有する全ての結線手段を意味する。
これにより、信号の電界モードは維持されて伝搬され、半導体チップの入力部では、信号の電界モードは完全にコプレーナ線路のモードとなる。このため、半導体チップのコプレーナ線路には全体に渡って、チップ裏面の接地導体に向かう垂直成分の電界が発生し難い。
即ち、チップ裏面の接地導体は高周波的にはほぼ分離されている。従って、高周波的に接地する目的で使用される、例えばボンディングワイヤの本数を少なくすることができる。例えば、接地用のボンディングワイヤは１本でよい。特に１本に限定はされないが、従来のように高周波接地を目的として多点で接地する必要はない。ここでの接地は、主に直流的に接地すれば良いことになる。
従って、ボンディングワイヤの本数が低減される。これにより、半導体チップの搭載が従来より容易となり製造コストが安価となる。
又、そのボンディングワイヤの本数が少ないので、基板をより小型にできる。
又、線路変換部はマイクロストリップ線路の信号ストリップ導体と、その信号ストリップ導体に所定の離間距離に形成されたグランドストリップ導体とから構成され、そのグランドストリップ導体は、その線幅がコプレーナ線路方向に向かって大きくなるよう形成され、約λ／４長さの位置で大きく括れて幅が狭くなり、コプレーナ線路と連続されている。
グランドストリップ導体の線幅の緩やかな増大により、マイクロストリップ線路を伝搬する信号の電界モードは徐々にコプレーナ線路の電界モードに変換される。又、上記括れ構造によりグランドストリップ導体の長さは、端部から約λ／４長さに設定される。端部は開放であり、端部からλ／４の位置では、グランドストリップ導体側の電位が仮想的なショートとなる。よって、信号の電界が信号ストリップ導体からこの仮想ショートに向くように変換される。即ち、完全にコプレーナ線路の伝搬モードに変換される。
伝搬モードが完全に変換されるので、線路変換部における信号反射が低減される。よって、より反射損失の小さいチップ搭載基板となる。
【００１４】
又、請求項２に記載の発明によれば、半導体チップには受動素子のみが形成されているので、自己バイアスによる動作点の変動の問題が生じない。よって、半導体チップのコプレーナ線路の信号ストリップ導体の周囲にあるグランドストリップ導体は、高周波的に接地する必要がなく直流接地でよい。このためのワイヤボンディグの本数を、例えば、１本と極端に減少させることができる。
又、請求項３に記載の発明によれば、受動素子の一部又は全部はＰＩＮダイオード、ショットキーダイオード、ＰＮダイオード、ＦＥＴ、トランジスタ等のオンオフの２値状態で動作するスイッチング素子であるので、請求項２と同一の効果を有する。
又、請求項４に記載の半導体チップ搭載基板によれば、その線路変換部はマイクロストリップ線路とコプレーナ線路の中間部に形成される。線路変換部は中間部に形成されているので、電界モードを変換するにλ／４以上の十分な長さを得ることができる。よって、確実に信号の電界モードを変換することができる。よって、請求項１の作用を確実にすることができる。
【００１５】
【００１６】
又、請求項５に記載の半導体チップ搭載基板によれば、コプレーナ線路には、導電性材料による結線手段の誘導成分によるインピーダンス不整合を防止するため、そのコプレーナ線路の部分的な変形により誘導成分と容量成分が形成されている。例えば、信号ストリップ導体の線幅を変形したり、グランドストリップ線路に対する間隔を変化させている。
コプレーナ線路間を接続するワイヤは、誘導成分である。よって、例えば、コプレーナ線路の信号ストリップ導体の一部を細線化して直列に誘導成分を形成し、両誘導成分間に、上記誘導成分に並列に容量成分を形成すれば、等価的にＴ型フィルタが形成される。Ｔ型であるので、このＴ型フィルタの入力インピーダンスと出力インピーダンスを異にすることができる。よって、このＴ型フィルタの入力端と出力端とにおいてインピーダンス整合を達成することができ、出力端からワイヤ側を見たインピーダンスが特性インピーダンスから変位しても、この出力端でインピーダンス整合をとることができる。よって、ワイヤボンディグによる挿入損失を低減することができる。この効果は、ワイヤが他の導電性材料の結線手段に換わっても同様である。
又、前述の半導体チップ搭載基板を搭載して、高周波装置とすることができる。例えば、半導体チップを高周波信号の複数の入出力端子を選択的に切り換えられるスイッチ回路とすることができる。即ち、１本の線路を伝搬した信号を複数の分岐線路のうちの任意の１つの分岐線路に送出する分岐スイッチ回路とすることができる。逆に、複数の線路のうち任意の１つの線路を選択して、この線路からの信号だけを１つの幹線に出力させる結合スイッチ回路とすることも可能である。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。なお、本発明は下記実施例に限定されるものではない。
（実施例）
図１に本発明の半導体チップ搭載基板を示す。図は、半導体チップ１００が搭載された上面図である。尚、この半導体チップ１００はコプレーナ線路からなる１入力３分岐の高周波スイッチ素子である。
本発明の半導体チップ搭載基板は、アルミナ等からなるセラミック基板５０、そのセラミック基板５０上に形成されたマイクロストリップ線路６０、そのマイクロストリップ線路６０の信号ストリップ導体６１を利用して構成された線路変換部７０、その線路変換部７０に連続して形成されたコプレーナ線路８０、基板上のコプレーナ線路８０と半導体チップ１００のコプレーナ線路とを接続するワイヤ９０から構成される。
本実施例では、基板の裏面側にグランドストリップ導体５５（図３）を有する各マイクロストリップ線路６０が信号の入出力を行うポート１〜ポート４が形成されている。
尚、上記要素は、リソグラフィ技術、ＣＶＤ成膜技術、エッチング技術等の半導体プレーナー技術及びワイヤボンディング技術によって作製される。
【００１８】
実際には、図２に示すようにセラミック基板５０は接地金属板１１０に接合され、セラミックス基板５０に設けられた開口部５１内に上記半導体チップ１００が挿入される。
【００１９】
図３に、本発明の主要部分を示す。図３は、図１のＡ部拡大図である。この拡大図を用いて、基板の構成と高周波信号に対する基板の効果を合わせて説明する。
本発明の主要部分は、マイクロストリップ線路６０、線路変換部７０、コプレーナ線路８０及びワイヤ９０である。図示するように裏面が金属膜５５によって接地されたセラミクス基板５０に、それらが、順に連続して形成される。
そして、３本のワイヤ９０によって、基板５０側のグランドストリップ導体７１と半導体チップ１００側のグランドストリップ導体１０２、基板５０側の信号ストリップ導体６１と半導体チップ１００側の信号ストリップ導体１０１が、それぞれ、接続される。
【００２０】
又、ここで上記半導体チップ１００は高周波スイッチ装置であり、例えばＧａＡｓ基板１０５上に、所定間隔Ｌｂで信号ストリップ導体１０１とグランドストリップ導体１０２を形成しコプレーナ線路を形成している。そして、詳細は後述するが、このグランドストリップ導体１０２は、例えば１本のワイヤ１０６で上記接地金属板１１０に直流接地されている。
又、信号ストリップ導体１０１とグランドストリップ導体１０２間にはダイオード１０３が形成され、図示しない制御端子からの所定の直流電圧によってＯＮ／ＯＦＦされる構造である。
【００２１】
本実施例では、上記のように線路変換部７０のグランドストリップ導体７１は、マイクロストリップ線路６０の信号ストリップ導体６１に所定の離間距離Ｌａ有して形成されている。そして、そのグランドストリップ導体７１は、コプレーナ線路８０の方向にその幅が徐々に増大され、約λ／４長さのところで大きな括れを有して幅が狭くなり、コプレーナ線路８０と連続している。
この構成は、マイクロストリップ線路型の電界モードをコプレーナ線路型のそれに徐々に変換する構成である。そして、開放された端部からλ／４長さでの括れ構造は、グランドストリップ導体側の電位を仮想的なショートとする。これは、信号の電界を信号ストリップ導体からこの仮想ショートに向くように変換する構成である。即ち、信号の電界モードは完全にコプレーナ線路のそれに変換される。
【００２２】
信号の伝搬モードは、上記の様に完全に変換された後、半導体チップ１００のコプレーナ線路に伝搬される。従って、半導体チップ１００のコプレーナ線路では、従来例の図７（ｂ）に示したように、電界は主に信号ストリップ導体１０１とグランドストリップ導体１０２間に発生する。即ち、半導体チップ１００の接地金属１１０は高周波的にはほぼ分離された状態となる。
これは換言すれば、高周波的には上記半導体チップは接地する必要がないことを意味している。即ち、直流的に接地されていれば良い。従って、ワイヤボンディングは１本でよい。高周波信号は、ほとんど流れないため従来の様に複数本のワイヤで電位上昇を抑える必要がない。従って、製造上特に有益であり、高周波装置の製造コストを低減することができる。
【００２３】
又、グランドストリップ導体７１の線幅がコプレーナ線路８０の方向に徐々に増大されて形成される構成は、電界モードの不連続による反射損失、漏れ損失を回避させる。上述の様に、マイクロストリップ線路６０を伝搬する信号の電界モードとコプレーナ線路８０を伝搬する信号の電界モードは異なる。通常、伝搬モードの異なる線路を接続すると、そのモードの不連続性による反射及び漏れが発生する。
上記構成は、この異なる２つの電界モードを徐々に変換する。即ち、伝搬モードを徐々に変換することによって、信号の反射と漏れを低減させている。これが、挿入損失の低減に寄与する第１の特徴である。
【００２４】
次に、図４（ａ）に図３のＢ部拡大図、図４（ｂ）にその等価回路を示す。図示する様に、コプレーナ線路８０の信号ストリップ導体には、細線部８１と幅広の平面矩形素子であるマイクロスクウェア８２が形成されている。これらは、等価回路ではそれぞれ誘導成分Ｌ’と容量成分Ｃを意味する。
これは、コプレーナ線路間のワイヤ９０による誘導成分Ｌを打ち消す作用をする。即ち、等価回路上はＴ型フィルタを構成する。信号ストリップ導体６１に形成された誘導成分Ｌ’と容量成分ＣとでＬ型の低域通過フィルタを構成する。このＬ型フィルタの入力インピーダンスと出力インピーダンスとが異なるように設計することが可能である。よって、Ｌ型フィルタの出力端から右を見たワイヤ９０を含む線路のインピーダンスがワイヤ９０のために特性インピーダンスから変位するが、このインピーダンスと、入力端でインピーダンス整合のとれたＬ型フィルタの出力インピーダンスとを等しく設計することが可能である。よって、ワイヤ９０の存在による反射が防止され、ワイヤ９０の存在による挿入損失の増加が防止される。
尚、図は上下対称であるので上部のみ記してある。
【００２５】
本実施例では、信号ストリップ導体の細線部８１による誘導成分Ｌ’と続いてマイクロスクウェア８２による容量成分Ｃを形成し、ワイヤ９０の誘導成分Ｌとで、全体としてそれらをＴ型フィルタに構成している。このように構成すれば、インピーダンスを整合することができ、ワイヤ９０による反射を低減させることができる。これが、挿入損失の向上に寄与する第２の特徴である。
【００２６】
図５に、上記基板に搭載した高周波スイッチ素子（図１）の特性を示す。横軸に周波数（ＧＨｚ）、縦軸にアイソレーション特性及び挿入損失特性を示す。アイソレーション特性及び挿入損失特性は、高周波スイッチ装置である半導体チップ１００をＯＮ／ＯＦＦすることにより得られる。
アイソレーション特性は、次の様にして得られる。ダイオードをＯＮ／ＯＦＦすることで、伝送経路（ポート１−２、ポート１−３、ポート１−４）の何れか１つを開き、他の経路を閉じる。そして閉じた経路への漏れを測定したものである。アイソレーション特性を破線で示す。約−２５ｄＢのアイソレーション特性が得られた。
【００２７】
又、挿入損失特性は、次の様にして得られる。ダイオードをＯＮ／ＯＦＦすることで、伝送経路（ポート１−２、ポート１−３、ポート１−４）の何れか１つを開き、他の経路を閉じる。そして開いた経路への伝送量を測定したものである。これにより、挿入損失が得られる。
挿入損失特性を実線で示す。挿入損失は、ダイオード１０３のＯＦＦ時の容量成分による反射に加え、線路変換部、ワイヤボンディング部での反射及び漏れによる損失が加算される。本実施例では、上記第１、第２の特徴を有して線路変換部７０、ワイヤ９０での反射及び漏れによる損失が取り除かれている。７６．５ＧＨｚにおいて、約−３．７ｄＢの挿入損失が測定された（図中、Ｐ点）。従来例では、−４．８ｄＢと予測される挿入損失（図中、Ｑ点）に対して、約１ｄＢの改善が見られた。
【００２８】
（変形例）
以上、本発明の一実施例を示したが、他に様々な変形例が考えられる。
例えば、半導体チップを高周波スイッチ素子としたが、受動型素子を用いた高周波分岐素子に適用することもできる。
【００２９】
又、上記実施例では、セラミックス基板にアルミナ系を用いたが、ジルコニア系等他のセラミックス基板でもよい。
【００３０】
又、上記実施例中、基板側のコプレーナ線路の離間距離Ｌａ及び半導体チップ側の離間距離Ｌｂの大きさには特に言及しなかったが、それらは同じでもよいし、接続する線路インピーダンスによって異ならせてもよい。
【００３１】
又、上記実施例では信号ストリップ導体の一部を変形して誘導成分と容量成分を形成したが、グランドストリップ導体側を変形させたり、信号ストリップ導体と平行に細い枝を形成する等して、それらのリアクタンス成分を形成してもよい。又、両者を変形させて形成してもよい。
【図面の簡単な説明】
【図１】本発明の１実施例の半導体チップ搭載基板に半導体チップを搭載した上面図。
【図２】本発明の１実施例に係わる半導体チップ搭載基板の実装説明図。
【図３】本発明の実施例に係わる半導体チップ搭載基板と半導体チップの接続を説明する俯瞰図。
【図４】本発明の１実施例に係わる半導体チップ搭載基板に形成された高周波回路図。
【図５】本実施例の半導体チップ搭載基板を用いたスイッチ装置の挿入損失とアイソレーション特性を示す特性図。
【図６】従来の半導体チップ搭載基板と半導体チップの接続俯瞰図。
【図７】各線路に対する電界モード説明図。
【図８】従来の基板にワイヤボンディングした場合の等価回路図。
【符号の説明】
１，２，３，４ ポート
５０ セラミック基板
６０ マイクロストリップ線路
６１ 信号ストリップ導体
７０ 線路変換部
７１ グランドストリップ導体
８０ コプレーナ線路
８１ 細線部
８２ マイクロスクウェア
９０ ワイヤ
１００ 半導体チップ
１０１ 信号ストリップ導体
１０２ グランドストリップ導体
１０３ ダイオード
１０５ ＧａＡｓ基板
１０６ ワイヤ
Claims (7)
- 半導体チップを搭載して高周波装置とするチップ搭載基板であって、基板上に形成されたマイクロストリップ線路と、該基板に搭載された半導体チップのコプレーナ線路とを導電性材料による結線手段により接続して、高周波装置を形成する半導体チップ搭載基板において、
前記基板は、マイクロストリップ線路からコプレーナ線路に変換する線路変換部とそれに続くコプレーナ線路とを有し、
該コプレーナ線路と、搭載される前記半導体チップのコプレーナ線路とが前記導電性材料による結線手段により接続されており、
前記線路変換部は、前記マイクロストリップ線路の信号ストリップ導体と該信号ストリップ導体に所定の離間距離で形成されたグランドストリップ導体とから構成され、
該グランドストリップ導体は、前記マイクロストリップ線路と前記線路変換部の境界からλ／４長さの位置まで、その線幅が前記コプレーナ線路に近づくに従って大きくなるように形成され、当該λ／４長さの位置で大きく括れて幅が狭くなり、前記コプレーナ線路と連続していることを特徴とする半導体チップ搭載基板。 - 前記半導体チップは受動素子のみで形成されていることを特徴とする請求項１に記載の半導体チップ搭載基板。
- 前記受動素子の一部又は全部がスイッチング素子であることを特徴とする請求項２に記載の半導体チップ搭載基板。
- 前記線路変換部は、前記マイクロストリップ線路と前記コプレーナ線路の中間部に形成されることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体チップ搭載基板。
- 前記コプレーナ線路は、前記導電性材料による結線手段の誘導成分によるインピーダンス不整合を防止するため、前記コプレーナ線路の部分的な変形により誘導成分と容量成分が形成されることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体チップ搭載基板。
- 請求項１乃至請求項５のいずれか１項に記載の前記半導体チップ搭載基板を有した高周波装置。
- 前記半導体チップは、高周波信号の複数の入出力端子を選択的に切り換えられるスイッチ回路であることを特徴とする請求項６に記載の高周波装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26812899A JP4304784B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体チップ搭載基板及び高周波装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26812899A JP4304784B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体チップ搭載基板及び高周波装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001094012A JP2001094012A (ja) | 2001-04-06 |
| JP4304784B2 true JP4304784B2 (ja) | 2009-07-29 |
Family
ID=17454282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26812899A Expired - Fee Related JP4304784B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体チップ搭載基板及び高周波装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4304784B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123950A (ja) * | 2004-01-09 | 2007-05-17 | Nec Corp | 同軸線路−平面基板変換構造と高周波用信号変換器 |
| JP4629013B2 (ja) * | 2006-09-28 | 2011-02-09 | 株式会社豊田中央研究所 | 高周波回路基板 |
| JP4777295B2 (ja) * | 2007-04-27 | 2011-09-21 | 株式会社豊田中央研究所 | 半導体チップ実装基板 |
| KR101786083B1 (ko) | 2011-03-15 | 2017-10-17 | 한국전자통신연구원 | 데이터 통신 선로 구조 및 데이터 통신 선로 설계 방법 |
| JP7055006B2 (ja) * | 2017-11-29 | 2022-04-15 | キヤノン株式会社 | 分岐回路 |
| CN116235294A (zh) | 2020-09-30 | 2023-06-06 | 京瓷株式会社 | 布线基体以及电子装置 |
-
1999
- 1999-09-22 JP JP26812899A patent/JP4304784B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001094012A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5658874B2 (ja) | 高周波半導体装置 | |
| JP2605502B2 (ja) | パッケージ | |
| US5414394A (en) | Microwave frequency device comprising at least a transition between a transmission line integrated on a substrate and a waveguide | |
| EP1149469A1 (en) | Wideband impedance coupler | |
| EP1077502A2 (en) | MMIC-to-waveguide RF transition and associated method | |
| US6535090B1 (en) | Compact high-frequency circuit device | |
| US6255730B1 (en) | Integrated low cost thick film RF module | |
| JP3209183B2 (ja) | 高周波信号用集積回路パッケージ及びその製造方法 | |
| JP2001102820A (ja) | 高周波回路 | |
| US5629654A (en) | Coplanar waveguide coupler | |
| US7157993B2 (en) | 1:N MEM switch module | |
| JP4304784B2 (ja) | 半導体チップ搭載基板及び高周波装置 | |
| KR20030027688A (ko) | 액티브 다이오드 분리를 갖는 정합형 브로드밴드 스위치매트릭스 | |
| JPH08250911A (ja) | 高周波気密モジュール | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JPH05199019A (ja) | 高周波回路パッケージ | |
| JP2000349502A (ja) | 高周波スイッチ装置 | |
| JP3311279B2 (ja) | 超高周波用パッケージ | |
| TWI783489B (zh) | 整合式循環器系統、其製造方法和使用其之隔離器電路 | |
| JP2636550B2 (ja) | 信号回路 | |
| KR101938227B1 (ko) | 도파관 패키지 | |
| JP2023170889A (ja) | 高周波モジュール | |
| JP3570043B2 (ja) | 高周波気密モジュール | |
| JPH05129803A (ja) | スイツチ | |
| JPH07283340A (ja) | 半導体チップ実装用パッケージおよびそれを有する半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090420 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |