JP4777295B2 - 半導体チップ実装基板 - Google Patents
半導体チップ実装基板 Download PDFInfo
- Publication number
- JP4777295B2 JP4777295B2 JP2007120041A JP2007120041A JP4777295B2 JP 4777295 B2 JP4777295 B2 JP 4777295B2 JP 2007120041 A JP2007120041 A JP 2007120041A JP 2007120041 A JP2007120041 A JP 2007120041A JP 4777295 B2 JP4777295 B2 JP 4777295B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- conductor
- ground
- mounting substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
- H01L2223/6633—Transition between different waveguide types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
- H01L2224/49176—Wire connectors having the same loop shape and height
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
- H01L2924/19033—Structure including wave guides being a coplanar line type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
- H01L2924/19038—Structure including wave guides being a hybrid line type
- H01L2924/19039—Structure including wave guides being a hybrid line type impedance transition between different types of wave guides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Description
本発明は、上記の課題を解決するために成されたものであり、その目的は、半導体チップを埋め込んだマルチポートの半導体チップ実装基板において、ポート間のアイソレーションを向上させることである。
即ち、本発明の第1の手段は、高周波信号を処理する半導体チップに接続される入力用又は出力用のポートを複数(≧2)備えた絶縁体基板を有するマルチポートの半導体チップ実装基板において、上記の半導体チップの上部に金属層からなるチップグランド層を設け、上記の絶縁体基板に、上記のポートに接続される、上面に形成されたストリップ線路と、上記の半導体チップを埋め込むための上に開いた凹空間からなる空洞部と、その空洞部の底面に露出した金属からなる共通グランドと、上記のストリップ線路に接続されたコプレーナ線路と、上記の半導体チップの接続端子と上記のコプレーナ線路とを接続する3重並列のボンディングワイヤーと、上記の空洞部の内壁面と上記の半導体チップの側壁面との間の隙間から形成される環状溝の少なくとも一部に埋め込まれた埋め込み導体とを備え、埋め込み導体は、共通グランドの上に立脚して、頭頂部がチップグランド層と同程度の高さに位置する柱状導体からなり、環状溝の環方向に周期的に配設され、その配設周期は、目的の高周波が環方向に伝播する波長の0.35倍以上、0.70倍以下であることである。
また、上記の接続端子は1ポートにつきそれぞれ3つずつ有り、その内の両脇の2つは、上記のチップグランド層に繋がっている。また、3重並列のボンディングワイヤーの両脇の2本のボンディングワイヤー(接地線路)は、チップグランド層に接続された上記の両脇の接続端子にそれぞれ接続するものとする。また、上記の共通グランドは、例えば誘電体基板などに形成された無数のビアホールなどを介して一連に形成された複合導体などから構成してもよい。
また、上記のチップグランド層は、上記の半導体チップの上面に形成してもよいし、半導体チップの最上層以外の上層部に形成してもよい。したがって、上記のチップグランド層は、樹脂などでその上部をカバーしてもよい。
また、上記の半導体チップの具体的な構成や用途などは任意でよい。また、その立体形状も任意でよく、必ずしも略直方体である必要はない。
ただし、上記の半導体チップの平面形状を正方形の場合には、埋め込み導体を環状溝の少なくとも各4隅に配置することが望ましい。
また、本発明の第3の手段は、上記の第1又は第2の手段において、上記の埋め込み導体を上記のチップグランド層に対して非接触に形成することである。
ただし、上記の半導体チップの平面形状を正方形の場合には、埋め込み導体を環状溝の少なくとも各4隅に配置することが望ましい。
また、本発明の第6の手段は、上記の第1乃至第5の何れか1つの手段の絶縁体基板において、上記の空洞部の側壁1周に沿って連続的に、該側壁の内部に、導体からなる導波ガイドを備えることである。
(1)上記の誘電体基板の上面に形成され、上記の第1信号ストリップ導体に接続された、直下に上記のグランド導体を有しない第2信号ストリップ導体。
(2)上記の誘電体基板の裏面において、上記のグランド導体から延長されて、上記の第1信号ストリップ導体の延長端部の斜め下の両脇または上記の第2信号ストリップ導体の斜め下の両脇に、互いに平行に形成された一対の第1グランドストリップ導体。
(3)上記の誘電体基板の上面において上記の第2信号ストリップ導体の両脇に形成され、上記の誘電体基板に形成された各ビアホールを介して、一対の第1グランドストリップ導体にそれぞれ接続された一対の第2グランドストリップ導体。
また、上記の延長端部とは、第1信号ストリップ導体のチップ側に向いた端部のことであるが、これは、上記の第1信号ストリップ導体と第2信号ストリップ導体とを繋ぐボンディングワイヤーなどから構成してもよい。そして、その下には、上記の横方向に幅広のグランド導体は形成しないことが望ましい。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
また、その様なボンディングワイヤーを配設するためには、半導体チップの周囲の共通グランド上にグランドパッドを設けなくてはならなくなる。しかし、その様な配設スペースを共通グランド上に持てば上記の空洞部が大形化されてしまい、所望の半導体チップ実装基板の小形化の阻害要因となる。
したがって、埋め込み導体をチップグランド層に対して非接触とする本発明の第3の手段によれば、例えば上記の様な半導体チップの具体的な構成(仕様)に係わらず、本発明の埋め込み導体を非常に簡単に配置することができる。したがって、本発明の第3の手段によれば、上記の様な半導体チップの詳細な構成に係わらず、目的の半導体チップ実装基板の製造コストを効果的に抑えることができる。
また、本発明の第2の手段を用いる場合には、埋め込み導体を半導体チップの各1辺の中央付近に配置する場合よりも、環方向に伝播する高周波の励振をより効果的に抑圧することができることが経験的に分っている。これは、チップグランド層の角、即ち、環状溝の四隅に電界が集中し易いためではないかと推察されるが、今のところその詳しいメカニズムは分っていない。
また、本発明の第6の手段によれば、上記の導波ガイドの配設によって、環状溝内を伝播する電界が、その周囲に漏れることが効果的に妨げられるため、上記の何れか1つの手段の効果との相乗効果によって、ポート間のアイソレーションが、更に効果的に向上する。また、上記の導波ガイドの配設は、入力ポートからの入力電力の反射量の更なる低減やアイソレーション効果の更なる広帯域化にも一定の効果を示す。
したがって、本発明の第8の手段は、ミリ波を処理する集積回路を基板実装する際に、特にその実装基板を小形化すると共にポート間のアイソレーションを確保するのに、非常に有用である。
そして、例えばこのようにコプレーナ線路と半導体チップとを接続すれば、所望の周波数において半導体チップのチップグランド層を略接地することができるので、これによって、本発明の手段に基づく作用によって抑圧されるべきコモンモードの発生を予め最小限に留めておくことができる。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
なお、この半導体チップ100は、図1に示す様に略直方体に形成されており、その前後方向(x軸方向)及び横方向(y軸方向)の各1辺の長さは、それぞれ約2.5mmである。そして、この長さは、本実施例1における目的の高周波(76.5GHz)の環状溝210内における環方向の波長の半分余り(約63%)に相当している。
ここで、ボンディングワイヤー24で第1信号ストリップ導体11と第2信号ストリップ導体21とを接続しているのは、両線路間のインピーダンス整合を調整するためである。また、第2信号ストリップ導体21は、第1信号ストリップ導体11と同一の誘電体基板(図4の誘電体基板41)の同一面上に形成されており、その左右両脇には、一対の第2グランドストリップ導体23が、同一面状の前後方向(x軸方向)に帯状に、約100μmの離間間隔を第2信号ストリップ導体21に対してそれぞれ空けて配置されている。しかし、第2信号ストリップ導体21の直下には、第1信号ストリップ導体11に対するグランドを構成する金属層(図4のグランド導体15)は配置されていない。即ち、第1信号ストリップ導体11の下の上記の誘電体基板41の裏面上には、横方向に幅広の層状に積層されたグランド導体15がある。しかし、この金属層は、横方向には広範にわたって幅広く積層されているものの、第2信号ストリップ導体21の直下には配置されていない。
以上の様に、本半導体チップ実装基板200のコプレーナ線路20は、第2信号ストリップ導体21、一対の第1グランドストリップ導体22、一対の第2グランドストリップ導体23、ボンディングワイヤー24、及び2つのビアホール25の各部から構成されている。
チップグランド層102の電位をショートにするために、接続端子105bとチップグランド層102との接続点P1 と、ビアホール12と共通グランド30との接続点P0 との間における、ビアホール25を経由する短絡経路Sの経路長は、この経路上を伝搬する目的の高周波の波長(電気長)の半分に設定されている。この様な設定によって、チップグランド層102の電位は、その周波数において共通グランド30に対して略ショートになる。
即ち、これらのグラフにおいて、S11は上記の入力に対する入力ポート201への反射量を示しており、S21は出力ポート202への高周波の伝送量を示しており、S31、S41は、入出力ポート203、204への高周波の漏れを示している。
この様な効果が得られたのは、環状溝210内において環方向に伝播する高周波の励振を柱状導体1の周期的な配置によって阻止しているためである。即ち、柱状導体1を環方向に約半波長周期に配設することによって、環状溝210内を環方向に伝播しようとする高周波(74.5GHzから90.0GHz超)の伝播を阻止するフィルタリング作用が、効果的に発現したものと考えられる。
そして、この様な方法によれば、所望の半導体チップ実装基板(200、201)の製造コストの上昇を効果的に抑制することができる。即ち、本発明の第4の手段によれば、この様な余裕211bを利用することによって、製造コストを効果的に削減することができる。
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
(変形例1)
例えば、上記の実施例1では、ガイド板2aの配向は水平の積層状にしたが、導波ガイド2のガイド板2aは垂直に立ててもよい。
また、入出力ポート201〜204は、半導体チップ100の前後に設けたが、本発明の半導体チップ実装基板の入出力ポートの数は任意でよく、これらの配設位置も、前後左右などの任意の位置に設けることができる。
2 : 導波ガイド
11 : ストリップ線路(第1信号ストリップ導体)
20 : コプレーナ線路
21 : 第2信号ストリップ導体
22 : 第1グランドストリップ導体
23 : 第2グランドストリップ導体
25 : ビアホール
26 : 3重並列のボンディングワイヤー
30 : 共通グランド
40 : 誘電体基板
100 : 半導体チップ
102 : チップグランド層
200 : 半導体チップ実装基板
201 : ポート
210 : 環状溝
220 : 空洞部
Claims (8)
- 高周波信号を処理する半導体チップに接続される入力用又は出力用のポートを複数備えた絶縁体基板を有するマルチポートの半導体チップ実装基板において、
前記半導体チップは、金属層からなるチップグランド層を上部に有し、
前記絶縁体基板は、
前記ポートに接続される、上面に形成されたストリップ線路と、
前記半導体チップを埋め込むための上に開いた凹空間からなる空洞部と、
前記空洞部の底面に露出した金属からなる共通グランドと、
前記ストリップ線路に接続されたコプレーナ線路と、
前記半導体チップの接続端子と前記コプレーナ線路とを接続する3重並列のボンディングワイヤーと、
前記空洞部の内壁面と前記半導体チップの側壁面との間の隙間から形成される環状溝の少なくとも一部に埋め込まれた埋め込み導体と
を有し、
前記埋め込み導体は、前記共通グランドの上に立脚して、頭頂部が前記チップグランド層と同程度の高さに位置する柱状導体からなり、前記環状溝の環方向に周期的に配設され、その配設周期は、目的の高周波が前記環方向に伝播する波長の0.35倍以上、0.70倍以下である
ことを特徴とする半導体チップ実装基板。 - 高周波信号を処理する半導体チップに接続される入力用又は出力用のポートを複数備えた絶縁体基板を有するマルチポートの半導体チップ実装基板において、
前記半導体チップは、金属層からなるチップグランド層を上部に有し、
前記絶縁体基板は、
前記ポートに接続される、上面に形成されたストリップ線路と、
前記半導体チップを埋め込むための上に開いた凹空間からなる空洞部と、
前記空洞部の底面に露出した金属からなる共通グランドと、
前記ストリップ線路に接続されたコプレーナ線路と、
前記半導体チップの接続端子と前記コプレーナ線路とを接続する3重並列のボンディングワイヤーと、
前記空洞部の内壁面と前記半導体チップの側壁面との間の隙間から形成される環状溝の少なくとも一部に埋め込まれた埋め込み導体と
を有し、
前記半導体チップの平面形状は長方形であり、
前記埋め込み導体は、前記共通グランドの上に立脚して、頭頂部が前記チップグランド層と同程度の高さに位置する柱状導体からなり、前記環状溝の少なくとも4隅または該4隅近傍に配置されている
ことを特徴とする半導体チップ実装基板。 - 前記埋め込み導体は、前記チップグランド層に対して非接触に形成されていることを特徴とする請求項1又は請求項2に記載の半導体チップ実装基板。
- 前記半導体チップの平面形状は長方形であり、
前記埋め込み導体は、前記共通グランドの上に立脚して、頭頂部が前記チップグランド層と同程度の高さに位置する柱状導体からなり、前記環状溝の少なくとも4隅または該4隅近傍に配置されていることを特徴とする請求項1に記載の半導体チップ実装基板。 - 前記半導体チップの平面形状は正方形であり、
前記正方形の1辺の長さは、目的の高周波が前記環状溝内をその環方向に伝播する波長の半分の整数倍であることを特徴とする請求項1乃至請求項4の何れか1項に記載の半導体チップ実装基板。 - 前記絶縁体基板は、前記空洞部の側壁1周に沿って連続的に、該側壁の内部に、導体からなる導波ガイドを有することを特徴とする請求項1乃至請求項5の何れか1項に記載の半導体チップ実装基板。
- 前記ストリップ線路は、前記絶縁体基板の上部を構成する誘電体基板の上面に形成された第1信号ストリップ導体からなり、
前記誘電体基板は、その裏面上の、前記第1信号ストリップ導体の下に、横方向に幅広の層状に積層されたグランド導体を備え、
前記コプレーナ線路は、
前記誘電体基板の上面に形成され、前記第1信号ストリップ導体に接続された、直下に前記グランド導体を有しない第2信号ストリップ導体と、
前記誘電体基板の裏面において、前記グランド導体から延長されて、前記第1信号ストリップ導体の延長端部の斜め下の両脇または前記第2信号ストリップ導体の斜め下の両脇に、互いに平行に形成された一対の第1グランドストリップ導体と、
前記上面において前記第2信号ストリップ導体の両脇に形成され、前記誘電体基板に形成された各ビアホールを介して、一対の前記第1グランドストリップ導体にそれぞれ接続された一対の第2グランドストリップ導体と
から構成されていることを特徴とする請求項1乃至請求項6の何れか1項に記載の半導体チップ実装基板。 - 前記目的の高周波は、ミリ波であり、
前記半導体チップは、前記ミリ波を処理する集積回路を有することを特徴とする請求項1乃至請求項7の何れか1項に記載の半導体チップ実装基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007120041A JP4777295B2 (ja) | 2007-04-27 | 2007-04-27 | 半導体チップ実装基板 |
DE102008020774A DE102008020774A1 (de) | 2007-04-27 | 2008-04-25 | Montageplatte für Halbleiterchips mit mehreren Anschlüssen |
US12/150,343 US20080296050A1 (en) | 2007-04-27 | 2008-04-25 | Semiconductor chip mounting board with multiple ports |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007120041A JP4777295B2 (ja) | 2007-04-27 | 2007-04-27 | 半導体チップ実装基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277574A JP2008277574A (ja) | 2008-11-13 |
JP4777295B2 true JP4777295B2 (ja) | 2011-09-21 |
Family
ID=39877363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007120041A Expired - Fee Related JP4777295B2 (ja) | 2007-04-27 | 2007-04-27 | 半導体チップ実装基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080296050A1 (ja) |
JP (1) | JP4777295B2 (ja) |
DE (1) | DE102008020774A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10103128B2 (en) | 2013-10-04 | 2018-10-16 | Mediatek Inc. | Semiconductor package incorporating redistribution layer interposer |
US10074628B2 (en) * | 2013-10-04 | 2018-09-11 | Mediatek Inc. | System-in-package and fabrication method thereof |
US9893025B2 (en) | 2014-10-01 | 2018-02-13 | Analog Devices Global | High isolation wideband switch |
EP3151275A3 (en) * | 2015-09-11 | 2017-04-19 | MediaTek Inc. | System-in-package and fabrication method thereof |
JP7306289B2 (ja) | 2020-02-10 | 2023-07-11 | 住友電気工業株式会社 | 半導体装置及び増幅器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685154A (ja) * | 1992-09-07 | 1994-03-25 | Hitachi Ltd | 半導体集積回路装置 |
US6215377B1 (en) * | 1998-05-26 | 2001-04-10 | Microsubstrates Corporation | Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format |
TW473882B (en) * | 1998-07-06 | 2002-01-21 | Hitachi Ltd | Semiconductor device |
JP2000250425A (ja) * | 1999-02-25 | 2000-09-14 | Fujitsu Ltd | ドライバic実装モジュール |
JP4304784B2 (ja) * | 1999-09-22 | 2009-07-29 | 株式会社豊田中央研究所 | 半導体チップ搭載基板及び高周波装置 |
JP2001102820A (ja) | 1999-09-30 | 2001-04-13 | Toyota Central Res & Dev Lab Inc | 高周波回路 |
JP3589137B2 (ja) | 2000-01-31 | 2004-11-17 | 株式会社日立製作所 | 高周波通信装置およびその製造方法 |
JP3932259B2 (ja) * | 2001-12-12 | 2007-06-20 | 株式会社ルネサステクノロジ | 高周波電力増幅回路および無線通信用電子部品 |
JP2004112178A (ja) * | 2002-09-17 | 2004-04-08 | Fujitsu Quantum Devices Ltd | 伝送線路及びそれを有する装置 |
JP3916072B2 (ja) * | 2003-02-04 | 2007-05-16 | 住友電気工業株式会社 | 交流結合回路 |
JP4541275B2 (ja) | 2005-10-25 | 2010-09-08 | 株式会社Inax | ヘアキャッチャーの髪の毛等を剥がしてまとめる方法 |
-
2007
- 2007-04-27 JP JP2007120041A patent/JP4777295B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-25 DE DE102008020774A patent/DE102008020774A1/de not_active Withdrawn
- 2008-04-25 US US12/150,343 patent/US20080296050A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20080296050A1 (en) | 2008-12-04 |
DE102008020774A8 (de) | 2009-04-16 |
JP2008277574A (ja) | 2008-11-13 |
DE102008020774A1 (de) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016116053A1 (en) | Multi-mode feed network for antenna array | |
US20140306776A1 (en) | Planar rf crossover structure with broadband characteristic | |
TWI415560B (zh) | 降低電磁輻射的結構與方法,以及電性物件與其製造方法 | |
JP4777295B2 (ja) | 半導体チップ実装基板 | |
US9214715B2 (en) | Hybrid coupler device having plural transmission line structures with unwound-rewound geometry | |
KR20120137217A (ko) | 공통 모드 전자기장을 거부하기 위한 광대역 차동 신호 발룬 | |
KR100706211B1 (ko) | 전송구조 변환장치 | |
KR20120078697A (ko) | 정밀 도파관 인터페이스 | |
TWI608651B (zh) | 基於四分之一波長傳輸線之用於積體電路的靜電放電(esd)保護 | |
JP2016015690A (ja) | 積層導波路基板、無線通信モジュール、及びレーダシステム | |
US20150380799A1 (en) | Multi-Mode Filter Having Aperture Arrangement with Coupling Segments | |
Deutschmann et al. | A full w-band waveguide-to-differential microstrip transition | |
JP2012213146A (ja) | 高周波変換回路 | |
JP2017005646A (ja) | 高周波接続線路 | |
GB2571214A (en) | Terminal device | |
Chang et al. | A 6: 1 unequal wilkinson power divider with EBG CPW | |
US20160006106A1 (en) | Filter | |
JPH06303010A (ja) | 高周波伝送線路及び該高周波伝送線路を用いた集積回路装置並びに高周波平面回路の接続方法 | |
JP2018117173A (ja) | 90度ハイブリッド回路 | |
JP2008085796A (ja) | 高周波回路基板 | |
JP2010258659A (ja) | 方向性結合器 | |
JP2011172173A (ja) | ミリ波回路モジュール及びそれを用いたミリ波送受信機 | |
JP5931949B2 (ja) | 変換カプラーおよび信号入出力装置 | |
JP6964824B2 (ja) | 変換器およびアンテナ装置 | |
JP6289290B2 (ja) | アンテナ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110629 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |