KR20120137217A - 공통 모드 전자기장을 거부하기 위한 광대역 차동 신호 발룬 - Google Patents

공통 모드 전자기장을 거부하기 위한 광대역 차동 신호 발룬 Download PDF

Info

Publication number
KR20120137217A
KR20120137217A KR1020120037468A KR20120037468A KR20120137217A KR 20120137217 A KR20120137217 A KR 20120137217A KR 1020120037468 A KR1020120037468 A KR 1020120037468A KR 20120037468 A KR20120037468 A KR 20120037468A KR 20120137217 A KR20120137217 A KR 20120137217A
Authority
KR
South Korea
Prior art keywords
unbalanced
balanced
phase
trace
differential
Prior art date
Application number
KR1020120037468A
Other languages
English (en)
Inventor
케니스 에이. 에센웬저
Original Assignee
레이티언 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이티언 캄파니 filed Critical 레이티언 캄파니
Publication of KR20120137217A publication Critical patent/KR20120137217A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced with unbalanced lines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines

Abstract

평형 회로와 불평형 회로 간에 광대역 차동 신호를 효율적으로 결합하기 위한 조립체 및 프로세스를 제공한다. 조립체는, 불평형 전송로 부분, 평형 전송로 부분, 및 불평형 전송로 부분과 평형 전송로 부분 사이에 배치된 천이 영역을 갖는 광대역 발룬을 포함한다. 불평형 전송로 부분은 적어도 하나의 그라운드 및 그라운드로부터 각각 분리되어 있는 도전성 신호 트레이스들의 한 쌍을 포함한다. 평형 부분은 아날로그 그라운드를 포함하지 않는다. 천이 영역은 아날로그 그라운드를 효과적으로 종단하는 한편, 또한 불평형 전송로 부분과 평형 전송로 부분 사이의 횡 전계 분포를 매끄럽게 천이하거나 성형한다. 이점으로는, 발룬에는 다른 상황에선 동작 대역폭을 제한하는 공진 특성이 없어서, 발룬이 10:1 이상의 넓은 대역폭에 걸쳐 동작하게 할 수 있다. 조립체는 백투백 발룬을 갖는 RF 초크, 및 평형 필터 등의 기타 소자들을 포함할 수 있으며, 또한 집적 회로로서 구현될 수 있다.

Description

공통 모드 전자기장을 거부하기 위한 광대역 차동 신호 발룬{WIDEBAND, DIFFERENTIAL SIGNAL BALUN FOR REJECTING COMMON MODE ELECTROMAGNETIC FIELDS}
본 명세서에서 설명하는 다양한 실시예들은 일반적으로 마이크로파 및 RF 회로 분야에 관한 것으로서, 더욱 상세하게는, 이러한 회로에 사용되는 발룬에 관한 것이다.
차동 전송로를 통한 신호의 전송은 외부의 표유 전계(stray elelcric fields)로 인한 잡음이나 간섭의 영향을 저감시킨다. 임의의 외부 신호원은 전송로 상의 공통 모드 신호만을 유도하는 경향이 있으며 그라운드에 대한 임피던스의 평형 상태는 표유 전계로 인한 차동 픽업을 최소화한다. 차동 전송로는 차동 수신기가 공통 모드 간섭을 거부함으로써 접속부 상의 잡음을 저감할 수 있게 한다. 전송로는 그라운드와 동일한 임피던스를 갖기에, 간섭계 또는 전류가 양측 와이어에 동일한 전압을 유도한다. 그러나, 이러한 차동 신호에 대하여 평형 회로를 사용하는 것은 일반적으로 저 주파수에서 적용되어 왔다.
발룬(balun)이라 칭하는 회로 소자는 일반적으로 불평형 전송로 입력을 하나 이상의 평형 전송로 출력으로 또는 그 반대로 변환하는 데 사용된다. 저 주파수 대역에서 동작하는 발룬은 일반적으로 변압기 등의 집중된 일정한 부품으로 이루어진다. 이러한 저 주파수 발룬은 흔히 페라이트 및 에어 코일 변압기 기술을 이용하여 고성능 및 매우 넓은 대역폭을 얻는다.
그러나, 전자 부품들은 일반적으로 동작 주파수 및 대역폭이 점점 증가하는 추세에 있다. 따라서, 발룬은 고주파수 및/또는 광대역 동작을 종종 필요로 하는 다양한 요구 분야에서 사용되고 있다. 예를 들어, 발룬은 델타-시그마 변조기 직접 디지털 합성기, 디지털-아날로그 변환기(DAC), 아날로그-디지털 변환기(ADC), 차동 디지털 시그널링, RF 믹서, SAW 필터, 및 안테나 피드의 출력 단에 포함되고 있다. 이러한 분야에서는, 집적 회로와 호환가능하며 차동 입력으로부터의 공통 모드 에너지를 거부하거나 공통 모드 에너지가 없는 차동 출력을 제공할 수 있는 소형이면서 넓은 대역폭(광대역)의 발룬을 필요로 한다.
라디오파 주파수(예를 들어, 마이크로파) 이상에서는, 페라이트 및 에어 코일 변압기를 구비하는 광대역 발룬을 제조하는 것이 더욱 어려워지고 있어서, 다른 기술이 필요하다. 이러한 고주파수 대역에서 동작하는 발룬은 분산된 일정한 부품으로 이루어진다. 각각이 분산된 일정한 부품으로 이루어지는 이러한 발룬들의 대부분은, 1/4파장 정합 소자를 포함하며, 또는 가용 파장에 따라 크기가 결정되는 변압기이므로, 이러한 발룬들의 주파수 대역이 기본적으로 좁다는 단점이 있다. 또한, 이러한 고주파 신호(예를 들어, RF, 마이크로파, 밀리미터파)는 통상적으로 평형 차동 신호가 아닌 단일 종단 및 불평형 역상 신호에 의존한다. 즉, 신호는 그라운드를 참조하여 구동된다. 이러한 단일 종단 신호는 전자기 간섭을 제어하는 데 있어서 유익할 수 있다(외측 컨덕터가 접지된 동축 케이블 등의 고주파수 전송로를 고려한다). 그러나, 이러한 구조는 그라운드로부터 필수적으로 분리되는 평형 차동 신호를 수용하는 데 적합하지 않다.
본 명세서에서는, 초광대역 동작을 지원하는 발룬 구조를 이용하여 불평형 전송로와 평형 전송로 간에 차동 신호를 결합하기 위한 시스템 및 기술의 실시예들을 설명한다. 적어도 일부 실시예에서, 이러한 결합은 마이크로파 및 밀리미터파 동작 범위들 중 적어도 하나에 대하여 달성된다.
일 양태에 따르면, 본 명세서에서 설명하는 적어도 하나의 실시예는, 불평형 전송로 부분, 평형 전송로 부분, 및 불평형 전송로 부분과 평형 전송로 부분 사이에 배치된 천이 영역을 포함하는 광대역 발룬을 제공한다. 불평형 전송로 부분은, 길이방향 축을 따라 연장되는 제1 동상 트레이스, 제1 동상 트레이스에 평행하게 연장되는 제1 역상 트레이스, 및 제1 동상 및 역상 트레이스들 각각에 평행하며 이 각각에 전자기적으로 결합되고 이 각각으로부터 물리적으로 분리된 적어도 하나의 그라운드 면을 포함한다. 평형 전송로 부분은 제2 동상 트레이스 및 제2 역상 트레이스를 포함한다. 제2 동상 트레이스는 제1 동상 트레이스와 도통하고, 제2 역상 트레이스는 제1 역상 트레이스와 도통한다. 또한, 제2 동상 및 역상 트레이스들 각각은 제1 동상 및 역상 트레이스들의 각각에 대하여 수직으로 평행한 한편(넓은 측), 또한 적어도 하나의 그라운드 면에 실질적으로 분리되어 있다.
일부 실시예들에서, 적어도 하나의 그라운드 면은 제1 동상 트레이스와 제1 역상 트레이스 사이에 배치된다. 결국, 동상 및 역상 트레이스들의 각각은 인접하는 적어도 하나의 그라운드 면과 함께 마이크로스트립 도파관을 각각 형성한다. 더욱 일반적으로, 불평형 전송로 부분은, 마이크로스트립 도파관, 공면 스트립라인, 평행 판 스트립라인, 유한 그라운드 공면 도파관(FGCPW), 공면 도파관, 공면 스트립라인, 비대칭 스트립라인, 및 슬롯 라인 중 하나일 수 있다. 적어도 일부 실시예들에서, 불평형 및 평형 전송로들은 밀리미터파 전송 및 마이크로파 전송 중 적어도 하나를 행할 수 있다.
일부 실시예들에서, 마이크로스트립 전송로들의 각각은 제1 특성 임피던스를 갖고, 이러한 특성 임피던스들은 실질적으로 동일하다. 또한, 평형 전송로 부분은, 제1 특성 임피던스의 약 두 배인 제2 특성 임피던스를 갖는다.
천이 영역은, 불평형 및 평형 전송로 부분들 사이의 적어도 하나의 그라운드 면의 각각의 경계를 정의하는 단자 가장자리를 각각 포함한다. 각 단자 가장자리로부터 측정되는 소정의 길이만큼 길이방향 축을 따라 연장되는 그라운드 면 가장자리 변동부를 또한 제공한다. 또한, 불평형 전송로 부분, 평형 전송로 부분, 및 천이 영역의 각각의 단면은 길이방향 축에 대하여 실질적으로 대칭된다. 일부 실시예들에서, 그라운드 면 가장자리 변동부는, 불평형 전송로 부분으로부터 멀어지면서 연장되며 평형 전송로 부분을 향하여 일단이 좁아지는 그라운드 면의 테이퍼형(tapered) 연장부를 정의한다.
일부 실시예들에서, 불평형 전송로 부분, 평형 전송로 부분, 및 천이 영역의 각각은 집적 회로 내에 통합된다. 집적 회로는, 예를 들어, Si, Ge, III-V 반도체, GaAs, SiGe, 및 이들의 조합으로 이루어지는 그룹에서 선택되는 임의의 적절한 집적 회로 장치 기술에 따라 구현될 수 있다.
일부 실시예들에서, 발룬은 차동 필터와 결합될 수 있고 또는 차동 필터를 포함하도록 구성될 수 있다. 예를 들어, 이러한 차동 필터는 천이 영역의 반대측인 평형 전송로 부분의 일단에 결합될 수 있다.
대안으로 또는 덧붙여서, 발룬은 유사한 구조의 제2 광대역 발룬과 결합되거나 제2 광대역 발룬을 포함하도록 구성될 수 있다. 이렇게 구성되면, 발룬들은 자신들의 평형 전송로 부분들을 따라 함께 백투백(back-to-back) 구성으로 결합된다.
다른 일 양태에 따르면, 본 명세서에서 설명하는 적어도 하나의 실시예는 불평형 차동 전송로와 평형 차동 전송로 사이에 차동 신호를 효과적으로 결합하기 위한 프로세스에 관한 것이다. 구체적으로, 불평형 차동 전송로는 적어도 하나의 아날로그 그라운드 기준을 갖는 반면, 평형 차동 전송로는 이러한 아날로그 그라운드 기준을 갖지 않는다. 프로세스는 불평형 차동 전송로와 평형 차동 전송로 중 하나로부터 전파되는 횡 전자기(TEM)파에 의해 전자기 에너지를 수신하는 단계를 포함한다. TEM파는 축 중심선에 대하여 대칭되는 제1 횡 전계 분포를 갖는다. 수신된 전자기 에너지는 불평형 차동 전송로와 평형 차동 전송로 중 나머지 하나에(즉, 불평형에서 평형으로 또는 평형에서 불평형으로) 전달된다. 마찬가지로, TEM파는 축 중심선에 대하여 또한 대칭되는 제2 횡 전계 분포를 갖는다. 프로세스는 제2 전자기계 분포에 부합하도록 제1 전자기계 분포를 대칭적으로 재구성하는 단계를 더 포함한다. 이러한 대칭적 재구성은 불평형 및 평형 차동 전송로들 사이에 배치된 천이 영역을 따라 달성된다. 재구성에 의해, 적어도 10:1의 대역폭에 걸친, 밀리미터파 전송과 마이크로파 전송 중 적어도 하나를 포함하는 전자기 에너지의 반사를 최소화한다.
대칭적으로 재구성하는 단계는 축 중심선을 따라 점진적으로 달성될 수 있다. 일부 실시예들에서, 대칭적으로 재구성하는 단계는, 천이 영역을 따른 적어도 하나의 아날로그 그라운드와의 TEM파의 상호작용에 의해 달성된다. 예를 들어, 대칭적으로 재구성하는 단계는, 적어도 하나의 아날로그 그라운드 기준에서의 길이방향 테이퍼에 의해 횡 전계 분포를 성형함으로써 달성될 수 있다.
또 다른 일 양태에 따르면, 본 명세서에서 설명하는 적어도 하나의 실시예는, 불평형 전송로 부분, 평형 전송로 부분, 및 불평형 전송로 부분과 평형 전송로 부분 사이에 배치된 천이 영역을 포함하는 광대역 발룬을 제공한다. 광대역 발룬은, 불평형 전송로 부분과 평형 전송로 부분 중 하나로부터 전파되는 횡 전자기(TEM)파 또는 준(quasi)-TEM파에 의해 전자기 에너지를 수신하기 위한 수단을 포함한다. TEM파는 축 중심선에 대하여 대칭되는 제1 횡 전계 분포를 갖는다. 발룬은, 또한, 수신한 전자기 에너지를 불평형 전송로 부분과 평형 전송로 부분 중 나머지 하나에 전달하기 위한 수단을 포함한다. TEM파는 축 중심선에 대하여 또한 대칭되는 제2 횡 전계 분포를 갖는다. 또한, 발룬은 제2 전자기계 분포에 부합하도록 제1 전자기계 분포를 대칭적으로 재구성하기 위한 수단을 포함한다. 재구성하기 위한 수단은 불평형 전송로 부분과 평형 전송로 부분 사이의 천이 영역을 따라 배치된다. 재구성하기 위한 수단은 적어도 약 10:1의 대역폭에 걸친 전자기 에너지의 반사를 최소화한다.
본 발명의 전술한 목적, 특징, 이점, 및 다른 목적, 특징, 이점은, 유사한 참조 부호가 서로 다른 도 전체에 걸쳐 동일한 부분을 가리키는 첨부 도면에 예시되어 있듯이 다음에 따르는 본 발명의 바람직한 실시예들의 더욱 구체적인 설명으로부터 명백할 것이다. 도면은 반드시 일정한 비율로 되어 있지는 않으며, 본 발명의 원리를 예시하도록 강조되어 있다.
도 1은 광대역 발룬의 일 실시예의 개략적인 도.
도 2a와 도 2b는 각각 도 1에 도시한 광대역 발룬의 불평형 부분과 평형 부분의 일례의 단면도.
도 3a와 도 3b는 각각 도 1에 도시한 광대역 발룬의 불평형 부분과 평형 부분의 다른 일례의 단면도.
도 4a와 도 4b는 각각 도 1에 도시한 광대역 발룬의 불평형 부분과 평형 부분의 또 다른 일례의 단면도.
도 5는 대향하는 마이크로스트립 도파관들을 포함하는 불평형 부분을 갖는 광대역 발룬의 일례의 평면도.
도 6a 내지 도 6f는 각각 전계 분포의 예를 포함하는 도 5에 도시한 광대역 발룬의 단면도.
도 7a와 도 7b는 각각 광대역 발룬의 일 실시예의 평면도 및 길이방향 단면도.
도 8a 내지 도 8c는 각각 도 7a에서 식별된 다양한 부분에서의 전계 분포의 예를 포함하는 도 7a에 도시한 광대역 발룬의 단면도.
도 9a와 도 9b는 각각 광대역 발룬의 다른 일 실시예의 평면도 및 길이방향 단면도.
도 10a 내지 도 10c는 각각 도 9a에서 식별된 다양한 부분에서의 전계 분포 예를 포함하는 도 9a에 도시한 광대역 발룬의 단면도.
도 11a와 도 11b는 각각 광대역 발룬의 또 다른 일 실시예의 평면도 및 길이방향 단면도.
도 12a 내지 도 12f는 각각 도 11a에서 식별된 다양한 부분에서의 전계 분포의 예를 포함하는 도 11a에 도시한 광대역 발룬의 단면도.
도 13은, 광대역 발룬 초크라 칭하는, 백투백(back-to-back) 구성으로 상호 접속된 두 개의 광대역 발룬의 일 실시예의 평면도.
도 14는 차동 필터를 포함하는 광대역 발룬 회로의 일 실시예의 평면도.
도 15는 차동 구동기와 광대역 발룬을 포함하는 집적 회로의 일 실시예의 개략도.
도 16은 차동 구동기, 광대역 발룬 초크, 및 차동 수신기를 포함하는 집적 회로의 다른 일 실시예의 개략도.
도 17은 불평형 전송로와 평형 전송로 간에 차동 신호를 결합하기 위한 프로세스의 흐름도.
상당히 넓은 대역폭에 걸쳐 차동 신호를 반송하도록 구성된 불평형 구조와 평형 구조를 상호 접속하기 위한 시스템 및 프로세스의 실시예들을 설명한다. 더욱 구체적으로, 어떠한 특정 주파수에서도 공진하는 소자가 없는 진행파 구조를 차동 신호들의 전달을 총괄적으로 지원하도록 구성된 동상(in-phase) 및 역상(anti-phase) 도전성 트레이스를 갖는 중앙 길이방향 축을 따라 배치한다. 진행파 구조는, 달리 도파관부라 칭하며 평행 판 및 공면 스트립라인 도파관을 비롯하여 평행판 도파관, 공면 도파관 및 차동 스트립라인 도파관으로서 구성된 전송로를 포함할 수 있다. 이 진행파 구조는 발룬이라 칭하며, 신호 무결성의 저감 또는 반사를 최소로 하면서 어느 방향으로든(예를 들어, 불평형으로부터 평형 및 평형으로부터 불평형) 차동 신호들의 효율적인 전달을 수용할 수 있다.
발룬은 본 명세서에서 일반적으로 그라운드라 칭하는 적어도 하나의 아날로그 또는 디지털 그라운드를 갖는 불평형 부분을 포함한다. 그라운드는 동상 트레이스 또는 역상 트레이스로부터 물리적으로 분리된다(즉, 직류 경로가 없다). 그러나, 넌제로 주파수에서, 트레이스 및 그라운드는 차동 신호 트레이스를 따라 공동 모드 신호들을 함께 지원한다. 이러한 공통 모드 신호는 때때로 짝수(even) 모드 신호라 칭한다. 적어도 하나의 아날로그 그라운드는 실질적으로 제거되며, 또는 평형 부분에서 차동 신호 트레이스로부터 분리된다. 그라운드로부터 노-그라운드(no-ground)로의 천이는 천이 영역에서 발생한다. 결국, 공통 모드 신호는, 트레이스와 적어도 하나의 아날로그 그라운드 간에 측정되는 유효 공통 모드 임피던스가 개방 회로(즉, 무한 임피던스)에 접근할 때 평형 부분을 따라 더 이상 지원되지 않는다. 그러나, 차동 신호 트레이스는 차동 모드 전파를 지원할 수 있다. 공통 모드 신호가 없는 이러한 차동 모드 신호는 평형 구성을 나타낸다.
광대역 차동 신호 발룬(100)의 일 실시예의 개략도가 도 1에 도시되어 있다. 발룬(100)은 동상 신호 트레이스(104a), 역상 신호 트레이스(104b) 및 적어도 하나의 아날로그 그라운드(106)를 갖는 불평형 부분(102)을 포함한다. 동상 신호 트레이스(104 a), 역상 신호 트레이스(104b) 및 적어도 하나의 아날로그 그라운드(106)는 적어도 하나의 전파 도파관 모드를 지원하도록 총괄적으로 구성된다. 예를 들어, 제1 도파관은, 제1 특성 임피던스 ZOU1을 갖는, 동상 트레이스(104a) 및 아날로그 그라운드(106)를 포함할 수 있다. 마찬가지로, 제2 도파관은, 제2 특성 임피던스 ZOU2를 갖는, 역상 트레이스(104b) 및 아날로그 그라운드(106)를 포함할 수 있다. 적어도 일부 실시예들에서, 제1 및 제2 특성 임피던스들은 대략 동일하며, 즉, ZOU1= ZOU2= ZOU이다.
불평형 부분(102)은 동상 트레이스(104a) 또는 역상 트레이스(104b)에서의 전류가 아날로그 그라운드(106)와 상호 작용한다는 점에서 적어도 불평형으로 고려될 수 있다. 이처럼, 불평형 부분(102)은, 서로에 대하여 홀수 모드 임피던스를 각각 갖는, 동상 트레이스(104a)와 역상 트레이스(104b) 상에서 때때로 차동 모드라 칭하는, 반대 방향으로 향하는 전류들(즉, Io +, Io -)을 지원할 수 있다. 또한, 불평형 부분(102)은, 아날로그 그라운드(106)에 대하여 짝수 모드 임피던스를 갖는, 동상 트레이스(104a)와 역상 트레이스(104b) 상에서 때때로 공통 모드라 칭하는 공동 정렬된 전류들(즉, Ie +, Ie -)을 지원할 수 있다.
발룬(100)은 또한 어떠한 아날로그 그라운드 기준 없이 동상 신호 트레이스(114a)와 역상 신호 트레이스(114b)를 갖는 평형 부분(112)을 포함한다. 동상 신호 트레이스(114a)와 역상 신호 트레이스(114b)는 평형 전파 도파관 모드를 지원할 수 있는 평형 도파관으로서 배치된다. 평형 도파관은, 특성 임피던스 Z0B를 각각 갖는 트레이스들(114a, 114b)에 의해 형성된다. 동상 신호 트레이스(114a)는 불평형 부분(102)의 동상 신호 트레이스(104a)와 도통한다. 마찬가지로, 역상 신호 트레이스(114b)는 불평형 부분(102)의 역상 신호 트레이스(104b)와 도통한다. 그 구조는, 동상 신호 트레이스(104a) 또는 역상 신호 트레이스(104b)에서의 전류가 실질적으로 동일하며 반대된다(즉, Io +, Io -)는 점에서 적어도 평형으로 고려할 수 있다. 동상 신호 트레이스(114a)와 역상 신호 트레이스(114b) 상의 정렬된 전류들(즉, Ie +, Ie -)은 아날로그 그라운드(106)에 대하여 짝수 모드 임피던스를 갖는다.
발룬(100)은 또한 동상 신호 트레이스(124a)와 역상 신호 트레이스(124b)를 갖는 천이 영역(120)을 포함한다. 동상 신호 트레이스(124a)와 역상 신호 트레이스(124b)는 전파 도파관 모드를 지원할 수 있는 도파관으로서 배치된다. 동상 신호 트레이스(124a)는 불평형 부분(102)의 동상 신호 트레이스(104a)와 평형 부분(112)의 동상 신호 트레이스(114a) 간에 도통한다. 마찬가지로, 역상 신호 트레이스(124b)는 불평형 부분(102)의 역상 신호 트레이스(104b)와 평형 부분(112)의 역상 신호 트레이스(114b) 간에 도통한다. 천이 영역(120)은 또한 불평형 부분(102)의 아날로그 그라운드(106)와 도통하는 부분 아날로그 그라운드(126)를 포함한다.
다음으로, 도 2a를 참조해 보면, 광대역 발룬(100)의 불평형 부분(202)의 일례의 단면도가 도시되어 있다. 불평형 부분(202)은 동상 트레이스(204a), 역상 트레이스(204b) 및 아날로그 그라운드(206)를 포함한다. 이 예에서, 아날로그 그라운드(206)는 그라운드 면(206)으로서 제공된다. 상위 유전층(208a)은 아날로그 그라운드 면(206)의 상면에 인접하고, 하위 유전층(208b)은 그라운드 면(206)의 하면에 인접한다. 동상 신호 트레이스(204a)는, 아날로그 그라운드 면(206)의 상면에 대항하는 상위 유전층(208a)의 상면을 따라 연장된다. 역상 신호 트레이스(204b)는 아날로그 그라운드 면(206)의 하면에 대향하는 하위 유전층(208b)의 하면을 따라 연장된다. 적어도 일부 실시예들에서, 동상 신호 트레이스(204a) 및 역상 신호 트레이스(204b)는 단면에 있어서 대략 균일하며, 중앙의 길이방향 축에 평행하게 연장된다.
광대역 발룬(100)의 평형 부분(212)의 일례의 단면도가 도 2b에 도시되어 있다. 구체적으로, 평형 부분(212)은 도 2a에 도시한 바와 같은 불평형 부분(202)을 갖는 발룬에 대응한다. 평형 부분(212)은 동상 트레이스(214a)와 역상 트레이스(214b)를 포함한다. 평면 유전층(208)은, 동상 트레이스(214a)와 역상 트레이스(214b) 간에 연장되며, 이 동상 트레이스(214a)는 유전층(208)의 상면을 따라 연장되며, 역상 트레이스(204b)는 유전층(208)의 하면을 따라 연장되며, 아날로그 그라운드 면(206)은 존재하지 않는다. 적어도 일부 실시예들에서, 동상 트레이스(214a)와 역상 트레이스(214b)는 발룬(100)의 중앙의 길이방향 축에 평행하게 연장되는 단면에 있어서 대략 균일하다.
불평형 부분(202)에 대하여, 동상 트레이스(204a), 상위 유전층(208a) 및 그라운드 면(206)은 제1 마이크로스트립 도파관을 나타낸다. 제1 마이크로스트립 도파관은 차동 신호(도시하지 않음)의 동상 부분에 의해 구동될 수 있다. 마찬가지로, 역상 트레이스(204b), 하위 유전층(208b) 및 그라운드 면(206)은 또한 제2 마이크로스트립 도파관을 나타낸다. 제2 마이크로스트립 도파관은 차동 신호의 역상 부분에 의해 구동될 수 있다. 기준 x 및 y 좌표 축들은, 원점이 발룬(100)의 중앙의 길이방향 축과 일치하는 횡단면도 각각에 대하여 예시되어 있다. 트레이스들(204a, 204b)의 각각은 x축을 따라 측정된 폭 wU, y축을 따라 측정된 두께 tU, 및 y축을 따라 또한 측정된 그라운드 면(206) 위의 높이 hU를 갖는다. 제1 및 제2 마이크로스트립 도파관은 특성 임피던스 ZOU1와 ZOU2를 각각 갖고, 이러한 임피던스들의 각각은 유전층(208)의 각 치수 wU, tU, hU 및 유전 상수 εr에 따라 도파관 설계 분야의 당업자에게 알려져 있는 기술을 통해 결정될 수 있다. 불평형 부분(202)이, 중앙의 길이방향 축에 대하여 대칭되는 것으로서 본 명세서에서 설명하는 x축과 y축의 각각에 대하여 대칭되는 높은 정도의 대칭성을 나타낸다는 점은 명백하다.
평형 부분(212)에 대하여, 동상 트레이스(214a)와 역상 트레이스(214b)는 평행 판 도파관을 나타낸다. 트레이스들(214a, 214b)은 각각 서로에 대하여 x축을 따라 측정된 폭 wB, y축을 따라 측정된 두께 tB, 및 y축을 따라 또한 측정된 높이 hB를 갖는다. 평행 판 도파관은 각 특성 임피던스 ZOB를 갖고, 이는 또한 각 치수 wB, tB, hB 및 유전층의 유전 상수 εr에 따라 일반적으로 알려져 있는 기술을 통해 결정될 수 있다. 평형 부분(212)이 또한 x축과 y축의 각각에 대하여 대칭되는 높은 정도의 대칭성(즉, 중앙의 길이방향 축에 대한 대칭성)을 나타낸다는 점은 명백하다.
광대역 발룬(100)의 불평형 부분(222)의 다른 예의 단면도가 도 3a에 도시되어 있다. 불평형 부분(222)은 상위 아날로그 그라운드(226a)와 하위 아날로그 그라운드(226b) 사이에서 발룬(100)의 길이방향 축을 따라 연장되는 동상 트레이스(224a) 및 역상 트레이스(224b)를 포함한다. 유전층(228)은 상위 아날로그 그라운드층(226a)과 하위 아날로그 그라운드층(226b) 사이에서 연장되며, 동상 트레이스(224a) 및 역상 트레이스(224b)는 유전층(228) 내에 매립되어 있다. 적어도 일부 실시예들에서, 동상 트레이스(224a) 및 역상 트레이스(224b)(일반적으로, 224)는 길이방향 축에 평행하게 연장되는 단면에 있어서 대략 균일하다. 유전층은 다수의 층을 포함할 수 있으며, 예를 들어, 트레이스들(224) 위에 하나 그리고 아래에 하나인 두 개의 층을 포함하는 것을 고려할 수 있다.
광대역 발룬(100)의 평형 부분(232)의 다른 예의 단면도가 도 3b에 도시되어 있다. 구체적으로, 평형 부분(232)은 도 3a에 도시한 바와 같은 불평형 부분(222)을 갖는 발룬에 대응한다. 평형 부분(232)은 상위 또는 하위 아날로그 그라운드 면들(226a, 226b) 없이 평면 유전층(228) 내에 매립된 동상 트레이스(234a) 및 역상 트레이스(234b)를 포함한다. 적어도 일부 실시예들에서, 동상 및 역상 트레이스들(234a, 234b)은 발룬(100)의 길이방향 축에 평행하게 연장되는 단면에 있어서 대략 균일하다.
불평형 부분(222)에 대하여, 동상 트레이스(224a), 역상 트레이스(224b), 및 상위 및 하위 그라운드 면들(226a, 226b)은 공면 스트립라인 도파관을 나타낸다. 동상 트레이스(224a)와 역상 트레이스(224b)는 차동 신호원(도시하지 않음)에 의해 구동될 수 있다. 기준 x와 y 좌표 축들은, 원점이 발룬(100)의 길이방향 축과 일치하는 횡단면에 대하여 도시되어 있다. 트레이스들(224a, 224b)의 각각은 x축을 따라 측정된 폭 wU과 간격 sU, y축을 따라 측정된 두께 tU, 및 y축을 따라 또한 측정된 그라운드 면(226a, 226b)에 대한 높이 hU를 갖는다. 공면 스트립라인 도파관은, 각 치수 wU, sU, tU, hU 및 유전층(228)의 유전 상수 εr에 따라 결정될 수 있는 특성 임피던스 ZOU를 갖는다. 불평형 부분(222)은 x축과 y축의 각각에 대하여 대칭인 높은 정도의 대칭성을 나타낸다는 점이 명백하다.
평형 부분(232)에 대하여, 동상 트레이스(234a)와 역상 트레이스(234b)는 공면 도파관을 나타낸다. 트레이스들(234a, 234b) 각각은 x축을 따라 측정된 폭 wB와 간격 sU, 및 y축을 따라 측정된 두께 tB를 갖는다. 공면 도파관은, 각 치수 wB, tB 및 유전층(228)의 유전 상수 εr에 따라 또한 결정될 수 있는 각 특성 임피던스 ZOB를 갖는다. 평형 부분(232)은 또한 x축과 y축의 각각에 대하여 대칭인 높은 정도의 대칭성을 나타낸다는 점이 명백하다.
광대역 발룬(100)의 불평형 부분(242)의 또 다른 예의 단면도가 도 4a에 도시되어 있다. 불평형 부분(242)은 상위 및 하위 아날로그 그라운드 면들(246a, 246b) 사이에서 발룬(100)의 길이방향 축을 따라 연장되는 동상 트레이스(244a) 및 역상 트레이스(244b)를 포함한다. 유전층(248)은 상위 및 하위 아날로그 그라운드 면들(246a, 246b) 사이에서 연장되며, 동상 및 역상 트레이스들(244a, 244b)은 유전층(248) 내에 매립되어 있다. 적어도 일부 실시예들에서, 동상 및 역상 트레이스들(244a, 244b)(일반적으로, 244)은 길이방향 축에 평행하게 연장되는 단면에 있어서 대략 균일하다. 유전층을 다수의 층으로서, 예를 들어, 트레이스들(244) 위에 하나, 트레이스들 아래에 하나, 그리고 트레이스들 사이에 하나와 같이 두 개의 층으로서 형성하는 것을 고려할 수 있다. 적어도 일부 실시예들에서는, 상위 아날로그 그라운드(246a) 위에 그리고 하위 아날로그 그라운드(246b) 아래에 균질한 유전체(도시하지 않음)가 연장된다.
광대역 발룬(100)의 평형 부분(252)의 또 다른 예의 단면도가 도 4b에 도시되어 있다. 구체적으로, 평형 부분(252)은 도 4a에 도시한 바와 같은 불평형 부분(242)을 갖는 발룬에 대응한다. 평형 부분(252)은 상위 아날로그 그라운드 면(246a) 또는 하위 아날로그 그라운드 면(246b) 없이 평면 유전층(248) 내에 매립된 동상 트레이스(254a) 및 역상 트레이스(254b)를 포함한다. 적어도 일부 실시예들에서, 동상 및 역상 트레이스들(254a, 254b)은 길이방향 축에 평행하게 연장되는 단면에 있어서 대략 균일하다.
불평형 부분(242)에 대하여, 동상 트레이스(244a), 역상 트레이스(244b), 및 상위 및 하위 그라운드 면(246a, 246b)은 평행 판 스트립라인 도파관을 나타낸다. 동상 트레이스(244a)와 역상 트레이스(244b)는 차동 신호원(도시하지 않음)에 의해 구동될 수 있다. 기준 x와 y 좌표 축들은 횡단면에 대하여 도시되어 있으며, 원점은 발룬(100)의 길이방향 축과 일치한다. 트레이스들(244a, 244b)의 각각은 x축을 따라 측정된 폭 wU, y축을 따라 측정된 두께 tU와 간격 sU, 및 y축을 따라 측정된 서로에 대하여 균일한 높이 hU를 갖는다. 평행 판 스트립라인 도파관은, 각 치수 wU, sU, tU, hU 및 유전층(248)의 유전 상수 εr에 따라 결정될 수 있는 특성 임피던스 ZOU를 갖는다. 불평형 부분(242)은 x축과 y축의 각각에 대하여 대칭인 높은 정도의 대칭성을 나타낸다는 점이 명백하다. 적어도 일부 실시예들에서, 트레이스들(244a, 244b)은 간격 sU 또는 높이 hU을 조절할 필요 없이 ZOU를 설정하도록 x방향(플러스 및 마이너스)으로 서로 오프셋된다(도시하지 않음).
평형 부분(252)에 대하여, 동상 트레이스(254a)와 역상 트레이스(254b)는 유전층(248) 내에 매립된 평행 판 도파관을 나타낸다. 트레이스들(254a, 254b)은 각각 x축을 따라 측정된 폭 wB과 간격 sB, 및 y축을 따라 측정된 두께 tB와 이격 hB를 갖는다. 평행 판 도파관은, 각 치수 wB, tB, hB 및 유전층(248)의 유전 상수 εr에 따라 또한 결정될 수 있는 각 특성 임피던스 ZOB를 갖는다. 평형 부분(252)은 또한 x축과 y축의 각각에 대하여 대칭인 높은 정도의 대칭성을 나타낸다는 점이 명백하다.
도 5는, 예를 들어, 도 2a에 도시한 것과 유사한 대향하는 마이크로스트립 도파관들을 포함하는 불평형 부분(302)을 갖는 광대역 발룬(300)의 일례의 평면도를 도시한다. 동상 트레이스는 상위 유전층(308a) 위에서 가시적이다. 또한, 음영 영역으로 도시된 것은, 유전층을 통해 볼 수 있는 중앙 그라운드 면(306)의 상면이며, 유전층은 이를 위해 반투명하게 도시되어 있어 있다. 평형 부분(312)은 동상 트레이스와 역상 트레이스 사이로부터 그라운드 면(306)의 일부를 제거함으로써 형성된다. 그라운드 면 애퍼처(314)의 주변은 점선으로 도시되어 있으며, 유전층(308) 내에 있음을 나타낸다. 도시한 바와 같이, 평형 부분(312) 내의 전체 그라운드 면(306)을 제거할 필요는 없다. 대신에, 그라운드 면(308)은 평행 트레이스들 사이에서 제거되며, 이러한 제거는, (예를 들어, 커패시턴스에 의한) 그라운드 면에 대한 전자기 결합이 적어도 10sB의 거리에서 실질적으로 무시될 정도로 트레이스들로부터 어느 정도 멀어지면서 연장된다. 적어도 일부 실시예들에서, 그라운드 면과 트레이스들 간의 최소 분리는 적어도 10sB이다. "스위칭 펄스의 상승 시간이 수십 피코초로 감소될 때, 멀티컨덕터 마이크로스트립 라인들의 전파(full-wave) 분석이 필요하다".
천이층(320)은 불평형 부분(302)과 평형 부분(312) 사이에 제공된다. 발룬(300)에 결합될 수 있는 차동 회로용 풋프린트(footprint; 35)도 도시되어 있다. 차동 신호 인터페이스(330)는 차동 회로 풋프린트(325) 근처 내에 제공되며, 풋프린트(325)에 의해 묘사되는 차동 회로의 컨택트에 결합하도록 구성된다. 차동 회로는, 예를 들어 차동 구동기를 포함하는 신호원, 또는 예를 들어 차동 수신기를 포함하는 신호 싱크일 수 있다. 따라서, 신호는 불평형 부분으로부터 평형 부분으로 그리고 그 반대로 광대역 발룬(300)을 따라 어느 방향으로든 흐를 수 있다. 일부 실시예들에서, 다른 차동 회로(도시하지 않음)는 천이 영역(320)의 반대측에 있는 평형 부분(312)의 일단에 결합될 수 있다.
도 6a 내지 도 6f는 각각 도 5에서 식별된 다양한 단면들에서의 전계 분포의 예를 포함하는 도 5에 도시한 광대역 발룬(300)의 단면도를 도시한다. 도 6a에 도시한 A-A'를 따라 절취한 제1 단면을 참조해 보면, 동상 단자(334a)는 상위 유전층(308a)의 상면 상에 위치한다. 동상 단자(334a)는 제1 도전성 (예를 들어, 판을 통한) 비아(335a)를 통해 불평형 부분(302)의 동상 트레이스(304a)와 도통한다. 마찬가지로, 역상 단자(334b)는 제2 도전성 비아(335b)를 통해 역상 트레이스(304b)와 도통한다. 그라운드 면(306)은 두 개의 트레이스(304a, 304b) 사이에 제공된다. 애퍼처는 제2 비아(335b)가 그라운드 면(306)으로부터 분리된 상태를 유지하면서 그라운드 면(306)의 반대측을 향하여 통과할 수 있도록 그라운드 면(306) 내에 제공된다. 또한, 트레이스들(304a, 304b) 상에 존재하는 차동 신호로 인해 발생하는 차동 전계 분포가 도시되어 있다. 트레이스들(304a, 304b)은 자신들의 각 비아들(335a, 335b)과의 교차부를 수용하도록 수직으로 오정렬된다.
도 6b에 도시한 B-B'를 따라 절취한 제2 단면을 참조해 보면, 동상 트레이스(304a) 및 역상 트레이스(304b)는 근접하고 있지만, 수직 정렬되어 있지는 않다. 다시 한번, 각 트레이스들(304a, 304b)과 그라운드 면(306) 간의 각 전계 분포가 개략적인 형태로 도시되어 있다. 도 6c에 도시한 C-C'를 따라 절취한 제3 단면은 수직 정렬된 동상 및 역상 트레이스들(304a, 304b)을 도시한다. 트레이스들(304a, 304b) 및 그라운드 면(306)의 구조적 대칭성 및 배치에 의해, 동상 트레이스(304)와 그라운드 면(306)의 상면 간의 상위 전계 분포는, 역상 트레이스(304b)와 그라운드 면(306)의 하면 간의 하위 전계 분포와 대략 정렬된다.
도 6d에서, 천이 영역(320)의 일부는 D-D'를 따라 절취한 제4 단면도로 도시되어 있다. 구체적으로, 그라운드 면(306)은 그라운드 면 연장부의 일부를 제외하고 실질적으로 제거되어 있다. 그라운드 면 연장부는 동상 및 역상 트레이스들(304a, 304b)과 수직 정렬되며 이러한 트레이스들 간에 실질적으로 등거리에 있다. 전계 선들 중 적어도 일부는 그라운드 면(306)에서 종단되는 한편, 외측 영역에서의 다른 전계 선들은 그라운드 면 연장부의 외부 측면 부분 주위로 연장되는 트레이스들(304a, 304b) 간에 중단 없이 실질적으로 연장된다. 도 6e에는, 천이 영역(320)의 다른 일부가 E-E'를 따라 절취한 제5 단면으로 도시되어 있다. 구체적으로, 그라운드 면(306)의 매우 좁은 부분만이 트레이스들(304a, 304b) 간에 수직 정렬 상태로 되어 있다. 전계 선들의 대부분은 트레이스들(304a, 304b) 간에 중단 없이 연장된다. 마지막으로, 도 6f에는, F-F'를 따라 절취한 제6 단면도인 평형 부분(312)의 단면도가 도시되어 있다. 더욱 구체적으로, 그라운드 면(306)의 어떠한 부분도, 트레이스들(304a, 304b) 근처에 존재하지 않고, 연장되지 않으며, 또는 그 근처 내에 존재하지 않는다.
불평형 부분(302)에서의 트레이스들(304a, 304b)과 그라운드 면(306)의 배치, 평형 부분(312)에서의 트레이스들(304a, 304b)의 배치의 대칭성, 및 차동 신호 자극의 성질에 따라, 그라운드 면(306)이 있는 불평형 부분의 전계 분포가 그라운드 면(306)이 없는 평형 부분의 전계 분포와 실질적으로 동일하다.
그라운드 면을 제거함으로써, 발룬(300)은 트레이스들(304a, 304b)과 그라운드 면(306) 간에 공통 모드 전류를 제거하는 데 있어서 효과적이다. 그라운드 면을 제거함으로써, 홀수 모드 전류들이 지배되는 한편, 짝수 모드 전류들이 효과적으로 사라지게 된다(즉, 짝수 모드 임피던스가 무한에 접근한다). 어떠한 공진 소자 없이 진행파 구조(예를 들어, 도파관)에 의존함으로써, 발룬(300)은 넓은 대역폭에 걸쳐 충분히 기능한다. 전계 분포들의 매끄러운 천이를 제공함으로써, 발룬(300)은 불필요한 반사를 회피하여, 광대역 동작을 다시 한번 지원하게 된다. 불평형 부분과 평형 부분 간에 임피던스 정합을 제공함으로써, 발룬(300)은 또한 불필요한 반사를 회피하여, 광대역 동작을 지원한다.
도 7a와 도 7b는 각각 광대역 발룬(400')의 일 실시예의 D-D'를 따라 절취한 평면도 및 길이방향의 단면도이다. 발룬(400)은 도 5의 회로(300)에서의 발룬의 상세를 도시하며, 실질적으로 트레이스(304a) 위와 트레이스(304b) 아래로 연장되는 것으로 도 6b 내지 도 6f에 도시한 균질한 유전체 대신에 유전체(408)가 그라운드(404a, 404b)에 의해 경계지어진 것으로 도시되어 있으므로 TEM 대신에 준(Quasi)-TEM으로서 도시되어 있다. 발룬(400)은 불평형 부분(402), 천이 영역(420) 및 평형 부분(412)을 포함한다. 불평형 영역(402)은 중앙 그라운드 면(406)의 대향측들을 따라 수직 정렬된 대향하는 마이크로스트립 도파관들의 한 쌍을 포함한다(다시 한번, 그라운드 면은 음영지게 도시되어 있으며, 유전층을 통해 볼 수 있다). 제1 마이크로스트립 도파관은 동상 도전성 트레이스(404a)를 포함하고, 있다). 제2 마이크로스트립 도파관은 역상 도전성 트레이스(404b)를 포함한다. 각 트레이스(404a, 404b)는 유전층(408a, 408b)(일반적으로 408)에 의해 도전성 그라운드 면(406)의 각 측으로부터 분리된다. 평형 영역(412)은 단일 평행 판 도파관을 포함한다. 평행 판 도파관은, 도전성 그라운드 면(406) 없이 유전층(408)에 의해 분리된 동상 도전성 트레이스(414a) 및 평행 역상 도전성 트레이스(414b)를 포함한다. 천이 영역(420)은 그라운드 면(406)의 경계 가장자리(413)를 포함한다. 도시한 예에서, 가장자리는, 도전성 트레이스들(404a-404b, 414a-414b)의 쌍들 간에 중앙 정렬되고 이러한 쌍들에 평행한 발룬(400')의 길이방향 축에 실질적으로 수직한다.
적어도 일부 실시예들에서, 천이 영역(420)은 또한 경계 가장자리(413)로부터 멀어지며 돌출되는 연장부(416)를 포함한다. 도시한 예에서, 연장부(416)는 평형 부분(412)을 향하여 돌출된다. 연장부(416)는 트레이스들(404a-404b, 414a-414b)을 양분하는 면에 대하여 일반적으로 대칭이다. 연장부(416)는, 예를 들어, 경계 가장자리(413)에 인접하는 단에서 실질적으로 더욱 넓으며 단자의 일단(418)을 향하여 돌출 부분을 따라 좁아지는 테이퍼를 포함할 수 있다. 적어도 일부 실시예들에서, 테이퍼는 도시한 삼각형 테이퍼 등의 직선형일 수 있다. 대안으로 또는 또한, 연장부(416)는 곡선형 테이퍼 또는 직선형 테이퍼와 곡선형 테이퍼의 조합을 포함할 수 있다. 바람직하게, 임의의 테이퍼를 포함하는 연장부(416)는 불평형 부분(402)과 평형 부분(412)의 각 횡단 전계 분포들 간에 천이 영역(420)의 축 길이를 따른 횡단 전계 분포의 천이 또는 성형을 보조할 것이다. 트레이스(404a)의 폭은 참조 번호(415)에서 참조번호(414a)의 더욱 넓은 트레이스로 천이된다. 마찬가지로, 참조번호(404b)는 참조번호(415)에서 참조번호(414b)의 폭으로 천이된다. 바람직하게, 이러한 전계의 천이는 발룬(400')을 따라 전파되는 전자기파에 대한 불필요한 반사 또는 불일치 가능성을 저감한다.
일부 실시예들에서, 불평형 부분(402)의 트레이스들(404a, 404b)의 폭은 평형 부분(412)의 트레이스들(414a, 414b)의 폭과 다르다. 예를 들어, 평형 부분(412)의 트레이스들은 불평형 부분의 트레이스들보다 넓을 수 있다. 대안으로 또는 또한, 트레이스들 간의 분리 치수도 불평형 및 평형 영역들(402, 412) 간에 다를 수 있다. 이러한 폭, 높이, 또는 분리 간격, 두께, 및 유전 상수 등의 물리적 파라미터들의 선택은 특성 임피던스 등의 각 도파관의 물성을 제어하도록 행해질 수 있다. 예를 들어, 불평형 부분(402)의 마이크로스트립 도파관의 물리적 파라미터는 약 50 Ohms의 특성 임피던스에 대하여 선택될 수 있다. 마찬가지로, 평형 부분(412)의 평행 판 도파관의 물리적 파라미터는 약 100 Ohms의 특성 임피던스에 대하여 선택될 수 있다. 바람직하게, 불평형 부분(402)과 평형 부분(412)의 특성 임피던스들은, 발룬(400')을 향하여 전파되는 전자기파에 대한 불필요한 반사 또는 불일치가 최소화되도록 존재하는 것이다.
불필요한 반사는, 반사 계수(예를 들어, 입사파 전압에 대한 반사파 전압의 비) 등의 이러한 파라미터들 또는 전압 정재파 비(VSWR)로서 일반적으로 알려져 있는 다른 파라미터에 따라 특징화될 수 있다. 반사 손실(return loss)로서 알려져 있는 다른 값은, 예를 들어, 불필요한 반사로 인한 발룬을 따른 에너지 전달의 무효력의 추정값으로서 결정될 수 있다. 광대역 장치로서, 발룬(400')은 동작 주파수의 비교적 넓은 범위에 걸쳐 양호한 성능(예를 들어, 반사 계수, VSWR, 반사 손실)을 나타낸다. 이러한 양호한 성능의 측정치는 약 2:1 미만의 VSWR 또는 약 -9.54dB 초과의 반사 손실을 포함할 수 있다. 일부 실시예들에서, 광대역은 광대역의 저 주파수의 적어도 10배의 동작 주파수 범위(즉, 10:1)를 포함한다. 적어도 일부 실시예들에서, 발룬(400')은 일반적으로 밀리미터파 전송 및 마이크로파 전송으로서 알려져 있는 주파수 대역 중 적어도 하나에 걸쳐 동작할 수 있다.
도 8a 내지 도 8c는 각각 도 7a에서 식별된 다양한 단면에서의 횡 전계 예를 포함한 도 7a에 도시한 광대역 발룬(400')의 단면도를 도시한다. 도 8a에 도시한 불평형 부분(402)의 A-A'를 따라 절취한 제1 단면도는 전계가 동상 트레이스(404a)로부터 그라운드 면(406)을 향하고 있는 횡 전계 분포를 도시한다. 전계 분포는, 반대 전위를 갖는 미러 이미지 트레이스가 그라운드 면의 반대측을 따라 위치하는 것처럼 효과적으로 기능함으로써, 구조의 전자기 경계 조건을 반드시 충족한다. 마찬가지로, 전계가 역상 트레이스(404b)로부터 그라운드 면(406)을 향하는 횡 전계 분포도, 반대 전위를 갖는 미러 이미지 트레이스가 그라운드 면의 반대측을 따라 위치하는 것처럼 효과적으로 기능함으로써, 구조의 경계 조건을 충족한다. 경계 조건을 충족함으로써 얻어지는 대칭성이 동상 및 역상 트레이스들(404a, 404b)의 실제 구성에 대응하므로, 불평형 부분의 횡 전계 분포는 등전위면을 따라 연장되는 그라운드 면(406)과 실질적으로 정렬된다. 적어도 일부 실시예들에서, 불평형 및 평형 부분들(402, 412)의 각각에서 지원되는 도파관 모드는 준 횡 전자기 모드(Quasi transverse electromagnetic mode; Quasi-TEM)이다. 이에 따라, 길이방향 전계 성분들은 더욱 많은 횡 전자기 모드에서보다 덜 존재한다.
도 8b에 도시한 천이 영역(420)의 B-B'를 따라 절취한 제2 단면도는 트레이스들(404a, 404b) 간에 배치된 그라운드 면 연장부(416)를 도시한다. y축으로부터 대부분 제거된 외측 계들은 동상 트레이스(404a)로부터 실질적으로 중단 없이 연장되어, 역상 트레이스(404b)에서 종단된다. y축에 더욱 가까운 각 트레이스(404a, 404b)로부터의 내측 계들은 교차하며 이에 따라 그라운드 면 연장부(418)를 따라 종단된다. 도 8c에 도시한 평형 영역(412)의 C-C'를 따라 절취한 제3 단면도는 동상 트레이스(414a)와 역상 트레이스(414b)에 의해 형성된 평행 판 도파관을 도시한다. 전계는 동상 트레이스(414a)로부터 실질적으로 중단 없이 연장되어, 역상 트레이스(414b)에서 종단된다. 불평형 및 평형 부분들의 전계 분포들은 그라운드 면(406)이 존재하는 곳을 제외하고는 실질적으로 동일하다.
도 9a와 도 9b는 각각 광대역 발룬(400")의 다른 일 실시예의 D-D'를 따라 절취한 평면도 및 길이방향 단면도를 도시한다. 발룬(400")은 불평형 부분(422), 천이 영역(440), 및 평형 부분(432)을 포함한다. 불평형 부분(422)은 상위 및 하위 평행 그라운드 면들(426a, 426b) 사이에 형성된 공면 스트립라인 도파관을 포함한다. 도파관은 동상 도전성 트레이스(424a) 및 공면의 평행 역상 도전성 트레이스(424b)를 포함한다. 각 트레이스(424a, 424b)는 내삽된 유전층(428a, 428b)(일반적으로 428)에 의해 인접하는 상위 및 하위 그라운드 면들(426a, 426b)로부터 분리된다. 평형 부분(432)은 유전층(428) 내에 매립된 공면 도파관을 포함한다. 공면 도파관은 동상 도전성 트레이스(434a) 및 평행 역상 도전성 트레이스(434b)를 포함한다. 천이 영역(440)은 상위 그라운드 면(426a)의 상위 경계 가장자리(433a) 및 하위 그라운드 면(426b)의 하위 경계 가장자리(433b)를 포함한다. 도시한 예에서, 가장자리들(433a, 433b)은, 도전성 트레이스들(424a, 424b, 434a, 434b)의 쌍들에 평행하며 이러한 쌍들 간에 중심에서 정렬된 발룬(400")의 길이방향 축에 실질적으로 수직한다. 도시한 예에서, 가장자리들(433a, 433b)은 대략 정렬되거나 공통 횡단면에 있어서 중첩된다.
적어도 일부 실시예들에서, 천이 영역(440)은 또한 상위 경계 가장자리(433a)로부터 멀어지며 돌출되는 상위 연장부(436a) 및 하위 경계 가장자리(433b)로부터 멀어지며 돌출되는 하위 연장부(436b)를 포함한다. 도시한 예에서, 연장부들(436a, 436b)은 평형 부분(432)을 향하여 돌출된다. 연장부들(436a, 436b)은, 트레이스들(424a, 424b, 434a, 434b)을 양분하며 길이방향 축을 포함하는 면에 대하여 일반적으로 대칭이다. 다시 한번, 연장부들(436a, 436b)은, 예를 들어, 경계 가장자리(433a, 433b)에 인접하는 일단에서 상당히 넓으며 종단 일단(438a, 438b)에 대한 돌출부를 따라 좁아지는 테이퍼를 포함할 수 있다. 적어도 일부 실시예들에서, 테이퍼는 도시한 삼각형 테이퍼 등의 직선형일 수 있다. 대안으로 또는 또한, 연장부들(436a, 436b)은 곡선형 테이퍼 또는 직선형 테이퍼와 곡선형 테이퍼의 조합을 포함할 수 있다. 바람직하게, 임의의 테이퍼를 포함하는 연장부들(436a, 436b)은 불평형 부분(422)과 평형 부분(432)의 각 횡 전계 분포들 간의 천이 영역(440)을 따른 전계의 천이 또는 성형을 보조할 것이다.
일부 실시예들에서, 불평형 부분(422)의 트레이스들(424a, 424b)의 폭은 평형 부분(432)의 트레이스들(434a, 434b)의 폭과 다르다. 예를 들어, 평형 부분(432)의 트레이스들은 불평형 부분(422)의 트레이스들보다 넓을 수 있다. 서로 다른 폭들 간의 천이는 불연속적인 단차, 도시한 바와 같은 챔퍼(435), 또는 다른 임의의 적절한 프로파일을 포함할 수 있다. 일부 실시예들에서, 천이는 다수의 이러한 단차로 달성될 수 있다.
대안으로 또는 또한, 트레이스들 간의 분리도 불평형 및 평형 부분들(422, 432) 간에 다를 수 있다. 폭, 높이, 또는 분리 간격, 두께, 및 유전 상수 등의 이러한 물리적 파라미터들을 선택하는 것은 도파관의 특성 임피던스 등의 각 도파관의 물성을 제어하도록 행해질 수 있다. 예를 들어, 불평형 부분(422)의 마이크로스트립 도파관의 물리적 파라미터는 약 50 Ohms의 특성 임피던스에 대하여 선택될 수 있다. 마찬가지로, 평형 부분(432)의 공면 도파관의 물리적 파라미터는 통상적으로 50 Ohms 내지 200 Ohms 정도의 특성 임피던스에 대하여 선택될 수 있다. 바람직하게, 불평형 부분(422)과 평형 부분(432)의 특성 임피던스는, 발룬(400")을 따라 전파되는 전자기파에 대한 불필요한 반사 또는 불일치 가능성이 최소화되도록 선택된다.
도 10a 내지 도 10c는 각각 도 9a에서 식별된 다양한 단면에서의 횡 전계 예를 포함하는 도 9a에 도시한 광대역 발룬의 단면도를 도시한다. 불평형 부분(422)의 A-A'를 따라 절취한 제1 단면도가 도 10a에 도시되어 있으며, 전계가 동상 및 역상 트레이스들(424a, 424b)의 각각으로부터 대향하는 트레이스를 향하여 그리고 그라운드 면들(426a, 426b)을 향하는 횡 전계 분포를 나타낸다. 전계 분포는, 반대 전위를 갖는 제1 대칭 이미지 공면 도파관이 상위 그라운드 면(426a)의 반대측을 따라 위치하고 반대 전위를 갖는 제2 대칭 이미지 공면 도파관이 하위 그라운드 면(426b)의 반대측을 따라 위치하는 것처럼 효과적으로 기능함으로써, (도 10b에 도시한 바와 같이) 준-TEM을 위해 (도시한 바와 다르게) 유전체(428)의 위와 아래로 부분적으로 연장될 수 있다.
천이 영역(440)의 B-B'를 따라 절취한 제2 단면도가 도 10b에 도시되어 있으며, 상위 및 하위 그라운드 면 연장부들(436a, 436b)이 트레이스들(424a, 424b)의 위와 아래에 각각 배치되어 있음을 도시한다. 연장부들(436a, 436b)을 따라 그라운드 면들이 좁아지면서, 그라운드의 감소 정도의 전자기 경계 조건에 따라 전계를 변경하게 된다. 도시한 예에서의 최종 효과는 대향하는 트레이스를 향하여(즉, y 축을 향하여) 트레이스들(424a, 424b)의 각각의 외측 전계를 효과적으로 굽히는 것이다. 평형 영역(432)의 C-C'를 따라 절취한 제3 단면도는 도 10c에 도시되어 있으며, 공면 도파관이 동상 트레이스(434a)와 역상 트레이스(434b)에 의해 형성되어 있음을 도시한다. 전계는 실질적으로 중단 없이 동상 트레이스(434a)로부터 연장되어, 역상 트레이스(434b)에서 종단된다. 일련의 단면도들은, 테이퍼형 연장부가 길이방향 축을 따른 거리에 걸쳐 불평형 부분(422)으로부터 평형 부분(432)으로 횡 전계를 어떻게 매끄럽게 천이하는지를 도시한다.
도 11a와 도 11b는 각각 평면도 및 광대역 발룬(400"')의 다른 일 실시예의 D-D'를 따라 절취한 길이방향 단면도를 도시한다. 발룬(400"')은 불평형 부분(442), 천이 영역(460), 및 평형 부분(452)을 포함한다. 불평형 영역(442)은 상위 및 하위 평행 그라운드 면들(446a, 446b) 사이에 형성된 평행 판 스트립라인 도파관을 포함한다. 도파관은 동상 도전성 트레이스(444a) 및 수직으로 정렬된 평행 역상 도전성 트레이스(444b)를 포함한다. 각 트레이스(444a, 444b)는 서로 분리되어 있으며, 유전층(448)에 의해 인접하는 그라운드 면들(446a, 446b)으로부터 분리되어 있다. 평형 영역(452)은 유전층(448) 내에 매립된 평행 판 도파관을 포함한다. 평행 판 도파관은 동상 도전성 트레이스(454a) 및 평행 역상 도전성 트레이스(454b)를 포함한다. 천이 영역(460)은 상위 그라운드 면(446a)의 상위 경계 가장자리(453a) 및 하위 그라운드 면(446b)의 하위 경계 가장자리(453b)를 포함한다. 도시한 예에서, 가장자리들(453a, 453b)은 트레이스들(444a, 444b, 454a, 454b)의 길이방향 축에 실질적으로 수직한다. 도시한 예에서, 가장자리들(453a, 453b)은 공통 횡단면에 있어서 실질적으로 정렬되거나 중첩한다.
적어도 일부 실시예들에서, 천이 영역(460)은 또한 상위 경계 가장자리(453a)로부터 멀어지면서 돌출되는 상위 연장부(456a) 및 하위 경계 가장자리(453b)로부터 멀어지면서 돌출되는 하위 연장부(456b)를 포함한다. 도시한 예에서, 연장부들(456a, 456b)은 불평형 부분(442)을 향하여 돌출된다. 연장부들(436a, 436b)은, 일반적으로 트레이스들(444a, 444b, 454a, 454b)을 양분하며 길이방향 축을 포함하는 면에 대하여 대칭된다. 다시 한번, 연장부들(456a, 456b)은, 예를 들어, 경계 가장자리(453a, 453b)에 인접하는 일단에서 상당히 넓으며 종단 일단(458a, 458b)을 향하여 돌출부를 따라 좁아지는 테이퍼를 포함할 수 있다. 도시한 예에서, 연장부는 그라운드 면(466a, 466b)에서 노치로서 제공된다. 적어도 일부 실시예들에서, 테이퍼는 도시한 삼각형 테이퍼 등의 직선형일 수 있다. 대안으로 또는 또한, 연장부들(456a, 456b)은 곡선형 테이퍼 또는 직선형 테이퍼와 곡선형 테이퍼의 조합을 포함할 수 있다. 바람직하게, 임의의 테이퍼를 포함하는 연장부들(456a, 456b)은, 불평형 부분(442)과 평형 부분(452)의 각 횡 전계 분포들 사이의 천이 영역(460)을 따른 횡 전계의 천이를 보조하거나 그 횡 전계의 성형을 보조할 것이다.
광대역 발룬(400"')은 좌측부(466a)와 우측부(466b)를 포함하는 분리된 중간 아날로그 그라운드 면을 더 포함한다. 이 실시예에서, 중간 아날로그 그라운드 면의 좌측부(466a)와 우측부(466b)의 각각은, 상위 및 하위 그라운드 면들(446a, 446b) 사이에 등거리에 있으며 트레이스들(444a, 444b, 464a, 464b)을 양분하는 면의 일측을 따라 그리고 길이방향 축을 포함하는 동일한 면에 있다. 좌측 중간 그라운드 면(466a)은 각 경계 가장자리(463a)를 포함한다. 마찬가지로, 우측 중간 그라운드 면(466b)은 각 경계 가장자리(463b)를 포함한다. 도시한 예에서, 가장자리들(463a, 463b)은 공통 축 위치를 따라 실질적으로 정렬되며 트레이스들(444a, 444b, 454a, 454b)의 길이방향 축에 수직한다. 도시한 예에서, 가장자리들(463a, 463b)은 평형 부분(452)에 가깝게 상위 및 하위 그라운드 면들(446a, 446b)의 경계 가장자리들(453a, 453b)을 넘어 연장된다. 일부 실시예들에서는, 공통 축 위치에서 가장자리들(453a, 453b)을 중첩 배치하는 것 또는 평형 부분(452)을 향하여 중간 가장자리들(463a, 463b)보다 상위 및 하위 가장자리들(453a, 453b)을 더 연장하는 것을 고려할 수 있다. 또한, 일부 실시예들에서는, 평형 부분(452)을 향하여 중간 가장자리들(463a, 463b)보다 비아들(469a, 469b)을 더 연장하는 것을 고려할 수 있다.
적어도 일부 실시예들에서, 중간 그라운드 면의 좌측 및 우측 부분들(466a, 466b)은, 중간 그라운드 면에 대한 횡 전계의 결합이 불평형 영역(442) 내에서 실질적으로 무시될 정도로 불평형 부분(442)의 동상 및 역상 트레이스들(444a, 444b)로부터 충분히 이격된다. 천이 영역에서, 중간 그라운드 면의 좌측 및 우측 부분들(466a, 466b)은 중간 영역(460)의 동상 및 역상 트레이스들(464a, 464b)에 비교적 가깝게 이격되어, 횡 전계의 적어도 일부가 중간 그라운드 면에 결합된다.
발룬(400"')은 좌측 및 우측 수직 아날로그 그라운드 스크린들(469a, 469b)을 더 포함한다. 이러한 수직 그라운드 스크린들(469a, 469b)은, 예를 들어, 수직 정렬된 도전성 소자들에 의해 제공될 수 있다. 도시한 예에서, 수직 도전성 소자들은, 상위 및 하위 그라운드 면들(446a, 446b) 사이에서 연장되며 이러한 상위 및 하위 그라운드 면들을 전기적으로 상호 접속하는 도전성 비아들에 의해 제공된다. 적어도 일부 실시예들에서, 도전성 비아들은 중심 축을 대면하는 좌측 및 우측 부분들(466a, 466b)의 가장자리들에 인접하여 배치된다. 이러한 피켓 펜스(picket fence) 구성의 인접하는 비아들 간의 간격은 제어될 수 있으며, 예를 들어, 1/4 최소 동작 파장 미만의 인접하는 비아들 사이의 최대 분리로 제어될 수 있다. 바람직하게, 인접하는 비아들 사이의 분리는 최소 동작 파장의 약 1/10 이하이다.
일부 실시예들에서, 불평형 부분(442)의 트레이스들(444a, 444b)의 폭은 평형 부분(452)의 트레이스들(454a, 454b)의 폭과 동일하다. 다른 실시예들에서는, 그 폭들이 예시되는 바와 같이 다르다. 예를 들어, 평형 부분(452)의 트레이스들은 불평형 부분(442)의 트레이스들보다 (도시한 바와 같이) 좁거나 넓을 수 있다. 대안으로 또는 또한, 트레이스들(444a-444b, 454a-454b) 사이의 분리도 불평형 및 평형 영역들(442, 452) 사이에서 다르거나 (도시한 바와 같이) 동일할 수 있다. 폭, 높이, 또는 분리 간격, 두께, 및 유전 상수 등의 이러한 물리적 파라미터들의 선택은 특성 임피던스 등의 각 도파관의 물성을 제어하도록 행해질 수 있다. 예를 들어, 불평형 부분(442)의 평행 판 스트립라인 도파관의 물리적 파라미터들은 통상 50 Ohms 내지 100 Ohms 정도의 특성 임피던스에 대하여 선택될 수 있다. 마찬가지로, 평형 부분(452)의 매립된 평행 판 도파관의 물리적 파라미터들은, 예를 들어, 50 Ohms 내지 100 Ohms 정도의 바람직한 특성 임피던스에 대하여 선택될 수 있다. 바람직하게, 불평형 부분(442)과 평형 부분(452)의 특성 임피던스는, 발룬(400"')을 따라 전파되는 전자기파에 대한 불필요한 반사 또는 불일치 가능성이 최소화되도록 선택된다.
본 명세서에서 설명하는 실시예들 중 일부에서, 폭이 서로 다른 트레이스들 사이의 천이는 단차형으로 또는 점진형으로 달성될 수 있다(예를 들어, 하나의 폭으로부터 다음 폭으로의 직사각형의 천이). 대안으로 또는 또한, 서로 다른 폭들 간의 천이는 덜 급격한 방식으로 달성될 수 있으며, 예를 들어, 본 명세서에서 설명하는 예에서 제공되는 바와 같이 챔퍼 또는 테이퍼를 가짐으로써 달성될 수 있다. 테이퍼는, 직선형, 곡선형, 또는 직선형과 곡선형의 임의의 적절한 조합일 수 있다. 또한, 폭 차가 비교적 상당한 실시예들에서는, 천이는 일련의 단차들에 걸쳐 발생하는 다수의 천이로 달성될 수 있다. 예를 들어, 도시한 실시예에서, 중간 트레이스들(464a, 464b)은, 불평형 부분 트레이스들(444a, 444b)과 평형 부분 트레이스들(454a, 454b)의 폭들 사이의 폭을 갖는 천이 영역(460)에 제공된다.
도 12a 내지 도 12f는 각각 도 11a에서 식별된 다양한 단면에서의 횡 전계 예를 포함하는 도 11a에 도시한 광대역 발룬의 단면도를 도시한다. 도 12a에 도시한 불평형 부분(422)의 A-A'를 따라 절취한 제1 단면은, 동상 및 역상 트레이스들(444a, 444b)로부터 대향하는 트레이스를 향하며 상위 및 하위 그라운드 면들(466a, 466b)을 향하는 전계들을 포함하는 횡 전계 분포를 도시한다. 전계 분포는, 반대 전위를 갖는 제1 대칭 이미지 평행 판 도파관이 상위 그라운드 면(466a)의 반대측을 따라 위치하고 반대 전위를 갖는 제2 대칭 이미지 평행 판 도파관이 하위 그라운드 면(466b)의 반대측을 따라 위치하는 것처럼(즉, 미러 이미지) 효과적으로 기능함으로써 구조의 경계 조건들을 충족한다.
도 12b에 도시한 천이 영역(460)의 B-B'를 따라 절취한 제2 단면은 트레이스들(444a, 444b)의 위와 아래에 각각 배치된 상위 및 하위 그라운드 면 연장부들(446a, 446b)을 도시한다. 연장부들(456a, 456b)을 따른 그라운드 면들(446a, 446b)의 각각의 중심 개구는 변경된 그라운드의 전자기 경계 조건에 따라 전계를 변경한다. 도시한 예에서의 최종 결과는 트레이스들(444a, 444b)의 각각의 y축에 가장 가까운 상위 및 하위 전계들을 외측으로(즉, y축으로부터 멀어지게) 효과적으로 굽히는 것이다. 이러한 구성은 수직(즉, y축 방향)으로부터 수평(즉, x축 방향)으로 트레이스들 및 이러한 트레이스들에 인접하는 그라운드 면 연장부들(446a, 446b) 사이의 전계들의 재성형을 개시한다.
도 12c에 도시한 평형 영역(452)의 C-C'를 따라 절취한 제3 단면은 연장부들(456a, 456b)을 따른 그라운드 면들(446a, 446b)의 각각의 증가된 중심 개구를 도시하며, 변경된 그라운드들(446a, 446b)의 전자기 경계 조건들에 따라 횡 전계들을 더 변경하거나 성형한다. 도시한 예에서의 최종 효과는 상위 및 하위 전계들을 y축으로부터 더욱 멀어지게 효과적으로 굽히는 것이다. 또한, 중간 그라운드 면의 좌측 및 우측 부분들(466a, 466b) 및 대응하는 수직 그라운드 스크린들(469)은 천이 영역(460)의 동상 및 역상 트레이스들(464a, 464b)에 비교적 가깝게 배치된다. 가깝다는 것은 반대 전위를 갖는 제1 대칭 이미지 평행 판 도파관이 좌측 및 우측 수직 그라운드 스크린들(469a, 469b)의 반대측을 따라 위치하는 것처럼 효과적으로 기능함으로써 횡 전계 분포의 적어도 일부가 구조의 경계 조건들을 충족하는 것이다. 그 결과, 트레이스들을 양분하며 수직(즉, y축 방향)으로부터 수평(즉, x축 방향)을 향하여 길이방향 축을 포함하는 면으로부터 더욱 멀리 있는 전계들을 재성형한다.
도 12d에 도시한 평형 영역(452)의 D-D'를 따라 절취한 제4 단면은, 넓은 연장부를 따른 그라운드 면들(446a, 446b)의 각각의 더욱 증가된 중심 개구를 도시하며, 변경된 그라운드들(446a, 446b)의 전자기 경계 조건들에 따라 횡 전계들을 더욱 변경하거나 성형한다. 중간 그라운드 면의 좌측 및 우측 부분들(466a, 466b)은 천이 영역(460)의 동상 및 역상 트레이스들(464a, 464b)에 비교적 가깝게 존재하는 반면, 대응하는 수직 그라운드 스크린들(469a, 469b)은 트레이스들(464a, 464b)로부터 더욱 멀리 이동되어 있다. 가깝다는 것은, 횡 전계 분포의 적어도 일부가 반대 전위를 갖는 제1 대칭 이미지 평행 판 도파관이 좌측 및 우측 수직 그라운드 스크린들(469a, 469b)의 반대측을 따라 위치하는 것처럼 효과적으로 기능함으로써 구조의 경계 조건들을 충족하는 것이다. 그 결과, 트레이스들을 양분하며 수직(즉, y축 방향)으로부터 수평(즉, x축 방향)을 향하여 길이방향 축을 포함하는 면으로부터 더욱 멀리 있는 그러한 전계들을 더욱 재성형한다.
도 12e에 도시한 평형 영역(452)의 E-E'를 따라 절취한 제5 단면은, 상위 및 하위 그라운드 면들(446a, 446b)이 제거된(즉, 경계 가장자리(453)와 평형 부분(452) 사이에 축 방향으로 위치하는) 매립된 평행 판 도파관을 도시한다. 다시 한번, 횡 전계들은, 등전위 면을 따라 배치된 중간 그라운드 면의 좌측 및 우측 부분들(466a, 466b)을 갖는 변경된 그라운드의 전자기 경계 조건들에 따라 조절된다. 횡 전계들은, 상위 및 하위 그라운드 면들(446a, 446b), 중간 그라운드 면의 좌측 및 우측 부분들(466a, 466b), 및 좌측 및 우측 수직 그라운드 스크린들(469a, 469b) 중 하나 이상의 경계 조건들을 가함으로써, 평행 판 스트립라인 도파관의 불평형 영역 분포로부터 매립된 평행 판 도파관의 평형 영역 분포로 강제되거나 맞춤화되었다.
도 12f에 도시한 평형 영역(452)의 F-F'를 따라 절취한 제6 단면은 동상 트레이스(454a)와 역상 트레이스(454b)에 의해 형성된 매립된 평행 판 도파관을 도시한다. 전계들은 동상 트레이스(454a)로부터 실질적으로 중단 없이 연장되어, 역상 트레이스(454b)에서 종단된다. 일련의 단면들은, 테이퍼형 연장부가 불평형 부분(442)으로부터 평형 부분(452)으로 횡 전계들을 어떻게 매끄럽게 천이하는지를 도시한다.
도 13은, 백투백 구성으로 상호 접속된 두 개의 광대역 발룬(510a, 510b)을 포함하는, 또는 광대역 발룬 초크(500)라 칭하는 발룬 회로의 일 실시예의 평면도를 도시한다. 더욱 구체적으로, 제1 발룬(510a)은 발룬(510a)의 불평형 일단에서 차동 신호 포트(530a)를 포함한다. 마찬가지로, 제2 발룬(510b)은 발룬(510b)의 불평형 일단에서 차동 신호 포트(530b)를 포함한다. 아날로그 그라운드(506)는 인접하는 발룬들(510a, 510b)의 평형 부분들의 근처에 애퍼처(514)를 포함한다. 발룬들(510a, 510b)의 각각은 공통 길이방향 축을 따라 배치되며 각 평형 단부에 대향한다. 평형 단부들은 결합되거나 인접하여, 하나의 차동 신호 포트(530a, 530b)로부터 다른 포트(530b, 530a)로의 신호 전파를 가능하게 한다. 발룬들(510a, 510b)은 본 명세서에서 설명하는 바와 같은 임의의 적절한 광대역 발룬일 수 있다. 적어도 일부 실시예들에서, 발룬들(510a, 510b)은 공통 구성을 공유한다.
도 14는 차동 필터(585)가 결합된 광대역 발룬(560)을 포함하는 다른 발룬 회로(550)의 일 실시예의 평면도를 도시한다. 구체적으로, 광대역 발룬(560)은 발룬(560)의 불평형 부분(562)의 일단에 배치된 차동 신호 포트(580)를 포함한다. 또한, 차동 신호 포트(580)에 상호 접속하기 위한 차동 회로 소자의 풋프린트(575)가 도시되어 있다. 차동 회로는 차동 신호원(예를 들어, 구동기) 또는 싱크(예를 들어, 수신기)일 수 있다. 발룬(560)은 본 명세서에서 설명하는 기술들에 따라 평형 부분(572) 및 천이 영역을 포함한다. 아날로그 그라운드(556)는 평형 부분(572)의 근처 및 필터(585)의 적어도 평형 단부 근처에 애퍼처(564)를 포함한다. 차동 신호는 발룬(560)의 일단에서 제공되며, 예를 들어, 불평형 부분(562)에서 제공되며, 대향단(예를 들어, 평형 부분(572))을 향하여 전파된다.
차동 필터(585)는 임의의 적절한 필터일 수 있으며, 예를 들어, 유도성 소자, 용량성 소자, 및 저항성 소자 중 하나 이상을 포함하는 것일 수 있다. 적어도 일부 실시예들에서, 필터는 평형 부분(572)의 동상 및 역상 트레이스들에 대하여 높은 정도의 대칭성을 포함한다. 이러한 구조는 공유되는 용량성 소자를 포함할 수 있으며, 예를 들어, 평형 부분(572)의 두 개의 트레이스 간에 대칭적으로 상호 접속될 수 있다. 필터는, 널리 알려져 있는 필터 설계 및/또는 합성 방법에 따라 설계될 수 있으며, 저역 통과, 고역 통과, 대역 통과 등의 임의의 바람직한 감쇄 프로파일을 가질 수 있다. 적어도 일부 실시예들에서, 필터는 두 개의 직렬 용량성 소자들을 포함하며, 각 직렬 용량성 소자는 평형 부분(572)의 각 트레이스와 도통하며 직류(DC) 신호에 대한 차단을 제공한다. 적어도 일부 실시예들에서, 필터는 차폐되지 않아 평형 부분(572)의 평형 특성을 유지한다.
일부 실시예들에서, 여전히 평행 상태의 필터링된 출력은 차동 신호가 아닌 단일 종단 신호를 수용하도록 구성된 다른 불평형 부분(595) 사이에서 천이될 수 있다. 이러한 천이는 발룬(590)을 이용하여 달성될 수 있다. 발룬(590)은 본 명세서에서 설명하는 발룬 기술들 중 임의의 것에 의해 제공될 수 있으며, 또는 더욱 일반적으로는, 임의의 적절한 종래 기술의 발룬으로부터 제공될 수 있다. 필터가 평형 신호의 대역폭을 제한하는 상황에서는, 발룬이 비교적 협대역 발룬일 수 있다.
도 15는 차동 구동기 회로(602)와 광대역 발룬(604)을 포함하는 집적 회로(600)의 일 실시예의 개략도를 도시한다. 차동 구동기 회로는 발룬(604)에 입력되는 차동 신호를 제공한다. 차동 신호는 동상 신호 입력 및 역상 신호 입력을 포함하며, 각 신호 입력은 아날로그 그라운드에 관한 다른 하나의 미러 이미지를 나타낸다. 따라서, 정현파 신호에 대해서는, 동상 신호 입력에 존재하는 증가하는 양의 신호가 역상 신호 입력에 존재하는 감소하는 음의 신호에 대응한다. 차동 신호 입력들 중 하나에 대한 크기와 방향을 갖는 전류는, 다른 차동 신호 입력에 대한 동일한 크기와 반대 방향을 갖는 전류에 대응한다.
발룬(604)은 본 명세서에서 설명하는 기술들에 따라 구성된 초광대역 발룬일 수 있다. 일부 실시예들에서, 발룬(604)의 평형 출력은 예를 들어 차동 필터(606)에 의해 필터링된다. 대안으로 또는 또한, 집적 회로는 구동기 회로(602)와 발룬(604) 간의 임의의 불일치의 악영향을 감소시키기 위한 감쇄기(608)(점선으로 도시함) 또는 기타 적절한 장치를 포함한다. 도시한 실시예에서는 차동 구동기 회로(602)를 갖는 집적 회로를 설명하고 있지만, 차동 수신기 회로를 갖는 유사한 회로를 구성하는 것을 고려할 수 있다. 차동 수신기 회로에 있어서, 신호 전파는 발룬(604)으로부터 차동 수신기를 향한다.
도 16은, 차동 구동기(652), 광대역 발룬 초크(654) 및 차동 수신기(656)를 포함하는 집적 회로(650)의 다른 일 실시예의 개략도를 도시한다. 차동 구동기 회로(652)는 광대역 발룬 초크(654)에 입력되는 차동 신호를 제공한다. 차동 신호는 바람직한 홀수 모드 전류(즉, 동상 및 역상 전류들) 및 차동 신호에 기여하지 않는 바람직하지 못한 짝수 모드 전류를 포함한다. 초크(654)는 일반적으로 공통 모드 간섭이라 칭하는 불필요한 짝수 모드 신호를 억제하거나 제거하도록 구성된다.
적어도 일부 실시예들에서, 초크(654)는, 도 13에 도시한 구성과 같이, 백투백 구성으로 배치되고 각자의 평형 부분에서 함께 결합된 두 개의 발룬을 포함한다. 발룬들의 각각은 본 명세서에서 설명하는 기술들에 따라 구성된 초광대역 발룬일 수 있다. 적어도 일부 실시예들에서, 집적 회로(650)는 또한 초크(654)에 의해 제거된 불필요한 공통 모드 간섭 없이 차동 신호를 수신하는 차동 수신기 회로(656)를 포함한다. 대안으로 또는 또한, 집적 회로는 구동기 회로(652)와 발룬(654) 간의 임의의 불일치의 악영향을 감소시키기 위한 감쇄기(658)(점선으로 도시함) 또는 기타 적절한 장치를 포함한다.
도 17은 불평형 및 평형 전송로들 간에 차동 신호를 결합하기 위한 프로세스의 일 실시예의 흐름도(700)를 도시한다. 구체적으로, 프로세스는, 적어도 하나의 아날로그 그라운드 기준을 갖는 불평형 차동 전송로 및 이러한 아날로그 그라운드 기준이 없는 평형 차동 전송로 간에 전자기 에너지의 전달을 효율적으로 결합한다. 우선 전자기 에너지는 단계(710)에서 불평형 및 평형 차동 전송로들 중 하나로부터 수신된다. 전자기 에너지는 전파되는 횡 전자기(TEM) 또는 준-TEM파에 의해 수신된다. 수신된 TEM파는 우선 축 중심선에 대하여 대칭되는 횡 전계 분포를 갖고 있다. 수신된 전자기 에너지는 단계(720)에서 불평형 및 평형 차동 전송로들 중 나머지 하나에 전달된다. 전달된 TEM파는 축 중심선에 대하여 대칭되는 제2 횡 전계 분포를 갖는다.
전계 분포는 단계(730)에서 불평형 및 평형 차동 전송로들 간의 천이 영역을 따라 대칭적으로 재구성된다. 제1 및 제2 전자기계 분포들은, 각자의 불평형 및 평형 전송로 구성들의 형상 및 전자기 경계 조건들에 의해 횡 전계들에 끼치는 각자의 영향으로부터 발생한다. 재구성에 있어서, 제1 전자기계 분포는 바람직하게 제2 전자기계 분포에 부합되도록 축 중심선을 따라 점진적으로 수정된다. 바람직하게, 재구성은 비교적 넓은 동작 대역폭에 걸치 전자기 에너지의 반사를 최소화한다. 예를 들어, 동작 대역폭은 적어도 10:1일 수 있다. 적어도 일부 실시예들에서, 동작 대역폭은 서브센티미터 파장을 포함한다. 대안으로 또는 또한, 동작 대역폭은 서브밀리미터 파장을 포함한다.
SiGe 예: 제1 예에서, 발룬의 집적 회로 구현예는 차동 마이크로스트립 불평형 부분 및 평행 컨덕터 평형 부분을 포함한다. IBM SiGe-7hp 프로세스를 고려하는 경우, 5개의 금속층을 이용할 수 있으며, 각 층은 약 3.1의 유전 상수 εr 및 약 1.2mm의 거리 HU를 갖는 재료 및 발룬의 천이 영역에서의 접지된 기판의 실질적인 종단을 위한 깊은 트렌치 분리에 의해 인접하는 층으로부터 분리된다. 마이크로스트립 도파관의 특성 임피던스 Z0은, H.A. Wheeler이 개발했으며 "Microwave Engineer's Handbook, Vol. I" by T. Saad, Ed., 1971, p. 137에 개시되어 있는 것과 같이 널리 알려져 있는 기술들에 따라 계산될 수 있다. Saad 문헌에서는, 마이크로스트립의 특성 임피던스 대 폭-높이 비(width-to-height ratio)에 관한 유전 상수에 따른 일련의 파라미터 곡선들을 포함한다. 구체적으로, 그 곡선들은, 넓은 스트립 근사화라 칭하는, 0.1보다 큰 비(w/h > 0.1)를 위해 제공된다. Saad 문헌에 따르면, 50 Ohms의 Z0에 대하여 약 2.4의 폭-높이 비가 필요하며, 이는 약 3mm의 폭 (WU)을 필요로 한다. 따라서, IBM SiGe 7hp 프로세스에 따라 반도체를 구축하고 (예를 들어, 도 2a에 도시한 것과 마찬가지의) 불평형 부분에 있어서 "위-아래" 배치를 갖는 광대역 발룬의 일 실시예에 있어서, 각 동상 및 역상 트레이스들의 각각의 폭 (WU)은, 동상 및 역상 마이크로스트립 도파관들의 각각을 위한 설계 특성 임피던스 Z0U　=　50 Ohms에 대하여 약 3mm이다.
평형 부분은 그라운드 면 층을 제거함으로써 형성될 수 있으며, 이에 따라 (도 2b에 도시한 것과 마찬가지의) 평행 판 도파관 구성을 얻을 수 있다. 그라운드 면을 제거함으로써, 평형 부분의 동상 및 역상 트레이스들이 약 3.25mm 만큼 분리된다(HB). 이는 층들 간의 분리 거리의 두 배(즉, 2 x 1.2mm) 플러스 제거된 금속층의 두께(즉, 약 0.85mm)임을 나타낸다.
평행 판 도파관의 트레이스 폭 w, 분리 거리 h 및 특성 임피던스 Z0 간의 근접 관계는, "Microwave Engineering and Applications," by O. P. Gandhi, 1981, p. 53에 개시되어 있는 Z0 = 377/(εr)*(h/w)에 의해 제공된다. 이러한 관계를 이용하여 설계 특성 임피던스(예를 들어, 100 Ohms)를 위한 근접 트레이스 폭 WB를 추정할 수 있으며, 기생 용량을 무시할 수 있다. 따라서, 100 Ohms의 타겟 특성 임피던스 및 3.25mm로 주어진 분리 거리 HB에 대하여, 평형 위-아래 구성의 동상 및 역상 트레이스들의 폭 WB는 약 7mm이다.
3mm의 불평형 부분 트레이스 폭 WU로부터 7mm의 평형 부분 트레이스 폭 WB로의 천이는 불연속적인 단차로서 구현될 수 있다. 대안으로, 이러한 천이는 이러한 크기 차에 연관된 과다한 리액턴스를 보상하도록 널리 알려져 있는 기술들을 이용하여 달성될 수 있다. 적어도 하나의 방안은 불연속성에 있어서 선형 챔퍼(테이퍼)를 제공하는 것이다. 예를 들어, 천이 영역에 45도 선형 테이퍼를 제공할 수 있다. 테이퍼 길이는 단차 비, 유전 상수 값, 및 기판 두께에 의존한다. K.C. Gupta 등에 의해 개시되어 있는 바와 같이, 이러한 세 개의 폭 천이는 선형 테이퍼, 곡선형 테이퍼, 및 부분 선형 테이퍼를 포함한다. 일부 상황에서는, 테이퍼가 필요하지 않을 수도 있다.
본 명세서에서 설명하는 동상 및 역상 트레이스들 및 그라운드 면들 중 어떠한 것도 도전성 재료로 제조될 수 있다. 도전성 재료로는, 은, 구리, 금, 알루미늄, 주석 등의 금속, 황동과 청동 등의 금속 합금, 흑연 등의 반금속 전기 컨덕터, 및 이러한 임의의 재료들의 조합이 있다.
본 명세서에서 설명하는 유전층들 중 어떠한 것도, 공기, 자기(세라믹), 운모, 유리, 플라스틱, 및 다양한 금속들의 산화물 등의 정전계의 효율적인 지지물인 절연 재료로 제조될 수 있다.
본 명세서에서 설명하는 발룬들 및 발룬 회로들 중 어떠한 것도, 하나 이상의 유전층들이나 절연층들에 의해 지지되는 하나 이상의 도전층을 갖는 인쇄 회로 기판(PCB) 조립체로서 제조될 수 있다. PCB의 도전층들은 통상적으로 구리 등의 얇고 도전성의 포일로 형성된 것이다. 유전층들 또는 절연층들은 에폭시 수지로 함께 적층(laminate)될 수 있다. 유전체들은 회로의 요건에 따라 서로 다른 절연 값들을 제공하도록 선택될 수 있다. 이러한 유전체들 중 일부는, 폴리테트라플루오로에틸렌(예를 들어, Teflon
Figure pat00001
), FR-4, FR-1, CEM-1, 또는 CEM-3이다. PCB 업계에서 사용되는 다른 재료들로는, FR-2(페놀릭 코튼 페이퍼), FR-3(코튼 페이퍼 및 에폭시), FR-4(직물 유리 및 에폭시), FR-5(직물 유리 및 에폭시), FR-6(매트 유리 및 폴리에스테르), G-10(직물 유리 및 에폭시), CEM-1(코튼 페이퍼 및 에폭시), CEM-2(코튼 페이퍼 및 에폭시), CEM-3(직물 유리 및 에폭시), CEM-4(직물 유리 및 에폭시), CEM-5(직물 유리 및 폴리에스테르)가 있다.
본 명세서에서 설명하는 발룬들 및 발룬 회로들 중 어떠한 것도, 하나 이상의 절연층에 의해 서로 분리된 하나 이상의 도전층들(예를 들어, 트레이스와 그라운드 면)을 갖는 집적 회로들로서 제조될 수 있다. 이러한 발룬 회로들은, 실리콘 게르마늄, 갈륨-비화물(GaAs) 등의 III-V 재료, 및 이러한 반도체들의 조합 등의 반도체 기판 상에 형성될 수 있다. 일부 실시예들에서, 발룬 회로들은 모노리식 집적 회로로서 형성된다. 대안으로, 발룬 회로들은 멀티칩 조립체들로서 형성될 수 있다.
포함, 구비, 및/또는 각각의 복수형은 개방형으로서, 열거된 부분들을 포함하며, 열거되어 있지 않은 추가 부분들을 포함해도 된다. '및/또는'은 개방형이며, 열거된 부분들 및 열거된 부분들의 조합들 중 하나 이상을 포함한다.
당업자라면, 본 발명의 사상이나 필수 특징으로부터 벗어나지 않고 다른 특정한 형태로 본 발명을 실시할 수 있다는 것을 이해할 것이다. 따라서, 전술한 실시예들은 본 명세서에서 설명하는 본 발명을 한정하는 것이 아니라 모든 면에서 예시적으로 고려되어야 한다. 따라서, 본 발명의 범위는 전술한 설명에 의해서가 아니라 청구범위에 의해 정해지며, 따라서, 청구범위의 등가물의 의미와 범위 내에 속하는 모든 변경도 포함하려는 것이다.
100: 발룬
102: 불평형 부분
106: 아날로그 그라운드
112: 평형 부분
120: 천이 영역

Claims (18)

  1. 광대역 발룬으로서,
    길이방향 축을 따라 연장되는 제1 동상 트레이스, 상기 제1 동상 트레이스에 평행하게 연장되는 제1 역상 트레이스, 및 상기 제1 동상 트레이스와 상기 제1 역상 트레이스의 각각에 평행하며 상기 각각에 전자기적으로 결합되고 상기 각각으로부터 물리적으로 분리된 적어도 하나의 그라운드 면을 포함하는 불평형 전송로 부분과,
    상기 제1 동상 트레이스와 도통하는 제2 동상 트레이스 및 상기 제1 역상 트레이스와 도통하는 제2 역상 트레이스를 포함하는 평형 전송로 부분 - 상기 제2 동상 트레이스 및 상기 제2 역상 트레이스 각각은, 상기 제1 동상 트레이스 및 상기 제1 역상 트레이스 각각과 수직으로 평행한 판으로 되고(즉, 공면으로 됨), 상기 적어도 하나의 그라운드 면과는 실질적으로 분리됨 - 과,
    상기 불평형 전송로 부분과 상기 평형 전송로 부분 사이에 배치되고, 상기 불평형 전송로 부분과 상기 평형 전송로 부분 사이의 상기 적어도 하나의 그라운드 면의 각각의 경계를 정의하는 단자 가장자리 각각 및 상기 단자 가장자리 각각으로부터 측정된 소정의 길이만큼 상기 길이방향 축을 따라 연장되는 그라운드 면 가장자리 변동부를 포함하는 천이 영역을 포함하고,
    상기 불평형 전송로 부분, 상기 평형 전송로 부분 및 상기 천이 영역의 각각의 단면 각각은 상기 길이방향 축에 대하여 실질적으로 대칭인, 광대역 발룬.
  2. 제1항에 있어서,
    상기 적어도 하나의 그라운드 면은 상기 제1 동상 트레이스와 상기 제1 역상 트레이스 사이에 배치되고,
    상기 동상 및 역상 트레이스들 각각은 상기 적어도 하나의 그라운드 면의 인접하는 측과 함께 각자의 마이크로스트립 전송로를 형성하는, 광대역 발룬.
  3. 제2항에 있어서,
    상기 마이크로스트립 전송로 각각은 실질적으로 등가의 제1 특성 임피던스를 갖고, 상기 평형 전송로 부분은 상기 제1 특성 임피던스의 약 두 배인 제2 특성 임피던스를 갖는, 광대역 발룬.
  4. 제2항에 있어서,
    상기 그라운드 면 가장자리 변동부는, 상기 불평형 전송로 부분으로부터 멀어지면서 연장되며 상기 평형 전송로 부분을 향하여 일단이 좁아지는 상기 그라운드 면의 테이퍼형(tapered) 연장부를 정의하는, 광대역 발룬.
  5. 제1항에 있어서,
    상기 적어도 하나의 그라운드 면 중 하나는 상기 제1 동상 및 역상 트레이스들 모두의 위에 배치되고, 상기 적어도 하나의 그라운드 면 중 다른 하나는 상기 제1 동상 및 역상 트레이스들 모두의 아래에 배치된, 광대역 발룬.
  6. 제1항에 있어서,
    상기 불평형 전송로 부분, 상기 평형 전송로 부분 및 상기 천이 영역의 각각은 집적 회로 내에 통합된, 광대역 발룬.
  7. 제6항에 있어서,
    상기 집적 회로는 Si, Ge, III-V 반도체, GaAs, SiGe, 및 이들의 조합으로 이루어지는 그룹에서 선택되는 집적 회로 장치 기술에 따라 구현되는, 광대역 발룬.
  8. 제1항에 있어서,
    상기 불평형 전송로 부분은, 마이크로스트립 도파관, 공면 스트립라인, 평행 판 스트립라인, 유한 그라운드 공면 도파관(FGCPW), 공면 도파관, 비대칭 스트립라인, 및 슬롯 라인 중 하나인, 광대역 발룬.
  9. 제1항에 있어서,
    상기 불평형 및 평형 전송로들은 밀리미터파 전송 및 마이크로파 전송 중 적어도 하나를 행할 수 있는, 광대역 발룬.
  10. 제1항에 있어서,
    상기 천이 영역의 반대측의 상기 평형 전송로 부분의 일단에 결합된 차동 필터를 더 포함하는, 광대역 발룬.
  11. 제1항에 있어서,
    백투백(back-to-back) 구성으로 상기 광대역 발룬의 상기 평형 전송로 부분에 결합된 평형 전송로 부분을 갖는 유사한 구조의 제2 광대역 발룬을 더 포함하는, 광대역 발룬.
  12. 적어도 하나의 아날로그 그라운드 기준을 갖는 불평형 차동 전송로와 아날로그 그라운드 기준이 없는 평형 차동 전송로 간에 차동 신호를 효과적으로 결합하기 위한 방법으로서,
    상기 불평형 차동 전송로와 상기 평형 차동 전송로 중 하나로부터 전파되는 횡 전자기(transverse electromagnetic; TEM)파에 의해 전자기 에너지를 수신하는 단계 - 상기 TEM파는 축 중심선에 대하여 대칭되는 제1 횡 전계 분포를 가짐 - 와,
    상기 불평형 차동 전송로와 상기 평형 차동 전송로 중 나머지 하나에 수신한 전자기 에너지를 전달하는 단계 - 상기 TEM파는 축 중심선에 대하여 대칭되는 제2 횡 전계 분포를 가짐 - 와,
    상기 불평형 차동 전송로와 상기 평형 차동 전송로 사이에 배치된 천이 영역을 따라, 제2 전자기계 분포에 부합되도록 제1 전자기계 분포를 대칭적으로 재구성하는 단계를 포함하고,
    상기 재구성에 의해 적어도 약 10:1의 대역폭에 걸친 전자기 에너지의 반사를 최소화하는, 방법.
  13. 제12항에 있어서,
    상기 대칭적으로 재구성하는 단계는 상기 천이 영역을 따른 적어도 하나의 아날로그 그라운드와의 상기 TEM파의 상호작용에 의해 달성되는, 방법.
  14. 제13항에 있어서,
    상기 대칭적으로 재구성하는 단계는 상기 축 중심선을 따라 점진적으로 달성되는, 방법.
  15. 제14항에 있어서,
    상기 대칭적으로 재구성하는 단계는 상기 적어도 하나의 아날로그 그라운드 기준에서의 길이방향 테이퍼에 의해 상기 횡 전계 분포를 성형함으로써 더욱 달성되는, 방법.
  16. 제12항에 있어서,
    수신한 전자기 에너지는 밀리미터파 전송 및 마이크로파 전송 중 적어도 하나를 포함하는, 방법.
  17. 제12항에 있어서,
    상기 평형 차동 전송로에서 상기 전자기 에너지를 필터링하는 단계를 더 포함하는, 방법.
  18. 불평형 전송로 부분, 평형 전송로 부분, 및 상기 불평형 전송로 부분과 상기 평형 전송로 부분 사이에 배치된 천이 영역을 포함하는 광대역 발룬으로서,
    상기 불평형 전송로와 상기 평형 전송로 중 하나로부터 전파되는 횡 전자기(TEM) 또는 준-TEM파에 의해 전자기 에너지를 수신하기 위한 수단 - 상기 TEM파는 축 중심선에 대하여 대칭되는 제1 횡 전계 분포를 가짐 - 과,
    상기 불평형 전송로와 상기 평형 전송로 중 나머지 하나에 수신한 전자기 에너지를 전달하기 위한 수단 - 상기 TEM파는 상기 축 중심선에 대하여 대칭되는 제2 횡 전계 분포를 가짐 - 과,
    상기 불평형 전송로와 상기 평형 전송로 사이의 천이 영역을 따라, 제2 전자기계 분포에 부합되도록 제1 전자기계 분포를 대칭적으로 재구성하기 위한 수단을 포함하고,
    상기 대칭적으로 재구성하기 위한 수단은 적어도 약 10:1의 대역폭에 걸친 상기 전자기 에너지의 반사를 최소화하는, 광대역 발룬.
KR1020120037468A 2011-06-10 2012-04-10 공통 모드 전자기장을 거부하기 위한 광대역 차동 신호 발룬 KR20120137217A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/157,623 2011-06-10
US13/157,623 US8283991B1 (en) 2011-06-10 2011-06-10 Wideband, differential signal balun for rejecting common mode electromagnetic fields

Publications (1)

Publication Number Publication Date
KR20120137217A true KR20120137217A (ko) 2012-12-20

Family

ID=46087436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120037468A KR20120137217A (ko) 2011-06-10 2012-04-10 공통 모드 전자기장을 거부하기 위한 광대역 차동 신호 발룬

Country Status (4)

Country Link
US (2) US8283991B1 (ko)
EP (1) EP2533355A1 (ko)
JP (1) JP2013005433A (ko)
KR (1) KR20120137217A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624688B2 (en) 2011-06-10 2014-01-07 Raytheon Company Wideband, differential signal balun for rejecting common mode electromagnetic fields
US8283991B1 (en) * 2011-06-10 2012-10-09 Raytheon Company Wideband, differential signal balun for rejecting common mode electromagnetic fields
JP5861868B2 (ja) * 2011-11-04 2016-02-16 ソニー株式会社 電子回路および電子回路の製造方法
FR2987479A1 (fr) * 2012-02-29 2013-08-30 Nghia Phan Procede et dispositif d'identification d'appareils electroniques portables communicants.
US9112254B2 (en) 2013-01-10 2015-08-18 Raytheon Company Switched path transmission line phase shifter including an off-set twin lead line arrangement
WO2014130152A1 (en) * 2013-02-22 2014-08-28 Raytheon Company Wideband, differential signal balun for rejecting common mode electromagnetic fields
US9130252B2 (en) 2013-02-26 2015-09-08 Raytheon Company Symmetric baluns and isolation techniques
JP2014168334A (ja) 2013-02-28 2014-09-11 Canon Inc 電子機器、その制御方法及びプログラム
US9655232B2 (en) * 2013-11-05 2017-05-16 Cisco Technology, Inc. Spanning tree protocol (STP) optimization techniques
WO2015094056A1 (en) 2013-12-19 2015-06-25 Saab Ab Balun
US10499489B2 (en) 2017-07-14 2019-12-03 Hewlett Packard Enterprise Development Lp Defected ground structure with void having resistive material along perimeter to improve EMI suppression
US10075159B1 (en) * 2017-07-17 2018-09-11 Psemi Corporation High frequency phase shifter using limited ground plane transition and switching arrangement
NL2021613B1 (en) * 2018-09-12 2020-05-06 Ampleon Netherlands Bv Impedance control unit
US11374541B2 (en) 2020-10-13 2022-06-28 Raytheon Company Common mode rejection for differential receiver in high speed data channel
US11876278B2 (en) 2021-03-29 2024-01-16 Raytheon Company Balun comprising stepped transitions between balance and unbalance connections, where the stepped transitions include ground rings of differing lengths connected by caged vias
CN113745787B (zh) * 2021-08-23 2022-06-28 格兰康希微电子系统(上海)有限公司 信号转换器和微带线-波导信号转换装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4329967Y1 (ko) * 1966-10-31 1968-12-07
US3896400A (en) 1973-06-14 1975-07-22 Varian Associates Coaxial line to microwave cavity coupling section comprising a waveguide beyond cutoff
US3976959A (en) * 1974-07-22 1976-08-24 Gaspari Russell A Planar balun
US5523728A (en) 1994-08-17 1996-06-04 The United States Of America As Represented By The Secretary Of The Army Microstrip DC-to-GHZ field stacking balun
US5534830A (en) * 1995-01-03 1996-07-09 R F Prime Corporation Thick film balanced line structure, and microwave baluns, resonators, mixers, splitters, and filters constructed therefrom
JPH09321507A (ja) * 1996-05-27 1997-12-12 Mitsubishi Electric Corp モード変換器
US6501433B2 (en) 2000-01-12 2002-12-31 Hrl Laboratories, Llc Coaxial dielectric rod antenna with multi-frequency collinear apertures
JP2003008311A (ja) 2001-06-22 2003-01-10 Mitsubishi Electric Corp バランおよび該バランを有する半導体装置
US6803835B2 (en) * 2001-08-30 2004-10-12 Agilent Technologies, Inc. Integrated filter balun
US6946880B2 (en) * 2003-03-27 2005-09-20 Raytheon Company Compact balun for rejecting common mode electromagnetic fields
US6750752B2 (en) 2002-11-05 2004-06-15 Werlatone, Inc. High power wideband balun and power combiner/divider incorporating such a balun
US6891446B2 (en) 2003-04-29 2005-05-10 Raytheon Company Compact broadband balun
JP2005277023A (ja) * 2004-03-24 2005-10-06 Nec Corp プリント回路基板、およびプリント配線基板とコネクタとの接着方法
US7187251B2 (en) * 2005-03-16 2007-03-06 International Business Machines Corporation DC isolated phase inverter and a ring hybrid coupler including the DC isolated phase inverter
US7265644B2 (en) * 2005-04-01 2007-09-04 International Business Machines Corporation Ultra-broadband integrated balun
US7449975B2 (en) 2006-01-24 2008-11-11 Ems Technologies, Inc. Ultra wide bandwidth balun
JPWO2008018230A1 (ja) * 2006-08-11 2009-12-24 コニカミノルタホールディングス株式会社 アンテナ装置
KR100771529B1 (ko) 2007-05-30 2007-10-30 이엠와이즈 통신(주) 초광대역 발룬 및 그 응용 모듈
JP4987764B2 (ja) * 2008-03-14 2012-07-25 株式会社東芝 方向性結合器
US20100007568A1 (en) * 2008-03-24 2010-01-14 Uti Limited Partnership Antenna with Balun
US7772941B2 (en) 2008-06-12 2010-08-10 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Ultra-wideband/dualband broadside-coupled coplanar stripline balun
US8283991B1 (en) * 2011-06-10 2012-10-09 Raytheon Company Wideband, differential signal balun for rejecting common mode electromagnetic fields

Also Published As

Publication number Publication date
EP2533355A1 (en) 2012-12-12
US8283991B1 (en) 2012-10-09
JP2013005433A (ja) 2013-01-07
US8471646B2 (en) 2013-06-25
US20130009723A1 (en) 2013-01-10

Similar Documents

Publication Publication Date Title
KR20120137217A (ko) 공통 모드 전자기장을 거부하기 위한 광대역 차동 신호 발룬
US8624688B2 (en) Wideband, differential signal balun for rejecting common mode electromagnetic fields
US6407647B1 (en) Integrated broadside coupled transmission line element
US4882553A (en) Microwave balun
US5265266A (en) Resistive planar star double-balanced mixer
Kooi et al. A full-height waveguide to thin-film microstrip transition with exceptional RF bandwidth and coupling efficiency
EP1363350A1 (en) Broadband uniplanar coplanar transition
US20130154773A1 (en) Waveguide
CA2418674A1 (en) Transmission lines and transmission line components with wavelength reduction and shielding
US9300022B2 (en) Vaisman baluns and microwave devices employing the same
US7288995B2 (en) Power amplifier of a transmitter
US20060284698A1 (en) Low-loss microstrip transmission line structure and a method for its implementation
US20120169431A1 (en) Microwave harmonic processing circuit
Grammer et al. Coplanar waveguide transitions to slotline: Design and microprobe characterization
JP3379471B2 (ja) 伝送線路、共振器、フィルタ、デュプレクサおよび通信装置
CN105720340A (zh) 一种含有低频传输零点的紧凑型带通滤波器
CN115207592A (zh) 一种高耦合系数的紧凑型集成定向耦合器
JP3171019B2 (ja) 方向性結合器
US11189900B2 (en) Tapered broadband balun
JP5713197B2 (ja) バラン
WO2014130152A1 (en) Wideband, differential signal balun for rejecting common mode electromagnetic fields
WO2023053255A1 (ja) 高周波線路接続構造
WO2024057539A1 (en) Slot-coupling type coupler
JP2001102822A (ja) 高周波分岐／結合装置
CN102948007A (zh) 可调谐的高频传输线

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid