JP7306289B2 - 半導体装置及び増幅器 - Google Patents

半導体装置及び増幅器 Download PDF

Info

Publication number
JP7306289B2
JP7306289B2 JP2020020547A JP2020020547A JP7306289B2 JP 7306289 B2 JP7306289 B2 JP 7306289B2 JP 2020020547 A JP2020020547 A JP 2020020547A JP 2020020547 A JP2020020547 A JP 2020020547A JP 7306289 B2 JP7306289 B2 JP 7306289B2
Authority
JP
Japan
Prior art keywords
bonding wire
conductive member
ground plane
capacitor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020020547A
Other languages
English (en)
Other versions
JP2021125671A (ja
Inventor
歩 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2020020547A priority Critical patent/JP7306289B2/ja
Priority to US17/167,213 priority patent/US11342279B2/en
Priority to CN202110180505.0A priority patent/CN113257802A/zh
Publication of JP2021125671A publication Critical patent/JP2021125671A/ja
Application granted granted Critical
Publication of JP7306289B2 publication Critical patent/JP7306289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32195—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)
  • Waveguide Connection Structure (AREA)
  • Amplifiers (AREA)

Description

本開示は、半導体装置に関する。
接地導体面上に設けられた誘電体基板と、接地導体面上に設けられた半導体基板と、誘電体基板上の配線パターンと半導体基板上の電極との間を接続するボンディングワイヤと、接地導体面に電気的に接続される金属ブロックとを備える電子回路が知られている。この電子回路では、金属ブロックは、ボンディングワイヤの下方に配置されている（例えば、特許文献１の図７参照）。
特開２０１２－１５１６９４号公報
ボンディングワイヤのインダクタンスが増加すると、ボンディングワイヤを通る信号の位相がずれて、信号の伝送に関する所望の特性が得られない場合がある。
本開示は、ボンディングワイヤのインダクタンスを低減可能な半導体装置及び増幅器を提供する。
本開示は、
接地面と、
前記接地面の上に設けられ、第１上面を有するキャパシタと、
前記接地面の上に設けられ、第２上面を有する半導体チップと、
前記第１上面と前記第２上面との間を接続するボンディングワイヤと、
前記接地面の上に設けられ、前記接地面に電気的に接続される少なくとも一つの導電性部材とを備え、
前記接地面に対する平面視にて、前記ボンディングワイヤが延伸する方向を第１方向とし、前記第１方向に直交する方向を第２方向とするとき、
前記導電性部材は、前記平面視にて、前記ボンディングワイヤから前記第２方向に離れて位置する、半導体装置を提供する。
また、本開示は、
接地面と、
前記接地面の上に設けられ、第１上面を有する第１キャパシタと、
前記接地面の上に設けられ、第２上面を有する第１トランジスタと、
前記第１上面と前記第２上面との間を接続する少なくとも一本の第１ボンディングワイヤと、
前記接地面の上に設けられ、前記接地面に電気的に接続される少なくとも一つの導電性部材と、
前記接地面の上に設けられ、第３上面を有する第２キャパシタと、
前記接地面の上に設けられ、第４上面を有する第２トランジスタと、
前記第３上面と前記第４上面との間を接続する複数の第２ボンディングワイヤと、
前記接地面の上に設けられ、前記接地面まで貫通する空間が形成された基板とを備え、
前記第１トランジスタ及び前記第２トランジスタは、前記第１キャパシタ及び前記第２キャパシタを介して互いに並列に接続されており、
前記第１トランジスタは、前記第２トランジスタよりも低出力タイプであり、
前記第１ボンディングワイヤは、前記第２ボンディングワイヤよりも本数が少なく、
前記接地面に対する平面視にて、前記第１ボンディングワイヤが延伸する方向を第１方向とし、前記第１方向に直交する方向を第２方向とするとき、
前記導電性部材は、前記平面視にて、前記第１ボンディングワイヤから前記第２方向に離れて位置する、増幅器を提供する。
本開示によれば、ボンディングワイヤのインダクタンスを低減可能な半導体装置及び増幅器を提供できる。
図１は、第１実施形態における半導体装置の構成例を示す斜視図である。 図２は、第１実施形態における半導体装置の構成例を示す平面図である。 図３は、第１実施形態における半導体装置の構成例（変形例）を示す平面図である。 図４は、導電性部材とボンディングワイヤとの位置関係の第１例を示す図である。 図５は、導電性部材とボンディングワイヤとの位置関係の第２例を示す図である。 図６は、導電性部材とボンディングワイヤとの位置関係の第３例を示す図である。 図７は、第２実施形態における半導体装置の構成例を示す俯瞰図である。 図８は、第２実施形態における半導体装置の構成例を示す断面図である。 図９は、一実施形態における増幅器の構成例を示す回路ブロック図である。 図１０は、一実施形態における増幅器の一部の構成例を示す回路図である。 図１１は、シミュレーション結果の一例を示す表である。 図１２は、シミュレーション結果の一例を示すグラフである。
［本開示の実施形態の説明］
最初に本開示の実施形態を列記して説明する。
（１）本開示の一実施形態における半導体装置は、
接地面と、
前記接地面の上に設けられ、第１上面を有するキャパシタと、
前記接地面の上に設けられ、第２上面を有する半導体チップと、
前記第１上面と前記第２上面との間を接続するボンディングワイヤと、
前記接地面の上に設けられ、前記接地面に電気的に接続される少なくとも一つの導電性部材とを備え、
前記接地面に対する平面視にて、前記ボンディングワイヤが延伸する方向を第１方向とし、前記第１方向に直交する方向を第２方向とするとき、
前記導電性部材は、前記平面視にて、前記ボンディングワイヤから前記第２方向に離れて位置する、半導体装置である。
（１）によれば、前記導電性部材は、前記平面視にて、前記ボンディングワイヤから前記第２方向に離れて位置するので、前記ボンディングワイヤを中心に同心円状に発生する磁力線（磁界）の少なくとも一部は、前記導電性部材によって遮断される。前記ボンディングワイヤから発生する磁界の少なくとも一部が前記導電性部材により遮断されることにより、前記ボンディングワイヤのインダクタンスを低減できる。
また、ボンディングワイヤは上方に突出するように湾曲している。そのため、金属ブロックがボンディングワイヤの下方のみに位置する形態（例えば、特許文献１の図７）では、ボンディングワイヤのインダクタンスの低減効果を高めるには、金属ブロックの上端を上方に突出するように湾曲する形状に変形することが求められる。しかしながら、そのように湾曲させる変形は、製造やコストの点で難しい。これに対し、（１）の形態では、前記導電性部材が前記ボンディングワイヤから前記第２方向に離れて位置するので、前記導電性部材をそのように変形しなくても、前記ワイヤボンディング（特に、上方の突出する頂部）に前記導電性部材を容易に近づけることができる。したがって、（１）の形態は、金属ブロックがボンディングワイヤの下方のみに位置する形態に比べて、ボンディングワイヤのインダクタンスを容易に低減できる。
また、金属ブロックがボンディングワイヤの下方のみに位置する形態（例えば、特許文献１の図７）では、金属ブロックの設置後でなければ、ボンディングワイヤを組み付けることは難しい。これに対し、（１）の形態では、前記導電性部材は、前記平面視にて、前記ボンディングワイヤから前記第２方向に離れて位置するので、前記導電性部材の設置後でも設置前でも、前記ボンディングワイヤを組み付けできる。よって、半導体装置の製造の自由度が向上する。
（２）前記導電性部材から前記ボンディングワイヤの頂部までの最短距離は、前記接地面から前記頂部までの最短距離以下でもよい。
（２）によれば、前記導電性部材が前記ボンディングワイヤに近接するので、前記ボンディングワイヤから発生する磁界が、前記導電性部材によって遮断される面積が大きくなる。よって、前記ボンディングワイヤのインダクタンスをより低減できる。
（３）前記導電性部材の前記接地面からの最大高さは、前記ボンディングワイヤの頂部の前記接地面からの高さ以上でもよい。
（３）によれば、前記ボンディングワイヤの頂部から斜め上方の磁界部分が前記導電性部材によって遮断されるので、前記ボンディングワイヤから発生する磁界が、前記導電性部材によって遮断される面積が大きくなる。よって、前記ボンディングワイヤのインダクタンスをより低減できる。
（４）前記導電性部材は、前記平面視にて、前記キャパシタと前記半導体チップとの間に位置してもよい。
（４）によれば、前記導電性部材が前記ボンディングワイヤに近接するので、前記ボンディングワイヤから発生する磁界が、前記導電性部材によって遮断される面積が大きくなる。よって、前記ボンディングワイヤのインダクタンスをより低減できる。
（５）前記導電性部材は、前記第２方向からの側面視にて、前記ボンディングワイヤの少なくとも一部と重なってもよい。
（５）によれば、前記ボンディングワイヤの少なくとも一部を中心に同心円状に発生する磁界が、前記導電性部材によって遮断される面積が大きくなるので、前記ボンディングワイヤのインダクタンスをより低減できる。
（６）前記導電性部材は、前記第２方向からの側面視にて、前記ボンディングワイヤの少なくとも頂部と重なってもよい。
（６）によれば、前記ボンディングワイヤの頂部を中心に同心円状に発生する磁界が、前記導電性部材によって遮断される面積が大きくなるので、前記ボンディングワイヤのインダクタンスをより低減できる。
（７）前記平面視にて、前記第２方向とは反対向きの方向を第３方向とするとき、
例えば、
前記導電性部材に含まれる第１導電性部材は、前記平面視にて、前記ボンディングワイヤから前記第２方向に離れて位置し、
前記導電性部材に含まれる第２導電性部材は、前記平面視にて、前記ボンディングワイヤから前記第３方向に離れて位置する。
（７）によれば、前記ボンディングワイヤから発生する磁界の前記第２方向の側の磁界部分は、前記第１導電性部材によって遮断され、前記ボンディングワイヤから発生する磁界の前記第３方向の側の磁界部分は、前記第２導電性部材によって遮断される。これにより、前記ボンディングワイヤから発生する磁界が、前記導電性部材によって遮断される面積が大きくなるので、前記ボンディングワイヤのインダクタンスを更に低減できる。
（８）前記接地面の上に設けられ、前記接地面まで貫通する空間が形成された基板を備え、
前記導電性部材、前記ボンディングワイヤ、前記キャパシタ及び前記半導体チップは、前記空間に配置されてもよい。
（８）によれば、前記導電性部材、前記ボンディングワイヤ、前記キャパシタ及び前記半導体チップが前記空間に配置されるので、前記接地面の上に設けられる基板が追加されても、半導体装置の前記平面視の方向での厚さの増大を抑制できる。
（９）前記半導体チップは、トランジスタでもよい。
（９）によれば、前記キャパシタと前記ボンディングワイヤとを使って、前記トランジスタから見たインピーダンスを整合できるので、前記トランジスタを通過する信号の基本波や高調波に対するインピーダンス整合が可能となる。前記ボンディングワイヤのインダクタンスが低減されることにより、２次高調波に対するインピーダンスの分散の増大を抑制できる。これにより、２次高調波に対するインピーダンス整合を広帯域で高精度に実施でき、トランジスタの所望の増幅効率を実現する周波数範囲を広げることができる。
（１０）本開示の一実施形態における増幅器は、
接地面と、
前記接地面の上に設けられ、第１上面を有する第１キャパシタと、
前記接地面の上に設けられ、第２上面を有する第１トランジスタと、
前記第１上面と前記第２上面との間を接続する少なくとも一本の第１ボンディングワイヤと、
前記接地面の上に設けられ、前記接地面に電気的に接続される少なくとも一つの導電性部材と、
前記接地面の上に設けられ、第３上面を有する第２キャパシタと、
前記接地面の上に設けられ、第４上面を有する第２トランジスタと、
前記第３上面と前記第４上面との間を接続する複数の第２ボンディングワイヤと、
前記接地面の上に設けられ、前記接地面まで貫通する空間が形成された基板とを備え、
前記導電性部材、前記第１キャパシタ、前記第１トランジスタ、前記第１ボンディングワイヤ、前記第２キャパシタ、前記第２トランジスタ及び前記第２ボンディングワイヤは、前記空間に配置されており、
前記第１トランジスタ及び前記第２トランジスタは、前記第１キャパシタ及び前記第２キャパシタを介して互いに並列に接続されており、
前記第１トランジスタは、前記第２トランジスタよりも低出力タイプであり、
前記第１ボンディングワイヤは、前記第２ボンディングワイヤよりも本数が少なく、
前記接地面に対する平面視にて、前記第１ボンディングワイヤが延伸する方向を第１方向とし、前記第１方向に直交する方向を第２方向とするとき、
前記導電性部材は、前記平面視にて、前記第１ボンディングワイヤから前記第２方向に離れて位置する、増幅器である。
（１０）によれば、前記導電性部材は、前記平面視にて、前記第１ボンディングワイヤから前記第２方向に離れて位置するので、前記第１ボンディングワイヤを中心に同心円状に発生する磁力線（磁界）の少なくとも一部は、前記導電性部材によって遮断される。前記第１ボンディングワイヤから発生する磁界の少なくとも一部が前記導電性部材により遮断されることにより、前記第１ボンディングワイヤのインダクタンスを低減できる。
また、（１０）によれば、前記第１キャパシタと前記第１ボンディングワイヤとを使って、前記第１トランジスタから見たインピーダンスを整合できるので、前記第１トランジスタを通過する信号の基本波や高調波に対するインピーダンス整合が可能となる。前記第２キャパシタと前記第２ボンディングワイヤとを使って、前記第２トランジスタから見たインピーダンスを整合できるので、前記第２トランジスタを通過する信号の基本波や高調波に対するインピーダンス整合が可能となる。
また、（１０）では、前記第１トランジスタは、前記第２トランジスタよりも低出力タイプであり、前記第１ボンディングワイヤは、前記第２ボンディングワイヤよりも本数が少ない。そのため、前記第１ボンディングワイヤのインダクタンスの変化は、前記第２ボンディングワイヤのインダクタンスの変化に比べて、高調波のインピーダンス整合に対する影響が大きい。しかしながら、（１０）によれば、前記第１ボンディングワイヤのインダクタンスが低減されることにより、前記第１トランジスタを通過する信号の２次高調波に対するインピーダンスの分散の増大を抑制できる。これにより、当該２次高調波に対するインピーダンス整合を広帯域で高精度に実施でき、前記第１トランジスタの所望の増幅効率を実現する周波数範囲を広げることができる。その結果、所望の増幅効率を実現する広帯域の増幅器を実現できる。
また、金属ブロックがボンディングワイヤの下方のみに位置する形態（例えば、特許文献１の図７）では、金属ブロックの設置後でなければ、ボンディングワイヤを組み付けることは難しい。これに対し、（１０）の形態では、前記導電性部材は、前記平面視にて、前記第１ボンディングワイヤから前記第２方向に離れて位置するので、前記導電性部材の設置後でも設置前でも、前記第１ボンディングワイヤを組み付けできる。よって、増幅器の製造の自由度が向上する。
次に、本開示の実施形態における半導体装置及び増幅器の具体例を、図面を参照しつつ説明する。なお、本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
［本開示の実施形態の詳細］
図１は、第１実施形態における半導体装置の構成例を示す斜視図である。図２は、第１実施形態における半導体装置の構成例を示す平面図である。図１，２を参照して、第１実施形態における半導体装置の構成例について説明する。
なお、理解の容易のため、図面における各部材の縮尺は実際とは異なる場合がある。本開示の実施形態では、３軸方向（Ｘ軸方向、Ｙ軸方向、Ｚ軸方向）の３次元直交座標系が用いられる。平行、直角、直交、水平、垂直、上下、左右などの方向には、本開示の実施形態の効果を損なわない程度のずれが許容される。Ｘ軸方向、Ｙ軸方向、Ｚ軸方向は、それぞれ、Ｘ軸に平行な方向、Ｙ軸に平行な方向、Ｚ軸に平行な方向を表す。Ｘ軸方向とＹ軸方向とＺ軸方向は、互いに直交する。ＸＹ平面、ＹＺ平面、ＺＸ平面は、それぞれ、Ｘ軸方向及びＹ軸方向に平行な仮想平面、Ｙ軸方向及びＺ軸方向に平行な仮想平面、Ｚ軸方向及びＸ軸方向に平行な仮想平面を表す。
図１，２に示す半導体装置１０１は、接地面１０、キャパシタ２０、半導体チップ３０、ボンディングワイヤ４０、第１導電性部材５０及び第２導電性部材６０を備える。
接地面１０は、接地用の導体面である。接地面１０は、例えば、銅等の導体板又は導体膜の表面である。
キャパシタ２０は、接地面１０の上に設けられる素子であり、第１上面２１を有する。キャパシタ２０は、例えば、接地面１０に接する裏面電極を有するダイキャパシタである。キャパシタ２０の裏面電極が接地面１０に接することで、キャパシタ２０の裏面電極は接地面１０に接地されるとともに、キャパシタ２０の熱は接地面１０に放熱される。キャパシタ２０は、第１上面２１に形成された第１電極２２を有する。キャパシタ２０は、第１電極２２と裏面電極との間に容量部を有する。
半導体チップ３０は、接地面１０の上に設けられる素子であり、第２上面３１を有する。半導体チップ３０は、接地面１０に接する裏面電極を有する。半導体チップ３０の裏面電極が接地面１０に接することで、半導体チップ３０の裏面電極は接地面１０に接地されるとともに、半導体チップ３０の熱は接地面１０に放熱される。半導体チップ３０は、第２上面３１に形成された第２電極３２を有する。
半導体チップ３０は、例えば、ＧａＮ（窒化ガリウム）デバイス等のトランジスタである。ＧａＮデバイスは、他の半導体デバイス（例えば、Ｓｉ－ＬＤＭＯＳ（シリコン横方向拡散金属酸化膜半導体）やＧａＡｓ－ＦＥＴ（ガリウム砒素電界効果トランジスタ）等）と比較し、バンドギャップが広くて移動度も高いため、優れた高周波出力特性を有する。半導体チップ３０は、トランジスタ以外の半導体素子（例えば、ダイオード）でもよい。
ボンディングワイヤ４０は、第１上面２１と第２上面３１との間を接続する導体であり、第１上面２１上の第１電極２２に電気的に接続される第１ワイヤ端４１と、第２上面３１上の第２電極３２に電気的に接続される第２ワイヤ端４２とを有する。ボンディングワイヤ４０は、接地面１０から最も離れた頂部４３を有し、頂部４３を頂点に湾曲している。
第１導電性部材５０及び第２導電性部材６０は、接地面１０の上に設けられ、接地面１０に電気的に接続される。第１導電性部材５０及び第２導電性部材６０の図１に示す外形は、直方体であるが、他の形状でもよい。第１導電性部材５０及び第２導電性部材６０は、それぞれ、ボンディングワイヤ４０に対向する表面を有し、図１に示す形態では、ＺＸ平面に平行な表面を有する。
第１導電性部材５０及び第２導電性部材６０は、その表面の少なくとも一部が金メッキ等の導体で覆われていれば、その内部が導体でなくてもよい。第１導電性部材５０及び第２導電性部材６０は、例えば、銀ペースト等の導電性の接着部材によって接地面１０に固定される。
図２は、接地面１０に対する平面視で半導体装置１０１を示している。接地面１０に対する平面視にて、ボンディングワイヤ４０が延伸する方向を第１方向とし、第１方向に直交する方向を第２方向とし、第２方向とは反対向きの方向を第３方向とする。例えば図２において、正のＸ軸方向は、第１方向の一例であり、負のＹ軸方向は、第２方向の一例であり、正のＹ軸方向は、第３方向の一例である。図２において、接地面１０に対する平面視は、接地面１０の法線方向（Ｚ軸方向）からの視点を示す。
第１導電性部材５０は、接地面１０に対する平面視にて、ボンディングワイヤ４０から負のＹ軸方向に離れて位置し、第２導電性部材６０は、接地面１０に対する平面視にて、ボンディングワイヤ４０から正のＹ軸方向に離れて位置する。したがって、ボンディングワイヤ４０から発生する磁界の負のＹ軸方向の側の磁界部分は、第１導電性部材５０によって遮断され、ボンディングワイヤ４０から発生する磁界の正のＹ軸方向の側の磁界部分は、第２導電性部材６０によって遮断される。これにより、ボンディングワイヤ４０から発生する磁界が、ボンディングワイヤ４０の両側に位置する第１導電性部材５０及び第２導電性部材６０によって遮断される。よって、ボンディングワイヤ４０のインダクタンスを低減する度合いは、ボンディングワイヤ４０の片側のみに導電性部材が配置されている形態（例えば、第２導電性部材６０が無い形態）に比べて高い。
第１導電性部材５０と第２導電性部材６０とのうち、一方の導電性部材は、無くてもよい。この形態でも、残りの導電性部材によって、ボンディングワイヤ４０のインダクタンスを低減できる。
ボンディングワイヤ４０の負のＹ軸方向の側の側面から負のＹ軸方向に離れて位置する第１導電性部材５０の個数は、一つに限られず、複数でもよい。ボンディングワイヤ４０の正のＹ軸方向の側の側面から正のＹ軸方向に離れて位置する第２導電性部材６０の個数は、一つに限られず、複数でもよい。
第１導電性部材５０と第２導電性部材６０とのうち少なくとも一方の導電性部材は、例えば、接地面１０に対する平面視にて、キャパシタ２０と半導体チップ３０との間に位置する。これにより、当該少なくとも一方の導電性部材がボンディングワイヤ４０に近接するので、ボンディングワイヤ４０から発生する磁界が、当該少なくとも一方の導電性部材によって遮断される面積が大きくなる。よって、ボンディングワイヤ４０のインダクタンスをより低減できる。図２に示す形態では、第１導電性部材５０と第２導電性部材６０との両方が、接地面１０に対する平面視にて、キャパシタ２０と半導体チップ３０との間に位置する。
図３は、第１実施形態における半導体装置の構成例（変形例）を示す平面図である。図３に示すように、第１導電性部材５０と第２導電性部材６０との両方が、接地面１０に対する平面視にて、キャパシタ２０と半導体チップ３０との間に位置しなくてもよい。図３に示す形態でも、ボンディングワイヤ４０から発生する磁界の負のＹ軸方向の側の磁界部分は、第１導電性部材５０によって遮断され、ボンディングワイヤ４０から発生する磁界の正のＹ軸方向の側の磁界部分は、第２導電性部材６０によって遮断される。したがって、図３に示す形態でも、ボンディングワイヤ４０のインダクタンスを低減できる。
図１，２において、例えば、第１導電性部材５０からボンディングワイヤ４０の頂部４３までの最短距離ｄ１は、接地面１０から頂部４３までの最短距離Ｈ（例えば、接地面１０から頂部４３の下面までの高さｈ０）以下である。これにより、第１導電性部材５０がボンディングワイヤ４０に近接するので、ボンディングワイヤ４０から発生する磁界が、第１導電性部材５０によって遮断される面積が大きくなる。よって、ボンディングワイヤ４０のインダクタンスをより低減できる。同様に、第２導電性部材６０からボンディングワイヤ４０の頂部４３までの最短距離ｄ２は、接地面１０から頂部４３までの最短距離Ｈ（例えば、接地面１０から頂部４３の下面までの高さｈ０）以下でもよい。これにより、ボンディングワイヤ４０のインダクタンスをより低減できる。
図４は、導電性部材とボンディングワイヤとの位置関係の第１例を示す図である。第１導電性部材５０の接地面１０からの最大高さｈ５は、図４に示すように、ボンディングワイヤ４０の頂部４３の接地面１０からの高さ（例えば、接地面１０から頂部４３の下面までの高さｈ０）未満でもよい。図４に示す形態でも、頂部４３を中心に同心円状に発生する磁界を第１導電性部材５０によって遮断できるので、ボンディングワイヤ４０のインダクタンスを低減できる。
第２導電性部材６０の接地面１０からの最大高さｈ６は、図４に示すように、ボンディングワイヤ４０の頂部４３の接地面１０からの高さ（例えば、接地面１０から頂部４３の下面までの高さｈ０）未満でもよい。第１導電性部材５０と同様に、ボンディングワイヤ４０のインダクタンスを低減できる。
図５は、導電性部材とボンディングワイヤとの位置関係の第２例を示す図である。第１導電性部材５０の接地面１０からの最大高さｈ５は、図５に示すように、高さｈ０以上高さｈ３未満でもよい。高さｈ０は、接地面１０から頂部４３の下面までの高さを表し、高さｈ３は、接地面１０から頂部４３の上面までの高さを表す。図５に示す形態でも、頂部４３を中心に同心円状に発生する磁界を第１導電性部材５０によって遮断できるので、ボンディングワイヤ４０のインダクタンスを低減できる。同様に、第２導電性部材６０の接地面１０からの最大高さｈ６を高さｈ０以上高さｈ３未満にしても、ボンディングワイヤ４０のインダクタンスを低減できる。
図６は、導電性部材とボンディングワイヤとの位置関係の第３例を示す図である。第１導電性部材５０の接地面１０からの最大高さｈ５は、図６に示すように、高さｈ３以上でもよい。図６に示す形態でも、頂部４３を中心に同心円状に発生する磁界を第１導電性部材５０によって遮断できるので、ボンディングワイヤ４０のインダクタンスを低減できる。同様に、第２導電性部材６０の接地面１０からの最大高さｈ６を高さｈ３以上にしても、ボンディングワイヤ４０のインダクタンスを低減できる。
図７は、第２実施形態における半導体装置の構成例を示す不感図である。図８は、第２実施形態における半導体装置の構成例を示す平面図である。図７，８を参照して、第２実施形態における半導体装置の構成例について説明する。なお、上述の実施形態と同様の構成についての説明は、上述の説明を援用することで、省略又は簡略する。
図７，８に示す半導体装置１０２は、導体板１１、キャパシタ１２０、第１トランジスタ１３０、ボンディングワイヤ４０、第１導電性部材５０、第２導電性部材６０及び基板１２を備える。第１トランジスタ１３０は、半導体チップの一例である。
導体板１１の上面は、接地面１０である。導体板１１は、例えば、銅板である。
基板１２は、接地面１０の上に設けられる、例えば誘電体基板である。基板１２は、基板上面１３と基板下面１４とを有する。基板下面１４は、接地面１０に接する。基板１２には、接地面１０まで貫通する空間１５が形成されている。空間１５は、例えば、基板上面１３から基板下面１４まで貫通する孔であり、キャビティとも称される。空間１５は、完全な孔に限られず、その側面が開口している形態でもよい。接地面１０は、空間１５を介して露出している。
第１導電性部材５０、第２導電性部材６０、ボンディングワイヤ４０、キャパシタ１２０及び第１トランジスタ１３０は、空間１５に配置される。第１導電性部材５０等が空間１５に配置されるので、接地面１０の上に設けられる基板１２が存在していても、半導体装置１０２の平面視の方向での厚さの増大を抑制できる。
キャパシタ１２０は、第１電極２２及び第３電極２３が第１上面２１に形成されている。キャパシタ１２０は、第１電極２２と裏面電極との間に形成される第１容量部と、第３電極２３と裏面電極との間に形成される第２容量部とを有する。
ボンディングワイヤ１４０は、第１電極２２と第３電極２３との間を接続する導体であり、第３電極２３に電気的に接続されるワイヤ端１４１と、第１電極２２に電気的に接続されるワイヤ端１４２とを有する。
ボンディングワイヤ７０は、基板上面１３と第１上面２１との間を接続する導体であり、基板上面１３上の電極９１に電気的に接続されるワイヤ端７１と、第１上面２１上の第３電極２３に電気的に接続されるワイヤ端７２とを有する。電極９１は、入力端子１１１に直接又不図示の部品を介して入力端子１１１に電気的に接続される。
第１トランジスタ１３０は、第２電極３２及び第４電極３３が第２上面３１に形成されている。例えば、第２電極３２は、ゲート電極であり、第４電極３３は、ドレイン電極である。
ボンディングワイヤ８０は、第２上面３１と基板上面１３との間を接続する導体であり、第２上面３１上の第４電極３３に電気的に接続されるワイヤ端８１と、基板上面１３上の電極９２に電気的に接続されるワイヤ端８２とを有する。電極９２は、メイン出力端子１１２に電気的に接続される。
図８において、第１導電性部材５０及び第２導電性部材６０は、Ｙ軸方向からの側面視にて、ボンディングワイヤ４０の少なくとも一部と重なる。これにより、ボンディングワイヤ４０の少なくとも一部を中心に同心円状に発生する磁界が、第１導電性部材５０及び第２導電性部材６０によって遮断される面積が大きくなるので、ボンディングワイヤ４０のインダクタンスをより低減できる。
図８では、第１導電性部材５０及び第２導電性部材６０は、Ｙ軸方向からの側面視にて、ボンディングワイヤ４０の少なくとも頂部４３と重なる。これにより、頂部４３を中心に同心円状に発生する磁界が、第１導電性部材５０及び第２導電性部材６０によって遮断される面積が大きくなるので、ボンディングワイヤ４０のインダクタンスをより低減できる。
図９は、一実施形態における増幅器の構成例を示す回路ブロック図である。上述の実施形態と同様の構成については、上述の説明を援用することで、省略又は簡略する。図９に示す増幅器１０３は、第１トランジスタ１３０及び第２トランジスタ２３０が第１キャパシタ１２０及び第２キャパシタ２２０を介して互いに並列に接続されるドハティ型の増幅器である。
増幅器１０３は、入力端子１１１、整合回路９３、駆動アンプ９０、整合回路９４及び分配器９９を有する入力回路を備える。増幅器１０３は、整合回路９７、第１ボンディングワイヤ４０、第１トランジスタ１３０、ボンディングワイヤ８０、整合回路９５及びメイン出力端子１１２を有するキャリア増幅回路を有する。増幅器１０３は、整合回路２９７、第２ボンディングワイヤ２４０、第２トランジスタ２３０、ボンディングワイヤ２８０、整合回路９６及びピーク出力端子１１３を有するピーク増幅回路を有する。増幅器１０３は、第１導電性部材５０及び第２導電性部材６０を更に備える。
整合回路９７は、フィルタ部１７０、ボンディングワイヤ７０及び第１キャパシタ１２０を有する。整合回路２９７は、フィルタ部２７０、ワイヤボンディング２７３及び第２キャパシタ２２０を有する。整合回路９７と整合回路２９７は、互いに同じ回路構成を有する。
図１０に示すように、フィルタ部１７０は、インダクタ１７１とキャパシタ１７２とを有し、フィルタ部２７０は、インダクタ２７１とキャパシタ２７２とを有する。第１キャパシタ１２０は、第１容量部１２１及び第２容量部１２２を有する。第１容量部１２１及び第２容量部１２２の各々の一端は、ボンディングワイヤ１４０を介して互いに接続される。第２キャパシタ２２０は、第３容量部２２１及び第４容量部２２２を有する。第３容量部２２１及び第４容量部２２２の各々の一端は、ボンディングワイヤ２４１を介して互いに接続される。
第１導電性部材５０、第２導電性部材６０、第１キャパシタ１２０、第１トランジスタ１３０、第１ボンディングワイヤ４０、第２キャパシタ２２０、第２トランジスタ２３０及び第２ボンディングワイヤ２４０は、空間１５（図７参照）に配置されている。空間１５に配置される以外の上述の部品は、基板１２に実装される。
図９において、第１トランジスタ１３０は、第２トランジスタ２３０よりも低出力タイプであり、第１ボンディングワイヤ４０は、第２ボンディングワイヤ２４０よりも本数が少ない。第１ボンディングワイヤ４０の本数は、少なくとも１本（例えば、１本）であり、第２ボンディングワイヤ２４０の本数は、複数（例えば、２本）である。そのため、第１ボンディングワイヤ４０のインダクタンスの変化は、第２ボンディングワイヤ２４０のインダクタンスの変化に比べて、高調波のインピーダンス整合に対する影響が大きい。しかしながら、増幅器１０３によれば、第１ボンディングワイヤ４０のインダクタンスが低減されることにより、第１トランジスタ１３０を通過する信号の２次高調波に対するインピーダンスの分散の増大を抑制できる。これにより、当該２次高調波に対するインピーダンス整合を広帯域で高精度に実施でき、第１トランジスタ１３０の所望の増幅効率を実現する周波数範囲を広げることができる。その結果、所望の増幅効率を実現する広帯域の増幅器１０３を実現できる。
ボンディングワイヤから発生する磁界を遮断する面積を大きくするほど、ボンディングワイヤのインダクタンスを低減する効果が高くなるため、ワイヤの本数が少ない、特に１本のワイヤの場合に、最も効果がある。
図１１は、シミュレーション結果の一例を示す表である。図１２は、図１１に示すシミュレーション結果の一例を示すグラフである。図１１，１２は、図１に示す構成において、高さｈ０を０．２７ｍｍに固定した状態で最短距離ｄ１，ｄ２の両方を変化させた場合の、ボンディングワイヤ４０のインダクタンス（Ｌ値）とその低減量を示す。図１１において、ｈ０＝０．２７ｍｍでｄ１，ｄ２＝∞の欄は、図１に示す構成から第１導電性部材５０及び第２導電性部材６０を削除した形態（比較形態）のデータを表す。Ｌ値低減量は、比較形態のＬ値からの低減量を表す。最短距離ｄ１，ｄ２を高さｈ０よりも短くすることによって、Ｌ値低減量が増加している。
以上、実施形態を説明したが、特許請求の範囲の趣旨及び範囲から逸脱することなく、形態や詳細の多様な変更が可能なことが理解されるであろう。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が可能である。
１０ 接地面
１１ 導体板
１２ 基板
１３ 基板上面
１４ 基板下面
１５ 空間
２０ キャパシタ
２１ 第１上面
２２ 第１電極
２３ 第３電極
３０ 半導体チップ
３１ 第２上面
３２ 第２電極
３３ 第４電極
４０ 第１ボンディングワイヤ
４０ ボンディングワイヤ
４１ 第１ワイヤ端
４２ 第２ワイヤ端
４３ 頂部
５０ 第１導電性部材
６０ 第２導電性部材
７０ ボンディングワイヤ
７１ ワイヤ端
７２ ワイヤ端
８０ ボンディングワイヤ
８１ ワイヤ端
８２ ワイヤ端
９０ 駆動アンプ
９１ 電極
９２ 電極
９３ 整合回路
９４ 整合回路
９５ 整合回路
９６ 整合回路
９７ 整合回路
９９ 分配器
１０１ 半導体装置
１０２ 半導体装置
１０３ 増幅器
１１１ 入力端子
１１２ メイン出力端子
１１３ ピーク出力端子
１２０ 第１キャパシタ
１２０ キャパシタ
１２１ 第１容量部
１２２ 第２容量部
１３０ 第１トランジスタ
１４０ ボンディングワイヤ
１４１ ワイヤ端
１４２ ワイヤ端
１７０ フィルタ部
１７１ インダクタ
１７２ キャパシタ
２２０ 第２キャパシタ
２２１ 第３容量部
２２２ 第４容量部
２３０ 第２トランジスタ
２４０ 第２ボンディングワイヤ
２４１ ボンディングワイヤ
２７０ フィルタ部
２７１ インダクタ
２７２ キャパシタ
２７３ ワイヤボンディング
２８０ ボンディングワイヤ
２９７ 整合回路

Claims (10)

  1. 接地面と、
    前記接地面の上に設けられ、第１上面を有するキャパシタと、
    前記接地面の上に設けられ、第２上面を有する半導体チップと、
    前記第１上面と前記第２上面との間を接続するボンディングワイヤと、
    前記接地面の上に設けられ、前記接地面に電気的に接続される少なくとも一つの導電性部材とを備え、
    前記接地面に対する平面視にて、前記ボンディングワイヤが延伸する方向を第１方向とし、前記第１方向に直交する方向を第２方向とするとき、
    前記導電性部材は、前記平面視にて、前記ボンディングワイヤから前記第２方向に離れて位置する、半導体装置。
  2. 前記導電性部材から前記ボンディングワイヤの頂部までの最短距離は、前記接地面から前記頂部までの最短距離以下である、請求項１に記載の半導体装置。
  3. 前記導電性部材の前記接地面からの最大高さは、前記ボンディングワイヤの頂部の前記接地面からの高さ以上である、請求項１又は請求項２に記載の半導体装置。
  4. 前記導電性部材は、前記平面視にて、前記キャパシタと前記半導体チップとの間に位置する、請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 前記導電性部材は、前記第２方向からの側面視にて、前記ボンディングワイヤの少なくとも一部と重なる、請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. 前記導電性部材は、前記第２方向からの側面視にて、前記ボンディングワイヤの少なくとも頂部と重なる、請求項５に記載の半導体装置。
  7. 前記平面視にて、前記第２方向とは反対向きの方向を第３方向とするとき、
    前記導電性部材に含まれる第１導電性部材は、前記平面視にて、前記ボンディングワイヤから前記第２方向に離れて位置し、
    前記導電性部材に含まれる第２導電性部材は、前記平面視にて、前記ボンディングワイヤから前記第３方向に離れて位置する、請求項１から請求項６のいずれか一項に記載の半導体装置。
  8. 前記接地面の上に設けられ、前記接地面まで貫通する空間が形成された基板を備え、
    前記導電性部材、前記ボンディングワイヤ、前記キャパシタ及び前記半導体チップは、前記空間に配置される、請求項１から請求項７のいずれか一項に記載の半導体装置。
  9. 前記半導体チップは、トランジスタである、請求項１から請求項８のいずれか一項に記載の半導体装置。
  10. 接地面と、
    前記接地面の上に設けられ、第１上面を有する第１キャパシタと、
    前記接地面の上に設けられ、第２上面を有する第１トランジスタと、
    前記第１上面と前記第２上面との間を接続する少なくとも一本の第１ボンディングワイヤと、
    前記接地面の上に設けられ、前記接地面に電気的に接続される少なくとも一つの導電性部材と、
    前記接地面の上に設けられ、第３上面を有する第２キャパシタと、
    前記接地面の上に設けられ、第４上面を有する第２トランジスタと、
    前記第３上面と前記第４上面との間を接続する複数の第２ボンディングワイヤと、
    前記接地面の上に設けられ、前記接地面まで貫通する空間が形成された基板とを備え、
    前記導電性部材、前記第１キャパシタ、前記第１トランジスタ、前記第１ボンディングワイヤ、前記第２キャパシタ、前記第２トランジスタ及び前記第２ボンディングワイヤは、前記空間に配置されており、
    前記第１トランジスタ及び前記第２トランジスタは、前記第１キャパシタ及び前記第２キャパシタを介して互いに並列に接続されており、
    前記第１トランジスタは、前記第２トランジスタよりも低出力タイプであり、
    前記第１ボンディングワイヤは、前記第２ボンディングワイヤよりも本数が少なく、
    前記接地面に対する平面視にて、前記第１ボンディングワイヤが延伸する方向を第１方向とし、前記第１方向に直交する方向を第２方向とするとき、
    前記導電性部材は、前記平面視にて、前記第１ボンディングワイヤから前記第２方向に離れて位置する、増幅器。
JP2020020547A 2020-02-10 2020-02-10 半導体装置及び増幅器 Active JP7306289B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020020547A JP7306289B2 (ja) 2020-02-10 2020-02-10 半導体装置及び増幅器
US17/167,213 US11342279B2 (en) 2020-02-10 2021-02-04 Semiconductor device and amplifier having bonding wire and conductive member
CN202110180505.0A CN113257802A (zh) 2020-02-10 2021-02-08 半导体装置和放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020020547A JP7306289B2 (ja) 2020-02-10 2020-02-10 半導体装置及び増幅器

Publications (2)

Publication Number Publication Date
JP2021125671A JP2021125671A (ja) 2021-08-30
JP7306289B2 true JP7306289B2 (ja) 2023-07-11

Family

ID=77178297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020020547A Active JP7306289B2 (ja) 2020-02-10 2020-02-10 半導体装置及び増幅器

Country Status (3)

Country Link
US (1) US11342279B2 (ja)
JP (1) JP7306289B2 (ja)
CN (1) CN113257802A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277574A (ja) 2007-04-27 2008-11-13 Toyota Central R&D Labs Inc 半導体チップ実装基板
JP2015115960A (ja) 2013-12-12 2015-06-22 フリースケール セミコンダクター インコーポレイテッド 半導体デバイス及び製造方法
JP2015204547A (ja) 2014-04-15 2015-11-16 日本電信電話株式会社 高周波部品の接続構造
US20150340306A1 (en) 2014-05-23 2015-11-26 Infineon Technologies Ag Semiconductor device package having asymmetric chip mounting area and lead widths

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5720261B2 (ja) 2011-01-19 2015-05-20 富士通株式会社 電子回路及び送受信システム
EP2747134B1 (en) * 2012-12-18 2021-09-01 Ampleon Netherlands B.V. Amplifier device
KR102191374B1 (ko) * 2016-11-22 2020-12-16 한국전자통신연구원 광 송신 모듈
US10506704B1 (en) * 2018-08-21 2019-12-10 Nxp Usa, Inc. Electromagnetically-shielded microelectronic assemblies and methods for the fabrication thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277574A (ja) 2007-04-27 2008-11-13 Toyota Central R&D Labs Inc 半導体チップ実装基板
JP2015115960A (ja) 2013-12-12 2015-06-22 フリースケール セミコンダクター インコーポレイテッド 半導体デバイス及び製造方法
JP2015204547A (ja) 2014-04-15 2015-11-16 日本電信電話株式会社 高周波部品の接続構造
US20150340306A1 (en) 2014-05-23 2015-11-26 Infineon Technologies Ag Semiconductor device package having asymmetric chip mounting area and lead widths

Also Published As

Publication number Publication date
CN113257802A (zh) 2021-08-13
US11342279B2 (en) 2022-05-24
US20210249360A1 (en) 2021-08-12
JP2021125671A (ja) 2021-08-30

Similar Documents

Publication Publication Date Title
JP2721093B2 (ja) 半導体装置
US6781233B2 (en) Semiconductor device and converter device with an integrated capacitor
US8592957B2 (en) Semiconductor device having shield layer and chip-side power supply terminal capacitively coupled therein
KR101077758B1 (ko) 고주파 패키지 장치 및 그 제조 방법
US20210313283A1 (en) Multi level radio frequency (rf) integrated circuit components including passive devices
US6414387B1 (en) Semiconductor device including a chip having high-frequency circuit blocks
US11588441B2 (en) Semiconductor amplifier
US11127686B2 (en) Radio-frequency module and communication device
JP7306289B2 (ja) 半導体装置及び増幅器
TW526705B (en) High frequency semiconductor device
US20230253341A1 (en) Circuit module
CN210489609U (zh) 集成电路封装体
JP4646969B2 (ja) 半導体装置
US11362011B2 (en) Power amplification device
JP5181424B2 (ja) 高出力増幅器
JPH11195731A (ja) 半導体装置
JP2007324499A (ja) 高周波用半導体装置
JP2021069068A (ja) 半導体装置
WO2023053228A1 (en) Semiconductor device
JP5720261B2 (ja) 電子回路及び送受信システム
TW543236B (en) High frequency semiconductor device
JP2009064904A (ja) 銅回路基板およびこれを用いた半導体モジュール装置
JP2002231849A (ja) 高周波装置
KR20210113031A (ko) 전력 증폭 모듈
JP2015204547A (ja) 高周波部品の接続構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230612

R150 Certificate of patent or registration of utility model

Ref document number: 7306289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150