DE102008020774A1 - Montageplatte für Halbleiterchips mit mehreren Anschlüssen - Google Patents

Montageplatte für Halbleiterchips mit mehreren Anschlüssen Download PDF

Info

Publication number
DE102008020774A1
DE102008020774A1 DE102008020774A DE102008020774A DE102008020774A1 DE 102008020774 A1 DE102008020774 A1 DE 102008020774A1 DE 102008020774 A DE102008020774 A DE 102008020774A DE 102008020774 A DE102008020774 A DE 102008020774A DE 102008020774 A1 DE102008020774 A1 DE 102008020774A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
ground
dielectric substrate
conductor
mounting plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008020774A
Other languages
English (en)
Other versions
DE102008020774A8 (de
Inventor
Hisanori Uda
Tesuya Kariya Katayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008020774A1 publication Critical patent/DE102008020774A1/de
Publication of DE102008020774A8 publication Critical patent/DE102008020774A8/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H01L2223/6633—Transition between different waveguide types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19033—Structure including wave guides being a coplanar line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19038—Structure including wave guides being a hybrid line type
    • H01L2924/19039—Structure including wave guides being a hybrid line type impedance transition between different types of wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Montageplatte für Halbleiterchips weist ein Isolationssubstrat und eine Vielzahl von Eingangs- oder Ausgangsanschlüssen auf, die mit einem Halbleiterchip zur Verarbeitung eines Hochfrequenzsignales verbunden sind. Der Halbleiterchip weist an seiner Oberseite eine Masseschicht des Chips auf, die durch eine Metallschicht aufgebaut ist. Das Isolationssubstrat weist eine Streifenleitung, die an seiner Oberseite ausgeformt und mit den Anschlüssen verbunden ist, und einen Hohlraum oder einen vertieften Raum zum Einbetten des Halbleiterchips darin auf. Das Substrat weist ferner eine gemeinsame Masse, die aus Metall besteht und zu der unteren Fläche des Hohlraums frei liegt, eine koplanare Leitung, die mit der Streifenleitung verbunden ist, dreifache parallele Kontaktierungsdrähte, die die Verbindungsanschlüsse des Chips und die koplanare Leitung verbinden, und eingebettete Leiter auf, die wenigstens in Abschnitte einer ringförmigen Vertiefung oder eines ringförmigen Spalts eingebettet sind, die bzw. der zwischen der Innenwandlungsfläche des Hohlraums und den Seitenflächen des Chips gebildet wird.

Description

  • QUERVERWEIS AUF EINE VERWANDTE ANMELDUNG
  • Diese Anmeldung basiert auf der früheren japanischen Patentanmeldung Nr. 2007-120041 , eingereicht am 27. April 2007, und beansprucht deren Priorität, wobei deren Beschreibung hierin durch Verweis eingeschlossen ist.
  • HINTERGRUND DER ERFINDUNG
  • [Technisches Gebiet der Erfindung]
  • Die gegenwärtige Erfindung bezieht sich auf eine Montageplatte für Halbleiterchips mit mehreren Anschlüssen, auf welche ein Halbleiterchip zur Verarbeitung von Hochfrequenzsignalen montiert ist.
  • [Stand der Technik]
  • Es sind bereits Montageplatten für Halbleiterchips mit mehreren Anschlüssen bekannt, bei denen in einer oberen Fläche eines Isolationssubstrats ein vertiefter Raum ausgeformt ist, um einen Halbleiterchip darin einzubetten. Eine solche Montageplatte ist beispielsweise in den offengelegten japanischen Patentanmeldungen Nr. 2001-094012 und 2001-102820 offenbart. Ein Halbleiterchip ist in dem vertieften Raum derart eingebettet, dass beispielsweise sowohl Kontaktierungsdrähte gekürzt als auch die Größe der Montageplatte verringert werden können.
  • In einer solchen Montageplatte für Halbleiterchips dienen seriell verbundene und integrierte Leiter sowohl als Masse einer rückwärtigen Fläche eines Halbleiterchips als auch als Masse (die im Folgenden als „gemeinsame Masse" bezeichnet wird), die unter (an einer rückwärtigen Seite) einer Streifenleitung oder einer koplanaren Leitung ausgeformt ist. Die koplanare Leitung und der Halbleiterchip sind durch dreifache parallele Kontaktierungsdrähte verbunden. Die mittlere Leitung der dreifachen parallelen Kontaktierungsdrähte dient als Signalleitung, und die seitlichen Kontaktierungsdrähte oder die Masseleitungen sind mit einer Metallschicht (einer Masseschicht des Chips) verbunden, die an der Oberseite des Halbleiterchips ausgeformt ist. Eine ringförmige Vertiefung, die eine Schaltung des Halbleiterchips herstellt, ist unmittelbar unter den dreifachen parallelen Kontaktierungsdrähten ausgeformt, wobei die gemeinsame Masse zu einer unteren Fläche der Vertiefung freiliegt.
  • Insbesondere verursachen beispielsweise neuere Montageplatten, wie z. B. solche für ein Millimeterwellen-SiGe-IC, einen großen Verlust, wenn in das Halbleitersubstrat ein hochfrequentes elektromagnetisches Feld eindringt. Daher ist eine Multilager-Struktur weit verbreitet. Die Multilager-Struktur wird dadurch ausgeformt, dass auf einem Halbleitersubstrat des Millimeterwellen-IC eine Masseschicht des Chips (Metallschicht) gestapelt wird, dass darauf eine Isolierschicht gestapelt wird und dass ferner darauf eine Signalleitung (ein Streifenleiter) angeordnet wird. Durch Einsetzen einer solchen Multilager-Struktur breitet sich zwischen dem Streifenleiter und der Masseschicht des Chips ein Hochfrequenzsignal aus. Daher kann durch die Masseschicht des Chips effektiv verhindert werden, dass ein unnötiges elektromagnetisches Feld in das Halbleitersubstrat eindringt.
  • Die koplanare Leitung und die dreifachen parallelen Kontaktierungsdrähte werden in der oben beschriebenen Montageplatte für Halbleiterchips dazu verwendet, eine gute Impedanzanpassung zu erzielen.
  • Eine Verwendung der oben beschriebenen Mulitlayer-Struktur lässt es jedoch nicht nur zu, dass sich das Hochfrequenzsignal zwischen dem Streifenleiter und der Masseschicht des Chips ausbreitet, sondern auch, dass sich das Hochfrequenzsignal teilweise zwischen der gemeinsamen Masse an der rückwärtigen Fläche des Halbleiterchips und der Masseschicht des Chips ausbreitet. Daher wird zwischen der Masseschicht des Chips und der gemeinsamen Masse ein Parallelplatten-Mode hervorgerufen. Somit verschlechtert sich die Isolierung zwischen den vielen Anschlüssen. Im Folgenden wird der Mechanismus zum Hervorrufen des Parallelplatten-Mode beschrieben.
  • Es ist nicht notwendig, dass alle Linien einer elektrischen Kraft von der Signalleitung die Kontaktierungsdrähte auf den lateralen Seiten (die Masseleitungen) erreichen, sondern sie können auch die gemeinsame Masse unmittelbar unter den Masseleitungen erreichen. Insbesondere tritt in geringem Maße aus der Signalleitung eine Hochfrequenz aus und erreicht die gemeinsame Masse. Durch das Austreten der Linien einer elektrischen Kraft können die Masseleitungen ein Potenzial der gemeinsamen Masse aufweisen. Somit kann die Masseschicht des Chips, die mit den Masseleitungen direkt verbunden ist, dadurch Potenzial für die gemeinsame Masse haben. Daher wird an der Masseschicht des Chips ein Gleichtakt bewirkt, um den oben erwähnten Parallelplatten-Mode anzuregen. Es ist wahrscheinlich, dass sich die Anregung an den Ecken von parallelen Platten anreichert, so dass sich die Anregung (Anregung eines elektrischen Feldes) um den Halbleiterchip entlang der oben erwähnten ringförmigen Vertiefung ausbreitet. Die Tendenz dazu, dass sich das elektrische Feld an den Ecken der Masseschicht des Chips anreichert, wird durch den Mechanismus verursacht, welcher der gleiche ist wie der Mechanismus, bei dem es wahrscheinlich ist, dass sich das elektrische Feld an den Ecken von herkömmlich verwendeten Streifenleitern (Signalleitungen) anreichert.
  • Auf diese Art und Weise tritt Hochfrequenzenergie, die durch die Anregung verursacht worden ist, zu anderen Anschlüssen aus, so dass sich die Isolierung zwischen den vielen Anschlüssen verschlechtert.
  • KURZFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist geschaffen worden, um das oben beschriebene Problem zu lösen, und es ist ihre Aufgabe, die Isolation zwischen mehreren Anschlüssen (was im Folgenden als „Isolation zwischen Anschlüssen" bezeichnet wird) einer Montageplatte von Halbleiterchips zu erhöhen, in die ein Halbleiterchip eingebettet ist.
  • Die folgenden Aspekte können wirksam sein, um das oben beschriebene Problem zu lösen.
  • Insbesondere weist ein erster Aspekt der vorliegenden Erfindung auf: eine Vielzahl von Eingangs- oder Ausgangsanschlüssen, die mit einem Halbleiterchip verbunden sind, um ein Hochfrequenzsignal zu verarbeiten, wobei der Halbleiterchip Verbindungsanschlüsse und Seitenflächen aufweist und an seiner Oberfläche eine Masseschicht des Chips aufweist, die durch eine Metallschicht aufgebaut ist; und ein Isolationssubstrat, das aufweist: eine Streifenleitung, die an der Oberseite des Isolationssubstrats ausgeformt ist und mit den Anschlüssen verbunden ist; einen Hohlraum, der eine untere Fläche und eine Innenwandungsfläche aufweist, oder einen vertieften Raum, dessen oberes Ende offen ist, um darin den Halbleiterchip einzubetten; eine gemeinsame Masse, die aus Metall hergestellt ist und zu der unteren Fläche des Hohlraums frei liegt; eine koplanare Leitung, die mit der Streifenleitung verbunden ist; dreifache parallele Kontaktierungsdrähte, welche die Verbindungsanschlüsse des Halbleiterchips und die koplanare Leitung verbinden; und eingebettete Leiter, die wenigstens in Abschnitte einer ringförmigen Vertiefung oder eines ringförmigen Spalts eingebettet sind, die bzw. der zwischen der Innenwandungsfläche des Hohlraums und den Seitenflächen des Halbleiterchips gebildet ist.
  • Es sind pro Anschluss drei Verbindungsanschlüsse vorgesehen. Zwei laterale Anschlüsse der drei sind mit der Masseschicht des Chips verbunden. Zwei laterale Kontaktierungsdrähte (Masseleitungen) der drei parallelen Kontaktierungsdrähte sind mit den lateralen Verbindungsanschlüssen bzw. mit der Masseschicht des Chips verbunden. Die gemeinsame Masse kann aus zusammengesetzten Leitern bestehen, die beispielsweise durch eine Anzahl von Durchgangslöchern seriell ausgeformt sind, welche beispielsweise an einem dielektrischen Substrat ausgebildet sind.
  • Die Masseschicht des Chips kann an der Oberseite des Halbleiterchips oder an einem Abschnitt einer oberen Schicht, die nicht die oberste Schicht des Halbleiterchips ist, ausgeformt sein. Demgemäß kann die Oberseite der Masseschicht des Chips beispielsweise mit Harz bedeckt sein.
  • Die bestimmte Struktur oder Anwendung des Halbleiterchips kann beliebig ausgewählt werden. Die dreidimensionale Gestalt kann auch beliebig ausgewählt werden und muss somit nicht notwendiger Weise im Wesentlichen ein rechtwinkliges Parallelepiped sein.
  • In einem zweiten Aspekt der gegenwärtigen Erfindung gemäß dem ersten Aspekt sind die eingebetteten Leiter zur Masseschicht des Chips kontaktfrei angeordnet.
  • In einem dritten Aspekt der gegenwärtigen Erfindung weisen die eingebetteten Leiter jeweils eine säulenartige Form auf, stehen auf der gemeinsamen Masse, weisen einen Kopfabschnitt auf, der sich im Wesentlichen auf dem gleichen Niveau befindet wie der der Masseschicht des Chips, und sind entlang der ringförmigen Vertiefung in einer Periode angeordnet, die 0,35 oder mehr bis 0,7 oder weniger mal der Wellenlänge einer Sollhochfrequenz liegt, die sich durch die ringförmige Vertiefung ringförmig ausbreitet.
  • Am meisten ist jedoch bevorzugt, dass die Anordnungsperiode die Hälfte der Wellenlänge (der Leiterwellenlänge) beträgt, mit der sich die Sollhochfrequenz ringförmig ausbreitet.
  • In einem vierten Aspekt der vorliegenden Erfindung gemäß einem der ersten bis dritten Aspekte weist der Halbleiterchip in der Draufsicht eine rechtwinklige Form auf; und
    Weisen die eingebetteten Leitern jeweils eine säulenartige Form auf, stehen auf der gemeinsamen Masse, weisen einen Kopfabschnitt auf, der sich im Wesentlichen auf dem gleichen Niveau befindet wie der der Masseschicht des Chips, und sind wenigstens an vier Ecken der ringförmigen Vertiefung oder in der Nähe der vier Ecken angeordnet.
  • Wenn die Form des Halbleiterchips in der Draufsicht ein Quadrat ist, können jedoch die eingebetteten Leiter vorzugsweise wenigstens an vier Ecken der ringförmigen Vertiefung angeordnet sein.
  • In einem fünften Aspekt der vorliegenden Erfindung gemäß einem der ersten bis vierten Aspekte weist der Halbleiterchip in der Draufsicht eine quadratische Form auf; und weist eine Seite der quadratischen Form eine Länge auf, die ein ganzzahliges Vielfaches der Hälfte der Wellenlänge der Sollhochfrequenz ist, die sich durch die ringförmige Vertiefung ringförmig ausbreitet.
  • In einem sechsten Aspekt der vorliegenden Erfindung gemäß einem der ersten bis fünften Aspekte weist das Isolationssubstrat innerhalb der Wandungsfläche des Hohlraumes einen Hohlleiter auf, der aus einem Leiter besteht und kontinuierlich so vorgesehen ist, dass er entlang der Wandungsfläche kreist.
  • In einem siebten Aspekt der vorliegenden Erfindung gemäß einem der ersten bis sechsten Aspekte ist die Streifenleitung durch einen ersten Signalstreifenleiter, der einen verlängerten Endabschnitt aufweist, aufgebaut und an einer Oberseite eines dielektrischen Substrats ausgeformt, welches den oberen Teil des Isolationssubstrats gliedert; weist das dielektrische Substrats einen Masseleiter auf, der eine bestimmte Breite aufweist und unter dem ersten Signalstreifenleiter angeordnet ist, wobei er auf der rückwärtigen Fläche des dielektrischen Substrats gestapelt ist; weist die koplanare Leitung auf: einen zweiten Signalstreifenleiter, der an der Oberseite des dielektrischen Substrats ausgeformt ist und mit dem ersten Signalstreifenleiter verbunden ist, ohne dass der Masseleiter unmittelbar darunter vorgesehen ist; ein Paar von ersten Massestreifenleitern, die an der rückwärtigen Fläche des dielektrischen Substrats parallel ausgeformt sind, wobei sie sich von den Masseleiter derart ausdehnen, dass sie schräge laterale Seiten des verlängerten Endabschnittes des ersten Signalstreifenleiters oder schräge laterale Seiten des zweiten Signalstreifenleiters sind; und ein Paar von zweiten Massestreifenleitern, die an der Oberseite des dielektrischen Substrats so ausgeformt sind, dass sie schräge laterale Seiten des zweiten Signalstreifenleiters sind und mittels Durchgangslöchern, die in dem dielektrischen Substrat ausgeformt sind, jeweils mit dem Paar von ersten Massestreifenleitern verbunden sind.
  • Im Folgenden wird die Richtung senkrecht zu einer oberen Fläche des dielektrischen Substrats als „vertikale" oder „auf-und-ab-"Richtung bezeichnet. Die Längsrich tung des ersten Signalstreifenleiters wird als „von-Vorne-nach-Hinten-„Richtung bezeichnet. Eine Richtung senkrecht zu beiden obigen Richtungen wird als „laterale” Richtung bezeichnet.
  • Der Ausdruck „verlängerter Endabschnitt" bezieht sich auf einen Endabschnitt des ersten Signalstreifenleiters, der dem Halbleiterchip zugewandt ist. Der verlängerte Endabschnitt kann beispielsweise durch einen Kontaktierungsdraht aufgebaut werden, der die ersten und zweiten Signalstreifenleitern verbindet. Es ist bevorzugt, dass der Masseleiter, welcher eine bestimmte Breite hat, nicht unter dem verlängerten Endabschnitt ausgeformt ist.
  • In einem achten Aspekt der vorliegenden Erfindung gemäß einem der ersten bis siebten Aspekte ist die Sollhochfrequenz eine Millimeterwelle; und weist der Halbleiterchip eine integrierte Schaltung zur Verarbeitung der Millimeterwelle auf. Das oben beschriebene Problem kann effektiv oder in vernünftiger Weise gelöst werden, indem der oben beschriebene Aspekt der vorliegenden Erfindung verwendet wird.
  • Wie oben beschrieben, ist es wahrscheinlich, dass sich die Verteilung des elektrischen Feldes der Masseschicht des Chips, die durch einen Gleichtakt (Parallelplatten-Mode) angeregt wird, an den Ecken der Metallschicht und ihrer nahen Umgebung anreichert. Demgemäß kann der Gleichtakt effektiv dadurch unterdrückt werden, dass eine Maßnahme getroffen wird, um ein Ausbreiten der Hochfrequenz hinsichtlich der ringförmigen Vertiefung zwischen dem Halbleiterchip und dem Substrat zu verhindern.
  • Insbesondere gemäß dem ersten Aspekt der vorliegenden Erfindung kann die Anregung der hohen Frequenz, die sich entlang der ringförmigen Vertiefung ausbreitet, effektiv unterdrückt werden, wobei die Anregung dadurch verursacht worden ist, dass der Parrallelplatten-Mode angeregt worden ist, der zwischen der Masseschicht des Chips und der gemeinsamen Masse auftritt. Der Grund dafür ist der, dass die eingebetteten Leiter als Barrieren dienen können, die ein Filter ausformen, um eine ringförmige Ausbreitung des elektromagnetischen Feldes zu verhindern. Es ist beispielsweise bekannt, dass dann, wenn Ausbreitungsbarrieren, die beispielsweise aus Metall bestehen, bei einer Halbwellenperiode errichtet werden, die senkrecht zu der Ausbreitungsrichtung des elektromagnetischen Feldes verlaufen, die periodische Struktur das Ausbreiten des elektromagnetischen Feldes verhindern kann, so dass sich das elektromagnetische Feld verschlechtert. Das japanische Patent Nr. 3589137 beispielsweise offenbart ganz einfache Beispiele für diese Technik.
  • Gemäß dem ersten Aspekt der vorliegenden Erfindung kann daher effektiv verhindert werden, dass die Anregungsenergie, die in der ringförmigen Vertiefung gespeichert ist, zunimmt, was durch den Parallelplatten-Mode verursacht wird. Dadurch kann die Isolierung zwischen Anschlüssen effektiv verbessert werden.
  • Um die Anregung des Parallelplatten-Mode zu verhindern, kann beispielsweise der Versuch unternommen werden, beide Platten (die Masseschicht des Chips und die gemeinsame Masse) zu verbinden, wobei beispielsweise eine Vielzahl von Kontaktierungsdrähten verwendet wird, um die Potentiale der beiden Platten auf dem im Wesentlichen gleichen Niveau zu halten. In dem Fall, in dem Kontaktierungsdrähte verwendet werden, kann jedoch zugelassen werden, dass Induktivitätskomponenten in den Leitern enthalten sein, die dabei Schwierigkeiten verursachen, den Wert auf ungefähr 50 pH oder weniger zu verringern. In diesem Fall ist es nicht unbedingt leicht, die Potentiale der beiden Platten auf dem im Wesentlichen gleichen Niveau zu halten.
  • Um derartige Kontaktierungsdrähte anzuordnen, müssen außerdem an der gemeinsamen Masse um den Halbleiterchip herum Masseanschlussflächen vorgesehen sein. Wenn jedoch ein solcher Raum zum Anordnen der Anschlussflächen vorgesehen ist, kann dies dazu führen, dass die Größe des Hohlraums zunimmt, wodurch nachteilige Faktoren dafür entstehen, die Größe der Montageplatte für Halbleiterchips in wünschenswerter Weise zu verringern.
  • Da die Vorteile der vorliegenden Erfindung durch den Filtereffekt herbeigeführt werden können, der mit der ringförmigen Ausbreitung des elektrischen Feldes in Zusammenhang steht, ist es nicht notwendig, dass die eingebetteten Leiter mit der Masseschicht des Chips verbunden sind.
  • Gemäß dem zweiten Aspekt der vorliegenden Erfindung können zum Zulassen, dass die eingebetteten Leiter zu der Masseschicht des Chips kontaktfrei angeordnet sind, ungeachtet beispielsweise der bestimmten Struktur (Auslegung) des oben beschriebenen Halbleiterchips, die eingebetteten Leiter ziemlich einfach angeordnet werden. Gemäß dem zweiten Aspekt der vorliegenden Erfindung können somit die Herstellungskosten der erfindungsgemäßen Montageplatte für Halbleiterchips ungeachtet der spezifischen Struktur des Halbleiterchips effektiv niedrig gehalten werden.
  • Gemäß dem dritten Aspekt der vorliegenden Erfindung können die eingebetteten Leiter bei einer Halbwellenperiode der Sollhochfrequenz (der Hälfte einer Leiterwellenlänge) oder bei der Periode nahe dieser Länge angeordnet werden. Diese periodische Struktur kann ermöglichen, dass der Filtereffekt für die Hochfrequenz effektiv auftritt, die sich durch die ringförmige Vertiefung ringförmig ausbreitet.
  • Erfahrungsgemäß ist bekannt, dass die Verwendung des vierten Aspekts der vorliegenden Erfindung die Anregung der ringförmigen Ausbreitung der Hochfrequenz effektiver verhindern kann als der Fall, in dem jeder eingebettete Leiter nahe der Mitte von jeder Seite angeordnet ist. Der Grund dafür ist der, dass angenommen wird, dass es wahrscheinlich ist, dass sich das elektrische Feld an den Ecken der Masseschicht des Chips, d. h. an den vier Ecken der ringförmigen Vertiefung, anreichert, jedoch ist kein detaillierter Mechanismus bekannt.
  • Wenn der zu montierende Halbleiterchip in der Draufsicht rechteckig ausgeformt ist, sind Verbindungsanschlüsse oder Hochfrequenzschaltungen kaum in der Nähe der vier Ecken angeordnet. In dieser Hinsicht kann der vierte Aspekt der vorliegenden Erfindung die Sorge aus der Welt schaffen, dass die eingebetteten Leiter auf den Schaltungsbetrieb in einem Halbleiterchip einer weit verbreiteten und herkömmlich verwendeten Auslegung plötzlich nachteilige Wirkungen ausüben. Beispiele für solche nachteiligen Wirkungen können eine Verschlechterung der Impedanzanpassung an eine Halbleiterchipschaltung und ein unabsichtlicher Kontakt (ein Kurzschluss) der eingebetteten Leiter mit Signalleitungen, Verbindungsanschlüssen und dergleichen aufweisen.
  • Im Allgemeinen ist die ringförmige Vertiefung so ausgeformt, dass sie aufgrund dessen sehr eng ist, dass sie kleiner gebaut wird. Daher ist es nicht unbedingt leicht, die eingebetteten Leiter in die ringförmige Vertiefung einzubetten. In dem Fall, in dem in einer Platte ein vertiefter Raum, der in der Draufsicht rechteckig ist, und Durchgangslöcher ausgeformt sind, ist jede der vier Ecken des Rechtecks im Allgemeinen in abgerundeter Bogenform ausgebildet, die sich mit einem Mittelpunktswinkel von ungefähr 180° geringfügig nach außen erstreckt. Demgemäß wird in der horizontalen Richtung (nach außen in Richtung der Breite der ringförmigen Vertiefung) um jede der Ecken des Rechtecks (der ringförmigen Vertiefung) ein kleiner Ortsraum erzeugt.
  • Wenn die Räume verwendet werden, von welchen jeder in der Draufsicht eine bogenförmige innere Umfangswandlungsfläche aufweist und welche an den vier Ecken des vertieften Raumes (der ringförmigen Vertiefung) ausgeformt sind, ist es somit ziemlich leicht, die eingebetteten Leiter an den jeweiligen vier Ecken anzuordnen. Verfahren zum Erzielen einer solchen Anordnung können ein Verfahren beinhalten, bei dem beispielsweise an den jeweiligen vier Ecken auf einfache Art und Weise eine Metallpaste eingebettet wird.
  • Gemäß dem vierten Aspekt der vorliegenden Erfindung kann somit ein Anstieg der Herstellungskosten der gewünschten Montageplatte für Halbleiterchips effektiv verhindert werden.
  • Die geringfügig hervorstehenden bogenförmigen Räume sind an den vier Ecken des vertieften Raumes (der ringförmigen Vertiefung) durch die im Folgenden erläuterten Bearbeitungsvorgänge nach außen hin ausgeformt. Insbesondere beispielsweise bei der normalen Verarbeitung von Substraten wird ein im Wesentlichen säulenförmiges, längliches Schleifwerkzeug oder Polierwerkzeug, wie z. B. ein Bohrer, verwendet, um jede Seite des Rechtecks mit hoher Genauigkeit auszuformen. Falls die hervorstehenden Räume nicht ausgeformt sind, muss im Inneren jeder Ecke des Rechtecks eine Rundung ausgeformt sein, die den Radius des Werkzeugs aufweist.
  • Das Ausformen von Rundungen im Inneren der vier Ecken des Rechtecks, die den vertieften Raum bilden, ist nicht gängig, weil derartige innere Rundungen nicht ermöglichen können, dass der rechteckige Halbleiterchip, der im Wesentlichen die gleiche Abmessung wie der vertiefte Raum aufweist, in dem vertieften Raum angeordnet (untergebracht) wird. Selbstverständlich wird für den Radius des länglichen Ständers eines Werkzeuges, der eine hinreichende Lebensdauer aufweisen muss, ein kleiner Wert festgelegt. Daher ist es notwendig, die oben erwähnten Ortsräume an den vier Ecken der ringförmigen Vertiefung auszuformen, es sei denn, dass eine spezielle oder aufwändige Substratbearbeitung durchgeführt wird.
  • Der fünfte Aspekt der vorliegenden Erfindung ermöglicht eine simultane Ausführung des dritten und vierten Aspekts der vorliegenden Erfindung, um die eingebetteten Leiter am effektivsten anzuordnen.
  • Gemäß dem sechsten Aspekt der vorliegenden Erfindung kann effektiv verhindert werden, dass das elektrische Feld, das sich durch die ringförmige Vertiefung hindurch ausbreitet, um diese herum austritt. In Kombination dieses sechsten Aspekts mit einem der oben beschriebenen Aspekte kann daher die Isolierung zwischen Anschlüssen effektiver verbessert werden. Die Anordnung des Hohlleiters, die oben beschrieben ist, kann dazu beitragen, eine konstante Wirkung dahingehend auszuüben, dass der Betrag der Reflexion der Eingangsleistung von einem Eingangsanschluss weiter verringert wird und dass sich die Bandbreite für die Isolierung zwischen Anschlüssen weiter ausdehnt.
  • Gemäß dem siebten Aspekt der vorliegenden Erfindung ist zwischen dem zweiten Signalstreifenleiter und dem ersten Massestreifenleiter ein dielektrisches Substrat angeordnet, um der koplanaren Leitung eine Zweischicht-Struktur zu geben. Dadurch kann ein Übertragungsmodus realisiert werden, der zwischen einem Übertragungsmodus durch eine Mikrostreifenleitung und einem Übertragungsmodus durch die herkömmliche koplanare Leitung liegt. Gemäß dem siebten Aspekt der vorliegenden Erfindung kann daher der Übertragungsmodus allmählich geändert werden und kann der Energieverlust, welcher die Modusänderung begleitet, effektiv verringert werden.
  • Der achte Aspekt der vorliegenden Erfindung kann die Größe des Spalts zwischen einer Signalleitung und einer Masseleitung, wie z. B. ungefähr 100 μm, erhöhen. Dadurch kann von den Herstellungsvorgängen des oben beschriebenen Aufbaus die spezielle Feinbearbeitung eliminiert werden, die für die Bearbeitung von Keramik verwendet worden ist. Gemäß dem achten Aspekt der vorliegenden Erfindung kann daher für das dielektrische Substrat ein organisches Substrat verwendet werden, wodurch mit niedrigeren Kosten als bei der herkömmlichen Herstellung ein gewünschtes Isolationssubstrat (eine Montageplatte für Halbleiterchips) ausgeformt werden kann.
  • Eine Montageplatte für einen Halbleiterchip (integrierte Schaltung), wie z. B. eine Montageplatte für einen HF-Schalter, der für ein Millimeterwellenradar verwendet werden kann, weist beispielsweise sehr oft drei oder mehr I/O-Anschlüsse auf. Auf diesem technischen Gebiet war es ein großes Problem, die Hochfrequenzisolation zwischen mehreren Anschlüssen sicherzustellen. Der Grund dafür ist der, dass auf diesem technischen Gebiet insbesondere eine Ebene (Seite), die einen I/O-Anschluss für Hochfrequenzsignale aufweist, sehr oft einen anderen, angrenzend angeordneten Anschluss aufweist, oder dass eine Ebene (Seite), die an eine Ebene angrenzt, welche einen I/O-Anschluss für Hochfrequenzsignale aufweist, sehr oft einen anderen, angrenzend angeordneten Anschluss aufweist.
  • Somit ist der achte Aspekt der vorliegenden Erfindung insbesondere dafür sehr brauchbar, die Abmessung der Montageplatte zu verringern, um darauf ein Substrat einer integrierten Schaltung zu montieren, die Millimeterwellen verarbeitet, und um die Isolation zwischen Anschlüssen sicherzustellen.
  • Es ist bevorzugt, dass die Leitungslänge der ersten und zweiten Massestreifenleiter so festgelegt ist, dass in einer Sollfrequenz die lateralen Masseleitungen in den dreifachen parallelen Kontaktierungsdrähten und die Masseschicht des Chips an einem Verbindungspunkt kurzgeschlossen sind. Die Länge des Kurzschlussweges von dem Verbindungspunkt zu der gemeinsamen Masse kann beispielsweise so festgelegt sein, dass sie die Hälfte der hohen Sollfrequenzwellenlänge (elektrische Länge oder Leiterwellenlänge) aufweist. Dadurch kann das Impedanzniveau an dem Verbindungspunkt das gleiche sein wie das der gemeinsamen Masse. Kurz gesagt kann der Verbindungspunkt im Wesentlichen kurzgeschlossen sein.
  • Dadurch, dass beispielsweise die koplanare Leitung und der Halbleiterchip verbunden sind, kann daher die Masseschicht des Chips des Halbleiterchips bei einer Sollfrequenz im Wesentlichen an Masse gelegt sein. So kann das Auftreten des Gleichtakts im Voraus minimiert werden, der durch die Betriebsweise verhindert werden soll, die auf dem Aspekt der vorliegenden Erfindung basiert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • In den beigefügten Zeichnungen zeigen:
  • 1 eine perspektivische Ansicht, die eine Montageplatte für Halbleiterchips gemäß einer ersten Ausführungsform der gegenwärtigen Erfindung darstellt;
  • 2 eine Querschnittsansicht, die einen Halbleiterchip darstellt, der an die Montageplatte für Halbleiterchips gemäß der ersten Ausführungsform zu montieren ist;
  • 3 eine perspektivische Ansicht einer koplanaren Leitung und deren Umgebung in der Montageplatte für Halbleiterchips gemäß der ersten Ausführungsform;
  • 4 eine Querschnittsansicht entlang einer Linie E-E' von 3;
  • 5A eine Querschnittsansicht entlang einer Linie A-A', die in den 3 und 4 gezeigt ist;
  • 5B eine Querschnittsansicht entlang einer Linie B-B', die in den 3 und 4 dargestellt ist;
  • 5C eine Querschnittsansicht entlang einer Linie C-C', die in den 3 und 4 dargestellt ist;
  • 5D eine Querschnittsansicht entlang einer Linie D-D', die in den 3 und 4 dargestellt ist;
  • 6 eine graphische Darstellung, die die Ergebnisse einer Auswertung hinsichtlich der Isolierung in der Montageplatte für Halbleiterchips gemäß der ersten Ausführungsform darstellt;
  • 7 eine graphische Darstellung, die die Ergebnisse einer Auswertung hinsichtlich der Isolierung eines Vergleichsbeispiels 1 in Bezug auf die erste Ausführungsform zeigt;
  • 8 eine perspektivische Ansicht, die eine Montageplatte für Halbleiterchips gemäß einer zweiten Ausführungsform der gegenwärtigen Erfindung darstellt;
  • 9 eine graphische Darstellung, die die Ergebnisse einer Auswertung hinsichtlich der Isolierung in der Montageplatte für Halbleiterchips gemäß der zweiten Ausführungsform darstellt;
  • 10 eine graphische Darstellung, die die Ergebnisse einer Auswertung hinsichtlich der Isolierung eines Vergleichsbeispiels 2 hinsichtlich der zweiten Ausführungsform darstellt; und
  • 11 eine Draufsicht, die einen Umriss einer ringförmigen Vertiefung gemäß einer dritten Ausführungsform der gegenwärtigen Erfindung darstellt.
  • DETAILIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • In Bezug auf die beigefügten Zeichnungen werden im Folgenden detailliert einige Ausführungsformen der vorliegenden Erfindungen beschrieben.
  • Es ist darauf hinzuweisen, dass es nicht beabsichtigt ist, dass die vorliegende Erfindung auf die im Folgenden beschriebenen Ausführungsformen begrenzt ist. Es ist ebenfalls darauf hinzuweisen, dass in den Ausführungsformen die identischen oder gleichen Komponenten oder Abschnitte mit den gleichen Bezugszeichen versehen sind, um Erklärungen wegzulassen.
  • [Erste Ausführungsform]
  • 1 ist eine perspektivische Ansicht, die eine Montageplatte 200 für Halbleiterchips gemäß einer ersten Ausführungsform der Erfindung zeigt, welche mit vier Eingangs/Ausgangs-(I/O-)Anschlüssen versehen ist. Die Montageplatte 200 für Halbleiterchips weist an einer Oberseite eines Isolationssubstrats 40 einen vertieften Raum auf, wobei eine obere Seite des Raumes offen ist. Der vertiefte Raum bildet einen Hohlraum 220, der ein im Wesentlichen rechtwinkliges Parallelepiped ist und in der Draufsicht eine quadratische Ausgestaltung aufweist. In dem Hohlraum 220 ist ein Halbleiterchip 100 angebracht. Die Montageplatte 200 für Halbleiterchips ist mit insgesamt vier I/O-Anschlüssen 201, 202, 203 und 204 sowie mit Verbindungsanschlüssen 105, die an insgesamt vier Positionen in dem Halbleiterchip 100 angeordnet sind, versehen. Jeder der Verbindungsanschlüsse 105 ist mit einem der I/O-Anschlüsse (201, 202, 203 und 204) beispielsweise verbunden durch: eine koplanare Leitung 20, die einen zweiten Signalstreifenleiter 21 aufweist; einen ersten Signalstreifenleiter 11, der an einer Oberseite einer obersten Schicht (siehe dielektrisches Substrat 41 von 4) aus einer Vielzahl von dielektrischen Substraten, welche das Isolationssubstrat 40 bilden, ausgeformt ist; und dreifache parallele Kontaktierungsdrähte 26.
  • Im Folgenden wird die Längsrichtung des ersten Signalstreifenleiters 11 als „x-Achsen-Richtung" bezeichnet, wird die Richtung senkrecht zu der oberen Fläche des Isolationssubstrats 40 als „vertikale Richtung" oder „z-Achsen-Richtung" bezeichnet, und wird die Richtung senkrecht zu den x- und z-Achsen-Richtungen als „laterale Richtung", „links- und -rechts-Richtung" oder „y-Achsen-Richtung" bezeichnet. Die Montageplatte 200 für Halbleiterchips, die den Halbleiterchip 100 aufweist, ist so ausgeformt, dass sie sowohl zu der x-Achse als auch zu der y-Achse symmetrisch ist.
  • 2 zeigt eine Querschnittsansicht, welche den Halbleiterchip 100 darstellt, der auf die Montageplatte 200 für Halbleiterchips montiert wird. Der Halbleiterchip 100 ist ein Dummychip für einen Testlauf (Simulationstest) während des Betriebs (Hochfrequenzausbreitungseigenschaften) der Montageplatte 200 für Halbleiterchips. In dem Halbleiterchip 100 ist auf die obere Seite eines Siliziumsubstrats 101 eine Masseschicht 102 des Chips gestapelt, die aus Gold (Au) hergestellt ist, auf deren Oberfläche ferner eine SiO2-Schicht 103 gestapelt ist. An der oberen Seite der SiO2-Schicht 103 sind auch zwei aus Gold (AU) bestehende Signalleitungen 104 ausgeformt, die zueinander in der Längsrichtung (x-Achsen-Richtung) als Streifen parallel sind. In der Montageplatte 200 für Halbleiter ist in dem Siliziumsubstrat 101 anstelle der Signalleitungen 104 normalerweise beispielsweise ein Schalter oder eine Halbleiter-IC-Schaltung zur Verarbeitung von Millimeterwellen angeordnet. In diesem Fall ist jedoch ein solcher Dummychip angeordnet, um in der Montageplatte 200 für Halbleiterchips Standardbetriebe, wie z. B. eine Isolation zwischen Anschlüssen, zu überprüfen.
  • Wie in 1 dargestellt ist, ist der Halbleiterchip 100 ein im Wesentlichen rechteckiges Parallelepiped, dessen Seitenlänge in der Längsrichtung (x-Achse) und in der lateralen Richtung (y-Achse) ungefähr 2,5 mm beträgt. Diese Länge entspricht ungefähr einer Hälfte (ungefähr 63%) der ringförmig gerichteten Wellenlänge einer Sollhochfrequenz (76,5 GHz) in einer ringförmigen Vertiefung 210 in der ersten Ausführungsform.
  • Wie in 1 dargestellt ist, ist die ringförmige Vertiefung 210, deren Umriss in der Draufsicht ein im Wesentlichen quadratförmiger Ring ist, um den Halbleiterchip 100 gebildet. Die Vertiefung 210 entspricht einem Raum, der verblieben ist, nachdem der Halbleiterchip 100 in dem Hohlraum 220 angeordnet worden ist. In jede der vier Ecken der ringförmigen Vertiefung 210 ist ein säulenförmiger Leiter 1, der aus einer Silberpaste hergestellt ist, eingebettet. Die säulenförmigen Leiter 1 entsprechen den "eingebetteten Leitern" der vorliegenden Erfindung. Insbesondere befindet sich der säulenförmige Leiter 1 an jeder der vier Ecken der ringförmigen Vertiefung 210, und wird durch eine Innenwandungsfläche des Hohlraums 220 und durch eine Seitenwandungsfläche des Halbleiterchips 100 ein Spalt gebildet. Jeder der säulenförmigen Leiter 1 steht direkt auf einer gemeinsamen Masse 30 (siehe 4), die sich an einer rückwärtigen Fläche des Halbleiterchips 100 befindet. Ein Kopfabschnitt (eine Oberseite) von jedem säulenförmigen Leiter 1 befindet sich im Wesentlichen auf dem gleichen Niveau wie die Masseschicht 102 des Chips.
  • 3 ist eine perspektivische Ansicht, welche die koplanare Leitung 20 und deren Umgebung der Montageplatte 200 für Halbleiterchips aufweist. Unmittelbar unter den zwei Verbindungsanschlüssen 105b, die in 3 gezeigt sind, ist keine SiO2-Schicht 103 ausgeformt. Wie in 4 dargestellt ist, sind die zwei Verbindungsanschlüsse 105b von 3 durch jeweilige leitende Löcher, die in der SiO2-Schicht 103 ausgeformt sind, direkt mit der Masseschicht 102 des Chips verbunden. Wie in 3 gezeigt ist, ist oberhalb der SiO2-Schicht 103 und oberhalb eines Endes der Signalleitung 104 ein Verbindungsanschluss 105a ausgeformt, der sich zwischen den zwei Verbindungsanschlüssen 105b befindet.
  • Insbesondere dient der Verbindungsabschluss 105a, der in der 3 gezeigt ist, als Eingangsanschluss zum Zuführen einer hohen Frequenz (Eingangssignal) zu dem Halbleiterchip 100 von dem Eingangsanschluss 201, der in 1 dargestellt ist. Eine Signalleitung, die den Eingangsanschluss 201 und den Verbindungsanschluss 105a verbindet, wird dadurch ausgeformt, dass der erste Signalstreifenleiter 11, ein Kontaktierungsdraht 24, der zweite Signalstreifenleiter 21 und ein Kontaktierungsdraht 26a sequentiell verbunden werden.
  • In diesem Fall kann zwischen den ersten und zweiten Signalstreifenleitern 11 und 21 unter Verwendung des Kontaktierungsdrahtes 24 zur Verbindung eine Impedanzanpassung eingestellt werden. Die ersten und zweiten Signalstreifenleiter 11 und 21 sind in der Ebene des gleichen dielektrischen Substrats (des dielektrischen Substrats 41 von 41) ausgeformt. Auf den lateralen Seiten des zweiten Signalstreifenleiters 21 ist ein Paar von bandähnlichen zweiten Massestreifenleitern 23 vorgesehen, die sich in der gleichen Ebene in der Längs-(x-Achsen)Richtung erstrecken und von dem zweiten Signalstreifenleiter 21 um ungefähr 100 μm beabstandet sind. Unmittelbar unter dem zweiten Signalstreifenleiter 21 ist jedoch keine Metallschicht (Masseleiter 15 von 4) angeordnet, die für den ersten Signalstreifenleiter 11 eine Masse bildet. Anders ausgedrückt ist auf eine rückwärtige Fläche des dielektrischen Substrats 41 unterhalb des ersten Signalstreifenleiters 11 eine sehr breite Schicht des Masseleiters 15 gestapelt. Diese Metallschicht ist zwar so gestapelt, dass sie einen weiten lateralen Bereich bedeckt, aber sie befindet sich nicht unmittelbar unter dem zweiten Signalstreifenleiter 21.
  • 4 zeigt eine Querschnittsansicht entlang einer Linie E-E' von 3. Wie aus 4 ersichtlich ist, ist an der rückwärtigen Fläche des dielektrischen Substrates 41 ein Paar von streifenähnlichen ersten Massestreifenleitern 22, die zueinander parallel verlaufen, derart ausgeformt, dass sie sich von Abschnitten des Masseleiters 15, die den schräg verlaufenden lateralen Seitenabschnitten des Masseleiters 15 in der Nähe eines verlängerten Endabschnittes 11a des ersten Signalstreifenleiters 11 entsprechen, in der x-Achsen-Richtung erstrecken und in dieser hervorstehen. Das Paar von ersten Massenstreifenleitern 22 ist mit dem oben erwähnten Paar von zweiten Massestreifenleitern 23 jeweils durch jeweilige Durchgangslöcher 25 verbunden, die in dem dielektrischen Substrat 41 ausgeformt sind.
  • Wie oben beschrieben, wird die koplanare Leitung 20 der Montageplatte 200 für Halbleiterchips durch den zweiten Signalstreifenleiter 21, durch das Paar von ersten Massestreifenleitern 22, durch das Paar von zweiten Massestreifenleitern 23, durch den Kontaktierungsdraht 24 und durch die zwei Durchgangslöcher 25 gebildet.
  • Das in 4 dargestellte Isolationssubstrat 40 weist auf: drei Schichten 41, 42 und 43 von dielektrischen Substraten; Metallschichten 15 und 16, die teilweise zwischen den Schichten von dielektrischen Substraten gestapelt sind; und eine Anzahl von Durchgangslöchern.
  • Es ist ein Kurzschlussweg S vorgesehen, der sich von einem Verbindungspunkt P1 zwischen dem Verbindungsanschluss 105b und der Masseschicht 102 des Masseleiters durch ein Durchgangsloch 25 zu einem Verbindungspunkt P0 zwischen einem Durchgangsloch 12 und der gemeinsamen Masse 30 erstreckt. Um das Potenzial der Masseschicht 102 des Chips kurz zu schließen, ist die Länge des Kurzschlussweges S so eingestellt, dass sie die Hälfte der gewünschten Hochfrequenz-Wellenlänge (elektrische Länge) ist, die sich auf diesem Weg ausbreitet. Durch diese Einstellung kann das Potential der Masseschicht 102 des Chips für die gemeinsame Masse 30 auf der Sollfrequenz im Wesentlichen kurzgeschlossen werden.
  • Wie in den 3 und 4 dargestellt ist, ist ein Hohlleiter 2 ausgeformt, der entlang der ringförmigen Vertiefung 210 eine Schaltung bildet und diese einschließt. Der Hohlleiter 2 wird durch eine Leiterplatte 2a und Stützpfeiler 2b, welche die Leiterplatte 2a stützen, gebildet, wobei beide aus einem Metallleiter hergestellt sind. An der rückwärtigen Fläche des dielektrischen Substrats 41 ist die Leiterplatte 2a kontinuierlich und ringförmig ausgeformt, wobei sie um die ringförmige Vertiefung 210 eine Schaltung ausformt. Die Stützpfeiler 2b können auf der Metallschicht 16 stehen, wobei sich zwischen ihnen in der ringförmigen Richtung ein Abstand befindet. Der Abstand ist so festgelegt, dass er für die Wellenlänge der hohen Frequenz ausreichend gering ist, die sich durch die ringförmige Vertiefung 210 ringförmig ausbreitet. Die Metallschicht 16 ist vorgesehen, um das Potential des Masseleiters 15 zu sichern, und sie weist konstant im Wesentlichen das gleiche Potential auf wie die gemeinsame Masse 30. Der Hohlleiter 2 spielt für das Leiten der hohen Frequenz, die sich durch die ringförmige Vertiefung 210 ringförmig ausbreitet, eine Rolle, wobei dadurch die Hochfrequenz innerhalb der Vertiefung bleiben kann. Somit verhindert der Hohlleiter 2, dass sich die Hochfrequenz durch das Isolationssubstrat 40 ausbreitet.
  • Die 5A bis 5D stellen Querschnittsansichten (entlang Linien A-A', B-B', C-C' bzw. D-D' von 4) dar, die zu der Längs-(x-Achsen-)Richtung von 3 und 4 senkrecht verlaufen. 5A zeigt Richtungen eines elektrischen Feldes in einem Transmissionsmodus einer Mikrostreifenleitung, die durch den ersten Signalstreifenleiter 11 vorgesehen ist. 5B ist eine Querschnittsansicht, welche den verlängerten Endabschnitt 11a des ersten Signalstreifenleiters 11 umfasst. Das Paar von ersten Massestreifenleitern 22 in dieser Figur kann als Masse für die koplanare Leitung betrachtet werden, wobei ihre Höhe geringfügig verringert und von dem verlängerten Endabschnitt 11a versetzt ist.
  • 5C ist eine Querschnittsansicht, welche den Kontaktierungsdraht 24 und die Durchgangslöcher 25 aufweist. Der Kontaktierungsdraht 24 in dieser Figur kann als Signalleitung für die koplanare Leitung betrachtet werden, wobei seine Höhe geringfügig höher gemacht wurde und von dem Paar von zweiten Massestreifenleitern 23 versetzt ist. In dieser Figur kann die Masse für die koplanare Leitung so betrachtet werden, dass sie im Wesentlichen in vertikaler Richtung dick verteilt ist, was aus der Verbindung zwischen dem Paar von ersten Massestreifenleitern 22 und dem Paar von zweiten Massestreifenleitern 23 durch die zwei Durchgangslöcher 25 resultiert.
  • So zeigen die Querschnittsansichten der 5B und 5C, dass eine progressive und stufenweise Realisierung in einem Zwischentransmissionsmodus zwischen einem Transmissionsmodus, der durch die Streifenleitung vorgesehen wird, und dem Transmissionsmodus, der durch die koplanare Leitung vorgesehen wird, ermöglicht werden kann. Infolge dessen werden die Richtungen des elektrischen Feldes an den einzelnen Abschnitten der koplanaren Leitung 20 entlang der Längs-(x-Achsen-)Richtung allmählich geändert. Gemäß diesem Aufbau können die Transmissionsmodi auf natürliche Weise, allmählich und stufenweise umgeschaltet werden, wodurch eine Reflexion und ein Austreten der hohen Frequenz an der koplanaren Leitung 20 einschließlich ihrer nahen Umgebung effektiv verhindert werden können.
  • 6 zeigt die Messergebnisse, die aus einem Simulationstest hinsichtlich der Isolationseigenschaften der Montageplatte 200 für Halbleiterchips gemäß der ersten Ausführungsform erzielt wurden. 7 zeigt Isolationseigenschaften eines Vergleichsbeispiels 1, welches den komplett gleichen Aufbau wie die Montageplatte 200 für Halbleiterchips mit der Ausnahme aufweist, dass die säulenförmigen Leiter 1 nicht vorhanden sind. Es wurden in diesen Simulationen dadurch, dass dem Eingangsanschluss 201 eine Hochfrequenz von 76,5 GHz zugeführt wurde, eine Transmission, ein Austreten oder eine Reflexion für die einzelnen Anschlüsse gemessen.
  • Insbesondere zeigt in diesen graphischen Darstellungen S11 einen Reflexionsbetrag zu dem Eingangsanschluss 201 für die oben erwähnte Eingabe, S21 zeigt einen Transmissionsbetrag der hohen Frequenz zu dem Ausgangsanschluss 202, und S31 und S41 zeigen das Austreten der hohen Frequenz zu den I-/O-Anschlüssen 203 und 204.
  • Wie aus den Ergebnissen der Simulationen ersichtlich ist, kann dann, wenn die eingebetteten Leiter (die säulenförmigen Leiter 1) auf der Grundlage der vorliegenden Erfindung eingeführt sind, ein Austreten der hohen Frequenz zu den angrenzenden Anschlüssen (I/O-Anschlüssen 203 und 204) in einem breiten Bandbereich, der von 74,5 GHz bis zu mehr als 90,0 GHz reicht, auf –40,0 dBm oder weniger verringert werden. Somit ist es schwierig, in einer Vorrichtung (Vergleichsbeispiel 1 von 7) die Eigenschaften einer Isolierung auf hohem Niveau, welche einen breiten Bandbereich abdecken, ohne die eingebetteten Leiter (säulenförmigen Leiter 1) zu erzielen.
  • Das Erreichen einer solchen Wirkung kann der Tatsache zugeschrieben werden, dass die Anregung der hohen Frequenz, die sich durch die ringförmige Vertiefung 210 ringförmig ausbreitet, durch die periodische Anordnung der säulenförmigen Leiter 1 blockiert werden kann. Insbesondere kann eine ungefähr ringförmige Anordnung der säulenförmigen Leiter 1 mit einer Halbwellenperiode effektiv als Filtereffekt auftretend erachtet werden, der verhindert, dass sich die Hochfrequenz (von 74,5 GHz bis mehr als 90,0 GHz) durch die ringförmige Vertiefung 210 ringförmig ausbreitet.
  • [Zweite Ausführungsform]
  • 8 ist eine perspektivische Ansicht, die eine Montageplatte 201 für Halbleiterchips gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt.
  • Die Montageplatte 201 für Halbleiterchips wurde dadurch erzielt, dass der Hohlleiter 2, der die ringförmige Vertiefung 210 kreisförmig umgibt, von der Montageplatte 200 für Halbleiterchips der ersten Ausführungsform entfernt worden ist. Mit dieser Änderung wurde die Impedanzanpassung in der koplanaren Leitung 20 nachjustiert. Anders ausgedrückt wurden durch das Entfernen des Hohlleiters 2 Längen in der Längs-(x-Achsen-)Richtung hinsichtlich eines verlängerten Endabschnitts 11a' des bandähnlichen ersten Signalstreifenleiters 11, eines zweiten Signalstreifenleiters 21' und hinsichtlich eines Paars von ersten Massestreifenleiters 22' länger gemacht als die entsprechenden Bauteile (11a, 21 und 22) in der Montageplatte 200 für Halbleiterchips. Anders ausgedrückt resultieren diese erhöhten Längen daraus, dass der Hohlleiter 2 nicht vorhanden ist, der das Anpassen der koplanaren Leitung 20 beeinflusst. Die restliche Struktur ist bei den Montageplatten 200 und 201 für Halbleiter die gleiche.
  • 9 zeigt die Ergebnisse einer Auswertung hinsichtlich der Isolationseigenschaften der Montageplatte 201 für Halbleiter. Wie aus dem Vergleich dieser Darstellung mit der von 6 ersichtlich ist, kann in der Montageplatte 200 für Halbleiter, welche den Hohlleiter 2 aufweist, hinsichtlich des Frequenzbandes, in dem ein Austreten der hohen Frequenz zu den anderen Anschlüssen (I-/O-Anschlüsse 203 und 204) auf –40,0 dBm oder weniger verringert werden kann, eine beträchtlich breitere Bandbreite erzielt werden.
  • Unterdessen zeigt 10 die Isolationseigenschaften eines Vergleichsbeispiels 2, welches den komplett gleichen Aufbau wie die Montageplatte 201 für Halbleiterchips mit Ausnahme dessen aufweist, dass die säulenförmigen Leiter 1 nicht vorhanden sind.
  • Wie aus den Ergebnissen der Simulationen ersichtlich ist, kann dann, wenn die eingebetteten Leiter (säulenförmigen Leiter 1) auf der Grundlage der vorliegenden Erfindung eingeführt sind, ein Austreten der hohen Frequenz zu den angrenzenden Anschlüssen (I/O-Anschlüsse 203 und 204) in einer breiten Bandbreite, die von 73,5 GHz bis mehr als 90,0 GHz reicht, auf –37,0 dBm oder weniger verringert werden. Somit ist es in einer Vorrichtung (Vergleichsbeispiel 2 von 10) ohne die eingebetteten Leiter (säulenförmigen Leiter 1) schwierig, die Isolationseigenschaften auf hohem Niveau zu erzielen, die eine große Bandbreite abdecken.
  • Wie auch aus den Ergebnissen der Simulationen oder aus dem Vergleich zwischen 6 und 9 und zwischen 7 und 10 ersichtlich ist, wird die Verwendung des Hohlleiters 2 so gesehen, dass sie den Effekt ausübt, bei dem der Reflexionsbetrag des Eingangssignals für den Eingangsanschluss 201 verringert und die Bandbreite erhöht werden, die mit der Verringerung des Austretens der hohen Frequenz zu angrenzenden Anschlüssen (I-/O-Anschlüsse 203 und 204) im Zusammenhang steht.
  • [Dritte Ausführungsform]
  • 11 zeigt einen anderen Umriss 211 der ringförmigen Vertiefung 210 gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Die Umrisse der ringförmigen Vertiefung 210 in der Draufsicht in den oben beschriebenen Ausführungsformen sind die Umrisse in den Simulationen. Wenn in einer Platte ein vertiefter Raum, der in der Draufsicht eine rechtwinklige Form und Durchgangslöcher aufweist, tatsächlich ausgeformt ist, sind vier Ecken 211a des Rechtecks (Rechteck 211 (Umriss der ringförmigen Vertiefung 210)) im Allgemeinen abgerundet, wobei sie geringfügig nach außen hervorstehen, so dass sie eine Bogenform mit einem Mittelpunktswinkel von ungefähr 180° aufweisen. Demgemäß weist jede der Ecken des Rechtecks 211 in der horizontalen Richtung (nach Außen in der Querrichtung der ringförmigen Vertiefung 210) einen kleinen Ortsraum 211b um sich auf.
  • Somit können die eingebetteten Leiter (die säulenförmigen Leiter 1) sehr einfach an den vier Ecken dadurch angeordnet werden, dass der Raum 211b verwendet wird, der an jeder der vier Ecken des vertieften Raumes (der ringförmigen Vertiefung 210) ausgeformt ist und in der Draufsicht eine Bogenform (211a) aufweist. Ein Verfahren zum Anordnen der säulenförmigen Leiter kann nur durchgeführt werden, indem einfach eine Metallpaste beispielsweise an den jeweiligen vier Ecken eingebettet wird.
  • Ein solches Verfahren kann effektiv den Kostenanstieg bei der Herstellung der gewünschten Montageplatten (200, 201) für Halbleiterchips verhindern. Mit anderen Worten kann gemäß einer vierten Ausführungsform der vorliegenden Erfindung der Raum 211b verwendet werden, um die Herstellungskosten effektiv zu verringern.
  • Die geringfügig hervorstehenden bogenförmigen Räume 211b sind an den vier Ecken des vertieften Raumes (der ringförmigen Vertiefung 210) nach außen hin durch die Verarbeitungsverfahren, die oben erläutert worden sind, ausgeformt. Insbesondere wird beispielsweise bei der normalen Verarbeitung von Substraten ein im Wesentlichen ständerförmiges längliches Schleifwerkzeug oder Polierwerkzeug, wie z. B. ein Bohrer, verwendet, um jede Seite des Rechtecks 211 mit hoher Genauigkeit auszuformen.
  • Sofern die vorstehenden Räume 211b nicht ausgeformt sind, muss im Inneren von jeder Ecke des Rechtecks 211 eine Rundung, die dem Radius des Werkzeugs entspricht, ausgeformt werden.
  • Das Ausformen von Rundungen im Inneren der vier Ecken des Rechtecks 211, die den vertieften Raum definieren, ist nicht gängig, weil es durch solche inneren Rundungen möglich sein kann, dass der rechteckige Halbleiterchip 100, der im Wesentlichen die gleiche Größe wie der vertiefte Raum aufweist, nicht in dem vertieften Raum angeordnet (untergebracht) werden kann. Selbstverständlich ist für den Radius des länglichen Ständers eines Werkzeugs, dessen Lebensdauer ausreichend sein muss, ein kleiner Wert festgelegt. Daher müssen die örtlichen Räume 211b, wie oben erwähnt, an den vier Ecken der ringförmigen Vertiefung 210 ausgeformt werden, sofern nicht eine spezielle oder kostspielige Substratverarbeitung durchgeführt wird.
  • [Ausgestaltungen]
  • Die Ausführungsformen der vorliegenden Erfindung sind nicht auf die oben beschriebenen begrenzt, sondern können so ausgestaltet werden, wie im Folgenden erläutert wird. Die Vorteile der vorliegenden Erfindung können auch mit solchen Ausgestaltungen und Anwendungen genossen werden.
  • (Ausgestaltung 1)
  • In der ersten Ausführungsform wurde die Leiterplatte 2a horizontal gestapelt. Alternativ dazu kann die Leiterplatte 2a des Hohlleiters 2 vertikal vorgesehen sein.
  • Die I/O-Anschlüsse 201 bis 204 waren an der Vorderseite und der Rückseite des Halbleiterchips 100 vorgesehen. Die Anzahl der I/O-Anschlüsse der Montageplatte für Halbleiterchips der vorliegenden Erfindung kann beliebig sein, und die Positionen dieser I/O-Anschlüsse können auch beliebig sein, und sich somit beispielsweise vorne, hinten, links und rechts befinden.
  • Die vorliegende Erfindung kann von Vorteil sein, wenn sie als Substrat zum Anbringen eines Hochfrequenzhalbleiterchips, und insbesondere als Montageplatte beispielsweise für einen Halbleiterchip, der eine Schaltung zum Verarbeiten von Millimeterwellen aufweist, deren Masse in der Nähe der Oberfläche liegt, verwendet wird. Daher ist die Montageplatte der vorliegenden Erfindung ausgezeichnet oder am besten geeignet für Montageplatten für Halbleiterchips (wie z. B. HF-Schalter), die eine integrierte Schaltung zur Verarbeitung von Millimeterwellen aufweisen, und die beispielsweise für Millimeterwellenradare verwendet werden. Bei diesen Anwendungen kann die vorliegende Erfindung Vorteile aufbieten, die vom industriellen Aspekt aus einen hohen Wertzuwachs erzielen können.
  • Es sollte erwähnt werden, dass der anwendbare Umfang der vorliegenden Erfindung weder auf HF-Schalter noch auf Millimeterwellen begrenzt ist. Es ist unnötig zu erwähnen, dass die vorliegende Erfindung beispielsweise bei einer Montageplatte für einen Halbleiterchip anwendbar ist, der eine Hochfrequenzschaltung aufweist, beispielsweise um eine Betriebsfrequenzbandbreite abzudecken, die höher ist als die der Millimeterwelle.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2007-120041 [0001]
    • - JP 2001-094012 [0003]
    • - JP 2001-102820 [0003]
    • - JP 3589137 [0028]

Claims (19)

  1. Montageplatte für Halbleiterchips mit: einer Vielzahl von Eingangs- oder Ausgangsanschlüssen, die mit einem Halbleiterchip verbunden sind, um ein Hochfrequenzsignal zu verarbeiten, wobei der Halbleiterchip Verbindungsanschlüsse und Seitenflächen aufweist und an seiner Oberseite eine Masseschicht des Chips aufweist, die durch eine Metallschicht aufgebaut ist; und einem Isolationssubstrat, das aufweist: eine Streifenleitung, die an einer Oberseite des Isolationssubstrats ausgeformt ist und mit den Anschlüssen verbunden ist; einen Hohlraum mit einer unteren Fläche und einer Innenwandlungsfläche oder einen vertieften Raum, dessen oberes Ende offen ist, um den Halbleiterchip darin einzubetten; eine gemeinsamen Masse, die aus Metall besteht und zu der unteren Fläche des Hohlraums frei liegt; eine koplanare Leitung, die mit der Streifenleitung verbunden ist; dreifache parallele Kontaktierungsdrähte, die die Verbindungsanschlüsse des Halbleiterchips und die koplanare Leitung verbinden; und eingebettete Leiter, die wenigstens in Abschnitte einer ringförmigen Vertiefung oder eines ringförmigen Spalts eingebettet sind, die bzw. der zwischen der Innenwandungsfläche des Hohlraums und den Seitenflächen des Halbleiterchips definiert ist.
  2. Montageplatte für Halbleiterchips nach Anspruch 1, wobei die eingebetteten Leiter hinsichtlich der Masseschicht des Chips kontaktfrei ausgebildet sind.
  3. Montageplatte für Halbleiterchips nach Anspruch 1, wobei jeder der eingebetteten Leiter säulenförmig ist, auf der gemeinsamen Masse steht, einen Kopfabschnitt aufweist, der sich auf dem im Wesentlichen gleichen Niveau befindet wie der der Masseschicht des Chips, und entlang der ringförmigen Vertiefung periodisch in einer Periode angeordnet ist, die 0,35 oder mehr bis 0,70 oder weniger mal der Wellenlänge einer Sollhochfrequenz ist, die sich durch die ringförmige Vertiefung ringförmig ausbreitet.
  4. Montageplatte für Halbleiterchips nach Anspruch 1, wobei der Halbleiterchip in der Draufsicht eine rechtwinklige Form aufweist; und jeder der eingebetteten Leiter säulenförmig ist, auf der gemeinsamen Masse steht, einen Kopfabschnitt aufweist, der sich auf dem im Wesentlichen gleichen Niveau befindet wie der der Masseschicht des Chips, und wenigstens an vier Ecken der ringförmigen Vertiefung oder in der Nähe der vier Ecken angeordnet ist.
  5. Montageplatte für Halbleiterchips nach Anspruch 1, wobei der Halbleiterchip in der Draufsicht quadratförmig ist; und eine Seite der quadratischen Form eine Länge aufweist, die ein ganzzahliges Vielfaches einer Hälfte der Wellenlänge der hohen Sollfrequenz ist, die sich durch die ringförmige Vertiefung ringförmig ausbreitet.
  6. Montageplatte für Halbleiterchips nach Anspruch 1, wobei das Isolationssubstrat innerhalb der Wandlungsfläche des Hohlraums einen Hohlleiter aufweist, der aus einem Leiter gebildet wird und kontinuierlich so vorgesehen ist, dass er entlang der Wandlungsfläche kreist.
  7. Montageplatte für Halbleiterchips nach Anspruch 1, wobei die Streifenleitung durch einen ersten Signalstreifenleiter aufgebaut ist, der einen verlängerten Endabschnitt aufweist, und auf der Oberseite eines dielektrischen Substrats ausgeformt ist, das den oberen Teil des Isolationssubstrats aufbaut; das dielektrische Substrat einen Masseleiter aufweist, der eine bestimmte Breite aufweist, unter dem ersten Signalstreifenleiter angeordnet ist und auf die rückwärtige Fläche des dielektrischen Substrats gestapelt ist; die koplanare Leitung aufweist: einen zweiten Signalstreifenleiter, der an einer Oberseite des dielektrischen Substrats ausgeformt ist und mit dem ersten Signalstreifenleiter verbunden ist, ohne dass der Masseleiter unmittelbar darunter vorgesehen ist; ein Paar von ersten Massestreifenleitern, die an der rückwärtigen Fläche des dielektrischen Substrats parallel ausgeformt sind, wobei sie sich von dem Masseleiter derart erstrecken, dass sie zu lateralen Seiten des verlängerten Endabschnitts des ersten Signalstreifenleiters oder zu lateralen Seiten des zweiten Signalstreifenleiters schräg angeordnet sind; und ein Paar von zweiten Massestreifenleitern, die an der Oberseite des dielektrischen Substrats so ausgeformt sind, dass sie zu lateralen Seiten des zweiten Signalstreifenleiters schräg angeordnet sind, und die mit dem Paar von ersten Massestreifenleitern jeweils durch Durchgangslöcher verbunden sind, die in dem dielektrischen Substrat ausgeformt sind.
  8. Montagesubstrat für Halbleiterchips nach Anspruch 1, wobei die Sollhochfrequenz eine Millimeterwelle ist; und der Halbleiterchip eine integrierte Schaltung zur Verarbeitung der Millimeterwelle aufweist.
  9. Montageplatte für Halbleiterchips nach Anspruch 2, wobei jeder der eingebetteten Leiter säulenförmig ist, auf der gemeinsamen Masse steht, einen Kopfabschnitt aufweist, der sich auf dem im Wesentlichen gleichen Niveau befindet wie der der Masseschicht des Chips und entlang der ringförmigen Vertiefung periodisch in einer Periode angeordnet ist, die 0,35 oder mehr bis 0,70 oder weniger mal der Wellenlänge einer Sollhochfrequenz ist, die sich durch die ringförmige Vertiefung ringförmig ausbreitet.
  10. Montageplatte für Halbleiterchips nach Anspruch 9, wobei der Halbleiterchip in der Draufsicht eine rechtwinklige Form aufweist, und jeder der eingebetteten Leiter säulenförmig ist, auf der gemeinsamen Masse steht, einen Kopfabschnitt aufweist, der sich auf dem im Wesentlichen gleichen Niveau befindet wie der der Masseschicht des Chips, und wenigstens an vier Ecken der ringförmigen Vertiefung oder in der Nähe der vier Ecken angeordnet ist.
  11. Montageplatte für Halbleiterchips nach Anspruch 10, wobei der Halbleiterchip in der Draufsicht eine quadratische Form aufweist; und eine Seite der quadratischen Form eine Länge aufweist, die ein ganzzahliges Vielfaches einer Hälfte der Wellenlänge der hohen Sollfrequenz ist, die sich durch die ringförmige Vertiefung ringförmig ausbreitet.
  12. Montageplatte für Halbleiterchips nach Anspruch 11, wobei das Isolationssubstrat innerhalb der Wandlungsfläche des Hohlraums einen Hohlleiter aufweist, der aus einem Leiter besteht und kontinuierlich so vorgesehen ist, dass er entlang der Wandlungsfläche kreist.
  13. Montageplatte für Halbleiterchips nach Anspruch 12, wobei die Streifenleitung durch einen ersten Signalstreifenleiter aufgebaut ist, der einen verlängerten Endabschnitt aufweist, und an einer Oberseite eines dielektrischen Substrats ausgeformt ist, das den oberen Teil des Isolationssubstrats aufbaut; das dielektrische Substrat einen Masseleiter aufweist, der eine bestimmte Breite aufweist, unter dem ersten Signalstreifenleiter angeordnet ist, und auf die rückwärtige Fläche des dielektrischen Substrats gestapelt ist; die koplanare Leitung aufweist: einen zweiten Signalstreifenleiter, der an einer Oberseite des dielektrischen Substrats ausgeformt ist und mit dem ersten Signalstreifenleiter verbunden ist, ohne dass der Masseleiter unmittelbar darunter vorgesehen ist; ein Paar von ersten Massestreifenleitern, die an der rückwärtigen Fläche des dielektrischen Substrats parallel ausgeformt sind, und sich von dem Masseleiter so erstrecken, dass sie zu lateralen Seiten des verlängerten Endabschnitts des ersten Signalstreifenleiters oder zu lateralen Seiten des zweiten Signalstreifenleiters schräg angeordnet sind; und ein Paar von zweiten Massestreifenleitern, die an der Oberseite des dielektrischen Substrats so ausgeformt sind, dass sie zu lateralen Seiten des zweiten Signalstreifenleiters schräg angeordnet sind und mit dem Paar von ersten Massestreifenleitern jeweils durch Durchgangslöcher verbunden sind, die in dem dielektrischen Substrat ausgeformt sind.
  14. Montagesubstrat für Halbleiterchips nach Anspruch 13, wobei die Sollhochfrequenz eine Millimeterwelle ist; und der Halbleiterchip eine integrierten Schaltung aufweist, um die Millimeterwelle zu verarbeiten.
  15. Montageplatte für Halbleiterchips nach Anspruch 3, wobei der Halbleiterchip in der Draufsicht eine rechtwinklige Form aufweist; und jeder der eingebetteten Leiter säulenförmig ist, auf der gemeinsamen Masse steht, einen Kopfabschnitt aufweist, der sich auf dem im Wesentlichen gleichen Niveau wie der der Masseschicht des Chips befindet, und wenigstens an vier Ecken der ringförmigen Vertiefung oder in der Nähe der vier Ecken angeordnet ist.
  16. Montageplatte für Halbleiterchips nach Anspruch 15, wobei der Halbleiterchip in der Draufsicht eine quadratische Form aufweist; und eine Seite der quadratischen Form eine Länge aufweist, die ein ganzzahliges Vielfaches der Hälfte der Wellenlänge der Sollhochfrequenz ist, die sich durch die ringförmige Vertiefung ringförmig ausbreitet.
  17. Montageplatte für Halbleiterchips nach Anspruch 16, wobei das Isolationssubstrat innerhalb der Wandlungsfläche des Hohlraums einen Hohlleiter aufweist, der aus einem Leiter besteht und kontinuierlich so vorgesehen ist, dass er entlang der Wandlungsfläche kreist.
  18. Montageplatte für Halbleiterchips nach Anspruch 17, wobei die Streifenleitung durch einen ersten Signalstreifenleiter aufgebaut ist, der einen verlängerten Endabschnitt aufweist, und an der Oberseite eines dielektrischen Substrats ausgeformt ist, das den oberen Teil des Isolationssubstrats aufbaut; das dielektrische Substrat einen Masseleiter aufweist, der eine bestimmte Dicke aufweist und unter dem ersten Signalstreifenleiter angeordnet ist, wobei er auf der rückwärtigen Fläche des dielektrischen Substrats gestapelt ist; die koplanare Leitung aufweist: einen zweiten Signalstreifenleiter, der an der Oberseite des dielektrischen Substrats ausgeformt ist und mit dem ersten Signalstreifenleiter verbunden ist ohne dass der Masseleiter unmittelbar darunter vorgesehen ist; ein Paar von ersten Massestreifenleitern, die an der rückwärtigen Fläche des dielektrischen Substrats parallel ausgeformt sind, und sich von den Masseleiter so erstrecken, dass sie zu lateralen Seiten des verlängerten Endabschnitts des ersten Signalstreifenleiters oder zu lateralen Seiten des zweiten Signalstreifenleiters schräg angeordnet sind; und ein Paar von zweiten Massestreifenleitern, die an der Oberseite des dielektrischen Substrats so ausgeformt sind, dass sie zu lateralen Seiten des zweiten Signalstreifenleiters schräg angeordnet sind und mit dem Paar von ersten Massestreifenleitern jeweils durch Durchgangslöcher verbunden sind, die in dem dielektrischen Substrat ausgeformt sind.
  19. Montagesubstrat für Halbleiterchips nach Anspruch 18, wobei die Sollhochfrequenz eine Millimeterwelle ist; und der Halbleiterchip eine integrierte Schaltung zur Verarbeitung der Millimeterwelle aufweist.
DE102008020774A 2007-04-27 2008-04-25 Montageplatte für Halbleiterchips mit mehreren Anschlüssen Withdrawn DE102008020774A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007120041A JP4777295B2 (ja) 2007-04-27 2007-04-27 半導体チップ実装基板
JP2007-120041 2007-04-27

Publications (2)

Publication Number Publication Date
DE102008020774A1 true DE102008020774A1 (de) 2008-11-27
DE102008020774A8 DE102008020774A8 (de) 2009-04-16

Family

ID=39877363

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008020774A Withdrawn DE102008020774A1 (de) 2007-04-27 2008-04-25 Montageplatte für Halbleiterchips mit mehreren Anschlüssen

Country Status (3)

Country Link
US (1) US20080296050A1 (de)
JP (1) JP4777295B2 (de)
DE (1) DE102008020774A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103128B2 (en) 2013-10-04 2018-10-16 Mediatek Inc. Semiconductor package incorporating redistribution layer interposer
US10074628B2 (en) * 2013-10-04 2018-09-11 Mediatek Inc. System-in-package and fabrication method thereof
US9893025B2 (en) * 2014-10-01 2018-02-13 Analog Devices Global High isolation wideband switch
EP3151275A3 (de) * 2015-09-11 2017-04-19 MediaTek Inc. System-in-paket und herstellungsverfahren dafür
JP7306289B2 (ja) 2020-02-10 2023-07-11 住友電気工業株式会社 半導体装置及び増幅器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094012A (ja) 1999-09-22 2001-04-06 Toyota Central Res & Dev Lab Inc 半導体チップ搭載基板及び高周波装置
JP2001102820A (ja) 1999-09-30 2001-04-13 Toyota Central Res & Dev Lab Inc 高周波回路
JP3589137B2 (ja) 2000-01-31 2004-11-17 株式会社日立製作所 高周波通信装置およびその製造方法
JP2007120041A (ja) 2005-10-25 2007-05-17 Inax Corp 排水トラップ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685154A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd 半導体集積回路装置
US6215377B1 (en) * 1998-05-26 2001-04-10 Microsubstrates Corporation Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
JP2000250425A (ja) * 1999-02-25 2000-09-14 Fujitsu Ltd ドライバｉｃ実装モジュール
JP3932259B2 (ja) * 2001-12-12 2007-06-20 株式会社ルネサステクノロジ 高周波電力増幅回路および無線通信用電子部品
JP2004112178A (ja) * 2002-09-17 2004-04-08 Fujitsu Quantum Devices Ltd 伝送線路及びそれを有する装置
JP3916072B2 (ja) * 2003-02-04 2007-05-16 住友電気工業株式会社 交流結合回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094012A (ja) 1999-09-22 2001-04-06 Toyota Central Res & Dev Lab Inc 半導体チップ搭載基板及び高周波装置
JP2001102820A (ja) 1999-09-30 2001-04-13 Toyota Central Res & Dev Lab Inc 高周波回路
JP3589137B2 (ja) 2000-01-31 2004-11-17 株式会社日立製作所 高周波通信装置およびその製造方法
JP2007120041A (ja) 2005-10-25 2007-05-17 Inax Corp 排水トラップ

Also Published As

Publication number Publication date
JP2008277574A (ja) 2008-11-13
DE102008020774A8 (de) 2009-04-16
US20080296050A1 (en) 2008-12-04
JP4777295B2 (ja) 2011-09-21

Similar Documents

Publication Publication Date Title
DE112010000886B4 (de) Hochfrequenzmodul
DE60132401T2 (de) Tiefpassfilter
DE102007028799A1 (de) Impedanzkontrolliertes koplanares Wellenleitersystem zur dreidimensionalen Verteilung von Signalen hoher Bandbreite
DE102006057332B4 (de) Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip
DE69932899T2 (de) Übertragungsleitung und Übertragungsleitungsresonator
DE102014112497A1 (de) Funktionalisierte Redistribution-Layer
DE102008020774A1 (de) Montageplatte für Halbleiterchips mit mehreren Anschlüssen
DE102006047427A1 (de) Substrat mit HF-tauglicher Leitung
EP2609796B1 (de) Mehrebenenleiterplatte für hochfrequenz-anwendungen
DE60037297T2 (de) Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung
DE102015221142A1 (de) Übertragungsleitungs-Umwandlungsstruktur für ein Millimeterwellenband
DE102013223500B4 (de) Hochfrequenzvorrichtung
DE10010086A1 (de) Filter mit verteilten Konstanten, Verfahren zur Herstellung desselben sowie Schaltungsmodul mit einem solchen
DE112017007145T5 (de) Zwischenplattenverbindungsstruktur
DE102007046351B4 (de) Hochfrequenzplatine, die einen Übertragungsmodus von Hochfrequenzsignalen wandelt
DE10209961A1 (de) Mikrowellenantenne
DE60037961T2 (de) Verfahren und Struktur zur Reduzierung des Leistungsrauschens
EP1702386B1 (de) Richtkoppler in streifenleitertechnik mit breitem koppelspalt
EP3236530A1 (de) Substrat-integrierter holleiter-filter
WO2021052897A1 (de) Antennenvorrichtung und fahrzeug aufweisend eine antennenvorrichtung
DE102016221073B4 (de) Mikrowellen- und Millimeter-Wellen-Gehäuse
DE102008051531B4 (de) Elektrisches System mit einer Vorrichtung zur Unterdrückung der Ausbreitung einer elektromagnetischen Störung
DE602004012235T2 (de) Halbleiterbauelement, halbleiterkörper und verfahren zu seiner herstellung
DE10348722B4 (de) Elektrisches Anpassungsnetzwerk mit einer Transformationsleitung
DE10217387A1 (de) Elektrisches Anpassungsnetzwerk mit einer Transformationsleitung

Legal Events

Date Code Title Description
8181 Inventor (new situation)

Inventor name: UDA, HISANORI, AICHI, JP

Inventor name: KATAYAMA, TETSUYA, KARIYA, AICHI, JP

8196 Reprint of faulty title page (publication) german patentblatt: part 1a6
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20121101