DE60037961T2 - Verfahren und Struktur zur Reduzierung des Leistungsrauschens - Google Patents

Verfahren und Struktur zur Reduzierung des Leistungsrauschens Download PDF

Info

Publication number
DE60037961T2
DE60037961T2 DE60037961T DE60037961T DE60037961T2 DE 60037961 T2 DE60037961 T2 DE 60037961T2 DE 60037961 T DE60037961 T DE 60037961T DE 60037961 T DE60037961 T DE 60037961T DE 60037961 T2 DE60037961 T2 DE 60037961T2
Authority
DE
Germany
Prior art keywords
pads
capacitor
vias
capacitors
decoupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60037961T
Other languages
English (en)
Other versions
DE60037961D1 (de
Inventor
Roland Dr. Frech
Erich Klink
Simone Rehm
Helmut Virag
Thomas-Michael Dr. Winkel
Bruce Kirkwood Chamberlin
Wiren Dale Hyde Park Becker
Wai Mon Poughkeepsie Ma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE60037961D1 publication Critical patent/DE60037961D1/de
Publication of DE60037961T2 publication Critical patent/DE60037961T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10522Adjacent components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Current-Collector Devices For Electrically Propelled Vehicles (AREA)
  • Details Of Television Scanning (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein die Reduzierung des Leistungsrauschens, insbesondere die Reduzierung im Mittel- und Hochfrequenzbereich und ganz speziell eine Pad-Via-Konfiguration (VIA, Vertical Interconnect Access, Durchkontaktierung) für oberflächenmontierbare Entkopplungskondensatoren (SMT-Entkopplungskondensatoren).
  • HINTERGRUND DER ERFINDUNG
  • Auf Grund der wachsenden Komplexität von Halbleiterelementen wächst die Gesamtmenge des von den Logikelementen benötigten Schaltstroms. Daraus resultiert auch eine Erhöhung des gleichzeitigen Schaltrauschens und führt zu einer langsameren Arbeitslogik, einer längeren Zykluszeit und somit einer sinkenden Systemleistung. Zur Erreichung einer höheren Systemleistung besteht ein Ziel des modernen Systemdesigns darin, die Spannung zu stabilisieren. Es ist bekannt, dass mit Hilfe von auf MCM (Multi-Chip-Modulen), Leiterkarten oder Leiterplatten montierten Entkopplungskondensatoren eine stabilisierte Spannung erreicht werden kann. Jedoch führt das höhere Leistungsrauschen in Verbindung mit einer niedrigeren Betriebsspannung der Halbleiterelemente zu einer wachsenden Anzahl von für die Entkopplung erforderlichen Kondensatoren. Dies führt zu zusätzlichen Problemen:
    • – große Flächen auf dem MCM, der Leiterkarte bzw. Leiterplatte, die für die Platzierung des Kondensators erforderlich sind, sowie abnehmende Effektivität des Kondensators mit zunehmender Distanz zwischen dem Kondensator und der Rauschquelle;
    • – weniger Platz für die Bestückung mit Kondensatoren auf Grund eines höheren Komponentenintegrationsfaktors auf Leiterkarten bzw. Leiterplatten;
    • – steigende Kosten für montierte Komponenten auf Grund einer höheren Anzahl von Komponenten und einer Verlängerung der Produktionszeiten (Bohren von Durchkontaktierungen, Komponentenplatzierung, Kantenbearbeitung etc.)
    • – Verdrahtungsprobleme auf Leiterkarten bzw. Leiterplatten auf Grund einer gestiegenen Anzahl von Strom- und Massedurchkontaktierungen sowie einer möglicherweise erhöhten Signalverzögerung, verringerten Zykluszeit, erhöhten Anzahl von Leiterkarten- bzw. Leiterplattenschichten sowie verringerten Systemleistung;
    • – weniger effektive kupferbeschichtete Stromschichten und Masseschichten auf Grund einer gestiegenen Anzahl von Durchkontaktierungen und Freiätzungen, höherer Gleichstrom-Widerstand bei Strom- und Masseflächen, erhöhter Gleichstrom-Spannungsabfall auf Leiterkarten bzw. Leiterplatten zwischen Spannungsquelle und Logik, verringerte Systemleistung.
  • Um eine möglichst hohe Effektivität aller Kondensatoren zu erreichen, muss die Kondensatorladung so schnell wie möglich zur Rauschquelle gelangen. Deshalb muss die innere Induktivität des Kondensators wie auch die Pfadinduktivität (vom Kondensator zur Rauschquelle) so gering wie möglich gehalten werden. Auf Grund dieser Beschränkungen muss der Kondensator
    • – so nahe wie möglich an der Rauschquelle platziert werden,
    • – eine geringe innere Induktivität aufweisen und
    • – eine geringe Induktivität des Kondensatorpads und der Durchkontaktierung, die das Pad mit der Spannungs- und der Massefläche verbindet, aufweisen.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Entkopplungskondensatoren werden zur Bereitstellung einer kurzfristigen Stromquelle oder Senke für den Stromkreis verwendet, um eine stabile Stromversorgung zu gewährleisten. Die Entkopplungskondensatoren dienen beispielsweise als Speichermedium für elektrische Ladung, das eine kurzfristige Stromquelle für den Stromkreis bereitstellen kann.
  • Auf dem Stand der Technik ist bekannt, dass Kondensatoren mit einem niedrigen Kapazitätswert als HF-Entstörfilter und Kondensatoren mit einem hohen Kapazitätswert als NF-Entstörfilter verwendet werden können.
  • Typischerweise werden Entkopplungskondensatoren zur Erhöhung ihrer Effektivität so nahe wie möglich zum Schaltkreis platziert. In US-A-4,654,694 werden seitliche Anschlüsse zum Platzieren eines Kondensators in direkter Nähe zu einem Chip oder alternativ zu einem Chip und einem Masse-Strom-E/A, beschrieben. Durch diese Technik wird die effektive Induktivität des Strompfades minimiert.
  • In manchen Ausführungen wurden Entkopplungskondensatoren in dem Paket platziert, das den integrierten Schaltkreis enthält. In US-A-4,945,399 wird ein Träger für einen Halbleiterchip beschrieben, der eine Vielzahl von verteilten HF-Entkopplungskondensatoren als einen integralen Bestandteil des Trägers umfasst. Die verteilten Kondensatoren sind als ein Bestandteil der ersten und zweiten metallisierten Schicht ausgebildet und durch eine Schicht aus dielektrischem Dünnfilmmaterial getrennt.
  • In US-A-5,132,613 wird eine Teststruktur für einen integrierten Schaltkreis beschrieben, der einzelne Schichten eines Personalisierungssubstrats und Entkopplungskondensatoren umfasst, wobei die Entkopplungskondensatoren mit den in nächster Nähe angeordneten Metallleitungen elektrisch verbunden sind und das Personalisierungssubstrat somit die damit verbundene Leitungsinduktivität minimiert und dadurch die Effektivität des Entkopplungskondensators maximiert.
  • Auch wenn die Verwendung von Kondensatoren mit niedriger innerer Induktivität einige Vorteile aufweist, stellt die ebenso niedrige Kapazität des Kondensators selbst einen bedeutenden Nachteil dar (niedrige Induktivität ist nur bei niedriger Kapazität verfügbar). Ein weiterer Nachteil ist die verringerte Effektivität des Kondensators mit niedriger Induktivität, die durch die Induktivität der Montagepads zusammen mit den Durchkontaktierungen des Kondensators begrenzt ist.
  • In US-A-5,731,960 wird eine Rauschunterdrückungsvorrichtung für eine Leiterplatte beschrieben, die einen Entkopplungskondensator umfasst, der mit Montagebereichen von Pads gekoppelt ist, die wiederum einen mit Durchkontaktierungen verbundenen Grenzbereich aufweisen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist deshalb eine Aufgabe der vorliegenden Erfindung, mittels mehrerer oberflächenmontierbarer Entkopplungskondensatoren ein Verfahren zur Minimierung des Schaltrauschens im Hoch- und Mittelfrequenzbereich auf Leiterkarten oder -platten bereitzustellen, wobei die parasitäre Induktivität der Pads und Durchkontaktierungen minimiert wird.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, die Effektivität des Entkopplungskondensators zu erhöhen, den Spannungsabfall zu reduzieren und die gesamte Systemleistung zu verbessern.
  • Diese und andere Aufgaben und Vorteile werden durch ein Verfahren zur Minimierung des Schaltrauschens im Hoch- und Mittelfrequenzbereich nach Anspruch 1 und durch die Struktur nach Anspruch 4 erfüllt.
  • Vorteilhafte Ausführungsarten des erfindungsgemäßen Verfahrens sind in den Unteransprüchen dargelegt.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt die übliche Pad-Via-Bauart nach dem Stand der Technik;
  • 2 stellt die Bauart von 1 in einer dreidimensionalen Ansicht dar;
  • 3 ist eine zweidimensionale Ansicht mehrerer Kondensatorpads mit Durchkontaktierungen und montierten Kondensatoren nach dem Stand der Technik;
  • 4 zeigt die Anordnung von 3 in einer dreidimensionalen Ansicht;
  • 5 ist eine zweidimensionale Ansicht der erfindungsgemäßen Pad-Via-Konfiguration für Kondensatoren;
  • 6 stellt die Konfiguration von 5 in einer dreidimensionalen Ansicht dar;
  • 7 und 8 zeigen eine andere erfindungsgemäße Konfiguration mit mehreren Entkopplungskondensatoren;
  • 9 und 10 zeigen noch eine andere erfindungsgemäße Konfiguration;
  • 11 und 12 zeigen wiederum eine andere erfindungsgemäße Konfiguration und
  • 13 zeigt anhand eines Graphen einen Vergleich der simulierten Schleifeninduktivität für eine Gruppe von drei Kondensatoren in einer Konfiguration nach dem Stand der Technik und mit der erfindungsgemäßen Konfiguration.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSART
  • In 1 wird die übliche Pad-Via-Bauart (wie es normalerweise vom Kondensatorlieferanten empfohlen wird) in der Draufsicht in Kombination mit einem einzigen montierten Kondensator gezeigt. 2 zeigt dieselbe Pad-Via-Konfiguration mit dem montierten Kondensator in dreidimensionaler Darstellung. Die Größe des Pads 2 selbst wird hauptsächlich durch die Größe des Kondensatorkörpers 4 sowie durch Produktions- und insbesondere Lötempfehlungen bestimmt. Wie empfohlen, befinden sich die Durchkontaktierungen 6 außerhalb des Lötbereichs 8 des Pads. Wie in den 1 und 2 gezeigt ist der Abstand „D" von Mittelpunkt zu Mittelpunkt der Durchkontaktierungen groß. Jedes Pad 2 des Kondensators 4 ist jeweils über eine Durchkontaktierung 6 mit Strom und Masse verbunden (nicht dargestellt).
  • Um mehrere oberflächenmontierbare Kondensatoren verwenden zu können, werden die Kondensatoren nebeneinander auf Pads in einem durch die Vorgaben für die automatische Platzierung spezifizierten Sicherheitsabstand montiert. 3 zeigt eine zweidimensionale und 4 eine dreidimensionale Zeichnung mehrerer Kondensatorpads 2 mit Durchkontaktierungen 6 und montierten Kondensatoren 4.
  • Die neue erfindungsgemäße Kondensatorpad-Via-Konfiguration wird jeweils in den 5 und 6 dargestellt. Die Hauptunterschiede zwischen der in den 1 und 2 dargestellten alten Pad-Via-Konfiguration sind die Größe der Pads, der Abstand zwischen beiden Pads und die Position der Durchkontaktierungen und somit auch der Abstand „D" von Mittelpunkt zu Mittelpunkt der Durchkontaktierungen 6. Im Vergleich zum Stand der Technik sind die Pads nun größer und die Durchkontaktierungen dadurch in direkter Nähe zu den entsprechenden Kondensatoren angeordnet. Um die Schleifeninduktivität der Pads und Durchkontaktierungen zu minimieren, muss die Pad-Via-Konfiguration die folgenden Anforderungen erfüllen:
    • – minimaler Abstand „D" von Mittelpunkt zu Mittelpunkt der Durchkontaktierungen 6 Dies liegt darin begründet, dass die gegenseitige Kopplung zwischen den Durchkontaktierungen umso höher und die Schleifeninduktivität umso niedriger ist, je kleiner der Abstand ist.
    • – minimaler Abstand „P" zwischen den beiden Kondensatorpads 2 Dies liegt darin begründet, dass der Abstand zwischen den Durchkontaktierungen umso kleiner ist, je kleiner der Abstand zwischen den Pads ist.
    • – minimaler Abstand „C" zwischen dem Mittelpunkt der Durchkontaktierungen 6 und dem Kontaktpunkt zwischen dem Kondensator 4 und dem Pad 2 Dies liegt darin begründet, dass die Schleifeninduktivität umso kleiner ist, je kleiner der Abstand ist.
  • Eine weitere Reduzierung der Schleifeninduktivität der in den 5 und 6 gezeigten Konfiguration mit Pads und Durchkontaktierungen kann erreicht werden durch:
    • 1. Verbreiterung des Pads 2 und Hinzufügen eines zweiten Durchkontaktierungspaars an der linken Kondensatorseite (siehe 11 und 12), so dass sich eine Struktur ergibt, in der Durchkontaktierungen und Kondensatoren abwechselnd angeordnet sind. Auf diese Weise wird durch parallele Anordnung der Durchkontaktierungen die Induktivität L verringert.
    • 2. Verwendung mehrerer in einer Reihe angeordneter Durchkontaktierungen auf einem Pad Hier führt die parallele Anordnung der Durchkontaktierungen zur Einsparung von erforderlicher Montagefläche im Vergleich zu Punkt 1.
    • 3. Verwendung eines größeren Durchkontaktierungsdurchmessers
    • 4. Verwendung größerer Pads Mit den Punkten 3 und 4 wird eine verringerte Induktivität L erzielt.
    • 5. Platzierung der Durchkontaktierungen unter dem Kondensatorkörper Dies führt, ebenso wie Punkt 2, zu einer Einsparung von erforderlicher Montagefläche, und die minimale Fläche bewirkt wiederum eine minimale Induktivität.
  • Um mehrere oberflächenmontierbare Kondensatoren zu Entkopplungszwecken für eine einzige Spannungshöhe zu verwenden, können die Kondensatoren, wie in den 7 und 8 gezeigt, jeweils in Reihe auf Kondensatorpad-Streifen montiert werden. Die Abstände „B" zwischen den Kondensatorkörpern sind dieselben wie in den 3 und 4 und werden hauptsächlich durch das verwendete Bestückungswerkzeug bestimmt. Die Durchkontaktierungen 6 werden in dem Bereich zwischen den Kondensatoren 4 mit einem Minimalabstand „D" von Mittelpunkt zu Mittelpunkt eines Durchkontaktierungspaares platziert. Der Abstand „P" zwischen den Padstreifen wird ebenfalls auf ein Minimum reduziert.
  • Eine weitere Verbesserung dieser Struktur wird in den 9 und 10 gezeigt, bei der der Padstreifen 2 länger ist und ein zusätzliches Durchkontaktierungspaar 6a am äußeren Ende des Padstreifens 2 hinzugefügt wurde. Zur Vermeidung von Kurzschlüssen zwischen den Pads, die durch falsche Platzierung der Kondensatoren verursacht werden, kann der Abstand zwischen den Padstreifen unter dem Kondensator vergrößert werden.
  • Eine weitere Verbesserung kann erreicht werden, wenn die Pads 2 von 5 so vergrößert werden, dass ein zusätzliches Durchkontaktierungspaar 6b an der Außenseite des Kondensators 4 platziert werden kann. Diese Ausführungsart wird in den 11 und 12 gezeigt.
  • 13 zeigt einen Vergleich der simulierten Schleifeninduktivität für eine Gruppe von drei Kondensatoren unter Verwendung einzelner Pads (alte Bauart) und der Padstreifen-Struktur (neue Bauart) mit einem Durchkontaktierungsdurchmesser von 18 mm und für verschiedene Durchkontaktierungslängen. In Abhängigkeit von der Länge der Durchkontaktierung kann die gesamte Schleifeninduktivität um einen Faktor 5,3 bei einer Länge von 500 μm und um einen Faktor 2,7 bei Durchkontaktierungen mit einer Länge von 2,5 mm reduziert werden.
  • Durch die Reduzierung der Schleifeninduktivität zwischen den Pads und den Durchkontaktierungen wird die Effektivität des Kondensators erhöht, und die Gesamtzahl der für die Entkopplung auf Leiterkarten und -platten erforderlichen Kondensatoren kann reduziert werden. In Tabelle 1 wird beispielhaft ein Vergleich der Anzahl der Kondensatoren gezeigt, die zum Entkoppeln der 1,5 V und der 1,8 V auf einer Leiterplatte erforderlich sind. Die Berechnungen wurden jeweils anhand der alten und der neuen Pad-Via-Bauart ausgeführt. Die Anzahl der für das Entkoppeln von 1,5 V und 1,8 V erforderlichen Kondensatoren kann von 4792 auf 1985 bzw. von 373 auf 155 reduziert werden. Tabelle 1
    Alte Bauart Neue Bauart
    Anzahl Kondensatoren bei 1,5 V 4792 1985
    Anzahl Kondensatoren bei 1,8 V 373 155
    Gesamtanzahl Kondensatoren 5165 2140
  • Die Vorteile dieser Reduzierung sind:
    • – sinkende Preise montierter Bauteile auf Grund sinkender Komponentenanzahl
    • – niedrigere Produktionskosten auf Grund kürzerer Produktionszykluszeiten (weniger Zeit für Komponentenbestückung und Bohrung der Durchkontaktierungen)
    • – weniger Verdrahtungsprobleme auf Grund geringerer Anzahl von Kondensatoren und Durchkontaktierungen
    • – weniger Probleme bei der Komponentenbestückung auf Leiterkarten und platten mit hoher Integrationsdichte
    • – geringere Abstände zwischen den Komponenten auf Grund geringerer Kondensatoranzahl
    • – geringere Signalverzögerung, kürzere Zykluszeiten, höhere Systemleistung
    • – verbesserter Querschnitt der Leiterkarten bzw. -platten auf Grund geringerer Anzahl der Durchkontaktierungen
    • – weniger Parallelresonanzen zwischen unterschiedlichen Kondensatortypen auf Grund niedrigerer parasitärer Induktivität der Durchkontaktierungen
  • Ein weiterer Hauptvorteil der neuen Pad-Via-Bauart ist die verbesserte Verdrahtbarkeit im Kondensatorbereich. Jede Durchkontaktierung ist mit Durchätzungen auf jeder Stromschicht (für eine mit Masse verbundene Durchkontaktierung) und auf jeder Masseschicht (für eine mit Strom verbundene Durchkontaktierung) ausgestattet. Aus verschiedenen Gründen (z. B. Kopplung, Impedanzunterschiede) dürfen Signalleiter im Allgemeinen nicht durch eine Freiätzung geführt werden. Somit schränkt die Freiätzung die Verdrahtbarkeit im Kondensatorbereich ein. Im Gegensatz zur alten Kondensatorpad-Via-Bauart, bei der die Freiätzungen eines Durchkontaktierungspaares (Strom- und Massedurchkontaktierung von einem einzigen Kondensator) getrennt sind, überlappen sich die Durchkontaktierungen der neuen Kondensatorpad-Via-Bauart auf Grund des geringen Abstands zwischen dem Durchkontaktierungspaar. Durch die Überlappung der Durchkontaktierungen vergrößert sich die Verdrahtungsfläche. Dadurch erhöht sich die Verdrahtbarkeit im Kondensatorbereich, kann die Anzahl der Leitungsschichten in einem dichten Verdrahtungsbereich reduziert werden und können schließlich die Kosten für Leiterkarten und -platten reduziert werden.

Claims (6)

  1. Verfahren zur Minimierung des Schaltungsrauschens im Hoch- und Mittelfrequenzbereich auf Leiterkarten oder -platten mittels mehrerer oberflächenmontierter Entkopplungskondensatoren (4), wobei jeder der Kondensatoren ein Paar gegenüberliegender Pads (2) aufweist und wobei jedes der Pads jeweils über Durchkontaktierungen (6) mit Strom-/Masseflächen verbunden ist, gekennzeichnet durch folgende Schritte: Anordnen des Paares von Kondensatorpads durch Verbinden der Pads zu Padstreifen (2) mit vergrößerter Fläche und gleichzeitig Minimieren des Abstands (P) zwischen gegenüberliegenden Pads sowie Anordnen der jeweiligen Durchkontaktierungen (6) zueinander im kleinstmöglichen Abstand (D) von Mittelpunkt zu Mittelpunkt sowie zu den jeweiligen Entkopplungskondensatoren im kleinstmöglichen Abstand (C) zwischen dem Mittelpunkt der Durchkontaktierung (6) und dem Kontaktpunkt zwischen dem jeweiligen Entkopplungskondensator (4) und dem Pad (2).
  2. Verfahren nach Anspruch 1, bei dem die jeweiligen Durchkontaktierungen nur auf einer Seite der Strom-/Masseflächen des Entkopplungskondensators angeordnet sind.
  3. Verfahren nach Anspruch 1, bei dem die jeweiligen Durchkontaktierungen auf beiden Seiten der Strom-/Masseflächen des Entkopplungskondensators angeordnet sind.
  4. Struktur, die Folgendes umfasst: – eine Leiterkarte oder -platte, – mehrere auf der Oberfläche der Leiterkarte oder -platte montierte Entkopplungskondensatoren (4), wobei jeder der Kondensatoren ein Paar gegenüberliegender Pads (2) umfasst und wobei die Pads über entsprechende Durchkontaktierungen (6) mit Strom-/Masseflächen verbunden sind, dadurch gekennzeichnet, dass das Paar Kondensatorpads so angeordnet ist, dass die Pads vergrößerte Padstreifen (2) bilden und gleichzeitig im kleinsten Abstand (P) zwischen gegenüberliegenden Pads angeordnet sind und die jeweiligen Durchkontaktierungen (6) zueinander im kleinstmöglichen Abstand (D) von Mittelpunkt zu Mittelpunkt sowie zu den jeweiligen Entkopplungskondensatoren im kleinstmöglichen Abstand (C) zwischen dem Mittelpunkt der Durchkontaktierung (6) und dem Kontaktpunkt zwischen dem jeweiligen Entkopplungskondensator (4) und dem Pad (2) angeordnet sind.
  5. Struktur nach Anspruch 4, bei der die jeweiligen Durchkontaktierungen nur auf einer Seite der Strom-/Masseflächen des Entkopplungskondensators angeordnet sind.
  6. Struktur nach Anspruch 4, bei der die jeweiligen Durchkontaktierungen auf beiden Seiten der Strom-/ Masseflächen des Entkopplungskondensators angeordnet sind.
DE60037961T 1999-12-21 2000-12-05 Verfahren und Struktur zur Reduzierung des Leistungsrauschens Expired - Lifetime DE60037961T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99125462 1999-12-21
EP99125462 1999-12-21

Publications (2)

Publication Number Publication Date
DE60037961D1 DE60037961D1 (de) 2008-03-20
DE60037961T2 true DE60037961T2 (de) 2009-01-29

Family

ID=8239670

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60037961T Expired - Lifetime DE60037961T2 (de) 1999-12-21 2000-12-05 Verfahren und Struktur zur Reduzierung des Leistungsrauschens

Country Status (3)

Country Link
US (1) US6437252B2 (de)
AT (1) ATE385663T1 (de)
DE (1) DE60037961T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7818704B1 (en) * 2007-05-16 2010-10-19 Altera Corporation Capacitive decoupling method and module
US20090049414A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Method and system for reducing via stub resonance
WO2011111314A1 (ja) * 2010-03-08 2011-09-15 日本電気株式会社 配線基板、電子装置およびノイズ遮蔽方法
US9673179B1 (en) 2016-07-20 2017-06-06 International Business Machines Corporation Discrete electronic device embedded in chip module
CN109863591B (zh) * 2016-10-21 2023-07-07 京瓷株式会社 高频基体、高频封装件以及高频模块
CN111465182B (zh) * 2020-03-26 2023-03-24 重庆思睿创瓷电科技有限公司 一种滤波器组装方法
US20230240001A1 (en) * 2020-07-02 2023-07-27 Nippon Telegraph And Telephone Corporation Wiring Board and Signal Connecting Structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330164B1 (en) * 1985-10-18 2001-12-11 Formfactor, Inc. Interconnect assemblies and methods including ancillary electronic component connected in immediate proximity of semiconductor device
US6043987A (en) * 1997-08-25 2000-03-28 Compaq Computer Corporation Printed circuit board having a well structure accommodating one or more capacitor components
US5949657A (en) * 1997-12-01 1999-09-07 Karabatsos; Chris Bottom or top jumpered foldable electronic assembly
JP3055136B2 (ja) * 1998-03-16 2000-06-26 日本電気株式会社 プリント回路基板

Also Published As

Publication number Publication date
ATE385663T1 (de) 2008-02-15
US6437252B2 (en) 2002-08-20
DE60037961D1 (de) 2008-03-20
US20010004942A1 (en) 2001-06-28

Similar Documents

Publication Publication Date Title
DE60123762T2 (de) Elektronikmodul mit trägermontierten ic-gehäusen in 3d-anordnung
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE10019838B4 (de) Mehrschichtkondensator, Verdrahtungssubstrat damit und Verwendung eines derartigen Mehrschichtkondensators
DE10027870B4 (de) Laminierter Kondensator und Montageanordnung
DE19755954B4 (de) Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür
DE19911731C2 (de) Gedruckte Leiterplatte
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE10197124B4 (de) Mehrstufiger elektrischer Kondensator und dafür geeignetes Herstellungsverfahren
DE19520700B4 (de) Halbleiterbausteinanordnung
DE10019840B4 (de) Mehrschichtkondensator, dessen Verwendung als Entkopplungskondensator und eine Verdrahtungsplatine mit dem Mehrschichtkondensator
DE69637165T2 (de) Mehrschichtige gedruckte Schaltungsplatte und ihre Verwendung als Kontaktgitterpackung
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE4027072C2 (de) Halbleiteranordnung
DE3724703A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung
DE4301915A1 (de) Mehrfachchip-Halbleitervorrichtung
DE10317101A1 (de) On-Chip-Rauschunterdrückungssystem und ein Verfahren, dieses herzustellen
DE60029011T2 (de) Leiterplattenanordnung mit verbesserter überbrückungsentkopplung für bga-packungen
DE112005002373T5 (de) Geteilter Dünnschichtkondensator für mehrere Spannungen
DE19857043C1 (de) Schaltungsanordnung zum Entstören von integrierten Schaltkreisen
DE10207957A1 (de) Verfahren für hochdichtes Entkoppeln einer Kondensatorplazierung mit geringer Anzahl von Kontaktlöchern
DE60037961T2 (de) Verfahren und Struktur zur Reduzierung des Leistungsrauschens
WO1999001898A1 (de) Ic-baustein
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)