DE60037297T2 - Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung - Google Patents

Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung Download PDF

Info

Publication number
DE60037297T2
DE60037297T2 DE60037297T DE60037297T DE60037297T2 DE 60037297 T2 DE60037297 T2 DE 60037297T2 DE 60037297 T DE60037297 T DE 60037297T DE 60037297 T DE60037297 T DE 60037297T DE 60037297 T2 DE60037297 T2 DE 60037297T2
Authority
DE
Germany
Prior art keywords
semiconductor device
electrical connection
connection means
contacts
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60037297T
Other languages
English (en)
Other versions
DE60037297D1 (de
Inventor
Shinji Hara
Hiroyuki Asano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Application granted granted Critical
Publication of DE60037297D1 publication Critical patent/DE60037297D1/de
Publication of DE60037297T2 publication Critical patent/DE60037297T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf Halbleitervorrichtungen, die Hochfrequenz-Eigenschaften von Hochfrequenz-Halbleiterchips ausreichend aufrecht erhalten können, welche bei hohen Frequenzen, insbesondere im Gigahertzbereich arbeiten.
  • HINTERGRUND DER ERFINDUNG
  • In den letzten Jahren ist die Nachfrage für integrierte Schaltungen angewachsen, die bei Wellen im Mikrometer- und Millimeter-Breich in Bezug auf die Breitband-Anwendung von mobilen Telekommunikationssystemen, wie etwa PHSs (Personal Handy Phone System = persönliches Handytelefon-System) und PDCs (Personal Digital Cellular Phone = persönliches digitales Zellentelefon) arbeiten können. Folglich wurden Si- und GaAs-Transistoren für die Anwendung in solchen integrierten Schaltungen entwickelt, welche wiederum zu einer weitergehenden Entwicklung von hoch integrierten MMICs (Monolithic Microwave Integrated Circuits = monolithische Mikrowellen integrierte Schaltungen), wie etwa Leistungsverstärker, Mischer, und rauscharme Verstärker führen, die solche Transistoren beinhalten.
  • In einer integrierten Schaltung, die in einem Hochfrequenz-Bandbereich arbeitet, steigt die Streuinduktivität in den Drähten über ein vernachlässigbares Niveau an. Die Streuinduktivität setzt in einigen Fällen die Eigenschaften der integrierten Schaltung, insbesondere jene Eigenschaften im Gigahertzbereich, drastisch herab.
  • Beispielsweise, um einen Halbleiterchip, der eine Hochfrequenzschaltung enthält, auf ein Schaltungssubstrat zu packen oder zu montieren, werden Verbindungsdrähte verwendet, um so den Halbleiterchip mit dem Paket oder dem Schaltungssubstrat elektrisch zu verbinden. In dieser Situation ist die Auswirkung der Induktivität der Verbindungsdrähte sehr stark: Die Herabsetzung in der intrinsischen Leistung (insbesondere der Hochfrequenzeigenschaften) der Schaltung in dem Halbleiterchip ist unvermeidbar, bis die Induktivität ausreichend vermindert ist.
  • Insbesondere kann die Auswirkung der Induktivität der Verbindungsdrähte als Signalleitungen, die sich von dem Halbleiterchip erstrecken, durch das Abstimmen der Impedanzen mit einer extern verbundenen Lastschaltung vermindert werden; jedoch ist solch eine Abstimmung an der Induktivität von insbesondere geerdeten Verbindungsdrähten unmöglich, die sich schließlich wie eine Rückkopplungsschaltung verhalten. Folglich vermindert die Induktivität den Verstärkungsgrad, der durch die Verstärkerschaltung in den Halbleiterchip eingeführt wird, und sie setzt die Eigenschaften, insbesondere im Hochfrequenz-Bandbereich, herab.
  • Daher besteht hier das Problem, wie die Induktivität zu minimieren ist, wenn die Erdung in beispielsweise einem Galliumarsenid (GaAs)-Halbleiterchip für Hochfrequenzanwendungen mit einer externen Erdung oder Erdungsoberfläche verbunden ist, wie etwa dem Paket oder dem Schaltungssubstrat, um so den Halbleiterchip zu montieren.
  • Herkömmlicherweise gibt es hier zwei Arten von Techniken, die im Allgemeinen verwendet werden, um die Induktivität zu vermindern. Eine davon ist, die Verbindungsdrähte auf ein minimal mögliches Ausmaß zu kürzen, um so ihre Induktivität zu vermindern.
  • Ein typisches Beispiel von Techniken dieser Art ist zur Montageanwendung in „LDMOS Devices Provide High Power for Digital PCS", Applied Microwave & Wireless, Seiten 84–88, Oktober (1988), durch Cindy Blair beschrieben.
  • Im Zuge der Montage wird ein Halbleiterchip auf einer Erdelektrode platziert, und Verbindungsdrähte werden parallel zueinander und senkrecht zu den Seiten eines Halbleiterchips für Hochfrequenzanwendung positioniert, um die Länge insbesondere der geerdeten Verbindungsdrähte zu minimieren. In 5 ist eine schematische Darstellung dieser Montagetechnik gezeigt.
  • Um die Montage weiter zu erläutern, wie sie in 5 gezeigt ist, ist hier ein Paket 80 vorgesehen, das eine Erdelektrode 81 für das Paket 80 enthält, ebenso wie eine Eingangselektrode (Leiterrahmen, der als Eingangsterminal dient) 85 für das Paket 80 und Ausgangselektroden 86 für das Paket 80, die in Nähe zu der Erdelektrode 81 angeordnet sind.
  • Ein Halbleiterchip 71, der auf der Erdelektrode 81 angeordnet ist, enthält darauf einen Erdungsanschluss 84 zur Erdung, Eingangsanschlüsse 75 für den Halbleiterchip 71 und Ausgangsanschlüsse 76 für den Halbleiterchip 71.
  • Die Anschlüsse 75, 76 und 84 des Halbleiterchips 71 sind jeweils elektrisch mit den Elektroden 85, 86 und 81 des Pakets 80 durch Verbindungsdrähte 73, 83 und 82 verbunden.
  • Die japanische Patentveröffentlichung Nr. 2-107001/1990 (Tokukaihei 2-107001 ; veröffentlicht am 19. April 1990), die japanische Patentveröffentlichung Nr. 3-262302/1991 (Tokukaihei 3-262302 ; veröffentlicht am 22. November 1991), etc. offenbaren eine andere bekannte Technik, um die Verbindungsdrähte zu kürzen, wobei die Anschlusspunkte (Löt- oder Schweißanschlusspunkte) an der gleichen Höhe mit der Musteroberfläche des Substrates durch das Anordnen des Chips positioniert sind, so dass der Chip mit den Verbindungsdrähten an Orten verbunden ist, die niedriger als der Rest des Chips sind; folglich weisen die Verbindungsdrähte, die die Anschlusspunkte mit der Musteroberfläche verbinden, eine verminderte Länge und eine verminderte Induktivität auf.
  • Eine andere Technik ist bekannt, welche die Drähte in ihrer Gesamtheit kürzt, einschließlich der Verbindungsdrähte, wobei der Halbleiterchip für Hochfrequenzanwendung mit einem kleinen Loch versehen ist, durch welches die Erdung innerhalb des Chips mit der externen Erdungsoberfläche auf der Rückseite des Halbleiterchips verbunden ist.
  • Abgesehen von der vorhergehenden Art der Techniken, die Verbindungsdrähte zu kürzen, ist eine andere Art von Techniken bekannt, um die gegenseitige Induktivität zu vermindern, wobei die Verbindungsdrähte, die sich von der Erdung innerhalb des Halbleiterchips erstrecken, in einer maximal möglichen Anzahl vorgesehen sind, und diese mit dem Anschlussrahmen oder mit der Schlacke direkt neben dem Chip verbunden sind, um so den Halbleiterchip für Hochfrequenzanwendung an das Paket durch drahtlose Verbindung zu montieren und elektrisch anzuschließen. Die Technik ist, eine Vielzahl von Verbindungsdrähten, die eine Induktivität aufweisen, parallel zueinander zu verbinden, um so die Gesamtinduktivität zu vermindern.
  • Im übrigen haben die Entwicklung bei der Hochintegration der Halbleiterchips für Hochfrequenzanwendung und das Ansteigen der Anforderung für kleinere und billigere Schaltungen zu einem anwachsenden Trend zu einem einzigen Halbleiterchip für ausschließliche Hochfrequenzanwendung geführt, der Schaltungen beinhaltet, die Herkömmlicherweise als getrennt gepackte Halbleiterchips für Hochfrequenzanwendung angeboten worden sind. In 6 ist als ein Beispiel eine schematische Darstellung eines Leistungsverstärkers für Hochfrequenzanwendung (nachfolgend wird sie einfach als eine Verstärkerschaltung bezeichnet) 21 und eine Verstärkerschaltung 22 dargestellt, welche zu einem einzelnen Chip zusammengefasst sind. Wie es in 6 gezeigt ist, ist ein Halbleiterchip 23 für Hochfrequenzanwendung durch eine Verstärkerschaltung 21 und eine Verstärkerschaltung 22 (6 zeigt nur einen bipolaren Transistor in der Ausgangsstufe) gebildet.
  • Die Verstärkerschaltung 21 umfasst einen Ausgangs-Anschlußpunkt 27 für die Verstärkerschaltung 21, einen Anschlußpunkt 26 zur Erdung für die Verstärkerschaltung 21, und einen Eingangs-Anschlußpunkt 34 für die Verstärkerschaltung 21. Der Ausgangs-Anschlußpunkt 27 ist mit beispielsweise dem Kollektoranschluss des bipolaren Transistors für Hochfrequenzanwendung verbunden, während der Anschlußpunkt 26 für die Erdung mit beispielsweise dem Emitter-Anschluss des bipolaren Transistors für Hochfrequenzanwendung verbunden ist.
  • Ähnlich umfasst die Verstärkerschaltung 22 einen Ausgangs-Anschlußpunkt 24 für die Verstärkerschaltung 22, einen Anschlußpunkt 25 zur Erdung für die Verstärkerschaltung 22, und einen Eingangs-Anschlußpunkt 36 für die Verstärkerschaltung 22. Der Ausgangs-Anschlußpunkt 24 ist beispielsweise mit dem Kollektoranschluss des bipolaren Transistors für Hochfrequenzanwendung verbunden, während der Anschlußpunkt 25 zur Erdung beispielsweise mit dem Emitter-Anschluss des bipolaren Transistors für Hochfrequenzanwendung verbunden ist.
  • Ferner umfasst ein Paket 31 wie das Schaltungssubstrat Ausgangs-Anschlüsse 32 und 33 für das Paket 31, um Ausgänge von den Verstärkerschaltungen 21 beziehungsweise 22 zu empfangen, und Eingangs-Anschlüsse 35 und 37 für das Paket 31, um Eingänge an die Verstärkerschaltungen 21 beziehungsweise 22 zu leiten, ebenso wie eine Erdelektrode 30, die als Rahmen dient, an den der Halbleiterchip 23 für Hochfrequenzanwendung montiert ist, und der auch als Erdungsfläche dient.
  • Dann verbinden Verbindungsdrähte 50, 41, 38, 39, 28, 29 elektrisch die Anschlusspunkte 34, 36, 27, 24, 26 und 25 auf dem Halbleiterchip 23 mit den entsprechenden Anschlüssen (Leiterrahmen) 35, 37, 32, 33 und 30 des Pakets 31, um so den Halbleiterchip 23 mit dem Paket 31 elektrisch untereinander zu verbinden. Von diesen Verbindungsdrähten dienen die Verbindungsdrähte 28 und 29 dazu, die Verstärkerschaltungen 21 und 22 zu erden. Zusätzlich sind die Verbindungsdrähte 28 und 29 parallel zueinander und senkrecht zu einer Seite des Halbleiterchips 23 positioniert.
  • Die nachfolgende Erläuterung wird sich auf die Betriebsweisen der Schaltungen in dem Halbleiterchip 23 für Hochfrequenzanwendung konzentrieren. Die zwei Verstärkerschaltungen 21 und 22 werden unter solchen Bedingungen verwendet, dass die Verstärkerschaltung 22 ausgeschaltet wird, wenn die Verstärkerschaltung 21 in Betrieb ist, und umgekehrt, dass die Verstärkerschaltung 21 ausgeschaltet wird, wenn die Verstärkerschaltung 22 in Betrieb ist. Konsequenterweise, in einem Idealfall, wenn die Verstärkerschaltung 21 aktiviert ist, wird die Verstärkerschaltung 22 isoliert, das heißt, dass der Ausgangs-Anschluss 33 des Pakets 31 keinen Durchgang für hochfrequenten Strom und noch weniger zu dem Wechselstrom bietet.
  • Jedoch werden in dem zuvor genannten herkömmlichen Beispiel insbesondere in einer Situation, in der die Verbindungsdrähte 28 und 29, durch welche die verstärkten Ausgangssignale übertragen werden, in eng beieinander positioniert werden, sind die Anschlusspunkte 26 und 25 durch einen Abstand von 140 μm beabstandet, und die Verbindungsdrähte 28 und 29 sind beispielsweise 728 μm lang, wobei die Simulation mit einem handelsüblichen elektromagnetischen Feldsimulator und nachfolgender Berechnung einen Verbindungskoeffizienten K = 0,16 für die Induktivität ergibt.
  • Die elektromagnetische Verbindung bewirkt, dass das Erdpotential (Emitterpotential) des Verbindungsfelds 25 auf dem Chip, der die Verstärkerschaltung 22 enthält, bei hohen Frequenzen variiert. Wenn die Größe der Variation ansteigt, kann die Verstärkerschaltung 22, welche nicht arbeiten sollte, in einigen Fällen infolge der Hochfrequenz-(periodischen)Variation angeschaltet werden. Wenn dies der Fall ist, tritt ein Stromfluss an dem Ausgangs-Anschluss 33 auf. Um das Problem in unterschiedlichen Begriffen aufzuzeigen, streut das Ausgangssignal von der Verstärkerschaltung 21 und tritt an dem Ausgangs-Anschluss 33 auf, der mit der Verstärkerschaltung 22 verbunden ist. Das Problem ist möglicherweise eine Ursache für ein schlimmstes Szenario: Hier tritt Oszillation auf, die eine normale Betriebsweise des Halbleiterchips 23 für Hochfrequenzanwendung hemmt und möglicherweise zerstört.
  • Das Problem kann durch das Ausbilden der Verstärkerschaltungen 21 und 22 von einzelnen Hochfrequenz-Halbleiterchips und durch das Beabstanden der Verstärkerschaltungen 21 und 22 voneinander durch solch einen Abstand, dass die Verstärkerschaltung 21 und 22 nicht mit dem Betrieb von einander interferieren, oder durch das Integrieren der Verstärkerschaltungen 21 und 22 in einem einzelnen Chip durch das Beabstanden der Verstärkerschaltungen 21 und 22, ausreichend voneinander entfernt in diesem Chip, gelöst werden.
  • Solche Lösungen haben jedoch Nachteile: Eine erhöhte Anzahl von Schritten, die in der Montage benötigt werden, und eine gesteigerte Gesamtgröße des Chips. Dies wiederum bildet ein Hindernis in der Entwicklung von billigeren und kleineren Chips.
  • Wie es oben genannt ist, existieren herkömmliche Techniken, um die Verbindungsdrähte weiter zu kürzen: Die Anschlusspunkte werden an der gleichen Höhe mit der Musteroberfläche des Substrates durch das Anordnen des Chips positioniert, so dass der Chip mit den Verbindungsdrähten an Orten verbunden sind, die niedriger als der Rest des Chips sind; oder der Halbleiterchip für Hochfrequenzanwendung ist mit einem engen Loch versehen, durch welches die Erdleitung innerhalb des Halbleiterchips mit der Erdungsfläche auf der Rückseite des Halbleiterchips verbunden ist. Jedoch resultieren diese Techniken in komplizierten Herstellungsverfahren und höheren Kosten.
  • Wie es oben erwähnt ist, existiert ferner eine herkömmliche Technik, wobei eine Vielzahl von Verbindungsdrähten parallel zueinander angeschlossen sind. Jedoch führt solch eine Verbindung zu einer erhöhten Anzahlen von Anschlusspunkten auf dem Chip und Anschlüssen (Leiterrahmen) des Paketes, welches eine weitere Entwicklung für kleinere Chips und Pakete behindert.
  • Yun S-K et al: „Parasitic Impedance Analysis of Double Bonding Wires for High-Frequency Integrated Circuit Packaging" IEEE Microwave and Guided Wave Letters, US, IEEE Inc, New York, Vol. 5, no. 9, 01.09.95, Seiten 296–298, XP000522577, ISSN: 1051-8207 bezieht sich auf die Verwendung in einer Halbleitervorrichtung von Doppelt-Verbindungsdrähten, die durch einen internen Winkel getrennt sind, um die gegenseitige Induktivität herabzusetzen. Dokument JP-A-60189958 bezieht sich auf eine Halbleitervorrichtung mit einer Vielzahl von Komponenten, die auf einem Substrat mit Verdrahtung montiert sind, die sich von den Komponenten in einem besonderen Muster erstrecken.
  • Dokument WO-A-9641377 bezieht sich auf einen Halbleiterplättchenträger mit hoher Leistung, der ein Isolationsmodul, Anschlüsse, die sich von dem Modul erstrecken, ein Halbleiterplättchen innerhalb des Moduls, und wenigstens ein Hochfrequenz-Kondensator aufweist, der an dem Modul befestigt ist, um die Übertragung von Hochfrequenz-Signalen zu erleichtern, die auf den Leitungen zu und von dem Halbleiterplättchen getragen werden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung hat eine Aufgabe, um eine kompakte, billige und höchst zuverlässige Halbleitervorrichtung für Hochfrequenzanwendung bereitzustellen, welche sich insbesondere mit exzellenten Hochfrequenzeigenschaften ohne Steigerung in der Chipgröße und ähnlichem und ohne Notwendigkeit, die externen Anschlüsse und ähnliches des Halbleiterchips für Hochfrequenzanwendung, des Pakets, des Schaltungssubstrats oder ähnliches erneut auszugestalten.
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung, um die vorhergehenden Probleme zu lösen, ist wie in Anspruch 1 dargelegt.
  • Mit der Anordnung kann der Abstand zwischen den zweiten Kontakten auf dem Schaltungssubstrat ohne eine Veränderung in den Positionen der ersten Kontakte leicht vergrößert werden, bei denen die elektrischen Verbindungsmittel mit dem Halbleiterchip der Hochfrequenzanwendung verbunden werden, während der Halbleiterchip für Hochfrequenzanwendung typischerweise kleiner ist als das Schaltungssubstrat, das heißt, als ein Paket.
  • Folglich kann mit der Anordnung die gegenseitige Induktivität, die von den elektrischen Verbindungsmitteln stammt, durch das Bereitstellen der elektrischen Verbindungsmittel vermindert werden, so dass der Abstand zwischen den ersten Kontakten kleiner ist als der Abstand zwischen den zweiten Kontakten auf dem Schaltungssubstrat. Demgemäß ermöglicht mit der Anordnung die verminderte gegenseitige Induktivität eine Steigerung der Zuverlässigkeit, insbesondere bei hohen Frequenzen.
  • In der Halbleitervorrichtung dienen die elektrischen Verbindungsmittel vorzugsweise zur Erdung. Im Allgemeinen ist die gegenseitige Induktivität, die von den elektrischen Verbindungsmitteln stammt, in einigen Fällen durch eine extern verbundene Abstimmungsschaltung reduzierbar; jedoch, wenn die elektrischen Verbindungsmittel als Erdung dienen, ist es schwierig, die gegenseitige Induktivität mittels solch einer Abstimmungsschaltung zu vermindern.
  • Im Gegensatz dazu kann mit der Anordnung, selbst wenn jeder des elektrischen Verbindungsmittel als Erdung dient, die gegenseitige Induktivität, die von den elektrischen Verbindungsmitteln stammt, durch das Bereitstellen der elektrischen Verbindungsmittel vermindert werden, so dass der Abstand zwischen den ersten Kontakten kleiner ist als der Abstand zwischen den zweiten Kontakten auf dem Schaltungssubstrat.
  • Als ein Ergebnis ermöglicht mit der Anordnung die Verminderung der gegenseitigen Induktivität, die von den elektrischen Verbindungsmittel zur Erdung stammt, eine Steigerung der Zuverlässigkeit, insbesondere bei hohen Frequenzen.
  • In der Halbleitervorrichtung können die elektrischen Verbindungsmittel elektrisch leitende Verbindungsdrähte sein. Da die Verbindungsdrähte formbar, das heißt nachgiebig sind, werden mit der Anordnung die Verbindungsdrähte als die elektrischen Verbindungsmittel genau so angeordnet, dass der Abstand zwischen den ersten Kontakten, bei denen die Verbindungsdrähte mit den jeweiligen Schaltungsblöcken verbunden sind, die ein aneinander angrenzendes Paar bilden, kleiner ist als der Abstand zwischen den zweiten Kontakten, bei denen die Verbindungsdrähte mit dem Substrat verbunden sind.
  • In der Halbleitervorrichtung wird ein Leiter, der auf Erdpotential gesetzt ist, vorzugsweise zwischen den elektrischen Verbindungsmitteln positioniert, die ein aneinander angrenzendes Paar weit entfernt von den elektrischen Verbindungsmitteln bilden. Mit der Anordnung ermöglicht die Bereitstellung des Leiters, der auf Erdpotential gesetzt ist, eine solche Ausgestaltung, die die gegenseitige Induktivität weiter vermindert.
  • In der Halbleitervorrichtung ist der Leiter, der auf Erdpotential gesetzt ist, vorzugsweise ein elektrisch leitender Draht. Mit der Anordnung erleichtert die Formbarkeit, das heißt die Nachgiebigkeit des Verbindungsdrahtes, den Aufbau der elektrischen Verbindung durch den Draht.
  • In der Halbleitervorrichtung ist der Leiter, der auf Erdpotential gesetzt ist, vorzugsweise im Wesentlichen um gleiche Abstände von den elektrischen Verbindungsmitteln entfernt positioniert, die ein aneinander angrenzendes Paar bilden. Mit der Anordnung stellt das Bereitstellen des Leiters, der auf Erdpotential gesetzt ist, in der Mitte zwischen den elektrischen Verbindungsmitteln, welche ein aneinander angrenzendes Paar bilden, die Ermöglichung solch einer Ausgestaltung sicher, welche die gegenseitige Induktivität weiter vermindert.
  • Die vorliegende Erfindung wird aus der detaillierten Beschreibung, die nachfolgend gegeben wird, und den beigefügten Zeichnungen vollständiger verständlich, welche nur als Beispiel der Darstellung gegeben werden, und nicht in einer Weise dafür gedacht sind, den Schutzumfang der Ansprüche der vorliegenden Erfindung einzuschränken.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine schematische Draufsicht, die eine Halbleitervorrichtung eines ersten Ausführungsbeispiels gemäß der vorliegenden Erfindung darstellt.
  • 2(a) und 2(b) sind beispielhafte Ansichten, die einen Hauptteil der Halbleitervorrichtung darstellen, wobei 2(a) eine schematische Querschnittsansicht ist, 2(b) eine schematische Draufsicht ist.
  • 3(a) und 3(b) sind beispielhafte Ansichten, die eine Halbleitervorrichtung eines zweiten Ausführungsbeispiels gemäß der vorliegenden Erfindung schematisch darstellen, wobei 3(a) eine schematische Querschnittsansicht ist, 3(b) eine schematische Draufsicht ist.
  • 4 ist eine Grafik, die die zuvor genannte Halbleitervorrichtungen mit einer erfolgreich verminderten Induktivität, verglichen mit der herkömmlichen Halbleitervorrichtung, darstellt.
  • 5 ist eine Draufsicht, die eine herkömmliche Halbleitervorrichtung schematisch darstellt.
  • 6 ist eine Draufsicht, die eine andere herkömmliche Halbleitervorrichtung schematisch darstellt.
  • 7(a) und 7(b) sind erläuternde Ansichten, die einen Hauptteil einer herkömmlichen Halbleitervorrichtung für den Zweck des Vergleichs mit jenen Halbleitervorrichtungen gemäß den Ausführungsbeispielen der vorliegenden Erfindung darstellen, wobei 7(a) eine schematische Querschnittsansicht ist, 7(b) eine schematische Draufsicht ist.
  • BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • Bezug nehmend auf die 1, 2(a), 2(b), 4, 7(a) und 7(b) wird im Folgenden ein erstes Ausführungsbeispiel gemäß der vorliegenden Erfindung erörtert.
  • [Ausführungsbeispiel 1]
  • 1 stellt schematisch das erste Ausführungsbeispiel der Halbleitervorrichtung gemäß der vorliegenden Erfindung dar. Wie es in 1 gezeigt ist, umfasst die Halbleitervorrichtung ein Paket 11 als ein Schaltungssubstrat und einen im Wesentlichen rechtwinkligen Parallelopiped-förmigen Halbleiterchip 3 für Hochfrequenzanwendung, der an dem Paket 11 montiert und elektrisch damit verbunden ist.
  • Der Halbleiterchip 3 weist innerhalb davon beispielsweise eine Verstärkerschaltung 1 zur Hochfrequenzverstärkung und eine Verstärkerschaltung 2 zur Hochfrequenzverstärkung als Hochfrequenz-Schaltungsblöcke auf. Hier wird ein Beispiel nur zum Zweck der Darstellung aufgezeigt, wo der Halbleiterchip 3 die zwei Verstärkerschaltungen 1 und 2 umfasst; jedoch kann der Halbleiterchip 3 jede Anzahl von Verstärkerschaltungen umfassen, solange die Verstärkerschaltungen mehrfach vorgesehen sind. Es ist zu beachten, dass 1 nur bipolare Transistoren für Hochfrequenzanwendung in den Ausgangsstufen anstelle der Gesamtheit der Verstärkerschaltungen 1 und 2 zeigt.
  • In dem Halbleiterchip 3 sind ein Ausgangs- Anschlußpunkt 7 für die Verstärkerschaltung 1 und ein Anschlußpunkt (erster Kontakt) 6 zur Erdung für die Verstärkerschaltung 1 Seite an Seite entlang einer Längsseite der oberen Oberfläche des Halbleiterchips 3 ausgebildet und stehen freiliegend aus der oberen Oberfläche hervor. Der Ausgangs- Anschlußpunkt 7 ist beispielsweise mit dem Kollektor-Anschluss des bipolaren Transistors für Hochfrequenzanwendung verbunden, wohingegen der Anschlußpunkt 6 zur Erdung beispielsweise mit dem Emitter-Anschluss des bipolaren Transistors für Hochfrequenzanwendung verbunden ist.
  • Ferner ist ein Eingangs-Anschlußpunkt 14 für die Verstärkerschaltung 1 an der anderen Längsseite (die gegenüberliegende Längsseite der vorhergehenden Längsseite) der oberen Oberfläche des Halbleiterchips 3 ausgebildet und steht freiliegend aus der oberen Oberfläche hervor.
  • In dem Halbleiterchip 3, ähnlich der Verstärkerschaltung 1, sind ein Ausgangs- Anschlußpunkt 4 für die Verstärkerschaltung 2, ein Anschlußpunkt zur Erdung (erster Kontakt) 5 für die Verstärkerschaltung 2, und ein Eingangs-Anschlußpunkt 16 für die Verstärkerschaltung 2 ausgebildet. Der Ausgangs- Anschlußpunkt 4 ist beispielsweise mit dem Kollektor-Anschluss des bipolaren Transistors für Hochfrequenzanwendung verbunden, wohingegen der Anschlußpunkt 5 zur Erdung beispielsweise mit dem Emitter-Anschluss des bipolaren Transistors für Hochfrequenzanwendung verbunden ist.
  • Das Paket 11 ist mit Eingangs- und Ausgangs-Anschlüssen 15 und 12 für die Verstärkerschaltung 1 und Eingangs- und Ausgangsanschlüsse 17 und 13 für die Verstärkerschaltung 2 versehen. Das Paket 11 ist ferner mit einer Erdelektrode 10 auf der externen Oberfläche des Paketes 11 versehen, die als ein Rahmen dient, der eine Montage- und Lagerbasis für den Halbleiterchip 3 bietet, und auch als Erdungsfläche dient.
  • Demgemäß ist die Erdelektrode 10 so ausgelegt, dass sie einen größeren Oberflächenbereich, vorzugsweise zweimal oder dreimal so groß wie der Bodenbereich des Halbleiterchips 3, hat. Die Eingangs-Anschlüsse 15 und 17 und die Ausgangs-Anschlüsse 12 und 13 sind derart angeordnet, dass sie die Erdelektrode 10 umgeben. Der Halbleiterchip 3 ist an der Erdelektrode 10 montiert, so dass die umgebenden Teile der Erdelektrode 10 um den Halbleiterchip 3 freiliegen. Die Anschlusspunkte, Anschlüsse, und Elektroden sind alle eben und aus einem Material mit guter Leitfähigkeit, wie etwa Kupfer, hergestellt.
  • Verbindungsdrähte (elektrische Verbindungsmittel) 20, 20', 18, 19, 8 und 9, die aus Drähten eines Metalls mit guter Leitfähigkeit, wie etwa Gold, Silber, Kupfer oder Aluminium hergestellt sind, sind derart vorgesehen, dass sie die Anschlusspunkte 14, 16, 7, 4, 6 und 5 der Verstärkerschaltungen 1 und 2 in dem Halbleiterchip 3 mit den Anschlüssen (Anschlussrahmen) 15, 17, 12, 13 und 10 des Paketes 11 elektrisch verbinden. Ein Metall mit sehr guter Formbarkeit wird ausgewählt, um diese Verbindungsdrähte herzustellen, so dass diese mit einer geringen Kraft frei gebogen werden können.
  • Insbesondere werden der Verbindungsdraht 8 zur Erdung für die Verstärkerschaltung 1 und der Verbindungsdraht 9 für die Verstärkerschaltung 2, welche angrenzend zueinander sind, zu der Erdelektrode 10 gebogen, so dass der Abstand zwischen den Verbindungspositionen (zweite Kontakte) auf dem geerdeten Rahmen für das Paket 11, das heißt, die Erdelektrode 10, relativ zu dem Abstand zwischen den Anschlusspunkten 6 und 5 auf dem Halbleiterchip 3 groß ist.
  • Um die Verbindung in größerem Detail zu erläutern, sind die Verbindungsdrähte 8 und 9 so vorgesehen, dass sie sich von dem Halbleiterchip 3 zu der Erdelektrode 10 des Pakets 11 in solch einer Weise erstrecken, dass der Abstand zwischen den Verbindungsdrähten 8 und 9 gleichmäßig mit einer festgesetzten Rate in Richtung der distalen Enden der Verbindungsdrähte 8 und 9 ansteigt.
  • Die Verbindungsdrähte 8 und 9, die in dieser Weise angeordnet sind, werden bevorzugt, da der vorhergehende Abstand durch das symmetrische Positionieren der Verbindungsdrähte 8 und 9 in Bezug auf die Oberfläche, die senkrecht zu einer Längsseite des Halbleiterchips 3 ist, und die den Mittelpunkt zwischen den Anschlusspunkten 6 und 5 auf dem Halbleiterchip 3 enthält, ausreichend gesteigert werden kann.
  • Jedoch, wenn diese Anordnung nicht verfügbar ist, können die Verbindungsdrähte 8 und 9 in einer alternativen Weise angeordnet werden. Wenn sich einer der Verbindungsdrähte 8 und 9 nur senkrecht zu einer Seite des Halbleiterchips 3 erstrecken kann, ist es ausreichend, den anderen Verbindungsdraht derart anzuordnen, dass der Abstand zwischen den Verbindungsdrähten 8 und 9 in Richtung der Erdelektrode 10 ansteigt, wenn auch asymmetrisch. Wenn beide Verbindungsdrähte 8 und 9 sich diagonal in rechtem oder engerem Winkel zu einer Seite des Halbleiterchips 3 erstrecken, ist es ausreichend, die Verbindungsdrähte 8 und 9 derart anzuordnen, dass der Abstand zwischen diesen in Richtung der Erdelektrode 10 ansteigt, wenn auch asymmetrisch.
  • In diesen Situationen, je größer das Verhältnis des Abstands auf der Erdelektrode 10 zu jenem auf dem Halbleiterchip 3 ist, desto kleiner ist der Verbindungskoeffizient, jedoch desto länger werden die Verbindungsdrähte 8 und 9. Als ein Ergebnis steigt die Induktivität tatsächlich in einigen Fällen mit einem relativ großen Verhältnis. Daher wird der optimale Wert des Verhältnisses gemäß der Betriebsfrequenz, dem Betriebsstrom, den benötigten Eigenschaften, dem Gesamtlayout des Pakets 11 und den drahtlosen Verbindungsregeln, und vorzugsweise in dem Bereich von 1,2 bis 3, mehr bevorzugt in dem Bereich von 1,3 bis 2,5 und am meisten bevorzugt in dem Bereich von 1,4 bis 2,2 zufriedenstellend festgesetzt.
  • Die anderen Verbindungsdrähte 18, 19, 20, und 20' können parallel zu den gegenseitige benachbarten Verbindungsdrähten 8 und 9 zur Erdung oder den Verbindungsdrähten 18, 19, 20, 20' zur Signalverwendung angeordnet sein oder können gebogen sein, um sich so von den Anschlusspunkten 14, 16, 7, 4 auf dem Halbleiterchip 3 in Richtung der Anschlüsse 15, 17, 12 beziehungsweise 13 solch einer Weise zu erstrecken, sodass der Abstand zwischen diesen Verbindungsdrähten in Richtung der distalen Enden davon ansteigt.
  • Die Schaltungen in der Hochfrequenzanwendung des Halbleiterchips 3 arbeiten in der gleichen Weise wie in der herkömmlichen Technologie, die zuvor erläutert wurde. Die zwei Verstärkerschaltungen 1 und 2 werden unter solchen Bedingungen verwendet, dass die Verstärkerschaltung 2 ausgeschaltet ist, wenn die Verstärkerschaltung 1 in Betrieb ist, und umgekehrt, ist die Verstärkerschaltung 1 ausgeschaltet, wenn die Verstärkerschaltung 2 in Betrieb ist.
  • Eine Simulation wurde für die gegenseitige Induktivität der aneinander grenzenden Verbindungsdrähte 8 und 9 zur Erdung mittels eines bestehenden (handelsüblich erhältlichen) elektromagnetischen Simulators durchgeführt. Ergebnisse werden in dem Folgenden dargestellt.
  • 2(a) ist eine Seitenansicht, die die Form und die andere Ausgestaltung der Verbindungsdrähte, die in der Simulation verwendet wurden, darstellt. In 2(a) sind die Verbindungsdrähte als ein Beispiel durch die Verwendung einer drahtlosen Verbindungsvorrichtung wie ein Hügel geformt.
  • Um ferner die Hügel-ähnliche Form durch das Einsetzen eines der zwei Verbindungsdrähte als ein Beispiel zu erläutern, wird der Verbindungsdraht 9 durch drei fortlaufende Abschnitte gebildet: das heißt, ein ansteigender Abschnitt 9a, ein horizontaler Abschnitt 9b, und ein abfallender Abschnitt 9c. Der ansteigende Abschnitt 9a erstreckt sich diagonal nach oben, sodass er zunehmend von der Erdelektrode 10 getrennt wird. Der horizontale Abschnitt 9b beginnt, wo der ansteigende Abschnitt 9a endet, und erstreckt sich horizontal, das heißt, parallel zu der Oberfläche der Erdelektrode 10. Der abfallende Abschnitt 9c beginnt, wo der horizontale Abschnitt 9b endet, er erstreckt sich diagonal nach unten, das heißt, sodass er zunehmend näher an der Erdelektrode 10 ist. Die drei Abschnitte, wenn sie kombiniert werden, erstrecken sich über die gesamte Länge von dem 200 μm hohen Anschlußpunkt 5 auf der oberen Oberfläche des Halbleiterchips 3 zu der Verbindungsposition der Erdelektrode 10.
  • Es ist spezifiziert, dass der ansteigende Abschnitt 9a ansteigt, beispielsweise 180 μm über dem Verbindungsfeld 5, das an einem Rand des Halbleiterchips angeordnet ist, und er ist, wenn senkrecht zu einer Seite des Halbleiterchips gemessen wird, 25 μm lang. Es ist auch spezifiziert, dass der horizontale Abschnitt 9b 75 μm lang ist und dass der abfallende Abschnitt 9c 600 μm lang und 380 μm (180 μm + 200 μm) hoch ist.
  • 2(a) und 2(b) sind vereinfachte Ansichten, die charakterisierende Teile der Halbleitervorrichtung von 1 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellen. Wie in den 2(a) und 2(b) gezeigt ist, wurden die Anschlusspunkte 5 und 6, die aus beispielsweise 90 μm durch 90 μm ideales Metall hergestellt sind, an der Oberfläche des Halbleiterchips 3, der ein GaAs Halbleitersubstrat beinhaltet, wobei er mit der rahmenförmigen Erdelektrode 10 durch die Verbindungsdrähte 8 und 9 zur Erdung verbunden sind, angeordnet waren, um so die Erdung der Verstärkerschaltungen 1 und 2 zu bieten. Um die Berechnung zu vereinfachen, wird angenommen, dass die Verbindungsdrähte 8 und 9 aus einem gestreckten rechtwinkligen idealen Metall mit einer Breite von 25 μm und keiner Dicke hergestellt wurden. Außerdem wurde die Frequenz auf 2 GHz eingestellt.
  • Die Verbindungskoeffizienten wurden aus der Simulation bestimmt, die zwei herkömmliche Verbindungsdrähte zur Erdung und zwei Verbindungsdrähte zur Erdung gemäß dem Ausführungsbeispiel 7 der vorliegenden Erfindung für Vergleichszwecke beteiligt waren. In herkömmlichen Proben, wie in den 7(a) und 7(b) gezeigt ist, wurden die Verbindungsdrähte 28 und 29 zur Erdung senkrecht zu dem Halbleiterchip 23 für Hochfrequenzanwendung und parallel zueinander positioniert. In Proben gemäß den Ausführungsbeispielen der vorliegenden Erfindung, war der Abstand zwischen den Verbindungspositionen an der Erdelektrode 10 so spezifiziert, dass er größer als der Abstand zwischen den Verbindungsfelder 5 und 6 auf dem Halbleiterchip 3 ist.
  • In herkömmlichen Proben war der Abstand zwischen den Anschlusspunkten 26 und 25, an denen die Verbindungsdrähte 28 und 29 zur Erdung jeweils verbunden waren, auf W spezifiziert. Auch in den Proben gemäß den Ausführungsbeispielen der vorliegenden Erfindung wurde der Abstand zwischen den Anschlusspunkten 6 und 5, an denen die Verbindungsdrähte 8 und 9 entsprechend verbunden wurden, auf W spezifiziert, um so den Abstand zwischen den Anschlusspunkten 26 und 25 abzugleichen. 4 zeigt die Ergebnisse der Simulation, in der der Verbindungsfeld-Abstand W verändert wurde, um so die entsprechenden Verbindungskoeffizienten K zu bestimmen.
  • In 4 stellt das „x"-Zeichen und die durchgezogene Linie herkömmliche Proben dar, wo der Abstand, W, zwischen den Anschlusspunkten 26 und 25 von 100 μm bis 400 μm verändert wurde. Als ein Ergebnis dieser Veränderung des Abstandes W variierte der Verbindungskoeffizient K von 0,245 bis 0,03. Es ist dargelegt, dass in den herkömmlichen Proben die gegenseitige Induktivität durch die Erweiterung des Abstandes W zwischen den Anschlusspunkten 26 und 25 von 140 μm bis 250 μm auf die Hälfte vermindert werden könnte.
  • Da jedoch gemäß der herkömmlichen Technik der Abstand zwischen den Anschlusspunkten 26 und 25 erweitert werden muss, benötigt eine erhöhte Anzahl von Feldern zwangsläufig einen Halbleiterchip 23 mit einer größeren Größe, um die Felder aufzunehmen, was zusätzliche Kosten bedeutet.
  • In Proben gemäß den Ausführungsbeispielen der vorliegenden Erfindung, wurden nun die Verbindungsdrähte der Form, die in den 2(a) und 2(b) gezeigt sind, eingesetzt, und der Abstand zwischen den Anschlusspunkten 6 und 5 auf dem Halbleiterchip 3 wurde auf 140 μm spezifiziert. Insbesondere wurden die Verbindungsdrähte 8 und 9 so angeordnet, dass sie sich 100 μm senkrecht zu dem Halbleiterchip 3 erstrecken, und dass sie sich dann ferner mit einem ansteigenden Abstand zwischen den Verbindungsdrähten 8 und 9 erstrecken, bevor sie auf die Erdelektrode 10 an Punkten 600 μm weg von den Anschlusspunkten 6 und 5, wenn gemessen entlang einer geraden Linie wird, gebogen werden. Der Abstand zwischen den Verbindungsdrähten 8 und 9 an der Erdelektrode 10 wurde auf 250 μm festgesetzt.
  • Der Verbindungskoeffizient K zwischen den zwei aneinander angrenzenden Verbindungsdrähten 8 und 9 zur Erdung wurde mit ungefähr 0,09 bestimmt, wie es durch ein festes Dreieck „⎕" in 4 gezeigt ist. Daraus ist verständlich, dass die Isolation, das heißt, eine verminderte gegenseitige Induktivität, die von den Verbindungsdrähten 8 und 9 stammt, welche jener bei Montage mit der herkömmlichen Technik derart, dass der Abstand zwischen den parallelen Verbindungsdrähten 28 und 29 um ungefähr 220 μm erhöht war, entsprach, ohne Erweiterung des Abstandes zwischen den Anschlusspunkten 6 und 5 auf dem Halbleiterchip 3 erfolgreich erreicht wurde.
  • [Ausführungsbeispiel 2]
  • Bezug nehmend auf die 3(a), 3(b) und 4, wird nachfolgend ein zweites Ausführungsbeispiel der Halbleitervorrichtung gemäß der vorliegenden Erfindung erläutert. Hier sind die Anordnung der Schaltungen in dem Halbleiterchip 3 für Hochfrequenzanwendung und die Anforderungen der Anschlusspunkte 6 und 5 die gleichen wie in dem zuvor genannten ersten Ausführungsbeispiel, und eine Beschreibung davon wird weggelassen.
  • Im vorliegenden, zweiten Ausführungsbeispiel ist ein Dummy-Draht (Dummy-Leiter) 45, der mit der Erdelektrode 10 (eingestellt auf ein Erdpotential) jedoch mit keinem der Anschlusspunkte 4, 5, 6, 7, 14, 16 auf dem Halbleiterchip 3 verbunden ist, durch mittige Verbindung zwischen den Verbindungsdrähten 8 und 9 in dem freien Raum zwischen den Verbindungsdrähten 8 und 9 des ersten Ausführungsbeispiels (siehe 2(a) und 2(b)) montiert.
  • Der Dummy-Draht 45 ist unter Abständen entfernt von den zwei Verbindungsdrähten 8 und 9 zur Erdung positioniert, bevorzugter im Wesentlichen mittig zwischen den Verbindungsdrähten 8 und 9 (im Wesentlichen unter gleichen Abständen von den Verbindungsdrähten 8 und 9) mit anderen Worten, auf einer Ebene, die senkrecht zu einer Längsseite des Halbleiterchips 3 ist, und die den Mittelpunkt zwischen den Anschlusspunkten 6 und 5 auf dem Halbleiterchip 3 enthält.
  • In der vorliegenden Form der Simulation ist ferner der Dummy-Draht 45 so spezifiziert, dass er die gleiche Höhe wie die Verbindungsdrähte 8 und 9 zur Erdung und der gleichen Länge wie die Verbindungsdrähte 8 und 9, die sich von dem Halbleiterchip 3 zu der Erdelektrode 10 erstrecken, aufweist, wobei die Länge entlang einer geraden Linie gemessen wird.
  • In dem vorliegenden, zweiten Ausführungsbeispiel sind zwei Verbindungsdrähte 8 und 9 zur Erdung so vorgesehen, das sie sich in Bezug auf die Erdelektrode 10 in solch einer Weise erstrecken, dass der Abstand zwischen den Verbindungsdrähten 8 und 9 beginnend an ihren proximalen Enden (die Enden, die an dem Halbleiterchip 3 befestigt sind) zu ihren distalen Enden (die Enden, die an der Erdelektrode 10 befestigt sind) stetig ansteigt. Dies führt zu einer Erweiterung des freien Raumes zwischen den Verbindungsdrähten 8 und 9, welches das Montieren des Dummy-Drahtes 45 an die Erdelektrode 10 in diesem freien Raum erleichtert.
  • Das schwarze Quadrat „⎕" in 4 stellt Effekte in der Bereitstellung des Dummy-Drahtes 45 dar, wie durch die Simulation festgestellt wurde. Die zwei Verbindungsdrähte 8 und 9 zur Erdung werden entsprechend der gleichen Spezifikationen wie in dem ersten Ausführungsbeispiel montiert.
  • In dem zweiten Ausführungsbeispiel, wie es in 4 gezeigt ist, verursachte das Bereitstellen des Dummy-Drahtes 45, dass der Verbindungskoeffizienten K, der für die gegenseitigen Induktivität repräsentativ ist, die von den Verbindungsdrähten 8 und 9 stammt, in etwa gleich 0,075 ist. Es ist verständlich, dass die Isolation, das heißt eine verminderte gegenseitige Induktivität der Verbindungsdrähte 8 und 9, die zu jener bei Montage durch die herkömmliche Technik äquivalent war, so dass der Abstand zwischen den parallelen Verbindungsdrähten 28 und 29 um ungefähr 270 μm erhöht wurde, erfolgreich erreicht wurde.
  • In dem zweiten Ausführungsbeispiel konzentrierte sich bislang die Beschreibung auf das Bereitstellen des Dummy-Drahtes 45 als ein Beispiel. Alternativ könnten andere Leiter in der gleichen Weise vorgesehen sein, um den Dummy-Draht 45 zu ersetzen, und um dennoch die gleichen Effekte wie die oben beschrieben zu erzeugen. Es wird verständlich, dass die vorliegende Erfindung keinesfalls durch die vorhergehenden ersten und zweiten Ausführungsbeispiele eingeschränkt ist und auf vielefältige Weise variiert werden kann.
  • Neben solchen Fällen, wo die Verbindungsdrähte 8 und 9 beide verwendet werden, um Erdung der Verstärkerschaltungen 1 und 2 bereitzustellen, welche in einem einzelnen Chip wie in den ersten und zweiten Ausführungsbeispielen integriert sind, ist die vorliegende Erfindung dennoch auf eine Umgebung anwendbar, in der sowohl die Verbindungsdrähte verwendet werden, um Signale (einschließlich der Verbindungsdrähte, die für jeden Zweck verwendet werden, einschließlich Stromversorgung, mit Ausnahme der Bereitstellung der Erdung) zu übertragen, als auch auf eine Umgebung, in der eine der Verbindungsdrähte zur Erdung und der andere zum Tragen der Signale verwendet wird.
  • Es wird offensichtlich, dass abgesehen von der Montage der Verbindungsdrähte, die sich von den Anschlusspunkten auf dem Halbleiterchip 3 zu den Anschlüssen (Anschlussrahmen) eines Pakets erstrecken, die gleiche Technik auf die drahtlose Verbindung der Anschlüsse auf dem Schaltungssubstrat mit ähnlichen Effekten anwendbar ist.
  • Die vorliegende Erfindung wird äußerst effektiv auf den Halbleiterchip 3 angewendet, die die Verstärkerschaltung 1 umfasst, die ein Verstärkungsgrad im Hochfrequenzbereich (höher als 1 MHz, bevorzugt davon 100 MHz bis 100 GHz) erzeugt. Jedoch ist die vorliegende Erfindung in der Befestigung von Halbleiterelementen für Hochfrequenzanwendung von jeder Art anwendbar, die ein vermindertes Interferenzniveau benötigt.
  • Die Beschreibung konzentrierte sich als Beispiel bislang auf eine Anwendung, wo der Halbleiterchip 3 für Hochfrequenzanwendung mit seiner oberen Oberfläche nach oben montiert und elektrisch mit den Anschlüssen (Leiterrahmen) des Pakets 11 oder dem Schaltungssubstrat durch Verbindungsdrähte verbunden war. Alternativ erzeugt die vorliegende Erfindung ähnliche Effekte, wenn sie bei der Befestigung eines Halbleiterchips für Hochfrequenzanwendung an dem Paket in einer umgedrehten Position nach der Ausbildung von Unebenheiten an den Anschlüssen des Halbleiterchip für Hochfrequenzanwendung angewendet wurde, indem die interne Paketverdrahtung und die Substratverdrahtung nach außen zu dem Halbleiterchips für Hochfrequenzanwendung durch seine Anschlüsse erstreckt wird, und indem die Abstände zwischen den Drähten vergrössert werden.
  • Wie es im Vorhergehenden im Detail diskutiert ist, realisiert die vorliegende Erfindung erfolgreich einen in hohem Masse zuverlässigen Betrieb des Halbleiterchips 3, insbesondere bei hohen Frequenzen durch die Verminderung in der gegenseitigen Induktivität, die beispielsweise von den Verbindungsdrähten 8 und 9 als die elektrischen Verbindungsmittel, welche ein aneinandergrenzendes Paar bilden, stammen, ohne Anstieg in der Größe des Halbleiterchips 3, indem, wenn der Halbleiterchip 3 für Hochfrequenzanwendungen mit dem Paket 11 oder dem Substrat elektrisch verbunden wird, wobei der Abstand zwischen den Anschlüssen auf dem Halbleiterchip 3 so festgesetzt wird, dass er kleiner ist als der Abstand zwischen den Anschlüssen des Pakets 11 oder des Substrats.
  • Darüber hinaus kann die vorliegende Erfindung erfolgreich eine weitere Verminderung in der gegenseitigen Induktivität durch das Bereitstellen eines mit Erdpotential-verbundenen Dummy-Drahtes 45 im Wesentlichen mittig, beispielsweise zwischen den Verbindungsdrähten 8 und 9 als elektrisches Verbindungsmittel, die ein aneinander angrenzendes Paar bilden, erreichen.
  • Zusätzlich können die Verbindungsdrähte 8 und 9, ebenso wie der Dummy-Draht 45, mittels einer bestehenden Verbindungs- bzw. Bonder-Vorrichtung installiert werden, wobei dabei keine extra Kosten erforderlich sind. Ferner benötigt die vorliegende Erfindung kein angepasstes Verfahren im Gegensatz zu dem vorhergehenden Beispiel, wo ein konkaver Abschnitt in dem Plättchenklebeabschnitt ausgebildet ist, um die Drahtlänge mechanisch zu vermindern, um somit die gleichen Vorteile bei mit Abstand niedrigeren Kosten zu bewirken. Wenn sie jedoch in Verbindung mit diesem Verfahren der mechanischen Verminderung der Drahtlänge eingesetzt wird, kann offensichtlich die vorliegende Erfindung die Induktivität weiter vermindern.
  • Im übrigen, um eine große Ausgangsspannung trotz der in letzter Zeit verwendeten, verminderten Antriebsspannung zu erhalten, müssen die Spannungsverstärker als die Verstärkerschaltungen 1 und 2 derart ausgestaltet sein, dass sie einen verminderten Ausgangswiderstand aufweisen, mit anderen Worten, dass sie eine vergrösserte Stromamplitude, von dem Transistor in der Ausgangsstufe erzeugen. Da die Effekte der gegenseitigen Induktivität direkte proportional zu der Größe der Stromveränderung ansteigen, wenn die Stromamplitude auf einem größeren Wert als in den Stromverstärkung oben festgesetzt werden müssen, kann die vorliegende Erfindung besonders große Effekte erzielen.
  • Wie vorher erörtert wurde, kann die vorliegende Erfindung die Induktivität vermindern, und dies insbesondere in solchen Anwendungen, in denen elektrische Hochfrequenzwellen (beispielsweise Wellen in einem Bereich von 1 GHz bis 10 GHz) eingesetzt werden, wo die Induktivität, die von der Erdelektrode 10 als Erdleitung stammt, ein Hauptfaktor wird, der die Gesamtleistung der Verstärkerschaltungen 1 und 2 herabsetzt. Daher ist die vorliegende Erfindung in der Verwendung der elektrischen Hochfrequenzwellen in beispielsweise zellularen Telefonen sehr nützlich.
  • Nachdem die Erfindung beschrieben worden ist, sit es offensichtlich, dass diese auf vielseitge Weise variiert werden kann.

Claims (21)

  1. Halbleitervorrichtung umfassend: einen Halbleiterchip (3) für Hochfrequenzanwendung umfassend Hochfrequenz-Schaltungsblöcke (1, 2); ein Schaltungssubstrat (11), auf dem der Halbleiterchip (3) montiert ist; und elektrische Verbindungsmittel (8, 9), die jeweils vorgesehen sind, um einen der Hochfrequenz-Schaltungsblöcke (1, 2) in dem Halbleiterchip (3) mit dem Schaltungssubstrat zu verbinden; wobei die Hochfrequenz-Schaltungsblöcke (1, 2) angrenzend zueinander vorgesehen sind und jeweilige erste Kontakte (5, 6) angrenzend zueinander haben; die elektrischen Verbindungsmittel (8, 9) entsprechenden Hochfrequenz-Schaltungsblöcken (1, 2) zugeordnet sind und die ersten Kontakte (5, 6) mit jeweiligen zweiten Kontakten des Schaltungssubstrats (11) verbinden, gekennzeichnet dadurch, dass die zweiten Kontakte um einen größeren Abstand voneinander getrennt sind, als es die ersten Kontakte (5, 6) voneinander (getrennt) sind, und dass der Abstand zwischen den zweiten Kontakten (12, 13) das 1,2 bis 3-fache desjenigen zwischen den ersten Kontakten (4, 5, 6, 7) ist.
  2. Halbleitervorrichtung nach Anspruch 1, worin die elektrischen Verbindungsmittel (8, 9, 18, 19) zur Erdung verwendet werden.
  3. Halbleitervorrichtung nach Anspruch 1, worin die elektrischen Verbindungsmittel leitfähige Verbindungsdrähte sind.
  4. Halbleitervorrichtung nach Anspruch 1, worin der Abstand zwischen den ersten Kontakten der Hochfrequenz-Schaltungsblöcke, die aneinander angrenzen, 140 μm beträgt.
  5. Halbleitervorrichtung nach Anspruch 1, worin die elektrischen Verbindungsmittel (8, 9, 18, 19) so vorgesehen sind, dass der Abstand zwischen den elektrischen Verbindungsmitteln beginnend bei den ersten Kontakten (4, 5, 6, 7) zu den zweiten Kontakten (2, 13) hin zunimmt.
  6. Halbleitervorrichtung nach Anspruch 1, worin die elektrischen Verbindungsmittel (8, 9, 18, 19) so vorgesehen sind, dass der Abstand zwischen den elektrischen Verbindungsmitteln beginnend bei den ersten Kontakten (4, 5, 6, 7) zu den zweiten Kontakten (12, 13) hin gleichmäßig zunimmt.
  7. Halbleitervorrichtung nach Anspruch 1, worin die elektrischen Verbindungsmittel (8, 9, 18, 19) so vorgesehen sind, dass der Abstand zwischen den elektrischen Verbindungsmitteln beginnend bei den ersten Kontakten (4, 5, 6, 7) zu den zweiten Kontakten (12, 13) hin mit einer festgesetzten Rate zunimmt.
  8. Halbleitervorrichtung nach Anspruch 1, worin das Schaltungssubstrat (11) eine Erdelektrode (10) umfasst, die als zweite Kontakte für die elektrischen Verbindungsmittel (8, 9) dient.
  9. Halbleitervorrichtung nach Anspruch 8, worin der Halbleiterchip (3) auf der Erdelektrode (10) montiert ist.
  10. Halbleitervorrichtung nach Anspruch 9, worin die Erdelektrode (10) einen Oberflächenbereich hat, der größer als der Bodenbereich des Halbleiterchips (3) ist.
  11. Halbleitervorrichtung nach Anspruch 1, worin ein aneinander angrenzendes Paar der elektrischen Verbindungsmittel (8, 9, 18, 19) so vorgesehen ist, dass es symmetrisch in Bezug auf eine virtuelle Ebene ist, die das Schaltungssubstrat (11) kreuzt, wo die zweiten Kontakte (12, 13) angeordnet sind.
  12. Halbleitervorrichtung nach Anspruch 11, worin die virtuelle Symmetrieebene das Schaltungssubstrat (11) im Wesentlichen unter rechten Winkeln kreuzt.
  13. Halbleitervorrichtung nach Anspruch 1, worin ein Dummy-Leiter (45), der auf ein Erdpotential gesetzt ist, zwischen den elektrischen Verbindungsmitteln angeordnet ist.
  14. Halbleitervorrichtung nach Anspruch 13, worin der Dummy-Leiter (45) ein elektrisch leitfähiger Draht ist.
  15. Halbleitervorrichtung nach Anspruch 13, worin der Dummy-Leiter (45) im Wesentlichen unter gleichen Abständen von den elektrischen Verbindungsmitteln weg positioniert ist, die ein aneinander angrenzendes Paar bilden.
  16. Halbleitervorrichtung nach Anspruch 13, worin der Dummy-Leiter (45) in der Mitte zwischen den elektrischen Verbindungsmitteln angeordnet ist, die ein aneinander angrenzendes Paar bilden.
  17. Halbleitervorrichtung nach Anspruch 1, worin wenigstens einer der Hochfrequenz-Schaltungsblöcke (1, 2) eine Verstärkerschaltung umfasst, die einen Verstärkungsgrad bei 1 MHz oder höheren Frequenzen hat.
  18. Halbleitervorrichtung nach Anspruch 1, worin die aneinander angrenzenden Hochfrequenz-Schaltungsblöcke (1, 2) abwechselnd ein und ausschalten.
  19. Halbleitervorrichtung nach Anspruch 1, worin die elektrischen Verbindungsmittel (8, 9, 18, 19) elektrische Verbindungsmittel zur Signalnutzung und zur Erdung umfassen, und worin die elektrischen Verbindungsmittel zur Signalnutzung die elektrischen Verbindungsmittel zur Erdung zwischen sich einschließen.
  20. Halbleitervorrichtung nach einem der Ansprüche 1 bis 19, worin die ersten Kontakte (5, 6) unbedeckt auf der oberen Oberfläche des Halbleiterchips (3) vorgesehen sind.
  21. Halbleitervorrichtung nach einem der Ansprüche 1 bis 20, worin der Halbleiterchip (3) ein im Wesentlichen rechteckiges Parallelepiped ist; und die ersten Kontakte entlang einer Längsseite des Halbleiterchips (3) vorgesehen sind.
DE60037297T 1999-09-20 2000-05-17 Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung Expired - Lifetime DE60037297T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26589299 1999-09-20
JP26589299A JP3539549B2 (ja) 1999-09-20 1999-09-20 半導体装置

Publications (2)

Publication Number Publication Date
DE60037297D1 DE60037297D1 (de) 2008-01-17
DE60037297T2 true DE60037297T2 (de) 2008-10-23

Family

ID=17423559

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60037297T Expired - Lifetime DE60037297T2 (de) 1999-09-20 2000-05-17 Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung

Country Status (6)

Country Link
US (1) US6414387B1 (de)
EP (1) EP1085573B1 (de)
JP (1) JP3539549B2 (de)
KR (1) KR100372845B1 (de)
DE (1) DE60037297T2 (de)
TW (1) TW454283B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4290314B2 (ja) * 2000-04-26 2009-07-01 Ｎｅｃエレクトロニクス株式会社 高周波回路及びそれを実装したモジュール、通信機
JP4843129B2 (ja) * 2000-06-30 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4426166B2 (ja) * 2002-11-01 2010-03-03 ユー・エム・シー・ジャパン株式会社 半導体装置の設計方法、半導体装置設計用プログラム、及び半導体装置
DE10319900A1 (de) * 2003-04-29 2004-11-25 Infineon Technologies Ag Optoelektronische Sende- und/oder Empfangsanordnung
JP2005032871A (ja) * 2003-07-09 2005-02-03 Renesas Technology Corp 半導体装置
JP2005252099A (ja) * 2004-03-05 2005-09-15 Sharp Corp 高周波用半導体装置
US20050248028A1 (en) * 2004-05-05 2005-11-10 Cheng-Yen Huang Chip-packaging with bonding options connected to a package substrate
US20060145312A1 (en) * 2005-01-05 2006-07-06 Kai Liu Dual flat non-leaded semiconductor package
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US7884454B2 (en) 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
DE102006059534A1 (de) * 2006-12-16 2008-06-26 Atmel Germany Gmbh Halbleiterbauelement
WO2008121142A1 (en) * 2007-04-02 2008-10-09 Kulicke And Soffa Industries, Inc. Method of forming bends in a wire loop
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US10014266B2 (en) * 2016-07-26 2018-07-03 Raytheon Company Monolithic microwave integrated circuit (MMIC) and method for forming such MMIC having rapid thermal annealing compensation elements
DE102016224631B4 (de) * 2016-12-09 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189958A (ja) * 1984-03-09 1985-09-27 Nec Kansai Ltd 半導体装置
US4686492A (en) * 1985-03-04 1987-08-11 Tektronix, Inc. Impedance match connection using multiple layers of bond wires
JPH02107001A (ja) 1988-10-17 1990-04-19 Matsushita Electric Ind Co Ltd 高周波回路装置
JPH03262302A (ja) 1990-03-13 1991-11-22 Toshiba Corp 高周波用基板
JPH06275771A (ja) 1993-03-23 1994-09-30 Hitachi Ltd 半導体装置およびその半導体装置に組み込まれる半導体チップ
AU6156996A (en) * 1995-06-07 1996-12-30 Panda Project, The High performance semiconductor die carrier
KR0156334B1 (ko) 1995-10-14 1998-10-15 김광호 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지

Also Published As

Publication number Publication date
KR100372845B1 (ko) 2003-02-19
US6414387B1 (en) 2002-07-02
EP1085573B1 (de) 2007-12-05
EP1085573A1 (de) 2001-03-21
JP2001094009A (ja) 2001-04-06
TW454283B (en) 2001-09-11
KR20010049390A (ko) 2001-06-15
DE60037297D1 (de) 2008-01-17
JP3539549B2 (ja) 2004-07-07

Similar Documents

Publication Publication Date Title
DE60037297T2 (de) Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung
DE69935182T2 (de) Halbleiteranordnung
DE69934717T2 (de) Leistungstransistoranordnung höher frequenz
DE102016105742B4 (de) Multi-Hohlraum-Package mit einem einzigen Metallflansch und Herstellungsverfahren dafür
DE69628253T2 (de) Ultrahochfrequenzfunkgerät
DE69413601T2 (de) Halbleiteranordnung mit einem Halbleiterelement von Flip-Chip-Typ
DE102008040900B4 (de) Gestapelte IC-Struktur und Verfahren zum Bilden einer gestapelten IC-Struktur
DE69326112T2 (de) Umhüllte Halbleiteranordnung
DE69734735T2 (de) Struktur für einen Kanalwähler und zugehöriger Kabelmodem-Tuner
DE69322930T2 (de) Modulare Mikrowellen-Anordnungseinheit und ihre Verbindungsstruktur
DE60208323T2 (de) Gestapeltes HF-Modul
DE69321052T2 (de) Oberflächenmontierte Hybrid-Mikroschaltung
DE10297355B4 (de) Breitbandhochfrequenz-Signalverstärker
DE69738340T2 (de) Verfahren zur Impedanzregelung einer Mikrowellenschaltungsvorrichtung
DE60028649T2 (de) Halbleiteranordnung für Radiofrequenzen
DE102005009163B4 (de) Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10019839A1 (de) Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung
DE10152533A1 (de) Hochfrequenz-Schaltungsplatineneinheit, Hochfrequenz-Modul, bei dem die Einheit verwendet ist, elektronische Vorrichtung, bei der das Modul verwendet ist, und Verfahren zur Herstellung der Hochfrequenz-Schaltungsplatineneinheit
DE10019838A1 (de) Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung
DE10015744A1 (de) Ummantelte elektrische Verbindung für eine Anschlußstruktur
DE102014112497A1 (de) Funktionalisierte Redistribution-Layer
DE19837911A1 (de) Auf einem Zuleitungsrahmen basierendes Vertikalverbindungsgehäuse
DE102005056263B4 (de) Elektronische Anordnung mit äußeren Impedanzabgleichskomponentenverbindungen mit nichtkompensierten Anschlussleitungen und ihr Herstellungsverfahren
DE102014115313A1 (de) System und Verfahren für eine Millimeterwellen-Leiterplatte
DE69010546T2 (de) Hochfrequenz-Halbleiteranordnung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition