JP2004112178A - 伝送線路及びそれを有する装置 - Google Patents

伝送線路及びそれを有する装置 Download PDF

Info

Publication number
JP2004112178A
JP2004112178A JP2002270037A JP2002270037A JP2004112178A JP 2004112178 A JP2004112178 A JP 2004112178A JP 2002270037 A JP2002270037 A JP 2002270037A JP 2002270037 A JP2002270037 A JP 2002270037A JP 2004112178 A JP2004112178 A JP 2004112178A
Authority
JP
Japan
Prior art keywords
transmission line
ground pattern
signal line
substrate
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002270037A
Other languages
English (en)
Inventor
Koji Tsukajima
塚島　光路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Quantum Devices Ltd
Original Assignee
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Quantum Devices Ltd filed Critical Fujitsu Quantum Devices Ltd
Priority to JP2002270037A priority Critical patent/JP2004112178A/ja
Priority to US10/663,661 priority patent/US7067743B2/en
Publication of JP2004112178A publication Critical patent/JP2004112178A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

【課題】デバイス側と伝送線路側との間に生じるインピーダンスの不連続が改善された伝送線路及びそれを有する装置を提供。
【解決手段】デバイス１０と伝送線路基板２０ａとが金ワイヤ３１に接続された構成において、信号線２２に平行な２つの領域Ａと、伝送線路基板２１上であって信号線２２とデバイス１０との間の領域、換言すれば、伝送線路基板２１上であって信号線２２から延在する金ワイヤ３１と伝送線路基板２１との間の領域Ｂとが一体形成されたグランドパターン２３ａを有する。これにより、金ワイヤ３１と筐体３０との間で形成されるＣ１と並列なＣ２が形成され、インタフェースと伝送線路側とのインピーダンス整合が高められる。
【選択図】　　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、伝送線路及びそれを有する装置に関し、特に半導体デバイスに接続される伝送線路及びそれを有する装置に関する。
【０００２】
【従来の技術】
従来、図１（ａ）に示すように、デバイス１０のパッド部１１と伝送線路２０とを電気的に接続するインタフェースには、金ワイヤ３１（又は金リボン）等の金属配線が使用されていた。尚、図１（ａ）では、コプレーナタイプの伝送線路２０である。また、図１（ａ）の回路構成を等価回路で表した図を図１（ｂ）に示す。
【０００３】
図１（ｂ）に示すように、デバイス１０を伝送線路２０とを接続するインタフェースに金ワイヤ３１等の金属配線を使用した場合、この金属配線とデバイス１０及び伝送線路２０が積載された金属筐体３０との間で電気容量Ｃ１が生じる。
【０００４】
【発明が解決しようとする課題】
しかしながら、一般的に上記の電気容量Ｃ１は伝送線路２０側の電気容量Ｃｄと比較して十分に小さい（Ｃ１＜＜Ｃｄ）ため、インタフェースと伝送線路２０との間でインピーダンスの不連続が引き起こされるという問題が存在する。これは、コプレーナタイプの伝送線路に限らず、例えばマイクロストリップタイプの伝送線路であっても同様に生じる問題である。
【０００５】
本発明は、上記のような問題に鑑みてなされたもので、デバイス側と伝送線路側との間に生じるインピーダンスの不連続が改善された伝送線路及びそれを有する装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項１記載のように、伝送線路基板と、該伝送線路基板上に形成された信号線とを有する伝送線路において、前記伝送線路基板上であって該伝送線路基板と前記信号線を半導体デバイスに接続する金属配線との間に第１のグランドパターンが設けられている。これにより、金属配線に電気容量が追加されるため、デバイス側と伝送線路側との間に生じるインピーダンスの不連続が改善される。
【０００７】
また、前記伝送線路において、例えば請求項２記載のように、前記第１のグランドパターンが、前記信号線と前記半導体デバイスとの間に設けられている構成とすることができる。これにより、半導体デバイスと信号線との間にグランドパターンを設けているため、半導体デバイス側の信号線に接続されていない他のパッド部からの不要輻射による信号線への影響を減少させることができる。
【０００８】
また、別の例として、例えば請求項３記載のように、前記伝送線路が、前記伝送線路基板上であって前記信号線と平行に形成された第２のグランドパターンを有し、前記第１のグランドパターンと前記第２のグランドパターンとが一体形成されている構成とすることができる。これにより、グランドパターンが一体に形成されているため、グランドパターンの製造プロセスを簡略化できるだけでなく、信号線を挟んで平行に形成された２つのグランドパターン間に電位差が生じることが防止されるため、２つのグランドパターン間に生じた微小な電位差を原因として発生するインタフェース及び伝送線路間のインピーダンスの不連続を防止することができる。
【０００９】
また、前記伝送線路において、例えば請求項４記載のように、前記第１のグランドパターンと前記第２のグランドパターンとがＬ字状又はコ字状に一体形成されている構成とすることができる。更に、別の例として、例えば請求項５記載のように、前記信号線が、前記第１のグランドパターンに面する端が円弧状を成し、前記第１のグランドパターンと前記第２のグランドパターンとが、前記信号線の円弧状の端を等間隔に囲む円弧状を成して一体形成されている構成とすることができる。これにより、信号線に対してグランドパターンが等距離に配置されるため、信号線に印加される電界を均一なものとすることができる。
【００１０】
また、別の例として、例えば請求項６記載のように、前記伝送線路が、前記信号線が形成された面と反対面に第２のグランドパターンを有し、前記第１のグランドパターンが、前記前記伝送線路基板を貫通して前記第２のグランドパターンに接続されている構成とすることができる。これにより、マイクロストリップラインタイプの伝送線路に対しても同様な効果を得ることができる。
【００１１】
また、前記伝送線路において、例えば請求項７記載のように、前記第１のグランドパターンが、前記信号線の一方の端を囲むＬ字状又はコ字状に形成されている構成とすることができる。
【００１２】
また、本発明は、請求項８記載のように、伝送線路基板と、該伝送線路基板上に形成された信号線とを有する伝送線路において、前記信号線を半導体デバイスに接続する金属配線が延在する側であって、前記伝送線路基板の側面上に第１のグランドパターンが設けられている。これにより、金属配線に電気容量が追加されるため、デバイス側と伝送線路側との間に生じるインピーダンスの不連続が改善される。
【００１３】
また、前記伝送線路において、例えば請求項９記載のように、前記第１のグランドパターンが、前記信号線と前記半導体デバイスとの間に設けられている構成とすることができる。これにより、半導体デバイスと信号線との間にグランドパターンを設けているため、半導体デバイス側の信号線に接続されていない他のパッド部からの不要輻射による信号線への影響を減少させることができる。
【００１４】
また、別の例として、例えば請求項１０記載のように、前記伝送線路が、前記信号線が形成された面と反対面に第２のグランドパターンを有し、前記第１のグランドパターンが、前記第２のグランドパターンと一体形成されている構成とすることができる。
【００１５】
また、本発明は、請求項１１記載のように、伝送線路基板と、該伝送線路基板上に形成された信号線とを有する伝送線路において、前記信号線を半導体デバイスに接続する金属配線に所定の電気容量を付加する手段を有する。これにより、金属配線に電気容量が追加されるため、デバイス側と伝送線路側との間に生じるインピーダンスの不連続が改善される。
【００１６】
また、本発明は、請求項１２記載のように、伝送線路基板と該伝送線路基板上に形成された信号線とを有する伝送線路と、半導体デバイスとが金属配線を介して接続された装置において、前記伝送線路が、前記伝送線路基板上であって該伝送線路基板と前記信号線を半導体デバイスに接続する金属配線との間に第１のグランドパターンを有する。これにより、金属配線に電気容量が追加されるため、デバイス側と伝送線路側との間に生じるインピーダンスの不連続が改善される。
【００１７】
また、前記装置において、例えば請求項１３記載のように、前記第１のグランドパターンが、前記信号線と前記半導体デバイスとの間に設けられている構成とすることができる。これにより、半導体デバイスと信号線との間にグランドパターンを設けているため、半導体デバイス側の信号線に接続されていない他のパッド部からの不要輻射による信号線への影響を減少させることができる。
【００１８】
また、別の例として、例えば請求項１４記載のように、前記伝送線路が、前記伝送線路基板上であって前記信号線と平行に形成された第２のグランドパターンを有し、前記第１のグランドパターンと前記第２のグランドパターンとが一体形成されている構成とすることができる。これにより、グランドパターンが一体に形成されているため、グランドパターンの製造プロセスを簡略化できるだけでなく、信号線を挟んで平行に形成された２つのグランドパターン間に電位差が生じることが防止されるため、２つのグランドパターン間に生じた微小な電位差を原因として発生するインタフェース及び伝送線路間のインピーダンスの不連続を防止することができる。
【００１９】
また、前記装置において、例えば請求項１５記載のように、前記第１のグランドパターンと前記第２のグランドパターンとがＬ字状又はコ字状に一体形成されている構成とすることができる。更に、別の例として、例えば請求項１６記載のように、前記信号線が、前記第１のグランドパターンに面する端が円弧状を成し、前記第１のグランドパターンと前記第２のグランドパターンとが、前記信号線の円弧状の端を等間隔に囲む円弧状を成して一体形成されている構成とすることができる。これにより、信号線に対してグランドパターンが等距離に配置されるため、信号線に印加される電界を均一なものとすることができる。
【００２０】
また、前記装置において、例えば請求項１７記載のように、前記第２のグランドパターンが、前記伝送線路基板を貫通して接地される構成とすることができる。
【００２１】
また、別の例として、例えば請求項１８記載のように、前記伝送線路が、前記信号線が形成された面と反対面に第２のグランドパターンを有し、前記第１のグランドパターンが、前記前記伝送線路基板を貫通して前記第２のグランドパターンに接続されている構成とすることができる。これにより、マイクロストリップラインタイプの伝送線路に対しても同様な効果を得ることができる。
【００２２】
また、前記装置において、例えば請求項１９記載のように、前記第１のグランドパターンが、前記信号線の一方の端を囲むＬ字状又はコ字上に形成されている構成とすることができる。
【００２３】
また、本発明は、請求項２０記載のように、伝送線路基板と該伝送線路基板上に形成された信号線とを有する伝送線路と、半導体デバイスとが金属配線を介して接続された装置において、前記伝送線路が、前記金属配線が前記信号線から延在する側であって、前記伝送線路基板の側面上に第１のグランドパターンを有する。これにより、金属配線に電気容量が追加されるため、デバイス側と伝送線路側との間に生じるインピーダンスの不連続が改善される。
【００２４】
また、前記伝送線路において、例えば請求項２１記載のように、前記第１のグランドパターンが、前記信号線と前記半導体デバイスとの間に設けられている構成とすることができる。これにより、半導体デバイスと信号線との間にグランドパターンを設けているため、半導体デバイス側の信号線に接続されていない他のパッド部からの不要輻射による信号線への影響を減少させることができる。
【００２５】
また、前記伝送線路において、例えば請求項２２記載のように、前記第１のグランドパターンは、前記伝送線路基板の前記信号線が形成された面と反対面で接地される構成とすることができる。
【００２６】
また、前記伝送線路において、例えば請求項２３記載のように、前記伝送線路が、前記信号線が形成された面と反対面に第２のグランドパターンを有し、前記第１のグランドパターンが、前記第２のグランドパターンと一体形成されている構成とすることができる。
【００２７】
また、本発明は、請求項２４記載のように、伝送線路基板と該伝送線路基板上に形成された信号線とを有する伝送線路と、半導体デバイスとが金属配線を介して接続された装置において、前記信号線を半導体デバイスに接続する金属配線に所定の電気容量を付加する手段を有する。これにより、金属配線に電気容量が追加されるため、デバイス側と伝送線路側との間に生じるインピーダンスの不連続が改善される。
【００２８】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００２９】
〔第１の実施形態〕
まず、本発明の第１の実施形態について、図面を用いて詳細に説明する。尚、本実施形態では、コプレーナタイプの伝送線路を適用した場合を例に挙げる。
【００３０】
図２（ａ）は、本実施形態による伝送線路２０ａを有する装置の構成を示す上面図である。図２（ａ）に示す装置では、デバイス１０と伝送線路２０ａとが所定の距離を隔てて配置されており、伝送線路２０ａにおける信号線２２及びグランドパターン２３ａとデバイス１０におけるパッド部１１とがそれぞれ金属配線（金ワイヤ３１）により接続されている。尚、デバイス１０及び伝送線路２０ａ間の所定の距離は本装置の設計条件により決定される値である。但し、この所定の距離をできるだけ短くすることで、デバイス１０と伝送線路２０ａとのインタフェースである金属配線（金ワイヤ３１）のインダクタンスを減少させ、金属配線と伝送線路２０ａとの設計的要求を緩和させることが可能である。これは、金属配線の長さを短くすることで、金属配線のインダクタンスを減少させることができるためであり、これによりインピーダンスの不連続を改善させる。
【００３１】
また、デバイス１０と伝送線路２０ａとのインタフェースである金属配線には、金ワイヤ３１だけでなく、例えば金リボン等を適用することも可能である。
【００３２】
また、デバイス１０としてはスイッチやミキサやアンプ等の様々な半導体デバイスが適用できる。尚、本実施形態では、特に高周波信号向けの半導体デバイスが適用される。また、コプレーナタイプの伝送線路２０ａは、誘電体物質でなる伝送線路基板２１上に信号線２２とグランドパターン２３ａとが形成された構成を有する。
【００３３】
上記においてグランドパターン２３ａは、信号線２２に平行な２つの領域（以下、これを領域Ａという）と、伝送線路基板２１上であって信号線２２とデバイス１０との間の領域、換言すれば、伝送線路基板２１上であって信号線２２から延在する金ワイヤ３１と伝送線路基板２１との間の領域（以下、これを領域Ｂという）とを有する。
【００３４】
グランドパターン２３ａにおける領域Ａは一般的なコプレーナタイプのグランドパターンである。また、領域Ｂは本実施形態独自の構成である。このように、グランドパターン２３ａに伝送線路基板２１上であって信号線２２から延在する金ワイヤ３１と伝送線路基板２１との間の領域Ｂを有することで、この領域Ｂと金ワイヤ３１との間に図２（ｂ）に示すような電気容量Ｃ２が形成される。尚、図２（ｂ）は、図２（ａ）に示す装置のＡ−Ａ’断面を示す図である。
【００３５】
電気容量Ｃ２は、図２（ｃ）に示すように、金ワイヤ３１と筐体３０との間で形成される電気容量Ｃ１と並列な接続をなす。このため、電気容量Ｃ１＋Ｃ２が伝送線路側の電気容量Ｃｄと同等の値となるようにＣ２を形成させることで、本実施形態では、図２（ｃ）におけるインタフェースと伝送線路側とのインピーダンス整合を高めることができる。尚、図２（ｃ）は（ａ）及び（ｂ）に示す装置の特にインタフェース（金ワイヤ３１）の等価回路を示す図である。また、図中、Ｌ１及びＬ２は、金ワイヤ３１のインダクタンスであり、Ｌｄは伝送配線２０のインダクタンスである。
【００３６】
また、上記のように、伝送線路基板２１上であって信号線２２とデバイス１０との間の領域Ｂを有することで、本実施形態では、デバイス１０側の信号線２２に接続されていない他のパッド部１１からの不要輻射による信号線２２への影響を減少させることができる。
【００３７】
更に、本実施形態では、グランドパターン２３ａにおける領域Ａと領域Ｂとが直角を成してコ字状に一体形成されている。このように一体に形成することで、本実施形態では、グランドパターン２３ａの製造プロセスを簡略化できるだけでなく、平行な２つの領域Ａ間に電位差が生じることを防止することが可能となる。更に言及すると、本実施形態のように、２つの平行な領域Ａ間に電位差が生じることを防止することで、本実施形態では、２つの領域Ａ間に生じた微小な電位差を原因として発生するインタフェース及び伝送線路間のインピーダンスの不連続を防止することができる。
【００３８】
尚、上記におけるグランドパターン２３ａは、図２（ａ）に示す１つ以上のスルーホール２４を介することで、伝送配線基板２１の信号線２２が設けられた面と反対面に位置する筐体３０と電気的に接続されている。スルーホール２４は、伝送線路基板２１を信号線２２が形成された面からこれと反対面までを貫通する。また、この筐体３０は金属で構成された金属筐体であり、接地されている。従って、グランドパターン２３ａはスルーホール２４を介して筐体３０と電気的に接続されることで接地される。
【００３９】
上記では、グランドパターン２３ａにおける領域Ａと領域Ｂとが、図２（ａ）に示すように、コ字状に一体形成された場合を例に挙げたが、この構成に限らず、例えば２つの領域Ａ及び領域Ｂを個別の構成で形成しても良い。尚、この場合、分割された各々の領域Ａ及び領域Ｂは、個別に設けられたスルーホール２４を介して筐体３０に接続される。このように各々の領域Ａ及び領域Ｂを個別に形成し、インタフェースにおける電気容量Ｃ１＋Ｃ２が伝送線路側の電気容量Ｃｄと同等の値となるようにＣ２を形成させることで、上記と同様に、インタフェースと伝送線路側とのインピーダンス整合を高めることができ、且つ、デバイス１０側の信号線２２に接続されていない他のパッド部１１からの不要輻射による信号線２２への影響を減少させることができる。
【００４０】
更にまた、別の構成として、グランドパターン２３ａにおける２つの領域Ａのうち何れか一方と領域Ｂとを垂直を成してＬ字状に一体形成してもよい。このように構成した場合も上記と同様に、インタフェースにおける電気容量Ｃ１＋Ｃ２が伝送線路側の電気容量Ｃｄと同等の値となるようにＣ２を形成させることで、インタフェースと伝送線路側とのインピーダンス整合を高めることができ、且つ、デバイス１０側の信号線２２に接続されていない他のパッド部１１からの不要輻射による信号線２２への影響を減少させることができる。
【００４１】
〔第２の実施形態〕
また、本発明の他の例を以下に第２の実施形態として図面を用いて詳細に説明する。上記した第１の実施形態では、グランドパターン２３ａが伝送線路基板２１上に形成された信号線２２を直角なコ字状に囲むように形成されていた。これに対し本実施形態では、グランドパターン（２３ｂ）が信号線（２２ｂ）を半円等の円弧状に囲むよう構成する。また、これに伴い、グランドパターン２３ｂにより囲まれる信号線２２ｂの端も半円等の円弧状の形状とする。このように、信号線２２ｂとグランドパターン２３ｂとの距離が常に等間隔となる形状とすることで、本実施形態では、グランドパターン２３ｂと信号線２２ｂとで形成される電界の集中や偏りを防止し、均一な電界が形成されるように構成することが可能となる。但し、本実施形態において円弧状には正円だけでなく楕円等の一部からなる形状も含まれる。
【００４２】
図３は、本実施形態による伝送線路２０ｂを有する装置の構成を示す上面図である。図３を参照すると、第１の実施形態と同様に、信号線２２ｂ及びグランドパターン２３ｂのデバイス１０側の端には、それぞれ金ワイヤ３１が接続されており、これをインタフェースとしてデバイス１０と伝送線路２０ｂとが電気的に接続されている。
【００４３】
信号線２２ｂの金ワイヤ３１が接続された端は、例えば半円の形状を有する。また、この半円形状を有する信号線２２ｂを囲むグランドパターン２３ｂは、信号線２２ｂのエッジから接線方向に等間隔となるような半円状の形状を有している。
【００４４】
尚、本実施形態では、信号線２２ｂの一方の端が半円の形状となるように構成していたが、本実施形態ではこれに限定されず、グランドパターン２３ｂの内側の２つの角（何れか一方でもよい）が円弧状の形状を有することで、信号線２２ｂと形成する電界が均一となるように構成されていればよい。また、形成される電界をより均一とするために、信号線２２ｂのグランドパターン２３ｂで囲まれる端の２つの角（円弧状のグランドパターンと対応する角であればよい）が円弧状の形状を有しているとなおよい。
【００４５】
その他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００４６】
〔第３の実施形態〕
また、上記した第１の実施形態では、コプレーナタイプの伝送線路について例を挙げたが、本発明はこれに限定されず、例えばマイクロストリップラインタイプの伝送線路にも適用することが可能である。以下、これを第３の実施形態として図面を用いて詳細に説明する。
【００４７】
図４（ａ）は、本実施形態による伝送線路２０ｃを有する装置の構成を示す上面図である。図４（ａ）を参照すると、伝送線路２０ｃは、第１の実施形態と同様に、信号線２２ｃのデバイス１０側の端に金ワイヤ３１が接続されている。また、グランドパターン２３ｃは、伝送線路基板２１上であって信号線２２ｃとデバイス１０との間の領域、換言すれば、伝送線路基板２１上であって信号線２２ｃから延在する金ワイヤ３１と伝送線路基板２１との間の領域を有する。これは第１の実施形態における領域Ｂと同様の構成である。従って、本実施形態でも同様に領域Ｂという。
【００４８】
またこの他、信号線２２ｃに平行な２つの領域（以下、これを領域Ｃという）も有する。この領域Ｃは信号線２２と対をなすグランドパターンを目的としておらず、領域Ｂを伝送線路基板２１の裏面（信号線２２が形成された面と反対面）に設けられたグランドにスルーホール２４を介して接続することを目的としている。即ち、本実施形態による伝送線路２０ｃはマイクロストリップラインであるため、信号線２２に対するグランドパターン２５は、伝送線路基板２１における信号線２２が形成された面と反対側の面に形成されており、領域Ｃは領域Ｂをグランドパターン２５に接続するためのスルーホールが設けられるための部材として形成されている。
【００４９】
尚、本実施形態によるグランドパターン２３ｃも、領域Ｂ及び領域Ｃによりコ字状の形状を有しているが、これに限定されず、例えば領域Ｂのみの直線状であっても、１つの領域Ｃ及び領域ＢよりなるＬ字状であってもよい。但し、この場合、不要な領域Ｃは削除される。
【００５０】
その他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００５１】
〔第４の実施形態〕
また、上記した第１の実施形態では、金属配線（金ワイヤ３１）に電気容量Ｃ２を追加することを目的としたグランドパターン（領域Ｂ）が伝送線路基板２１の表面（信号線２２と同一面）上に形成されていた場合について例を挙げて説明したが、本発明はこれに限定されず、電気容量Ｃ２を追加することを目的としたグランドパターンが、例えば伝送線路基板２１の側面に形成されていても良い。以下、これを第４の実施形態として図面を用いて詳細に説明する。
【００５２】
図５（ａ）は本実施形態による伝送線路２０ｄを有する装置の構成を示す上面図である。図５（ａ）を参照すると、伝送線路２０ｄは伝送線路基板２１上に信号線２２とグランドパターン２３とが形成されている。また、グランドパターン２３は、スルーホール２４を介して伝送線路基板２１の裏面に位置する金属製の筐体３０（図５（ｂ）参照）に接地されている。
【００５３】
この構成において、金ワイヤ３１に電気容量Ｃ２を追加することを目的としたグランドパターン２６は、信号線２２とデバイス１０との間に位置する伝送線路基板２１の側面、換言すれば、信号線２２をデバイス１０に接続する金ワイヤ３１が延在する側の伝送線路基板２１の側面（これを以下、所定の側面という）に設けられている。
【００５４】
尚、このグランドパターン２６は、図２（ａ）に示すように、所定の側面における一部、例えば上面から見て信号線２２をデバイス１０側へ延長した際に所定の側面と重畳する領域のみに形成しても、所定の側面全面に形成しても良い。更に、このグランドパターン２６を伝送線路基板２１の表面（信号線２２と同一面）まで延在させてもよい。
【００５５】
また、グランドパターン２６は、伝送線路基板２１の裏面側に設けられた金属製の筐体３０に接するように形成される。この際、筐体３０が接地されているため、グランドパターン２６も接地される。
【００５６】
このように、金属配線（金ワイヤ３１）に電気容量Ｃ２を追加することを目的としたグランドパターン２６を伝送線路基板２１の側面に設けても、これで形成される電気容量Ｃ２により、Ｃ１＋Ｃ２が伝送線路２０ｄの電気容量Ｃｄに略等しくなるように形成することで、第１の実施形態と同様の効果を得ることが可能である。
【００５７】
その他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００５８】
〔第５の実施形態〕
また、第４の実施形態による原理を、マイクロストリップラインタイプの伝送線路（２０ｅ）に適用した場合の例を、以下に第５の実施形態として図面を用いて詳細に説明する。
【００５９】
図６（ａ）は、本実施形態による伝送線路２０ｅを有する装置の構成を示す上面図である。図６（ａ）を参照すると、本実施形態によるグランドパターン２７は、第５の実施形態における所定の側面全面に形成されている。但し、これは、全面でなくともよい。
【００６０】
また、図６（ｂ）を参照すると明らかなように、グランドパターン２７は、伝送線路基板２１の裏面（信号線２２が形成された面と反対面）に設けられたグランドパターンと一体形成されている。
【００６１】
このように構成することで、第５の実施形態による原理をコプレーナタイプの伝送線路からマイクロストリップラインタイプの伝送線路に応用することが可能である。
【００６２】
その他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００６３】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、金属配線に電気容量が追加されるため、デバイス側と伝送線路側との間に生じるインピーダンスの不連続が改善される。また、半導体デバイスと信号線との間にグランドパターンを設けているため、半導体デバイス側の信号線に接続されていない他のパッド部からの不要輻射による信号線への影響を減少させることができる。更に、グランドパターンが一体に形成されているため、グランドパターンの製造プロセスを簡略化できるだけでなく、信号線を挟んで平行に形成された２つのグランドパターン間に電位差が生じることが防止されるため、２つのグランドパターン間に生じた微小な電位差を原因として発生するインタフェース及び伝送線路間のインピーダンスの不連続を防止することができる。
【００６５】
また、信号線の一端とこれを囲むグランドパターンとを円弧状に形成することで、信号線に対してグランドパターンが等距離に配置されるため、信号線に印加される電界を均一なものとすることができる。
【００６６】
また、本発明は、コプレーナタイプの伝送線路だけでなく、マイクロストリップラインタイプの伝送線路に対しても同様な効果を得ることができる。
【００６７】
更に、これらの効果は、本発明による伝送線路を有する装置でも得ることができる。
【図面の簡単な説明】
【図１】従来技術による伝送線路を有する装置の構成を示す図であり、（ａ）は上面図であり、（ｂ）はＡ−Ａ’断面図であり、（ｃ）は接続部の等価回路を示す図である。
【図２】本発明の第１の実施形態による伝送線路を有する装置の構成を示す図であり、（ａ）は上面図であり、（ｂ）Ａ−Ａ’断面図であり、（ｃ）は接続部の等価回路を示す図である。
【図３】本発明の第２の実施形態による伝送線路を有する装置の構成を示す上面図である。
【図４】本発明の第３の実施形態による伝送線路を有する装置の構成を示す図であり、（ａ）は上面図であり、（ｂ）Ａ−Ａ’断面図である。
【図５】本発明の第４の実施形態による伝送線路を有する装置の構成を示す図であり、（ａ）は上面図であり、（ｂ）Ａ−Ａ’断面図である。
【図６】本発明の第５の実施形態による伝送線路を有する装置の構成を示す図であり、（ａ）は上面図であり、（ｂ）Ａ−Ａ’断面図である。
【符号の説明】
１０　デバイス
１１　パッド部
２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ　伝送線路
２１　伝送線路基板
２２、２２ｂ　信号線
２３ａ、２３ｂ、２５、２６、２７　グランドパターン
２４　スルーホール
２５
３０、３２　筐体
３１　金ワイヤ
Ｃ１、Ｃ２、Ｃｄ　電気容量
Ｌ１、Ｌ２、Ｌｄ　インダクタンス

Claims (24)

  1. 伝送線路基板と、該伝送線路基板上に形成された信号線とを有する伝送線路において、
    前記伝送線路基板上であって該伝送線路基板と前記信号線を半導体デバイスに接続する金属配線との間に第１のグランドパターンが設けられていることを特徴とする伝送線路。
  2. 前記第１のグランドパターンは、前記信号線と前記半導体デバイスとの間に設けられていることを特徴とする請求項１記載の伝送線路。
  3. 前記伝送線路基板上であって前記信号線と平行に形成された第２のグランドパターンを有し、
    前記第１のグランドパターンと前記第２のグランドパターンとが一体形成されていることを特徴とする請求項１記載の伝送線路。
  4. 前記第１のグランドパターンと前記第２のグランドパターンとがＬ字状又はコ字状に一体形成されていることを特徴とする請求項３記載の伝送線路。
  5. 前記信号線は、前記第１のグランドパターンに面する端が円弧状を成し、
    前記第１のグランドパターンと前記第２のグランドパターンとが、前記信号線の円弧状の端を等間隔に囲む円弧状を成して一体形成されていることを特徴とする請求項３記載の伝送線路。
  6. 前記信号線が形成された面と反対面に第２のグランドパターンを有し、
    前記第１のグランドパターンは、前記前記伝送線路基板を貫通して前記第２のグランドパターンに接続されていることを特徴とする請求項１又は２記載の伝送線路。
  7. 前記第１のグランドパターンは、前記信号線の一方の端を囲むＬ字状又はコ字上に形成されていることを特徴とする請求項６記載の伝送線路。
  8. 伝送線路基板と、該伝送線路基板上に形成された信号線とを有する伝送線路において、
    前記信号線を半導体デバイスに接続する金属配線が延在する側であって、前記伝送線路基板の側面上に第１のグランドパターンが設けられていることを特徴とする伝送線路。
  9. 前記第１のグランドパターンは、前記信号線と前記半導体デバイスとの間に設けられていることを特徴とする請求項８記載の伝送線路。
  10. 前記信号線が形成された面と反対面に第２のグランドパターンを有し、
    前記第１のグランドパターンは、前記第２のグランドパターンと一体形成されていることを特徴とする請求項８又は９記載の伝送線路。
  11. 伝送線路基板と、該伝送線路基板上に形成された信号線とを有する伝送線路において、
    前記信号線を半導体デバイスに接続する金属配線に所定の電気容量を付加する手段を有することを特徴とする伝送線路。
  12. 伝送線路基板と該伝送線路基板上に形成された信号線とを有する伝送線路と、半導体デバイスとが金属配線を介して接続された装置において、
    前記伝送線路は、前記伝送線路基板上であって該伝送線路基板と前記信号線を半導体デバイスに接続する金属配線との間に第１のグランドパターンを有することを特徴とする装置。
  13. 前記第１のグランドパターンは、前記信号線と前記半導体デバイスとの間に設けられていることを特徴とする請求項１２記載の装置。
  14. 前記伝送線路は、前記伝送線路基板上であって前記信号線と平行に形成された第２のグランドパターンを有し、前記第１のグランドパターンと前記第２のグランドパターンとが一体形成されていることを特徴とする請求項１２記載の装置。
  15. 前記第１のグランドパターンと前記第２のグランドパターンとがＬ字状又はコ字状に一体形成されていることを特徴とする請求項１４記載の装置。
  16. 前記信号線は、前記第１のグランドパターンに面する端が円弧状を成し、前記第１のグランドパターンと前記第２のグランドパターンとが、前記信号線の円弧状の端を等間隔に囲む円弧状を成して一体形成されていることを特徴とする請求項１４記載の装置。
  17. 前記第２のグランドパターンは、前記伝送線路基板を貫通して接地されることを特徴とする請求項１４記載の装置。
  18. 前記伝送線路は、前記信号線が形成された面と反対面に第２のグランドパターンを有し、前記第１のグランドパターンは、前記前記伝送線路基板を貫通して前記第２のグランドパターンに接続されていることを特徴とする請求項１２又は１３記載の装置。
  19. 前記第１のグランドパターンは、前記信号線の一方の端を囲むＬ字状又はコ字上に形成されていることを特徴とする請求項１８記載の装置。
  20. 伝送線路基板と該伝送線路基板上に形成された信号線とを有する伝送線路と、半導体デバイスとが金属配線を介して接続された装置において、
    前記伝送線路は、前記金属配線が前記信号線から延在する側であって、前記伝送線路基板の側面上に第１のグランドパターンを有することを特徴とする装置。
  21. 前記第１のグランドパターンは、前記信号線と前記半導体デバイスとの間に設けられていることを特徴とする請求項１９記載の装置。
  22. 前記第１のグランドパターンは、前記伝送線路基板の前記信号線が形成された面と反対面で接地されることを特徴とする請求項２０記載の装置。
  23. 前記伝送線路は、前記信号線が形成された面と反対面に第２のグランドパターンを有し、前記第１のグランドパターンは、前記第２のグランドパターンと一体形成されていることを特徴とする請求項２０記載の装置。
  24. 伝送線路基板と該伝送線路基板上に形成された信号線とを有する伝送線路と、半導体デバイスとが金属配線を介して接続された装置において、
    前記信号線を半導体デバイスに接続する金属配線に所定の電気容量を付加する手段を有することを特徴とする装置。
JP2002270037A 2002-09-17 2002-09-17 伝送線路及びそれを有する装置 Pending JP2004112178A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002270037A JP2004112178A (ja) 2002-09-17 2002-09-17 伝送線路及びそれを有する装置
US10/663,661 US7067743B2 (en) 2002-09-17 2003-09-17 Transmission line and device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002270037A JP2004112178A (ja) 2002-09-17 2002-09-17 伝送線路及びそれを有する装置

Publications (1)

Publication Number Publication Date
JP2004112178A true JP2004112178A (ja) 2004-04-08

Family

ID=31986834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002270037A Pending JP2004112178A (ja) 2002-09-17 2002-09-17 伝送線路及びそれを有する装置

Country Status (2)

Country Link
US (1) US7067743B2 (ja)
JP (1) JP2004112178A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277574A (ja) * 2007-04-27 2008-11-13 Toyota Central R&D Labs Inc 半導体チップ実装基板
CN101938882A (zh) * 2009-06-30 2011-01-05 日立电线株式会社 高速传输用电路板的连接结构
JP2011114373A (ja) * 2009-11-24 2011-06-09 Kyocera Corp 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール
US8154538B2 (en) 2007-01-11 2012-04-10 Samsung Mobile Display Co., Ltd. Differential signaling system and flat panel display with the same
US8390604B2 (en) 2007-01-11 2013-03-05 Samsung Display Co., Ltd. Differential signaling system and flat panel display with the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340385A (ja) * 2004-05-25 2005-12-08 Nitto Denko Corp 配線回路基板および配線回路基板の接続構造
JP4083142B2 (ja) * 2004-06-02 2008-04-30 富士通株式会社 半導体装置
US7292452B2 (en) * 2004-06-10 2007-11-06 Intel Corporation Reference layer openings
JP2007335637A (ja) * 2006-06-15 2007-12-27 Mitsubishi Electric Corp 高周波半導体装置
GB0714894D0 (en) * 2007-07-31 2008-07-30 Bae Systems Plc Flexible Joint
JP5287390B2 (ja) * 2009-03-16 2013-09-11 ソニー株式会社 半導体装置、伝送システム、半導体装置の製造方法及び伝送システムの製造方法
CN108263208B (zh) 2016-12-30 2020-01-03 比亚迪股份有限公司 锁止装置、动力总成、动力传动系统及车辆
CN108263205B (zh) 2016-12-30 2020-02-07 比亚迪股份有限公司 锁止装置、动力总成、动力传动系统及车辆

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425036A (ja) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp マイクロ波半導体装置
JPH04117702A (ja) 1990-09-03 1992-04-17 Nippon Telegr & Teleph Corp <Ntt> ハイブリッド集積回路接続装置
US5065124A (en) 1990-09-04 1991-11-12 Watkins-Johnson Company DC-40 GHz module interface
JP2605502B2 (ja) 1991-05-14 1997-04-30 三菱電機株式会社 パッケージ
JPH06310917A (ja) 1993-04-22 1994-11-04 Mitsubishi Electric Corp マイクロストリップ線路装置
JP2536436B2 (ja) * 1993-11-19 1996-09-18 日本電気株式会社 モ―ルド型半導体装置
US6473314B1 (en) * 2000-08-03 2002-10-29 Powerwave Technologies, Inc. RF power amplifier assembly employing multi-layer RF blocking filter
US20020074162A1 (en) * 2000-12-15 2002-06-20 Bor-Ray Su Substrate layout method and structure for reducing cross talk of adjacent signals

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154538B2 (en) 2007-01-11 2012-04-10 Samsung Mobile Display Co., Ltd. Differential signaling system and flat panel display with the same
US8390604B2 (en) 2007-01-11 2013-03-05 Samsung Display Co., Ltd. Differential signaling system and flat panel display with the same
JP2008277574A (ja) * 2007-04-27 2008-11-13 Toyota Central R&D Labs Inc 半導体チップ実装基板
CN101938882A (zh) * 2009-06-30 2011-01-05 日立电线株式会社 高速传输用电路板的连接结构
JP2011014643A (ja) * 2009-06-30 2011-01-20 Hitachi Cable Ltd 高速伝送用回路基板の接続構造
US8395906B2 (en) 2009-06-30 2013-03-12 Hitachi Cable, Ltd. High-speed transmission circuit board connection structure
JP2011114373A (ja) * 2009-11-24 2011-06-09 Kyocera Corp 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール

Also Published As

Publication number Publication date
US7067743B2 (en) 2006-06-27
US20040050587A1 (en) 2004-03-18

Similar Documents

Publication Publication Date Title
JP2004112178A (ja) 伝送線路及びそれを有する装置
KR20030035975A (ko) 동축 무선주파 커넥터를 기판상의 후막의 완전히 차폐된전송선에 차폐하여 부착하는 장치
JP2001102817A (ja) 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器
JP4054188B2 (ja) 半導体装置
JP2005536144A (ja) 一致した伝送線路相互接続装置
JP6611986B2 (ja) 基板間接続構造
JP2017005646A (ja) 高周波接続線路
JP2015153803A (ja) 半導体装置
JPH11266105A (ja) 信号伝送基板
JP2004247980A (ja) 伝送線路の接続構造及び方法
JP2003114265A (ja) 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器
JP3178452B2 (ja) 半導体装置用パッケージとその実装構造
JP2008263360A (ja) 高周波基板装置
JP4381701B2 (ja) 同軸コネクタと多層基板との接続構造
JP2016171157A (ja) 高周波半導体用パッケージ
JP6282944B2 (ja) 配線基板およびこれを用いた高周波装置
JP2004297384A (ja) 振動子搭載用基板及び発振子
JP2004153795A (ja) 伝送路
JP2005057696A (ja) 高周波装置および無線装置
JP6250229B1 (ja) プリント基板
JP3913937B2 (ja) 半導体装置
JP2661570B2 (ja) 高周波装置
JP2017085040A (ja) 半導体装置
JPH11298182A (ja) 電子機器
JPH0724289B2 (ja) 高周波用混成集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060222