JP2011014643A - 高速伝送用回路基板の接続構造 - Google Patents

高速伝送用回路基板の接続構造 Download PDF

Info

Publication number
JP2011014643A
JP2011014643A JP2009155954A JP2009155954A JP2011014643A JP 2011014643 A JP2011014643 A JP 2011014643A JP 2009155954 A JP2009155954 A JP 2009155954A JP 2009155954 A JP2009155954 A JP 2009155954A JP 2011014643 A JP2011014643 A JP 2011014643A
Authority
JP
Japan
Prior art keywords
circuit board
speed transmission
transmission circuit
wiring
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009155954A
Other languages
English (en)
Other versions
JP5504712B2 (ja
Inventor
Masayuki Nikaido
真行 二階堂
Yoshiaki Ishigami
良明 石神
Kenichi Tamura
健一 田村
Takehiko Tokoro
武彦 所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2009155954A priority Critical patent/JP5504712B2/ja
Priority to US12/801,279 priority patent/US8395906B2/en
Priority to CN201010218313.6A priority patent/CN101938882B/zh
Publication of JP2011014643A publication Critical patent/JP2011014643A/ja
Application granted granted Critical
Publication of JP5504712B2 publication Critical patent/JP5504712B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09318—Core having one signal plane and one power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09354—Ground conductor along edge of main surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

【課題】高速伝送用回路基板と他の高速伝送用回路基板を電気的に接続するさいに、インピーダンスの整合が容易で、且つ低コストな高速伝送用回路基板の接続構造を提供する。
【解決手段】第１の高速伝送用回路基板２と第２の高速伝送用回路基板３を導電性の基板接続用部品１４に固定し、第１の高速伝送用回路基板２の第１の信号伝送用配線５と第２の高速伝送用回路基板３の第２の信号伝送用配線１１をワイヤボンディング１７ａで接続し、第１の高速伝送用回路基板２のグランド面６と基板接続用部品１４とを第１の高速伝送用回路基板２に端部側面に形成した導電性膜１９により電気的に接続する高速伝送用回路基板の接続構造１である。
【選択図】図１

Description

本発明は、高速伝送用回路基板と他の高速伝送用回路基板を電気的に接続するための高速伝送用回路基板の接続構造に関するものである。
高速信号（高周波信号）を伝送する回路基板として、図４に示すような高速伝送用回路基板４０が用いられている。高速伝送用回路基板４０は、表面に第１の信号伝送用配線４２及びグランド用配線（図示せず）を形成し、内部（内層）にグランド面４３を形成した積層基板４１からなる。
高速伝送用回路基板４０を他の高速伝送用回路基板と接続する従来の構造を図４に示す。図４において、他の高速伝送用回路基板はセラミック基板４８の表面に第２の信号伝送用配線４６を形成したものである。高速伝送用回路基板４０とセラミック基板４８とは基板接続用部品４９にそれぞれ固定される。基板接続用部品４９は金属（例えば、コバール）などの導電性部材からなる。高速伝送用回路基板４０の第１の信号伝送用配線４２とセラミック基板４８の表面に形成された第２の信号伝送用配線４６はボンディングワイヤ５０により電気的に接続される。また、高速伝送用回路基板４０のグランド面４３と基板接続用部品４９は高速伝送用回路基板４０を貫通するスルーホール５１により電気的に接続される。
以下、高速伝送用回路基板４０のグランド面４３と基板接続用部品４９から構成される配線経路をグランド配線と言い、第１の信号伝送用配線４２と第２の信号伝送用配線４６から構成される配線経路を信号配線と言う。
特開２００５−２４３９７０号公報
しかしながら、高速伝送用回路基板４０のグランド面４３と基板接続用部品４９とをスルーホール５１により接続する場合、グランド配線長が長くなる。さらに、スルーホール５１によりグランド面４３と基板接続用部品４９を電気的に接続した箇所からボンディングワイヤ５０間は、信号配線とグランド配線の間の距離が離れる。そのため、信号配線とグランド配線の間の距離に依存するインピーダンスの整合が難しいという問題がある。
信号配線とグランド配線の間の距離をできるだけ一定に保つためには、セラミック基板４８と対向する高速伝送用回路基板４０の端部近傍にスルーホール５１を形成するとよい。しかしながら、図５に示すように、高速伝送用回路基板４０の端部近傍で第１の信号伝送用配線４２が密集して形成されている場合、スルーホール５１を形成するための場所を確保できないため、高速伝送用回路基板４０の端部近傍にスルーホール５１を形成することはできない。
また、図４（ｂ）に示すように、スルーホールの形成位置を高速伝送用回路基板４０の端部近傍に近づけるために、積層基板４１の内部に積層基板４１の下面から、グランド面４３までを導通するスルーホール５２を形成したビルドアップ基板の高速伝送用回路基板５３を用いることが考えられる。しかしながら、ビルドアップ基板は、表裏面を貫通するスルーホールを形成した積層基板に比べて、コストが高いという問題がある。
そこで、本発明の目的は、インピーダンスの整合が容易で、且つ低コストな高速伝送用回路基板の接続構造を提供することにある。
本発明は上記目的を達成するために創案されたものであり、請求項１の発明は、表面に第１の信号伝送用配線を形成し内部にグランド面を形成した積層基板からなる第１の高速伝送用回路基板と、回路用基板と前記回路用基板の表面に形成された第２の信号伝送用配線とからなる第２の高速伝送用回路基板と、前記第１の高速伝送用回路基板及び前記第２の高速伝送用回路基板が表面に固定される導電性の基板接続用部品と、前記第１の高速伝送用回路基板の第１の信号伝送用配線と前記第２の高速伝送用回路基板の第２の信号伝送用配線とを電気的に接続するボンディングワイヤとを備え、前記積層基板の前記グランド面を前記積層基板の端部側面に露出するように形成し、前記積層基板の端部側面に導電性膜を形成し、前記第１の高速伝送用回路基板の前記グランド面と前記基板接続用部品を前記導電性膜により電気的に接続する高速伝送用回路基板の接続構造である。
請求項２の発明は、前記第１の信号伝送用配線の端部は前記積層基板の端部から所定間隔おいて形成され、前記積層基板の表面の前記第１の信号伝送用配線の端部と前記積層基板の端部の間の領域の一部を覆うように前記導電性膜を形成する請求項１に記載の高速伝送用回路基板の接続構造である。
請求項３の発明は、前記第１の高速伝送用回路基板及び前記第２の高速伝送用回路基板は所定の隙間をもって対向するように配置され、前記隙間に導電性部材が充填される請求項１又は２に記載の高速伝送用回路基板の接続構造である。
請求項４の発明は、前記導電性部材は、前記基板接続用部品の前記第２の高速伝送用回路基板が固定される表面よりも高い位置まで充填される請求項３に記載の高速伝送用回路基板の接続構造である。
請求項５の発明は、前記積層基板の表面の前記第１の信号伝送用配線の両側にグランド用配線が形成され、前記グランド用配線の端部は前記導電性膜に電気的に接続される請求項１〜４のいずれかに記載の高速伝送用回路基板の接続構造である。
請求項６の発明は、前記基板接続用部品は、段差部分と、前記段差部分を境にして厚みの小さい部分と厚みの大きい部分とを備え、前記第１の高速伝送用回路基板は前記厚みの小さい部分の表面に固定され、前記第２の高速伝送用回路基板は前記厚みの大きい部分の表面に固定され、前記段差部分は前記第１の高速伝送用回路基板の表面高さと前記第２の高速伝送用回路基板の表面高さとが一致するような高さを有する請求項１〜５のいずれかに記載の高速伝送用回路基板の接続構造である。
本発明によれば、インピーダンスの整合が容易で、且つ低コストな高速伝送用回路基板の接続構造を提供することができる。
本発明の一実施の形態に係る高速伝送用回路基板の接続構造を示す側面図である。 本発明の一実施の形態に係る高速伝送用回路基板の接続構造に用いる第１の高速伝送用回路基板を示す図であり、（ａ）は上面図、（ｂ）は側面図である。 本発明の適用例を示す図であり、（ａ）は上面図、（ｂ）は側面図である。 （ａ），（ｂ）は、従来の高速伝送用回路基板の接続構造を示す側面図である。 高速伝送用回路基板にスルーホールを形成する際の問題点を説明する図である。
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
図１は、本実施の形態に係る高速伝送用回路基板の接続構造を示す側面図である。
図１に示すように、高速伝送用回路基板の接続構造１は、高速伝送用回路基板（第１の高速伝送用回路基板）２と他の高速伝送用回路基板（第２の高速伝送用回路基板）３とを基板接続用部品１４を用いて電気的に接続した構造である。
先ず、高速伝送用回路基板の接続構造１を構成する第１の高速伝送用回路基板２、第２の高速伝送用回路基板３及び基板接続用部品１４について説明する。
図２（ａ），（ｂ）に示すように、第１の高速伝送用回路基板２は、表面に第１の信号伝送用配線５を形成し、内部にグランド面６を形成した積層基板４からなる。積層基板４の表面の第１の信号伝送用配線５の両側にはグランド用配線９が形成される。
第１の高速伝送用回路基板２では、例えば１０Ｇｂ／ｓ〜１２．５Ｇｂ／ｓ程度のビットレートの信号が伝送される。第１の信号伝送用配線５とグランド用配線９の線幅、及び第１の信号伝送用配線５とグランド用配線９の配置間隔は、例えば１００μｍである。この第１の信号伝送用配線５では、１本当たり５ＧＨｚ〜６．２５ＧＨｚ程度の周波数の信号が伝送される。
本実施の形態において、第１の高速伝送用回路基板２の端部側面１８にグランド面６が露出するように形成し、端部側面１８に、露出したグランド面６と電気的に接続するように、且つ端部側面１８の下部（第１の高速伝送用回路基板２の裏面側）までつながるように導電性膜１９を形成する。
第１の高速伝送用回路基板２の表面に形成された第１の信号伝送用配線５の端部は、積層基板４の端部から所定間隔おいて形成される。積層基板４の表面の第１の信号伝送用配線５の端部と積層基板４の間の領域の一部を覆うように導電性膜１９が形成される。第１の信号伝送用配線５は、空白領域Ｂを介することにより、導電性膜１９と絶縁される。グランド用配線９はその端部で導電性膜１９と接続される。
第２の高速伝送用回路基板３は、絶縁性の回路用基板１０と、回路用基板１０の表面に形成された第２の信号伝送用配線１１とからなる。回路用基板１０は、例えばセラミック基板からなる。回路基板１０の厚さは積層基板４の厚さよりも薄く形成される。
基板接続用部品１４は、その表面に第１の高速伝送用回路基板２と第２の高速伝送用回路基板３を固定するためのものである。基板接続用部品１４は、例えばＣｕ−Ｗ（銅−タングステン）板やコバール板などの導電性の基板からなる。基板接続用部品１４は、段差部分１５が形成され、段差部分１５を境として厚みが大きい部分と小さい部分とを有する。
第２の高速伝送用回路基板３の裏面と基板接続用部品１４の厚みが大きい部分の表面とが接着剤により接着されて、第２の高速伝送用回路基板３は基板接続用部品１４に固定される。第２の高速伝送用回路基板３は、その第１の高速伝送用回路基板２と対向する側の端面の位置が段差部分１５と略一致するように配置される。
第１の高速伝送用回路基板２の裏面と基板接続用部品１４の厚みが小さい部分の表面とが接着剤により接着されて、第１の高速伝送用回路基板２は基板接続用部品１４に固定される。第１の高速伝送用回路基板２は、その第２の高速伝送用回路基板３と対向する側の端面の位置が、第２の高速伝送用回路基板３の端面と所定の隙間ｇを有するように配置される。
段差部分１５は、第１の高速伝送用回路基板２の表面高さと第２の高速伝送用回路基板３の表面高さとが一致するような高さに形成される。
第１の高速伝送用回路基板２の第１の信号伝送用配線５と第２の高速伝送用回路基板３の第２の信号伝送用配線１１はボンディングワイヤ１７ａにより電気的に接続される。第１の高速伝送用回路基板２のグランド面６と基板接続用部品１４は第１の高速伝送用回路基板２の端部側面に形成した導電性膜１９により電気的に接続される。基板接続用部品１４は、第２の高速伝送用回路基板３の第２の信号伝送用配線１１に対するグランド面として機能する。
以下、第１の高速伝送用回路基板２のグランド面６と基板接続用部品１４から構成される配線経路をグランド配線と言い、第１の信号伝送用配線５と第２の信号伝送用配線１１から構成される配線経路を信号配線と言う。
本実施の形態に係る高速伝送用回路基板の接続構造１は、第１の高速伝送用回路基板２を基板接続用部品１４に固定したときに、第１の高速伝送用回路基板２の端部側面に形成した導電性膜１９が基板接続用部品１４と接触することで、第１の高速伝送用回路基板２のグランド面６と基板接続用部品１４とが電気的に接続される構造である。
第１の高速伝送用回路基板２と第２の高速伝送用回路基板３との間の所定の隙間ｇには導電性接着剤などの導電性部材２０が充填される。導電性部材２０の隙間ｇ中に充填される高さは、ボンディングワイヤ１７ａと導電性部材２０の距離によって決まるインピーダンスが第１の高速伝送用回路基板２及び第２の高速伝送用回路基板３におけるインピーダンスと整合がとれるような位置となるように調整される。例えば、図１において、ボンディングワイヤ１７ａは第２の高速伝送用回路基板３の第２の信号伝送用配線１１よりも上方に位置することから、ボンディングワイヤ１７ａと導電性部材２０の距離を第２の高速伝送用回路基板３の第２の信号伝送用配線１１と第２の信号伝送用配線１１のグランド面となる基板接続用部品１４の厚みが大きい部分の表面よりも高い位置となるように充填されるのが好ましい。また、図１において、ボンディングワイヤ１７ａは第１の高速伝送用回路基板２の第１の信号伝送用配線５よりも上方に位置することから、ボンディングワイヤ１７ａと導電性部材２０の距離を第１の高速伝送用回路基板２の第１の信号伝送用配線５とグランド面６の距離と合わせるように、導電性部材２０は第１の高速伝送用回路基板２のグランド面６よりも高い位置となるように充填されるのが好ましい。また、導電性部材２０が第１の高速伝送用回路基板２の第１の信号伝送用配線５又は第２の高速伝送用回路基板３の第１の信号伝送用配線１１と接触しないように、第１の高速伝送用回路基板２及び第２の高速伝送用回路基板３の表面よりも低い位置となるように導電性部材２０を隙間ｇに充填してもよい。
隙間ｇへの導電性部材２０の充填は、第１の高速伝送用回路基板２と基板接続用部品１４との間を導電性接着剤で接着し、そのさいに導電性接着剤の一部が隙間ｇに漏れ込むようにして行うことができる。また、外部から導電性部材２０を隙間ｇに注入してもよい。
なお、隙間ｇを設けずに第１の高速伝送用回路基板２の端部を段差部分１５の側部に接触させることも可能であるが、隙間ｇを完全に無くすためには第１の高速伝送用回路基板２の端部と段差部分１５の側部を非常に高い精度で加工しなければならないため、コスト面から考えると導電性部材２０を充填して、製造誤差を補うようにする方がより好ましい。
本実施の形態の高速伝送用回路基板の接続構造１によれば、スルーホールを形成することなく第１の高速伝送用回路基板２のグランド面６と基板接続用部品１４とを電気的に接続することができる。さらに、グランド配線長を短くでき、信号配線とグランド配線の間の距離を短くできるので、信号配線とグランド配線の間の距離に依存するインピーダンスの整合が容易となる。
また、本実施の形態の高速伝送用回路基板の接続構造１では、第１の信号伝送用配線５の接続端部が積層基板４の端部から所定間隔おいて形成され、積層基板４の表面の第１の信号伝送用配線５の端部と積層基板４の間の領域の一部を覆うように導電性膜１９が形成されているため、導電性膜１９により構成されるグランド配線とボンディングワイヤ１７ａにより構成される信号配線の間の距離が短くでき、インピーダンスの整合が容易となる。
また、本実施の形態の高速伝送用回路基板の接続構造１では、第１の高速伝送用回路基板２と第２の高速伝送用回路基板３との間に所定の隙間ｇを設け、その隙間ｇに導電性接着剤などの導電性部材２０を第１の高速伝送用回路基板２のグランド面６よりも高い位置となるように充填するため、グランド配線がより短くなり、また、第１の高速伝送用回路基板２と第２の高速伝送用回路基板３との間において、ボンディングワイヤ１７ａにより構成される信号配線と導電性部材２０により構成されるグランド配線の間の距離が短くでき、インピーダンスの整合が容易となる。
次に、本実施の形態の高速伝送用回路基板の接続構造の適用例を説明する。
図３に示す適用例は、表面に第１の信号伝送用配線３４が形成された第１の高速伝送用回路基板３３と、第２の高速伝送用回路基板３と、ＶＣＳＥＬアレイ３１と、ＶＣＳＥＬアレイ３１を駆動するＩＣ３２と、第２の高速伝送用回路基板３、ＩＣ３２及びＶＣＳＥＬアレイ３１を表面に搭載し、その表面の一部が第１の高速伝送用回路基板３３の裏面と接着固定される基板接続用部品３０とから構成される光通信モジュール３９である。
第２の高速伝送用回路基板３は、セラミック基板からなり、その表面にＩＣ３２の電極３２ａの配置間隔と第１の信号伝送用配線３４の配置間隔とを整合させるピッチ間隔変換用の第２の信号伝送用配線が形成されている。
基板接続用部品３０はＣｕ−Ｗ板やコバール板などの導電性の基板からなる。基板接続用部品３０は段差部分３５を有し、段差部分３５を境として、厚みの大きい部分の表面に第２の高速伝送用回路基板３、ＩＣ３２及びＶＣＳＥＬアレイ３１が搭載される。厚みの小さい部分の表面に第１の高速伝送用回路基板３３の裏面が接着固定される。
第１の高速伝送用回路基板３３の第１の信号伝送用配線３４と第２の高速伝送用回路基板３の第２の信号伝送用配線の間は、ボンディングワイヤ１７ａで電気的に接続される。第２の高速伝送用回路基板３の第２の信号伝送用配線とＶＣＳＥＬアレイ３１の電極３２ａの間はボンディングワイヤ１７ｂで電気的に接続される。ＶＣＳＥＬアレイ３１とＩＣ３２の間はボンディングワイヤ１７ｃで電気的に接続される。
光通信モジュール３９によれば、第１の高速伝送用回路基板３３の第１の信号伝送用配線３４とＩＣ３２の電極３２ａの間を、第２の高速伝送用回路基板３を介して電気的に接続することにより、信号伝送用配線のピッチ間隔を変換することができる。
本実施の形態の高速伝送用回路基板の接続構造は、第１の高速伝送用回路基板３３と第２の高速伝送用回路基板３の間の電気的な接続に適用される。
第１の高速伝送用回路基板３３の端部側面３６にグランド面３７が露出するように形成し、その端部側面３６に露出したグランド面３７と電気的に接続するように、且つ端部側面３６の下部まで覆うように導電性膜３８を形成し、導電性膜３８を基板接続用部品３０と接触させることで、グランド面３７と基板接続用部品３０とを電気的に接続する。
このようにして構成した光通信モジュール３９によれば、高速伝送用回路基板３３と第２の高速伝送用回路基板３との接続部でインピーダンスの整合が容易にとれ、信号品質を安定に保つことができる。
１ 高速伝送用回路基板の接続構造
２ 第１の高速伝送用回路基板
３ 第２の高速伝送用回路基板
４ 積層基板
５ 第１の信号伝送用配線
６ グランド面
１１ 第２の信号伝送用配線
１４ 基板接続用部品
１９ 導電性膜

Claims (6)

  1. 表面に第１の信号伝送用配線を形成し内部にグランド面を形成した積層基板からなる第１の高速伝送用回路基板と、
    回路用基板と前記回路用基板の表面に形成された第２の信号伝送用配線とからなる第２の高速伝送用回路基板と、
    前記第１の高速伝送用回路基板及び前記第２の高速伝送用回路基板が表面に固定される導電性の基板接続用部品と、
    前記第１の高速伝送用回路基板の第１の信号伝送用配線と前記第２の高速伝送用回路基板の第２の信号伝送用配線とを電気的に接続するボンディングワイヤとを備え、
    前記積層基板の前記グランド面を前記積層基板の端部側面に露出するように形成し、前記積層基板の端部側面に導電性膜を形成し、前記第１の高速伝送用回路基板の前記グランド面と前記基板接続用部品を前記導電性膜により電気的に接続することを特徴とする高速伝送用回路基板の接続構造。
  2. 前記第１の信号伝送用配線の端部は前記積層基板の端部から所定間隔おいて形成され、前記積層基板の表面の前記第１の信号伝送用配線の端部と前記積層基板の端部の間の領域の一部を覆うように前記導電性膜を形成する請求項１に記載の高速伝送用回路基板の接続構造。
  3. 前記第１の高速伝送用回路基板及び前記第２の高速伝送用回路基板は所定の隙間をもって対向するように配置され、前記隙間に導電性部材が充填される請求項１又は２に記載の高速伝送用回路基板の接続構造。
  4. 前記導電性部材は、前記基板接続用部品の前記第２の高速伝送用回路基板が固定される表面よりも高い位置まで充填される請求項３に記載の高速伝送用回路基板の接続構造。
  5. 前記積層基板の表面の前記第１の信号伝送用配線の両側にグランド用配線が形成され、前記グランド用配線の端部は前記導電性膜に電気的に接続される請求項１〜４のいずれかに記載の高速伝送用回路基板の接続構造。
  6. 前記基板接続用部品は、段差部分と、前記段差部分を境にして厚みの小さい部分と厚みの大きい部分とを備え、
    前記第１の高速伝送用回路基板は前記厚みの小さい部分の表面に固定され、前記第２の高速伝送用回路基板は前記厚みの大きい部分の表面に固定され、
    前記段差部分は前記第１の高速伝送用回路基板の表面高さと前記第２の高速伝送用回路基板の表面高さとが一致するような高さを有する請求項１〜５のいずれかに記載の高速伝送用回路基板の接続構造。
JP2009155954A 2009-06-30 2009-06-30 高速伝送用回路基板の接続構造 Expired - Fee Related JP5504712B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009155954A JP5504712B2 (ja) 2009-06-30 2009-06-30 高速伝送用回路基板の接続構造
US12/801,279 US8395906B2 (en) 2009-06-30 2010-06-01 High-speed transmission circuit board connection structure
CN201010218313.6A CN101938882B (zh) 2009-06-30 2010-06-29 高速传输用电路板的连接结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009155954A JP5504712B2 (ja) 2009-06-30 2009-06-30 高速伝送用回路基板の接続構造

Publications (2)

Publication Number Publication Date
JP2011014643A true JP2011014643A (ja) 2011-01-20
JP5504712B2 JP5504712B2 (ja) 2014-05-28

Family

ID=43380499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009155954A Expired - Fee Related JP5504712B2 (ja) 2009-06-30 2009-06-30 高速伝送用回路基板の接続構造

Country Status (3)

Country Link
US (1) US8395906B2 (ja)
JP (1) JP5504712B2 (ja)
CN (1) CN101938882B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046714A (ja) * 2013-08-27 2015-03-12 住友電工デバイス・イノベーション株式会社 伝送線路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5625813B2 (ja) * 2010-08-12 2014-11-19 株式会社村田製作所 通信端末装置
CN102523678A (zh) * 2011-11-18 2012-06-27 华为技术有限公司 Pcb及电子设备
US9504157B2 (en) * 2013-09-03 2016-11-22 Raytheon Company Hybrid circuit assembly
CN114449748B (zh) * 2020-10-30 2024-03-15 鹏鼎控股(深圳)股份有限公司 传输线结构及其制备方法
CN112635408B (zh) * 2020-12-21 2022-08-16 上海富乐华半导体科技有限公司 一种dbc基板上铜箔台阶的制作方法
WO2022217549A1 (en) * 2021-04-15 2022-10-20 Aes Global Holdings Pte Ltd. Printed circuit board grounding
US11924964B2 (en) * 2022-04-07 2024-03-05 Western Digital Technologies, Inc. Printed circuit board for galvanic effect reduction

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5888401U (ja) * 1981-12-11 1983-06-15 株式会社東芝 マイクロストリツプ線路の接続回路
JPH0653702A (ja) * 1992-07-30 1994-02-25 Kokusai Electric Co Ltd マイクロ波集積回路の実装構造
JPH07147351A (ja) * 1993-11-24 1995-06-06 Oki Electric Ind Co Ltd 回路基板
JPH09321501A (ja) * 1996-05-30 1997-12-12 Mitsubishi Electric Corp 多層高周波回路基板
JP2001144221A (ja) * 1999-11-17 2001-05-25 Mitsubishi Electric Corp 高周波回路
JP2003209401A (ja) * 2002-01-11 2003-07-25 Hitachi Kokusai Electric Inc 高周波回路
JP2004112178A (ja) * 2002-09-17 2004-04-08 Fujitsu Quantum Devices Ltd 伝送線路及びそれを有する装置
JP2006229872A (ja) * 2005-02-21 2006-08-31 Mitsubishi Electric Corp 高周波回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180401A (ja) * 1990-11-15 1992-06-26 Hitachi Ltd 高周波伝送線路
JPH0685154A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd 半導体集積回路装置
JP2002185202A (ja) 2000-12-08 2002-06-28 Mitsubishi Electric Corp 高周波回路基板
JP2005243970A (ja) 2004-02-26 2005-09-08 Kyocera Corp 複合回路基板
US7348666B2 (en) * 2004-06-30 2008-03-25 Endwave Corporation Chip-to-chip trench circuit structure
JP4283820B2 (ja) * 2006-05-31 2009-06-24 ユーディナデバイス株式会社 電子装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5888401U (ja) * 1981-12-11 1983-06-15 株式会社東芝 マイクロストリツプ線路の接続回路
JPH0653702A (ja) * 1992-07-30 1994-02-25 Kokusai Electric Co Ltd マイクロ波集積回路の実装構造
JPH07147351A (ja) * 1993-11-24 1995-06-06 Oki Electric Ind Co Ltd 回路基板
JPH09321501A (ja) * 1996-05-30 1997-12-12 Mitsubishi Electric Corp 多層高周波回路基板
JP2001144221A (ja) * 1999-11-17 2001-05-25 Mitsubishi Electric Corp 高周波回路
JP2003209401A (ja) * 2002-01-11 2003-07-25 Hitachi Kokusai Electric Inc 高周波回路
JP2004112178A (ja) * 2002-09-17 2004-04-08 Fujitsu Quantum Devices Ltd 伝送線路及びそれを有する装置
JP2006229872A (ja) * 2005-02-21 2006-08-31 Mitsubishi Electric Corp 高周波回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046714A (ja) * 2013-08-27 2015-03-12 住友電工デバイス・イノベーション株式会社 伝送線路

Also Published As

Publication number Publication date
US20100328920A1 (en) 2010-12-30
US8395906B2 (en) 2013-03-12
CN101938882B (zh) 2015-06-24
JP5504712B2 (ja) 2014-05-28
CN101938882A (zh) 2011-01-05

Similar Documents

Publication Publication Date Title
JP5504712B2 (ja) 高速伝送用回路基板の接続構造
US9025913B2 (en) Interposer for optical module, optical module using the same, method for manufacturing the same
JP5881752B2 (ja) トランジスタアウトラインハウジング及びその製造方法
JP4923542B2 (ja) 光素子用ステムとこれを用いた光半導体装置
US7306377B2 (en) Integrated optical sub-assembly having epoxy chip package
JP2009302438A (ja) 光半導体装置
US20130101251A1 (en) Optical Module and Multilayer Substrate
JP2012226342A (ja) 光モジュール、光モジュールの製造方法、及び、光通信装置
JP7059865B2 (ja) 光送信器
JPWO2004082019A1 (ja) プリント配線基板、その製造方法、リードフレームパッケージおよび光モジュール
JP2007287767A (ja) 光サブアセンブリ
JP2004241915A (ja) 光送受信モジュール、光送信モジュール及び光受信モジュール
KR101962086B1 (ko) 광섬유와 전기 도전체를 접속시키기 위한 커넥터
JP2014007390A (ja) 多層配線基板
CN109752804B (zh) 光模块构造体
JP2010034386A (ja) 光半導体装置
JP2009071094A (ja) 部品内蔵基板
JP2012129351A (ja) 素子キャリアおよび受光モジュール
JP6262551B2 (ja) 光モジュール
JP6204177B2 (ja) 光装置用基板およびそれを備えた光装置
JP2015041696A (ja) 基板、基板の接続構造、光モジュール、光通信装置、光通信システムおよび基板の接続方法
JP7113325B2 (ja) 光モジュール構造体
JP4127652B2 (ja) 光モジュール
TWM538242U (zh) 雙端驅動式高頻次基板結構及包含其的高頻傳輸結構
JP6001415B2 (ja) 光装置用基板および光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R150 Certificate of patent or registration of utility model

Ref document number: 5504712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees