TWM538242U - 雙端驅動式高頻次基板結構及包含其的高頻傳輸結構 - Google Patents

雙端驅動式高頻次基板結構及包含其的高頻傳輸結構 Download PDF

Info

Publication number
TWM538242U
TWM538242U TW105217484U TW105217484U TWM538242U TW M538242 U TWM538242 U TW M538242U TW 105217484 U TW105217484 U TW 105217484U TW 105217484 U TW105217484 U TW 105217484U TW M538242 U TWM538242 U TW M538242U
Authority
TW
Taiwan
Prior art keywords
substrate
signal pad
pad area
sub
signal
Prior art date
Application number
TW105217484U
Other languages
English (en)
Inventor
he-yi Chen
Bo-Zhao Huang
Yi-Jing Qiu
Pi-Cheng Luo
hua-xin Su
Original Assignee
Luxnet Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Luxnet Corp filed Critical Luxnet Corp
Priority to CN201621340196.XU priority Critical patent/CN206259350U/zh
Publication of TWM538242U publication Critical patent/TWM538242U/zh
Priority to US15/459,523 priority patent/US9847307B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Waveguides (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

雙端驅動式高頻次基板結構及包含其的高頻傳輸結構
本創作係有關於一種光通訊用的高頻電路，特別是指一種雙端驅動式高頻次基板結構及包含其的高頻傳輸結構。
於光通訊的領域中，資料傳輸持續不斷地朝高速化方向演進，然而高速訊號傳輸面臨的課題卻不同於以往。在進行高速訊號傳輸時，經常需要考慮到高頻訊號於傳輸過程中訊號的完整性，於高頻電路設計時，為確保特性阻抗的整合匹配，必須思考抑制訊號衰減的對策。因此在設計阻抗匹配時，配線幅度與配線間隔的調整與貫孔的設計均是必須要考量的內容。因此，如何重新設計適合的高頻封裝架構來應付高速網路中對於高頻電路的需求，係為業界人士所欲克服的問題。
在光通訊的電路中，一般都是用微帶線(Microstrip)進行次基板及電路板的電路布局，一般的微帶線次基板包含有一組訊號墊區、於其中一該訊號墊區的上方係設置有半導體晶片，並由另一訊號墊區上打線至該半導體晶片，藉以驅動該半導體晶片。然而，在高頻訊號傳輸中，微帶線的設計容易在高頻率訊號狀況下與周遭的介質產生更細微的交互作用，進而產生寄生電容 電感效應，這類的寄生效應不僅會影響訊號的連續性，也會造成訊號常有失真的情況。
本創作的主要目的，在於提供一種具有優異高頻傳輸特性的次基板結構及高頻傳輸結構。
為達到上述的目的，本創作係提供一種雙端驅動式高頻次基板結構，具有一次基板本體，於該次基板本體的正面係設置有一第一訊號墊區以及一第二訊號墊區。該第一訊號墊區及該第二訊號墊區相互對稱由該次基板本體的兩側朝中間的方向延伸，並於該第一訊號墊區延伸方向的末端及該第二訊號墊區延伸方向的末端間相當靠近但保持一間隔。該第一訊號墊區係用以設置半導體晶片，並於該第二訊號墊區上設置一跳線連接至該半導體晶片的電極。於該第一訊號墊區及該第二訊號墊區的兩側分別具有共面波導的接地墊區，並於該次基板本體的內層或底側係具有一接地層，經由該接地墊區上的一或複數個過孔穿過該次基板本體以電性連接該接地墊區及該接地層。
本創作的另一目的，在於提供一種雙端驅動式高頻次基板結構，具有一次基板本體，於該次基板本體的正面係設置有一第一訊號墊區以及一第二訊號墊區。該第一訊號墊區及該第二訊號墊區相互對稱由該次基板本體的兩側朝中間的方向延伸，並於該第一訊號墊區延伸方向的末端及該第二訊號墊區延伸方向的末端間相當靠近但保持一間隔。該第一訊號墊區係用以設置半 導體晶片，並於該第二訊號墊區上設置一跳線連接至該半導體晶片的電極。於該第一訊號墊區及該第二訊號墊區的兩側分別具有共面波導的接地墊區，該次基板本體的內層或底側係具有一接地層或結合於一接地層上。
進一步地，該次基板本體係為陶瓷散熱基板。
進一步地，該陶瓷散熱基板係為氮化鋁(AlN)或氧化鋁(Al2O3)。
進一步地，該跳線係為金線緞帶或金線。
本創作的另一目的，在於提供一種雙端驅動式高頻傳輸結構，包含有一主基板、一設置於該主基板上的次基板、以及一設置於該主基板上的電路板。該次基板具有一次基板本體，於該次基板本體的正面係設置有一第一訊號墊區以及一第二訊號墊區，該第一訊號墊區及該第二訊號墊區相互對稱由該次基板本體的兩側朝中間的方向延伸，並於該第一訊號墊區延伸方向的末端及該第二訊號墊區延伸方向的末端間相當靠近但保持一間隔，該第一訊號墊區係用以設置半導體晶片，並於該第二訊號墊區上設置一跳線連接至該半導體晶片的電極，於該第一訊號墊區及該第二訊號墊區的兩側分別具有共面波導的第一接地墊區，並於該次基板本體的內層或底側係具有一第一接地層，經由該第一接地墊區上的一或複數個過孔穿過該次基板本體以電性連接該第一接地墊區及該第一接地層。該電路板的二側係具有一第一金屬墊區以及一第二金屬墊區，於該第一金屬墊區及該第二金屬墊區的兩 側分別具有共面波導的第二接地墊區，並於該電路板的內層或底側係具有一第二接地層，經由該第二接地墊區上的一或複數個過孔穿過該電路板以電性連接該接地墊區及該接地層，該第一金屬墊區係透過電性連接手段連接至該第一訊號墊區，該第二金屬墊區係透過電性連接手段連接至該第二訊號墊區，該第一接地墊區係透過電性連接手段連接至該第二接地墊區。
本創作的另一目的，在於提供一種雙端驅動式高頻傳輸結構，包含有一具有接地層的主基板、一設置於該主基板的接地層上的次基板、以及一設置於該主基板上的電路板。該次基板具有一次基板本體，於該次基板本體的正面係設置有一第一訊號墊區以及一第二訊號墊區，該第一訊號墊區及該第二訊號墊區相互對稱由該次基板本體的兩側朝中間的方向延伸，並於該第一訊號墊區延伸方向的末端及該第二訊號墊區延伸方向的末端間相當靠近但保持一間隔，該第一訊號墊區係用以設置半導體晶片，並於該第二訊號墊區上設置一跳線連接至該半導體晶片的電極，於該第一訊號墊區及該第二訊號墊區的兩側分別具有共面波導的第一接地墊區。該電路板的二側係具有一第一金屬墊區以及一第二金屬墊區，於該第一金屬墊區及該第二金屬墊區的兩側分別具有共面波導的第二接地墊區，並於該電路板的內層或底側係具有一第二接地層，經由該第二接地墊區上的一或複數個過孔穿過該電路板以電性連接該接地墊區及該接地層，該第一金屬墊區係透過電性連接手段連接至該第一訊號墊區，該第二金屬墊區係透過 電性連接手段連接至該第二訊號墊區，該第一接地墊區係透過電性連接手段連接至該第二接地墊區，且該第二接地層電性連接至該主基板上的該接地層。
進一步地，該次基板本體係為陶瓷散熱基板。
進一步地，該次基板本體係為氮化鋁(AlN)或氧化鋁(Al2O3)。
進一步地，該電性連接手段係為連接至二端墊區的跳線。
進一步地，該第一金屬墊區及該第二金屬墊區係分別連接至差動放大器的二輸出端。
進一步地，該跳線係為金線緞帶或金線。
進一步地，該電路板係為硬式印刷電路板(PCB)、軟式印刷電路板(FPC)或陶瓷電路板。
進一步地，該陶瓷電路板係為氮化鋁(AlN)或氧化鋁(Al2O3)。
本創作的另一目的，在於提供一種雙端驅動式高頻傳輸結構，包含有一基座、以及一次基板。該基座包含有一座本體、以及二穿過該座本體的電極腳位，該電極腳位係分別與該座本體之間具有一絕緣層。該次基板係垂直設置於該座本體上。該次基板具有一次基板本體，該次基板本體於垂直方向上的一側係設置有一第一訊號墊區以及一第二訊號墊區，該第一訊號墊區及該第二訊號墊區係分別與二該電極腳位電性連接。於該次基板本 體垂直方向上的另一側或該次基板本體的內層係設置有一第一接地層，該第一訊號墊區及該第二訊號墊區相互對稱由該次基板本體的兩側朝中間的方向延伸，並於該第一訊號墊區延伸方向的末端及該第二訊號墊區延伸方向的末端間相當靠近但保持一間隔。該第一訊號墊區係用以設置半導體晶片，並於該第二訊號墊區上設置一跳線連接至該半導體晶片的電極。於該第一訊號墊區及該第二訊號墊區的兩側分別具有共面波導的第一接地墊區。
進一步地，該基座上係包含有一垂直於該座本體的芯柱，該芯柱於垂直方向上的一側係具有一用以供該次基板本體一側平面固定結合的結合平面。
本創作的另一目的，在於提供一種雙端驅動式高頻傳輸結構，包含有一基座、以及一次基板。該基座包含有一座本體、二穿過該座本體的電極腳位、以及一垂直於該座本體的芯柱。該電極腳位係分別與該座本體之間具有一絕緣層，該芯柱於垂直方向上的一側係具有一結合平面。該次基板係垂直設置於該座本體上。該次基板具有一次基板本體，該次基板本體於垂直方向上的一側係設置有一第一訊號墊區以及一第二訊號墊區。該第一訊號墊區及該第二訊號墊區係分別與二該電極腳位電性連接，於該次基板本體垂直方向上的另一側係結合於該芯柱的結合平面上，該第一訊號墊區及該第二訊號墊區相互對稱由該次基板本體的兩側朝中間的方向延伸，並於該第一訊號墊區延伸方向的末端及該第二訊號墊區延伸方向的末端間相當靠近但保持一間隔，該第一 訊號墊區係用以設置半導體晶片，並於該第二訊號墊區上設置一跳線連接至該半導體晶片的電極，於該第一訊號墊區及該第二訊號墊區的兩側分別具有共面波導的第一接地墊區。
進一步地，該次基板本體係為陶瓷散熱基板。
進一步地，該陶瓷散熱基板係為氮化鋁(AlN)或氧化鋁(Al2O3)。
進一步地，該跳線係為金線緞帶或金線。
是以，本創作係比起習知技術具有以下之優勢功效：
1.本創作具有優異高頻傳輸特性，比起習知的技術更能減少損耗或信號失真的現象。
2.本創作係採用雙端驅動的技術，可以減少信號傳輸中的反射現象，並可省略用以阻抗匹配的電阻。
3.本創作具有優異散熱效果，避免半導體元件熱能累積過多影響元件的正常運作。
100‧‧‧高頻傳輸結構
10‧‧‧主基板
11‧‧‧接地層
20‧‧‧次基板
21‧‧‧次基板本體
211‧‧‧第一訊號墊區
212‧‧‧第二訊號墊區
213‧‧‧間隔
214‧‧‧第一接地墊區
215‧‧‧第一接地墊區
216‧‧‧第一接地層
217‧‧‧過孔
22‧‧‧半導體晶片
23‧‧‧跳線
30‧‧‧電路板
31‧‧‧第一金屬墊區
311‧‧‧電性連接手段
32‧‧‧第二金屬墊區
321‧‧‧電性連接手段
33‧‧‧第二接地墊區
331‧‧‧電性連接手段
34‧‧‧第二接地墊區
341‧‧‧電性連接手段
35‧‧‧第二接地層
36‧‧‧過孔
B1‧‧‧ESD保護電路
B2‧‧‧差分驅動電路
200‧‧‧高頻傳輸結構
10A‧‧‧主基板
11A‧‧‧接地層
20A‧‧‧次基板
21A‧‧‧次基板本體
211A‧‧‧第一訊號墊區
212A‧‧‧第二訊號墊區
213A‧‧‧間隔
214A‧‧‧接地墊區
215A‧‧‧接地墊區
216A‧‧‧第一接地層
300‧‧‧高頻傳輸結構
20B‧‧‧次基板
21B‧‧‧次基板本體
211B‧‧‧第一訊號墊區
212B‧‧‧第二訊號墊區
213B‧‧‧間隔
214B‧‧‧第一接地墊區
215B‧‧‧第一接地墊區
216B‧‧‧接地層
217B‧‧‧過孔
218B‧‧‧側鍍金層
40‧‧‧基座
41‧‧‧座本體
42‧‧‧電極腳位
43‧‧‧絕緣層
44‧‧‧芯柱
45‧‧‧擴充腳位
圖1，本創作第一實施態樣的外觀示意圖。
圖2，本創作第一實施態樣的俯視圖。
圖3，本創作第一實施態樣的剖面示意圖。
圖4，本創作第一較佳實施態樣的電路示意圖。
圖5，本創作第二實施態樣的外觀示意圖。
圖6，本創作第二實施態樣的剖面示意圖。
圖7，本創作第三實施態樣的外觀示意圖。
圖8，本創作第三實施態樣的正面示意圖。
圖9，本創作第三實施態樣的俯面示意圖。
圖10，本創作第三實施態樣的剖面示意圖。
圖11，本創作另一較佳實施態樣的剖面示意圖。
圖12，本創作GCPW次基板配合GCPW電路板(A)與一般微帶線次基板配合微帶線電路板(B)的反射損失實驗數據圖。
圖13，本創作GCPW次基板配合GCPW電路板(A)與一般微帶線次基板配合微帶線電路板(B)的插入損失實驗數據圖。
圖14，本創作GCPW次基板配合GCPW電路板(A)與一般微帶線次基板配合微帶線電路板(B)的訊號於25Gbps實驗數據圖。
圖15，本創作GCPW次基板配合GCPW電路板(A)與一般微帶線次基板配合微帶線電路板(B)的訊號於35Gbps實驗數據圖。
圖16，本創作GCPW次基板配合GCPW電路板(A)與一般微帶線次基板配合微帶線電路板(B)的訊號於40Gbps實驗數據圖。
有關本創作之詳細說明及技術內容，現就配合圖式說明如下。再者，本創作中之圖式，為說明方便，其比例未必照 實際比例繪製，該等圖式及其比例並非用以限制本創作之範圍，在此先行敘明。
本創作係提供一種雙端驅動式驅動電路，係用以配合光通訊模組進行高頻訊號傳輸。為配合高頻訊號傳輸，於搭載半導體晶片的次基板上係具有接地共面波導(Grounded Coplanar Waveguide,GCPW)的訊號傳輸線，用以於高頻傳輸時抑制寄生效應的產生，藉以避免阻抗匹配不連續以及雜訊的產生。於本實施態樣中，另外於軟式電路板(Flexible Printed Circuit,FPC)或硬式電路板(Printed Circuit Board,PCB)的部分同步採用接地共面波導(GCPW)的訊號傳輸線，經多次試驗的結果證實，軟式電路板(或電路板)及次基板均採用接地共面波導(GCPW)的訊號傳輸線時，將可獲得較佳的訊號連結效果，於雙端驅動式的驅動電路中，可改善訊號傳輸線與半導體晶片間跳線的訊號連續性，後面將輔以實際的實驗數據作為佐證進行說明。以下係先針對本創作一較佳實施態樣的詳細結構進行說明。
請先參閱「圖1」、「圖2」及「圖3」，係為本創作第一實施態樣的外觀示意圖、俯視圖、及剖面示意圖，如圖所示： 本實施態樣中提供的高頻傳輸結構100主要包含有一主基板10、一設置於該主基板10上的次基板20、以及一設置於該主基板10上並電性連接至該次基板20的電路板30。
所述的主基板10係可以為硬式電路板(Printed Circuit Board,PCB)、或是陶瓷電路板(ceramic board)、亦或是單 純用以支撐次基板20及電路板30的板件或殼體等，於本創作中不予以限制。
所述的次基板20係設置於該主基板10上，該次基板20較佳可透過導熱膠、導電膠、銀膠、或透過材質AuSn之材料熔接的方式固定於該主基板10上，於本創作中不予以限制。該次基板20具有一次基板本體21，於該次基板本體21的正面係設置有一第一訊號墊區211以及一第二訊號墊區212，該第一訊號墊區211及該第二訊號墊區212相互對稱由該次基板本體21的兩側朝中間的方向延伸，並於該第一訊號墊區211延伸方向的末端及該第二訊號墊區212延伸方向的末端間相當靠近但保持一間隔213，該第一訊號墊區211係用以設置半導體晶片22，並於該第二訊號墊區212上設置一跳線23連接至該半導體晶片22上側的電極，於該半導體晶片22下側的電極係電性連接至下側的第一訊號墊區212，透過該第一訊號墊區211及該第二訊號墊區212間的差動訊號驅動該半導體晶片22。其中，上述的「對稱」於較佳實施態樣為兩側金屬墊區(第一訊號墊區211、第二訊號墊區212)的布局及形狀相同，但不限於上述的方式。明確的說，只要二側的第一訊號墊區211及第二訊號墊區212達到符合阻抗匹配要求的對稱即可，並不一定必須兩側金屬墊區的布局及形狀完全相同。另外，為增加訊號的連續性，該跳線23較佳係可以為緞帶金線。於另一較佳實施態樣中，所述的半導體晶片22亦可以設置於第二訊號墊區212，並於該第一訊號墊區211上設置一跳線23連接至該 半導體晶片22上側的電極，所述的配置型式亦為本創作的均等實施態樣。
請一併參閱「圖3」，該第一訊號墊區211及該第二訊號墊區212係透過接地共面波導(GCPW)的方式增加高頻訊號穩定性，用以提升高頻訊號的傳輸效果。於該第一訊號墊區211及該第二訊號墊區212的兩側分別具有共面波導的第一接地墊區214及第一接地墊區215，於該次基板本體21的底側係具有一第一接地層216，經由該第一接地墊區214、215上的一或複數個過孔217(via hole)穿過該次基板本體以電性連接該第一接地墊區214、215及該第一接地層216。於另一較佳實施態樣中，所述的第一接地層216亦可設置於該次基板本體21的內層，於本創作中不予以限制。除上述的實施態樣外，又於另一實施態樣中，該第一接地層216係可以由主基板10上的接地層11所取代，於本創作中不予以限制。
為增加散熱的效果，該次基板20的次基板本體21較佳係可以為陶瓷散熱基板，例如氧化鋁(Al2O3)、氮化鋁(AlN)或參雜有氧化鋁(Al2O3)或氮化鋁(AlN)的材料。透過上述的材料，次基板20的熱可經由主基板10快速散熱至殼體(圖未示)，於主基板本體10上可對應設置配合該基座20的熱導引機構，於本創作中不予以限制。
所述的電路板30的二側係具有一第一金屬墊區31以及一第二金屬墊區32，於該第一金屬墊區31及該第二金屬墊區 32的兩側分別具有共面波導的第二接地墊區33、及第二接地墊區34，該第一金屬墊區31係透過電性連接手段311連接至該第一訊號墊區211，該第二金屬墊區32係透過電性連接手段321連接至該第二訊號墊區212，該第二接地墊區33係透過電性連接手段331連接至該第一接地墊區215，該第二接地墊區34係透過電性連接手段341連接至該第一接地墊區214。於該電路板30的內層或底側係具有一第二接地層35，經由該第二接地墊區33、34上的一或複數個過孔36穿過該基板本體21以電性連接該第二接地墊區33、34及該第二接地層35。於一較佳實施態樣中，該電性連接手段311、321、331、341係為連接至二端墊區的跳線。為增加訊號的連續性，該跳線23較佳係可以為緞帶金線。另外，該電性連接手段311、321、331、341除了可以為連接兩墊區的跳線外，亦可以為焊球或其他類此的電性結合方式，於本創作中不予以限制。所述的電路板30係可以為硬式印刷電路板(PCB)、軟式印刷電路板(FPC)或陶瓷電路板。該陶瓷電路板例如可以為氮化鋁(AlN)或氧化鋁(Al2O3)。
接續，請參閱「圖4」，本實施態樣的次基板20係以雙端驅動的方式將訊號饋送至半導體晶片22。於電路板30的前端係設置有ESD保護電路B1及差分驅動電路B2，輸入訊號經由ESD保護電路B1饋入至差分驅動電路B2的輸入端，經由差分驅動電路B2將輸入差分訊號轉換為放大後差分訊號輸出，以將差分訊號分別經由該電路板30的第一訊號墊區211及該第二訊號墊區212 饋入至該半導體晶片22。所述的半導體晶片22於收到差動訊號時，係藉由該差動訊號驅動以送出負載有訊號的光波束，並將該光波束導入光纖(圖未示)以進行光通訊。
以下係針對本創作的第二實施態樣進行說明，請參閱「圖5」及「圖6」，係本創作第二實施態樣的外觀示意圖及剖面示意圖，如圖所示： 本實施態樣與第一實施態樣的主要差異在於次基板的設計，其餘相同部分，以下即不再予以贅述。
於本實施態樣中所揭示的雙端驅動式高頻傳輸結構200，其次基板20A係設置於該主基板10A上，該次基板20A具有一次基板本體21A，於該次基板本體21A的正面係設置有一第一訊號墊區211A以及一第二訊號墊區212A，該第一訊號墊區211A及該第二訊號墊區212A相互對稱由該次基板本體21A的兩側朝中間的方向延伸，並於該第一訊號墊區211A延伸方向的末端及該第二訊號墊區212A延伸方向的末端間相當靠近但保持一間隔213A。該第一訊號墊區211A係用以設置半導體晶片22，並於該第二訊號墊區212A上設置一跳線23連接至該半導體晶片22上側的電極，於該半導體晶片22下側的電極係電性連接至下側的第一訊號墊區212A，透過該第一訊號墊區211A及該第二訊號墊區212A間的差動訊號驅動該半導體晶片22。
本實施態樣中，同樣透過接地共面波導(GCPW)的方式增加高頻訊號穩定性，提升高頻訊號的傳輸效果。與前一實施 態樣的主要差異在於該第一訊號墊區211A及該第二訊號墊區212A兩側的第一接地墊區214A及第一接地墊區215A未設置過孔，而令該次基板20A的第一接地層216經由該主基板10A上的接地層11A連接至該電路板30的第二接地層35，使該次基板20A的第一接地層216與該電路板30的第二接地層35共用接地線路，同樣能達到減少損耗或信號失真的效果。除上述的實施態樣外，又於另一實施態樣中，該第一接地層216係可以由主基板10A上的接地層11A所取代，於本創作中不予以限制。
於本實施態樣中，所述的接地層11A可以為例如設置於該主基板上的線路布局、設置於該主基板上的金屬箔片、設置於主基板上的焊料、鍍層等或其他直接設置於主基板上的機構，於本創作中，不欲限制該接地層11A的實施型態。
以下係針對本創作的第三實施態樣進行說明，請參閱「圖7」、「圖8」及「圖9」，係本創作第三實施態樣的外觀示意圖、正面示意圖、及俯面示意圖，如圖所示： 本實施態樣與第一實施態樣及第二實施態樣的主要差異在於次基板的設置方式。
本實施態樣中所揭示的雙端驅動式高頻傳輸結構300主要包含有一基座40、以及安裝於該基座上的次基板20B。
所述的基座40包含有一座本體41、二穿過該座本體41的電極腳位42、以及一穿過該座本體41的擴充腳位45，該電極腳位42及該擴充腳位45係分別與該座本體41之間具有一絕緣 層43。於一較佳實施態樣中，該基座40上係包含有一垂直於該座本體41的芯柱44，該芯柱44於垂直方向上的一側係具有一用以供該次基板20B一側平面固定結合的結合平面。於另一較佳實施態樣中，該次基板20B可以透過其他定位手段垂直固定於該座本體41上，例如焊接、黏著、插設或透過其他方式固定於該座本體上，於本創作中不予以限制。
該次基板20B具有一次基板本體21B，於該次基板本體21B的正面係設置有一第一訊號墊區211B以及一第二訊號墊區212B，該第一訊號墊區211B及該第二訊號墊區212B相互對稱由該次基板本體21B的兩側朝中間的方向延伸，並於該第一訊號墊區211B延伸方向的末端及該第二訊號墊區212B延伸方向的末端間相當靠近但保持一間隔213B。該第一訊號墊區211B係用以設置半導體晶片22，並於該第二訊號墊區212B上設置一跳線23連接至該半導體晶片22上側的電極，於該半導體晶片22下側的電極係電性連接至下側的第一訊號墊區212B，透過該第一訊號墊區211B及該第二訊號墊區212B間的差動訊號驅動該半導體晶片22。本實施態樣透過接地共面波導(GCPW)的方式增加高頻訊號穩定性，於該第一訊號墊區211B及該第二訊號墊區212B的兩側分別具有共面波導的接地墊區214B及接地墊區215B。
其中，該次基板20B係垂直設置於該座本體41上，該次基板本體21B於垂直方向上的一側的第一訊號墊區211B以及第二訊號墊區212B係分別與二該電極腳位42電性連接。具體而 言，該第一訊號墊區211B及該第二訊號墊區212B係可以透過焊接的方式或是透過其他電性連接手段(例如跳線)與二該電極腳位42電性連接，於本創作中不予以限制。於該次基板本體21B垂直方向上的另一側或該次基板本體21B的內層係設置有一接地層216B，為連接該接地層216B及次基板本體21B正面的接地墊區214B、215B，如圖10所示，該次基板20B係包含有一設置於該次基板本體21B的側邊緣並電性連接兩側該接地墊區214B、215B及該接地層216B的側鍍金層218B，透過該側鍍金層218B將接地墊區214B、215B及該接地層216B共同連接至該座本體41作為接地，藉此抑制寄生電容的產生。於另一較佳實施態樣中，如圖11所示，該接地墊區214B、215B上係具有一或複數個過孔217穿過該次基板本體21B以電性連接該接地墊區214B、215B及該接地層216B。
於另一較佳實施態樣中，該次基板20B可以不須設置該接地層216B，透過底側的芯柱44作為接地取代該接地層216B，並將前側的接地墊區214B、215B與底側的座本體41(例如透過上述的側鍍金層218B、焊接)或垂直方向一側芯柱44(例如透過上述的過孔217B)電性連接，同樣能達到抑制寄生電容的效果。
以下係配合試驗數據進行說明，請一併參閱「圖12」至「圖16」，係揭示本創作GCPW次基板配合GCPW電路板(A)及一般微帶線次基板配合微帶線電路板(B)的實驗數據圖，如圖所示： 圖12至圖16中的實驗組為如本創作中所提實施態樣的具有GCPW線路的次基板20配合具有GCPW線路的電路板30所獲得的實驗數據，對照組為一般微帶線次基板配合微帶線電路板的實驗數據，實驗組的實驗數據係對應至圖式中的(A)，對照組的實驗數據係對應至圖式中的(B)，在此先行說明。實驗組(A)係經由電路板30的第一金屬墊區31及第二金屬墊區32饋入訊號，並由第一訊號墊區211及跳線23作為輸出端獲得檢測訊號。對照組(B)係經由微帶線電路板的訊號線饋入，並經由微帶線的次基板的訊號線作為輸出端獲得檢測訊號。
請先參閱圖12，於圖式中實線係代表實驗組(A)，虛線代表對照組(B)，圖式中的垂直軸為反射損失(單位：dB)、水平軸為頻率(單位：GHz)。由圖式中可知，在輸入的訊號為高頻訊號時(20GHz至40GHz以上)，由圖表數據可知反射損失的倍數單位(dB)可以獲得明顯的下降。
請續參閱圖13，於圖式中實線係代表實驗組(A)，虛線代表對照組(B)，圖式中的垂直軸為插入損失(單位：dB)、水平軸為頻率(單位：GHz)。由圖式中可知，在輸入的訊號為高頻訊號時(20GHz至40GHz以上)，實驗組的倍數單位(dB)相較於對照組的倍數單位高出非常多，由圖表數據可知插入損失相對獲得明顯的下降。
請續參閱圖14，圖式中左側的為實驗組(A)的實驗數據，右側的為對照組(B)的實驗數據，圖式中的垂直軸為訊號振幅 (單位：伏特)、水平軸為時間(單位：秒)。於饋入訊號的位元速率為25Gbps時，實驗組(A)的輸出訊號維持在合理值，相對應的對照組(B)受到些微結構上插入損失的影響，訊號的波形相對實驗組(A)較不穩定，但已可以分辨出訊號之間的差異性。
請續參閱圖15，圖式中左側的為實驗組(A)的實驗數據，右側的為對照組(B)的實驗數據，圖式中的垂直軸為訊號振幅(單位：伏特)、水平軸為時間(單位：秒)。於饋入訊號的位元速率為35Gbps時，實驗組(A)的輸出訊號仍維持在合理值，相對應的對照組(B)的訊號波形受到較多結構上插入損失的影響，訊號的波形相對實驗組(A)更明顯不穩定，雜訊所造成的振幅趨近於0.5V，對照組(B)訊號雜訊比相對低許多。
請續參閱圖16，圖式中左側的為實驗組(A)的實驗數據，右側的為對照組(B)的實驗數據，圖式中的垂直軸為訊號振幅(單位：伏特)、水平軸為時間(單位：秒)。於饋入訊號的位元速率為40Gbps時，實驗組(A)的輸出訊號尚維持在合理值，但相對應的對照組(B)的訊號波形已經難以辨識，雜訊所造成的振幅已趨近於0.6V，對照組(B)的訊號雜訊比非常的低。
由圖12至圖16的實驗數據可知，本創作實施態樣使用GCPW的次基板及電路板，於饋入高頻訊號時明顯較對照組的實施態樣可有效抑制雜訊、並降低反射損失及插入損失的產生。
綜上所述，本創作具有優異高頻傳輸特性，比起習知的技術更能減少損耗或信號失真的現象。此外，本創作係採用 雙端驅動的技術，可以減少信號傳輸中的反射現象，並可省略用以阻抗匹配的電阻。再者，本創作具有優異散熱效果，避免熱能累積過多影響電子元件的正常運作。
以上已將本創作做一詳細說明，惟以上所述者，僅惟本創作之一較佳實施例而已，當不能以此限定本創作實施之範圍，即凡依本創作申請專利範圍所作之均等變化與修飾，皆應仍屬本創作之專利涵蓋範圍內。
100‧‧‧高頻傳輸結構
10‧‧‧主基板
20‧‧‧次基板
21‧‧‧次基板本體
211‧‧‧第一訊號墊區
212‧‧‧第二訊號墊區
213‧‧‧間隔
214‧‧‧第一接地墊區
215‧‧‧第一接地墊區
217‧‧‧過孔
22‧‧‧半導體晶片
23‧‧‧跳線
30‧‧‧電路板
31‧‧‧第一金屬墊區
311‧‧‧電性連接手段
32‧‧‧第二金屬墊區
321‧‧‧電性連接手段
33‧‧‧第二接地墊區
331‧‧‧電性連接手段
34‧‧‧第二接地墊區
341‧‧‧電性連接手段
36‧‧‧過孔

Claims (27)

  1. 一種雙端驅動式高頻次基板結構，具有一次基板本體，於該次基板本體的正面係設置有一第一訊號墊區以及一第二訊號墊區，該第一訊號墊區及該第二訊號墊區相互對稱由該次基板本體的兩側朝中間的方向延伸，並於該第一訊號墊區延伸方向的末端及該第二訊號墊區延伸方向的末端間相當靠近但保持一間隔，該第一訊號墊區係用以設置半導體晶片，並於該第二訊號墊區上設置一跳線連接至該半導體晶片的電極，於該第一訊號墊區及該第二訊號墊區的兩側分別具有共面波導的接地墊區，並於該次基板本體的內層或底側係具有一接地層，經由該接地墊區上的一或複數個過孔穿過該次基板本體以電性連接該接地墊區及該接地層。
  2. 一種雙端驅動式高頻次基板結構，具有一次基板本體，於該次基板本體的正面係設置有一第一訊號墊區以及一第二訊號墊區，該第一訊號墊區及該第二訊號墊區相互對稱由該次基板本體的兩側朝中間的方向延伸，並於該第一訊號墊區延伸方向的末端及該第二訊號墊區延伸方向的末端間相當靠近但保持一間隔，該第一訊號墊區係用以設置半導體晶片，並於該第二訊號墊區上設置一跳線連接至該半導體晶片的電極，於該第一訊號墊區及該第二訊號墊區的兩側分別具有共面波導的接地墊區，該次基板本體的內層或底側係具有一接地層或結合於一接 地層上。
  3. 如申請專利範圍第1至2項中任一項所述的雙端驅動式高頻次基板結構，其中該次基板本體係為陶瓷散熱基板。
  4. 如申請專利範圍第3項所述的雙端驅動式高頻次基板結構，其中該次基板本體係為氮化鋁(AlN)或氧化鋁(Al2O3)。
  5. 如申請專利範圍第1至2項中任一項所述的雙端驅動式高頻次基板結構，其中該跳線係為金線緞帶或金線。
  6. 一種雙端驅動式高頻傳輸結構，包含有：一主基板；一次基板，係設置於該主基板上，該次基板具有一次基板本體，於該次基板本體的正面係設置有一第一訊號墊區以及一第二訊號墊區，該第一訊號墊區及該第二訊號墊區相互對稱由該次基板本體的兩側朝中間的方向延伸，並於該第一訊號墊區延伸方向的末端及該第二訊號墊區延伸方向的末端間相當靠近但保持一間隔，該第一訊號墊區係用以設置半導體晶片，並於該第二訊號墊區上設置一跳線連接至該半導體晶片的電極，於該第一訊號墊區及該第二訊號墊區的兩側分別具有共面波導的第一接地墊區，並於該次基板本體的內層或 底側係具有一第一接地層，經由該第一接地墊區上的一或複數個過孔穿過該次基板本體以電性連接該第一接地墊區及該第一接地層；以及一電路板，係設置於該主基板上，該電路板的二側係具有一第一金屬墊區以及一第二金屬墊區，於該第一金屬墊區及該第二金屬墊區的兩側分別具有共面波導的第二接地墊區，並於該電路板的內層或底側係具有一第二接地層，經由該第二接地墊區上的一或複數個過孔穿過該電路板以電性連接該接地墊區及該接地層，該第一金屬墊區係透過電性連接手段連接至該第一訊號墊區，該第二金屬墊區係透過電性連接手段連接至該第二訊號墊區。
  7. 一種雙端驅動式高頻傳輸結構，包含有：一主基板，其上係具有一接地層；一次基板，係設置於該主基板的接地層上，該次基板具有一次基板本體，於該次基板本體的正面係設置有一第一訊號墊區以及一第二訊號墊區，該第一訊號墊區及該第二訊號墊區相互對稱由該次基板本體的兩側朝中間的方向延伸，並於該第一訊號墊區延伸方向的末端及該第二訊號墊區延伸方向的末端間相當靠近但保持一間隔，該第一訊號墊區係用以設置半導體晶片，並於該第二訊號墊區上設置一跳線連接至該半導體晶片的電極，於該第一訊號墊區及該第二訊號墊區的兩 側分別具有共面波導的第一接地墊區；以及一電路板，係設置於該主基板上，該電路板的二側係具有一第一金屬墊區以及一第二金屬墊區，於該第一金屬墊區及該第二金屬墊區的兩側分別具有共面波導的第二接地墊區，並於該電路板的內層或底側係具有一第二接地層，經由該第二接地墊區上的一或複數個過孔穿過該電路板以電性連接該接地墊區及該接地層，該第一金屬墊區係透過電性連接手段連接至該第一訊號墊區，該第二金屬墊區係透過電性連接手段連接至該第二訊號墊區，且該第二接地層電性連接至該主基板上的該接地層。
  8. 如申請專利範圍第6至7項中任一項所述的雙端驅動式高頻傳輸結構，其中，該第一接地墊區係透過電性連接手段連接至該第二接地墊區。
  9. 如申請專利範圍第6至7項中任一項所述的雙端驅動式高頻傳輸結構，其中該次基板本體係為陶瓷散熱基板。
  10. 如申請專利範圍第9項所述的雙端驅動式高頻傳輸結構，其中該陶瓷散熱基板係為氮化鋁(AlN)或氧化鋁(Al2O3)。
  11. 如申請專利範圍第6至7項中任一項所述的雙端驅動式高頻傳 輸結構，其中該電性連接手段係為連接至二端墊區的跳線。
  12. 如申請專利範圍第6至7項中任一項所述的雙端驅動式高頻傳輸結構，其中該第一金屬墊區及該第二金屬墊區係分別連接至差動放大器的二輸出端。
  13. 如申請專利範圍第6至7項中任一項所述的雙端驅動式高頻傳輸結構，其中該跳線係為金線緞帶或金線。
  14. 如申請專利範圍第6至7項中任一項所述的雙端驅動式高頻傳輸結構，其中該電路板係為硬式印刷電路板(PCB)、軟式印刷電路板(FPC)或陶瓷電路板。
  15. 如申請專利範圍第14項所述的雙端驅動式高頻傳輸結構，其中該陶瓷電路板係為氮化鋁(AlN)或氧化鋁(Al2O3)。
  16. 一種雙端驅動式高頻傳輸結構，包含有：一基座，包含有一座本體、以及二穿過該座本體的電極腳位，該電極腳位係分別與該座本體之間具有一絕緣層；以及一次基板，係垂直設置於該座本體上，該次基板具有一次基板本體，該次基板本體於垂直方向上的一側係設置有一第一訊號墊區以及一第二訊號墊區，該第一訊號墊區及該第二訊號 墊區係分別與二該電極腳位電性連接，於該次基板本體垂直方向上的另一側或該次基板本體的內層係設置有一接地層，該第一訊號墊區及該第二訊號墊區相互對稱由該次基板本體的兩側朝中間的方向延伸，並於該第一訊號墊區延伸方向的末端及該第二訊號墊區延伸方向的末端間相當靠近但保持一間隔，該第一訊號墊區係用以設置半導體晶片，並於該第二訊號墊區上設置一跳線連接至該半導體晶片的電極，於該第一訊號墊區及該第二訊號墊區的兩側分別具有共面波導的接地墊區。
  17. 如申請專利範圍第16項所述的雙端驅動式高頻傳輸結構，其中，該基座上係包含有一垂直於該座本體的芯柱，該芯柱於垂直方向上的一側係具有一用以供該次基板本體一側平面固定結合的結合平面。
  18. 如申請專利範圍第17項所述的雙端驅動式高頻傳輸結構，其中，該次基板係包含有一設置於該次基板本體的側邊緣並電性連接兩側該接地墊區及該接地層的側鍍金層。
  19. 如申請專利範圍第17項所述的雙端驅動式高頻傳輸結構，其中，該接地墊區上係具有一或複數個過孔穿過該次基板本體以電性連接該接地墊區及該接地層。
  20. 如申請專利範圍第16項所述的雙端驅動式高頻傳輸結構，其中，該次基板係包含有一設置於該次基板本體的側邊緣並電性連接兩側該接地墊區及該接地層的側鍍金層。
  21. 如申請專利範圍第16項所述的雙端驅動式高頻傳輸結構，其中，該接地墊區上係具有一或複數個過孔穿過該次基板本體以電性連接該接地墊區及該接地層。
  22. 一種雙端驅動式高頻傳輸結構，包含有：一基座，包含有一座本體、二穿過該座本體的電極腳位、以及一垂直於該座本體的芯柱，該電極腳位係分別與該座本體之間具有一絕緣層，該芯柱於垂直方向上的一側係具有一具有導電效果的結合平面；以及一次基板，係垂直設置於該座本體上，該次基板具有一次基板本體，該次基板本體於垂直方向上的一側係設置有一第一訊號墊區以及一第二訊號墊區，該第一訊號墊區及該第二訊號墊區係分別與二該電極腳位電性連接，於該次基板本體垂直方向上的另一側係結合於該芯柱的結合平面上，該第一訊號墊區及該第二訊號墊區相互對稱由該次基板本體的兩側朝中間的方向延伸，並於該第一訊號墊區延伸方向的末端及該第二訊號墊區延伸方向的末端間相當靠近但保持一間隔，該 第一訊號墊區係用以設置半導體晶片，並於該第二訊號墊區上設置一跳線連接至該半導體晶片的電極，於該第一訊號墊區及該第二訊號墊區的兩側分別具有共面波導的接地墊區。
  23. 如申請專利範圍第22項所述的雙端驅動式高頻傳輸結構，其中，該次基板係包含有一設置於該次基板本體的側邊緣並電性連接兩側該接地墊區及該接地層的側鍍金層。
  24. 如申請專利範圍第22項所述的雙端驅動式高頻傳輸結構，其中，該接地墊區上係具有一或複數個過孔穿過該次基板本體以電性連接該接地墊區及該接地層。
  25. 如申請專利範圍第16至24項中任一項所述的雙端驅動式高頻傳輸結構，其中該次基板本體係為陶瓷散熱基板。
  26. 如申請專利範圍第25項所述的雙端驅動式高頻傳輸結構，其中該陶瓷散熱基板係為氮化鋁(AlN)或氧化鋁(Al2O3)。
  27. 如申請專利範圍第16至24項中任一項所述的雙端驅動式高頻傳輸結構，其中該跳線係為金線緞帶或金線。
TW105217484U 2016-10-13 2016-11-16 雙端驅動式高頻次基板結構及包含其的高頻傳輸結構 TWM538242U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201621340196.XU CN206259350U (zh) 2016-10-13 2016-12-08 双端驱动式高频次基板结构及包含其的高频传输结构
US15/459,523 US9847307B1 (en) 2016-10-13 2017-03-15 Two-end driving, high-frequency sub-substrate structure and high-frequency transmission structure including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105215535 2016-10-13

Publications (1)

Publication Number Publication Date
TWM538242U true TWM538242U (zh) 2017-03-11

Family

ID=58774875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105217484U TWM538242U (zh) 2016-10-13 2016-11-16 雙端驅動式高頻次基板結構及包含其的高頻傳輸結構

Country Status (3)

Country Link
US (1) US9847307B1 (zh)
CN (1) CN206259350U (zh)
TW (1) TWM538242U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111913257A (zh) * 2019-05-09 2020-11-10 苏州旭创科技有限公司 光学组件及具有其的光模块

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405477B1 (en) * 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
US9117835B2 (en) * 2009-08-31 2015-08-25 Stalix Llc Highly integrated miniature radio frequency module
KR101921686B1 (ko) * 2012-06-14 2018-11-26 스카이워크스 솔루션즈, 인코포레이티드 와이어 본드 패드 및 관련된 시스템, 장치, 및 방법을 포함하는 전력 증폭기 모듈
JP6273247B2 (ja) * 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器

Also Published As

Publication number Publication date
US9847307B1 (en) 2017-12-19
CN206259350U (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
US7443272B2 (en) Signal transmission structure, circuit board and connector assembly structure
US9269653B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
US11340412B2 (en) Optical module
JP7350646B2 (ja) 光モジュール
US20110247195A1 (en) Multimode Signaling on Decoupled Input/Output and Power Channels
TWI578870B (zh) Anti - wear and grounding pattern structure of soft circuit board pad area
US11937368B2 (en) Structure for circuit interconnects
US20130101251A1 (en) Optical Module and Multilayer Substrate
WO2021179796A1 (zh) 一种线缆组件、信号传输结构和电子设备
JP5504712B2 (ja) 高速伝送用回路基板の接続構造
JP6281151B2 (ja) 高速データ伝送用の電気リード線を接続するための電気接続インタフェース
JP2022132918A (ja) 光モジュール
KR100586278B1 (ko) 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판
US11503715B2 (en) Optical module
JP2010200234A (ja) 基板、基板の接続方式および基板の接続方法
TWM538242U (zh) 雙端驅動式高頻次基板結構及包含其的高頻傳輸結構
JP2004363360A (ja) 光送受信モジュール
JP2006041234A (ja) 光送信モジュールおよび光受信モジュール
JP2016092303A (ja) 並列光モジュール
WO2021184844A1 (zh) 一种光模块
JP2007123950A (ja) 同軸線路−平面基板変換構造と高周波用信号変換器
JP6262551B2 (ja) 光モジュール
US11869845B2 (en) Semiconductor package device and semiconductor wiring substrate thereof
JP6848119B1 (ja) 複合配線基板、パッケージおよび電子機器
JPH08148601A (ja) 多層配線基板

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees