JP2016092303A - 並列光モジュール - Google Patents

Abstract

【課題】高密度実装でき、伝送信号の劣化とクロストークが少ない並列光モジュールを提供する。
【解決手段】(1)多層電気配線基板上に光素子アレイと光素子を駆動する集積回路アレイがそれぞれ載置され、(2)複数チャンネルのうちの１チャンネルの光素子と集積回路との間を接続する２つの電気線路のうち電気信号を伝送する第一の線路と電源電位を保持する第二の線路は、多層電気配線基板のそれぞれ異なる第一及び第二の配線層にそれぞれ形成され、(3)多層電気配線基板はグランド電位を保持する導体パターンが形成された第三の配線層を有し、(4)第一、第二および第三の配線層の表面領域は互いに略平行であり、(5)第三の配線層の表面領域の任意の法線方向に測った、第三の配線層表面領域と第一の配線層表面領域との距離Ａは、同方向について図った第三の配線層表面領域と第二の配線層表面領域との距離Ｂより大きい並列光モジュールを提案する。
【選択図】図１

Description

本発明は、高速光信号を伝送する並列光モジュールに関する。

基地局やデータセンタで用いられるサーバやルータ等における情報処理容量の飛躍的な増加に伴い、通信トラフィックの整備が急務となっている。基幹ルータや大規模サーバ等の情報装置内における総伝送容量は、２０１５年には、１０Ｔｂｐｓに近づくと予想され、インターコネクト速度もチャンネル当たり２５Ｇｂｐｓ以上が求められると予想されている。これに対し、従来の電気信号伝送技術では、速度が増加するほど伝送損失が大きくなり、伝送距離に限界が生じている。このため、低誘電率基板の採用、並びに、プリエンファシス回路、イコライザー等の付加回路の採用による伝送速度の増加が図られている。しかし、これらの技術を用いても、バックプレーン伝送に相当する伝送速度と伝送距離は、それぞれ２０Ｇｂｐｓ以上、数十ｃｍ程度が電気伝送の限界と言われている。

そこで、その解決策として、光を用いたインターコネクト技術の導入が検討されている。光インターコネクトの優位性には、伝送速度と伝送距離に加え、低クロストークに起因した高密度化、伝送線路の軽量化等が挙げられる。ところで、光インターコネクトは、信号を伝送する距離に応じ、機器間伝送、機器内（バックプレーン、ボード間）伝送、ボード内（チップ間）伝送に分類される。従来、いずれの伝送にも電気伝送が用いられてきたが、要求される伝送速度の増加に伴い、伝送距離が長い機器間伝送（ノード間伝送）から光伝送技術が導入され始めてきた。

このような高速光伝送技術を、機器間伝送及び機器内伝送（ボード内伝送も含む。）に適用するには、安価に作製でき、しかも、性能面、小型／集積化、及び部品実装性に優れる光モジュール／回路が必要とされている。これまで開発が進められている光モジュールは、光サブアセンブリと、光サブアセンブリに搭載されている光素子と光伝送体（光ファイバ又は光導波路）とを光学的に結合する光コネクタと、光サブアセンブリに搭載されている電子回路と装置ボードとを電気的に接続する電気コネクタとで構成される。

ここで、装置ボードとは、伝送装置内におけるインターフェースボードとスイッチボードのことを示す。光サブアセンブリは、光信号を発信するレーザダイオードと、光信号を電気信号に変換する受光素子と、電気信号を光信号に変換するためにレーザダイオードを駆動するレーザドライバ集積回路と、受光素子からの電気信号を増幅するトランスインピーダンス集積回路とを電気配線用基板に搭載した構成を有する。光モジュールは、装置ボードとの電気的な接続を通じて装置ボードに搭載される。

高速信号伝送向け光モジュールの従来例には、特許文献１に記載のモジュールがある。特許文献１には、パッケージ筺体内の絶縁基板に表面実装される受光素子と集積回路（受光素子の出力信号を増幅するプリアンプ）を、ワイヤボンディングを通じて電気的に接続する実装形態が開示されている。なお、当該光モジュールにおいては、受光素子の電源ラインの途中に容量チップを付加することにより、線路インピーダンスの増大を抑制している。また、当該光モジュールは、受光素子と集積回路を近くに配置してワイヤ長さを短くすることにより、信号線路に寄生するインダクタンスの増大を抑制している。

特開２０１２−１３８６０１号公報

しかし、特許文献１に記載の光モジュールでは、受光素子と集積回路を多チャンネル化する場合、チャンネル数だけ設けられる各電源ラインの途中に容量チップを付加する必要が生じるが、実装密度の限界により、このような構造は困難である。また、特許文献１に記載の光モジュールの構造では（光素子と集積回路を絶縁基板に表面実装し、それらをボンディングワイヤにより電気的に接続する実装形態では）、集積回路に形成される電極パッドのレイアウトは自ずと表面外周部に限定される。しかし、この電極パッドのレイアウトでは、多チャンネル化に伴う入出力電極パッドの増加に対して、光素子アレイと駆動回路とを基板上に近接して配置することが困難となる。

さらに、多チャンネル化した場合の受光素子のチャンネル間ピッチは通常０．２５ｍｍとなり、１チャンネルあたりの電極パッド（アノードおよびカソード）については、約０．１２５ｍｍと近接することとなる。そのため、各チャンネル間における信号線ワイヤの空間電磁結合によるクロストークの影響が懸念される。特に、２５Ｇｂｐｓ以上の高速信号伝送では、チャンネル間クロストークの信号品質への影響が無視できなくなる。

そこで、本発明では、多チャンネル分の光素子を含む光素子アレイ、当該光素子アレイを駆動する集積回路アレイ、それらを接続する信号配線を基板上に高密度実装できる（モジュールを小型化できる）と共に、信号伝送速度が高速化しても光素子と集積回路間を伝送する信号の劣化を回避できる（チャンネル間のクロストークの影響を回避できる）並列光モジュールを提供することにある。

上記課題を解決するために、代表的な本発明の並列光モジュールの１つは、少なくとも２チャンネル分の光素子を含む光素子アレイと、前記光素子アレイを駆動する少なくとも２チャンネル分の集積回路を含む集積回路アレイと、前記光素子アレイ及び前記集積回路アレイを搭載する、少なくとも３層の配線層を含む多層電気配線基板とを有し、さらに、前記多層電気配線基板は、チャンネル毎に、前記光素子と前記集積回路を接続する２つの電気線路として、信号を伝送する第一の線路と、電源電位を保持する第二の線路とを有する。ここで、前記少なくとも３層の配線層は、前記第一の線路が形成される第一の配線層と、前記第一の配線層とは異なり、前記第二の線路が形成される第二の配線層と、グランド電位を保持する導体パターンが形成された第三の配線層とを有する。また、前記第一、第二及び第三の配線層の表面領域は、互いに略平行であり、前記第三の配線層の表面領域の任意の地点から法線方向に測った、前記第三の配線層の表面領域と前記第一の配線層の表面領域との距離Ａは、前記第三の配線層の表面領域の任意の地点から法線方向に測った、前記第三の配線層の表面領域と前記第二の配線層の表面領域との距離Ｂより大きい関係を有する。

本発明によれば、多チャンネルの光素子アレイと集積回路アレイを高密度実装でき（モジュールを小型化でき）ると共に、信号伝送速度が高速化しても伝送される信号の劣化を回避できる（チャンネル間のクロストークの影響を回避できる）。前述した以外の課題、構成及び効果は、以下の実施の形態の説明により明らかにされる。

実施例１で説明する並列光モジュールの上面斜視図及び断面図。 実施例２で説明する並列光モジュールの上面斜視図及び断面図。 実施例３で説明する並列光モジュールの断面図。 電磁界シミュレーションに使用する解析モデルパターンＩ（比較例）の上面斜視図及び断面図。 電磁界シミュレーションに使用する解析モデルパターンII（実施例に係る並列光モジュール）の上面斜視図及び断面図。 解析モデルパターンＩ及びIIにおける線路インピーダンスと信号周波数との関係のシミュレーション解析結果を示す図。 解析モデルパターンＩ及びIIにおける信号通過特性と信号周波数の関係とのシミュレーション解析結果を示す図。 電磁界シミュレーション解析に使用するモデルパターンII及びIIIの上面斜視図及び断面図。 解析モデルパターンII及びIIIにおける信号通過特性と信号周波数の関係のシミュレーション解析結果を示す図。 実施例４で使用する並列光モジュールの上面斜視図及び断面図。 実施例５で使用する並列光モジュールの断面図。 実施例６で使用する並列光モジュールの上面斜視図。 実施例７で使用する並列光モジュールの上面斜視図。

以下、図面に基づいて、本発明の実施例を説明する。なお、実施例を説明するための全図において、同一の機能を有する要素には同一の名称又は符号を付し、その繰り返しの説明を省略する。

［実施例１］
［構造］
図１に、実施例１に係る並列光モジュールの構造例を示す。図１に示す並列光モジュールは、各配線層に配線パターンを形成した多層電気配線基板１０６の表面上に、光素子アレイ１００と、光素子アレイ１００を駆動する集積回路アレイ１０１とを載置した構造を有している。多層電気配線基板１０６は、少なくとも３層以上の配線層（図１の例では４層）を有し、ガラス入りエポキシなどの有機物若しくはアルミナなどを原料とするセラミック、又は、発光素子からの光を透過させる物質などから形成されている。

光素子アレイ１００及び集積回路アレイ１０１は、２チャンネル以上（図１の例では４チャンネル）で信号を伝送することができる。このため、光素子アレイ１００には、チャンネル数分の光素子が内蔵され、集積回路アレイ１０１には、チャンネル数分の集積回路が内蔵される。光素子アレイ１００と集積回路アレイ１０１は、多層電気配線基板１０６の表面上に露出するように形成された電極端子１０２とそれらを接続する電気線路を通じて電気的に接続される。ここで、電極端子１０２は、１チャンネルに付き２対ずつ計４個設けられる。電極端子１０２の一方の対は、電気信号を伝送する線路１０３の両端に電気的に接続され、電極端子１０２の他方の対は、電源電位を保持する線路１０４の両端に電気的に接続される。

１つのチャンネルに着目する場合、電気信号を伝送する線路１０３は、多層電気配線基板１０６の配線層１０８の上に形成され、電源電位を保持する線路１０４は、配線層１０８とは異なる配線層１０９の上に形成される。図１の場合、配線層１０８は、多層電気配線基板１０６を構成する４つの配線層のうち最上層に位置し、配線層１０９は、多層電気配線基板１０６を構成する４つの配線層のうち上から２層目に位置する。さらに、図１の場合、多層電気配線基板１０６を構成する４つの配線層のうち上から３層目に位置する配線層１１０の上にはグランド電位を保持する導体パターン１１３が形成されている。

配線層１１０の下層に位置する配線層１１１には、ビア２０１を通じて導体パターン１１３にグランド電位を与える導体パターン２００が形成されている。導体パターン２００及びビア２０１は、導体パターン１１３のグランド電位を安定させる目的で設けられる。図１の場合、導体パターン２００は、複数のチャンネルに亘って形成されるコモンパターンであり、導体パターン１１３はチャンネル毎に設けられる独立パターンである。

図１に示す並列光モジュールをＡ−Ａ’線に沿って破断して示す断面図から分かるように、配線層１０８、配線層１０９及び配線層１１０の各表面領域は、互いに略平行に形成されている。ここで、配線層１１０の表面領域の任意の地点から法線１１２の方向に測った、配線層１１０の表面領域と配線層１０８の表面領域との距離をＡ、配線層１１０の表面領域と配線層１０９の表面領域との距離をＢとすると、距離Ｂの方が距離Ａよりも小さく（配線層１１０により近く）なるように形成される。

本実施例の場合、並列光モジュールをＢ−Ｂ’線に沿って破断して示す断面図から分かるように、配線層１１０上に形成された導体パターン１１３の表面領域の任意の地点から法線１１２方向に引いた延長線上には、配線層１０９上に形成された線路１０４と、配線層１０８上に形成された線路１０３が配置される。すなわち、導体パターン１１３と線路１０４と線路１０３は、互いに対面するように配置されている。もっとも、図１に示す構造では、導体パターン１１３の線幅は、線路１０３の線幅や線路１０４の線幅よりも広い。

［まとめ］
本実施例の場合、電源電位を保持する線路１０４とグランド電位の導体パターン１１３（配線層１１０）との間には容量が形成される。この容量により、線路１０４を低インピーダンス化することができ、光素子の動作によって発生する電源ノイズの増加を抑制することができる。また、この構造は、容量を多層電気配線基板１０６の内部に容量を形成できることを意味する。従って、本実施例の並列光モジュールでは、特許文献１のように、基板の最上層にチャンネル数に応じた本数の電源ライン毎に容量チップを載置せずに済み、光モジュールの実装密度を向上することができる。また、多層電気配線基板１０６の異なる層に線路１０３と線路１０４を形成する本実施例の構造は、基板の最表層にこれら２つの線路を並列に形成する場合と比較して、配線間の空間電磁界結合によるチャンネル間クロストークの影響を抑制することができる。

また、本実施例に係る並列光モジュールでは、電気信号を伝送する線路１０３と導体パターン１１３が形成された配線層１１０との距離Ａが、線路１０４と導体パターン１１３が形成された配線層１１０との距離Ｂよりも大きいため（距離Ａ＞距離Ｂのため）、配線層１０８と配線層１１０との間に付加されている寄生容量が低減し、高周波信号の損失を抑制することができる。

以上の効果は、光素子アレイ１００が光信号を受信して電気信号に変換する機能を備えた半導体受光素子（例えば、面入射型受光ダイオード）と、集積回路アレイ１０１が当該半導体受光素子からの電気信号を増幅する機能を備えたトランスインピーダンス増幅回路を含む場合に、より明確となる。なお、図１では、光素子アレイ１００は配線層１０８上の線路１０３と半田バンプ１１４によってフリップチップ実装され、光信号１０７は多層電気配線基板１０６のスルーホール１１５等を介して入出力されている例を表している。

ここで、前述の距離Ｂを１とする場合、前述の距離Ａは１．２以上であることが望ましい。基本的には、距離Ｂが距離Ａより短ければ、前述した技術的な効果を得ることができる。しかしながら、多層電気配線基板１０６の量産時も含めた製造技術を勘案した場合、層厚の誤差は大きくて２０％程度は発生する可能性があるため、それをマージン分として考慮する必要がある。なお、距離Ａを距離Ｂに対し大きくしすぎると、距離Ａ−距離Ｂに相当するビア１０５の配線長が長くなり、その分の寄生インダクタンス増大による高周波ノイズの影響が懸念される。そのため、各配線層の層厚にもよるが、距離Ｂに対する距離Ａの比率は大きくとも１０（又は１桁）以下で構成したほうが望ましい。

［実施例２］
［構造］
図２に、実施例２に係る並列光モジュールの構造例を示す。実施例２に係る並列光モジュールでは、線路１０３と線路１０４の配線構造が実施例１と異なっている。この構造上の違いを、Ｂ−Ｂ’線に沿って破断して示す断面図を用いて説明する。図２の断面図に示すように、本実施例に係る並列光モジュールの場合、グランド電位を保持する導体パターン１１３の表面領域の任意の地点からの法線１１２方向に対して引いた延長線上に配置されるのは、配線層１０９上に形成された線路１０４のみである。すなわち、配線層１０８上に形成される線路１０３は、導体パターン１１３の表面領域の任意の地点からの法線１１２方向に対して引いた延長線上に位置していない点で実施例１と異なっている。換言すると、本実施例の並列光モジュールは、線路１０３と線路１０４は、図２の断面図（Ｙ−Ｚ面）において各層間で千鳥状に配置される点を特徴とする。

［まとめ］
本実施例の場合も、電源電位を保持する線路１０４とグランド電位の導体パターン１１３（配線層１１０）との間には容量が形成されるため、線路１０４の低インピーダンス化を実現できる。しかも、本実施例の場合、電気信号を伝送する線路１０３は、グランド電位の導体パターン１１３との距離が、実施例１の構造よりも更に遠くなるため、配線層１０８と配線層１１０との間で付加される寄生容量をさらに低減することができる。また、本実施例の構造では、線路１０３と線路１０４の距離も長くなるため、配線間の空間電磁界結合によるチャンネル間クロストークの影響を実施例１に比して抑制することができる。

また、本実施例では、平面的（Ｘ−Ｙ面）に見て、グランド電位を保持する導体パターン１１３を、配線層１０９上に形成した線路１０４の下部の領域のみに形成し、配線層１０８上に形成した線路１０３の下部の領域には形成しないため、線路１０４の低インピーダンス化を維持しつつ、配線層１０８と配線層１１０との間で付加される寄生容量を実施例１に比して更に低減でき、結果的に、線路１０３を通る高周波信号の損失をさらに抑制できる。

［実施例３］
［構成］
図３に、実施例３に係る並列光モジュールの構造例を示す。本実施例では、実施例２（図２）に係る構造を前提としつつ、配線層１０９上に形成される線路１０４の線路幅を、配線層１０８上に形成される線路１０３の線路幅よりも大きくしている。なお、本実施例の場合、グランド電位を与える導体パターン１１３を、導体パターン２００と同様、複数のチャンネルに亘って形成されるコモンパターンとする。本実施例の構造により、線路１０４と配線層１１０との間に付加される容量を実施例２よりも大きくできる。このため、実施例３に係る並列光モジュールは、実施例２に比して、電源配線の更なる低インピーダンス化を実現できる。

［実施例１〜３で得られる効果の検証］
ここでは、前述の実施例に係る並列光モジュールによって得られる定量的な効果を、シミュレーションにより検証した結果を説明する。検証には、Advanced Design System（ADS）の３次元プレナー電磁界シミュレータ（momentum）を使用した。図４は、シミュレーションに使用する比較用の解析モデルパターンI（以下、「モデルパターンI」という。）の上面斜視図及び断面図である。解析モデルパターンIは、多層電気配線基板１０６の配線層１０８上に、電気信号を伝送する線路１０３と電源電位を保持する線路１０４の両方を並列配置する構造を有している。グランド電位を保持する導体パターン１１３は、最下層の配線層１１０に設けている。モデルパターンIでは、多層電気配線基板１０６の材質は比誘電率９．８のアルミナ（Ａｌ_２Ｏ_３）とし、配線層１０８と配線層１０９間の距離ｔ１と配線層１０９と配線層１１０間の距離ｔ２はそれぞれ０．１ｍｍとした。

図５は、実施例１〜３の構造を代表する解析モデルパターンII（以下、「モデルパターンII」という。）の上面斜視図及び断面図である。モデルパターンIIも、実施例１〜３と同様、電気信号を伝送する線路１０３は配線層１０８上に、グランド電位を保持する線路１０４は配線層１０９上に形成される。すなわち、線路１０３と線路１０４を、それぞれ異なる配線層に形成した構造を有している。なお、モデルパターンIとの比較のため、モデルパターンIIにおいても、導体パターン１１３を最下層の配線層１１０に設けている。また、モデルパターンIIに対応する多層電気配線基板１０６の材質、及び、各配線層間の距離ｔ１、ｔ２は、いずれもモデルパターンIと同じである。

図６に、モデルパターンI及びIIにおける線路インピーダンスと信号周波数との関係のシミュレーション解析結果を示す。図６に示すように、比較例としてのモデルパターンIにおける線路１０４の線路インピーダンスは、信号周波数帯３０ＧＨｚまでにおいて約５０〜６０Ωであった。これに対し、実施例１〜３の代表例であるモデルパターンIIにおける線路１０４の線路インピーダンスは、信号ビットレート２０〜４０Ｇｂｐｓの動作帯域に相当する信号周波数１０〜２０ＧＨｚにおいて約３０Ω以下である。すなわち、モデルパターンIIでは、電源電位を保持する線路１０４とグランド電位を保持する導体パターン１１３との間に付加される容量により配線の低インピーダンス化が実現されている。

図７は、モデルパターンI及びIIにおける信号通過特性と信号周波数との関係のシミュレーション解析結果を示す。図７は、電気信号を伝送する線路１０３の信号通過（Ｓ２１）特性を示している。図７に示すように、電気信号を伝送する線路１０３は、モデルパターンI及びII共に、信号周波数３０ＧＨｚまで損失１ｄＢ以下と、通過特性にほぼ遜色ないことを確認した。

図８に、モデルパターンII及びIIIの上面斜視図及び断面図を示す。すなわち、図８では、図５で示したモデルパターンIIに加え、モデルパターンIIIの構造を重ねて表している。モデルパターンIIIは実施例１に対応する。図中、モデルパターンIIIに対応する構造部分は、線路１０４と、その直上の配線層１０８上に形成された線路８００である。なお、他のモデルパターンとの比較のため、モデルパターンIIIにおいても、導体パターン１１３を最下層の配線層１１０に設けている。また、モデルパターンIIIに対応する多層電気配線基板１０６の材質、及び、各配線層間の距離ｔ１、ｔ２は、いずれもモデルパターンI及びIIと同じである。

図９に、モデルパターン信号通過特性と信号周波数との関係のシミュレーション解析結果を示す。図９のように、線路１０３に相当するパターンIIに対して、線路８００のパターンIIIは１５ＧＨｚ以上の高周波帯において、約１ｄＢ程度の信号損失が見られる。これは、線路８００とその直下の配線層１０９にある線路１０４との間で容量結合し、線路１０３と比べて寄生容量の付加分だけ、線路１０４内を伝送する高周波信号の損失が生じたと考えられる。これを回避するため、実施例２（図２）や実施例３（図３）では、線路１０３を、平面的（Ｘ−Ｙ面）に見て、導体パターン１１３の任意の地点から法線１１２方向に対して引いた延長線上に配置された線路１０４と重ならない位置に配置している。

［実施例４］
［構造］
図１０に、実施例４に係る並列光モジュールの構造例を示す。実施例４に係る並列光モジュールは、実施例１と比較して多層電気配線基板１０６の層数を増やしている。具体的には、配線層１００１〜１００５の５層構造としている。また、本実施例は、多層電気配線基板１０６の配線層１００１上に集積回路アレイ１０１を配置する一方、反対面である配線層１００５上に光素子アレイ１００を配置する構造を採用する点で、実施例１と異なっている。換言すると、実施例４に係る並列光モジュールは、光素子アレイ１００と集積回路アレイ１０１を多層電気配線基板１０６の表面と裏面に配置する（異なる面に配置する）構造を採用する点で実施例１と異なっている。この構造上の違いは、Ａ−Ａ’線に沿って破断して示す断面図より明らかである。

もっとも、本実施例の場合も、光素子アレイ１００と集積回路アレイ１０１との間の配線構造は、実施例１と同様である。すなわち、光素子アレイ１００とワイヤ１００６を介して電気的に接続される線路１０３は配線層１００５上に配線されており、ビア１０５によって多層電気配線基板１０６の内層を通過し、配線層１００１上に配線された線路１０３を通じて集積回路アレイ１０１と電気的に接続される。一方、配線層１００４上に形成された電源電位を保持する線路１０４は、ビア１００８とワイヤ１００７を通じて光素子アレイ１００と電気的に接続されると共に、配線層１００２〜１００４を貫通するビア１００９を通じて配線層１００２上に形成された線路１０４と接続され、さらに、ビア１０１０を通じて集積回路アレイ１０１と電気的に接続される。なお、本実施例の場合、グランド電位を保持する導体パターン１１３は、配線層１００２と配線層１００４の間に位置する配線層１００３上に形成される。

［まとめ］
本実施例によっても、実施例１と同様、線路１０４の低インピーダンス化や線路１０３の寄生容量の低減化による高周波信号の損失を抑制した並列光モジュールを実現することができる。

［実施例５］
［構造］
図１１に、実施例５に係る並列光モジュールの構造例を示す。本実施例は、実施例４に係る並列光モジュールに対する他の部品の実装例に相当する。このため、図１１では、集積回路アレイ１０１の載置面と同一面上に、同集積回路を冷却するための放熱器１１０１が、台座１１０４を介して取り付けられている。放熱器１１０１の材料には、熱伝導性がよいタングステン、モリブデンなどの単材料、タングステンとモリブデンと銅の複合材料などが用いられる。

また、図１１では、光素子アレイ１００の載置面と同一面上側に、光素子アレイ１００と光学的に接続される光コネクタ１１０２が取り付けられている。ここで、光コネクタ１１０２には、多層電気配線基板１０６の基板面と平行（Ｘ−Ｙ面方向）に、光ファイバ１１０８が取り付けられている。光コネクタ１１０２には、光ファイバ１１０８内を伝播する光（基板面に対して水平に伝搬する光）を基板面に対して垂直方向に光路変換する、又は、光素子アレイ１００から基板面に対して垂直方向に伝播する光を基板面に対して水平方向に光路変換するための斜めミラー１１０６と、それぞれの伝播光を集光するレンズ１１０７が内蔵されている。

［まとめ］
本実施例によれば、光コネクタ１１０２の設置部分が放熱器１１０１の設置上の障害になることが無い。このため、放熱が必要な集積回路に大きな放熱器を載置することができる。結果的に、小型でありながら高効率に放熱が可能な並列光モジュールを実現できる。

［実施例６］
図１２に、実施例６に係る並列光モジュールの構造例を示す。本実施例の特徴的な構造部分は、前述の他の実施例とは異なり、線路１０３と線路１０４が多層電気配線基板１０６の層間で立体的に交差する点である。すなわち、同じ線路１０３に接続される電極端子１２００Ａ、１２００Ｂの位置と、同じ線路１０４に接続される電極端子１２０１Ａ、１２０１Ｂの位置は、光素子アレイ１００側と集積回路アレイ１０１側とで配列の順番が逆になる点である。

この配線及び端子配列構造を採用する理由は以下による。例えば光素子アレイ１００と集積回路アレイ１０１を異なるサプライヤーから導入する場合、電極端子（アノード／カソード）の配列順番組合せが逆になることがある。また、光素子アレイ１００や集積回路アレイ１０１を載置する基板面や各素子の実装方法（表面実装やフリップチップ実装等）によっては、各素子の電極端子（アノード／カソード）の配列順番組合せが逆になることがある。

このような場合、一般には、光素子アレイ１００と集積回路アレイ１０１をワイヤボンディングで接続することになるが、ワイヤの交差配線が必要となり、各ワイヤ間で高周波ノイズやクロストークなどが生じる可能性がある。一方、本実施例の場合、線路１０３と線路１０４が多層電気配線基板１０６の層間で交差するため、前述した配線間の高周波ノイズやクロストークの問題を有効に回避することができる。この結果、光素子アレイ１００と集積回路アレイ１０１の端子配列や実装形態の影響を受けずに済み、並列光モジュールを構成する光素子アレイ１００と集積回路アレイ１０１の組合せの自由度を高めることができる。

［実施例７］
図１３に、実施例７に係る並列光モジュールの構造例を示す。本実施例は、多層電気配線基板１０６の同一面上に複数組の光素子アレイと集積回路アレイを配置する場合に適した実装形態に関するものである。図１３の場合、光素子アレイは、受光素子アレイ１３００と発光素子アレイ１３０１であり、集積回路アレイはトランスインピーダンス増幅回路アレイ１３０５と光素子駆動回路アレイ１３０２である。

本実施例の場合、図１３に示すように、発光素子アレイ１３０１の発光部１３０４と受光素子アレイ１３００の受光部１３０３とが同じ直線の上に並ぶように配置すると共に、当該直線を中心に互いに向かい合うように（当該直線を挟んで互いに反対の側に）トランスインピーダンス増幅回路アレイ１３０５と光素子駆動回路アレイ１３０２を配置する構造を採用する。勿論、発光素子アレイ１３０１と光素子駆動回路アレイ１３０２とを電気的に接続する配線構造と、受光素子アレイ１３００とトランスインピーダンス増幅回路アレイ１３０５を電気的に接続する配線構造には、前述した実施例１〜３の配線構造を採用する。

この構造の採用により、トランスインピーダンス増幅回路アレイ１３０５と光素子駆動回路アレイ１３０２を互いに隣り合うように配置する場合に比して、電気配線間におけるクロストークの更なる抑制と、集積回路の熱分布及び配線レイアウトの分散とを実現することができる。特に、光素子アレイよりも集積回路アレイの方が端子の配列方向の寸法サイズが大きい場合には、図１３に示す配置の採用により、端子の配列方向における実装寸法を小さくできる。この結果、小型化を保ちつつ、放熱および高周波特性に優れた並列光モジュールを実現することができる。

［他の実施例］
本発明は、前述した実施例に限定されるものではなく、様々な変形例を含む。例えば、上述した実施例は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加、削除又は置換が可能である。また、上述した各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現しても良い。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現しても良い。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリ、ハードディスク、SSD（Solid State Drive）等の記憶装置、又は、ICカード、SDカード、DVD等の記憶媒体に格納することができる。

１００ 光素子アレイ
１０１ 集積回路アレイ
１０２、１２００Ａ、１２０１Ａ、１２００Ｂ、１２０１Ｂ 電極端子
１０３、１０４ 線路
１０５、２０１、１００８、１００９、１０１０ ビア
１０６ 多層電気配線基板
１０７ 光信号
１０８、１０９、１１０、１１１、１００１、１００２、１００３、１００４、１００５ 配線層
１１２ 法線
１１３、２００ 導体パターン
１１４ 半導体バンプ
１１５ スルーホール
１００６、１００７ ワイヤ
１１０１ 放熱器
１１０２ 光コネクタ
１１０３ 配線ボード
１１０４ 台座
１１０５ 電気コネクタ
１１０６ 斜めミラー
１１０７ レンズ
１１０８ 光ファイバ
１３００ 受光素子アレイ
１３０１ 発光素子アレイ
１３０２ 光素子駆動回路アレイ
１３０３ 受光部
１３０４ 発光部
１３０５ トランスインピーダンス増幅回路アレイ

Claims (14)

1. 少なくとも２チャンネル分の光素子を含む光素子アレイと、
   前記光素子アレイを駆動する少なくとも２チャンネル分の集積回路を含む集積回路アレイと、
   前記光素子アレイ及び前記集積回路アレイを搭載する、少なくとも３層の配線層を含む多層電気配線基板とを有し、
   前記多層電気配線基板は、チャンネル毎に、前記光素子と前記集積回路を接続する２つの電気線路として、信号を伝送する第一の線路と、電源電位を保持する第二の線路とを有し、
   前記少なくとも３層の配線層は、
   前記第一の線路が形成される第一の配線層と、
   前記第一の配線層とは異なり、前記第二の線路が形成される第二の配線層と、
   グランド電位を保持する導体パターンが形成された第三の配線層とを有し、
   前記第一、第二及び第三の配線層の表面領域は、互いに略平行であって、前記第三の配線層の表面領域の任意の地点から法線方向に測った、前記第三の配線層の表面領域と前記第一の配線層の表面領域との距離Ａは、前記第三の配線層の表面領域の任意の地点から法線方向に測った、前記第三の配線層の表面領域と前記第二の配線層の表面領域との距離Ｂより大きい
   並列光モジュール。
2. 請求項１に記載の並列光モジュールにおいて、
   前記光素子は、光信号を受信して電気信号に変換する回路を含む半導体受光素子であり、
   前記集積回路は、前記半導体受光素子からの電気信号を増幅する回路を含むトランスインピーダンス増幅回路である
   ことを特徴とする並列光モジュール。
3. 請求項２に記載の並列光モジュールにおいて、
   前記半導体受光素子は、信号光が前記多層電気配線基板に対して垂直方向に入射される面入射型受光ダイオードである
   ことを特徴とする並列光モジュール。
4. 請求項１に記載の並列光モジュールにおいて、
   前記距離Ｂを１とする場合、前記距離Ａは、１．２以上１０以下である
   ことを特徴とする並列光モジュール。
5. 請求項１に記載の並列光モジュールにおいて、
   前記第一の線路の形成領域に対する前記第二の線路の形成領域は、前記法線方向から見て重複している
   ことを特徴とする並列光モジュール。
6. 請求項１に記載の並列光モジュールにおいて、
   前記第一の線路の形成領域に対する前記第二の線路の形成領域は、前記法線方向から見て重複していない
   ことを特徴とする並列光モジュール。
7. 請求項６に記載の並列光モジュールにおいて、
   前記第二の線路の線路幅が、前記第一の線路の線路幅よりも大きい
   ことを特徴とする並列光モジュール。
8. 請求項１に記載の並列光モジュールにおいて、
   前記導体パターンは、独立パターンとして形成されており、
   前記第一の線路の形成領域に対する前記導体パターンの形成領域は、前記法線方向から見て重複していない
   ことを特徴とする並列光モジュール。
9. 請求項１に記載の並列光モジュールにおいて、
   前記光素子アレイは、前記多層電気配線基板の第１の表面配線層に載置され、
   前記集積回路アレイは、前記多層電気配線基板のうち前記第１の表面配線層とは異なる第２の表面配線層に載置され、
   前記多層電気配線基板は、前記第一の線路と前記第二の線路を基板内部で電気的に接続するビアを更に有する
   ことを特徴とする並列光モジュール。
10. 請求項９に記載の並列光モジュールにおいて、
    前記第１の表面配線層の側に前記光素子アレイと光学的に接続される光コネクタを更に有し、
    前記第２の表面配線層の側に前記集積回路アレイを冷却する放熱器を更に有する
    ことを特徴とする並列光モジュール。
11. 請求項１０に記載の並列光モジュールにおいて、
    前記光コネクタは、伝播光の光路を変換するミラーと、前記伝播光を集光するレンズとを更に有する
    ことを特徴とする並列光モジュール。
12. 請求項１に記載の並列光モジュールにおいて、
    前記多層電気配線基板は、前記第一の配線層に形成される前記第一の線路と、前記第二の配線層に形成される前記第二の線路とが立体的に交差する内部構造を有する
    ことを特徴とする並列光モジュール。
13. 請求項１に記載の並列光モジュールにおいて、
    前記光素子アレイであり、前記光素子として、光信号を受信して電気信号に変換する回路を含む半導体受光素子を有する第１の光素子アレイと、
    前記第１の光素子アレイと同じ搭載面に搭載される前記光素子アレイであり、前記光素子として、電気信号を受信した光信号に変換する回路を含む発光素子を有する第２の光素子アレイと、
    前記集積回路アレイであり、前記集積回路として、前記半導体受光素子からの電気信号を増幅する回路を含むトランスインピーダンス増幅回路を有する第１の集積回路アレイと、
    前記第１の集積回路アレイと同じ搭載面に搭載される前記集積回路アレイであり、前記集積回路として、前記発光素子に対して電気信号を入力する回路を含む光素子駆動回路を有する第２の集積回路アレイと
    を有することを特徴とする並列光モジュール。
14. 請求項１３に記載の並列光モジュールにおいて、
    前記第１の光素子アレイと前記第２の光素子アレイは、前記多層電気配線基板上で同じ直線の上に並ぶように配置され、
    前記第１の集積回路アレイと前記第２の集積回路アレイは、前記直線を中心として互いに向かい会うように配置される
    ことを特徴とする並列光モジュール。

Images