JP2008021778A - 積層型半導体パッケージおよび光信号伝送装置 - Google Patents

積層型半導体パッケージおよび光信号伝送装置 Download PDF

Info

Publication number
JP2008021778A
JP2008021778A JP2006191451A JP2006191451A JP2008021778A JP 2008021778 A JP2008021778 A JP 2008021778A JP 2006191451 A JP2006191451 A JP 2006191451A JP 2006191451 A JP2006191451 A JP 2006191451A JP 2008021778 A JP2008021778 A JP 2008021778A
Authority
JP
Japan
Prior art keywords
optical signal
semiconductor package
package
stacked semiconductor
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006191451A
Other languages
English (en)
Inventor
Naoshi Kotake
直志 小竹
Yasuhiro Sato
康郊 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2006191451A priority Critical patent/JP2008021778A/ja
Publication of JP2008021778A publication Critical patent/JP2008021778A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】本発明は、半導体素子が基板上に実装された半導体パッケージを積層して電気的に接続してなる積層型半導体パッケージ、およびこのような積層型半導体パッケージが備えられた光信号伝送装置に関し、システム設計の自由度の高さや異常検証の容易性を保ちつつ高速伝送に対応した積層型半導体パッケージ、およびこのような積層型半導体パッケージが備えられた光信号伝送装置を提供することを目的とする。
【解決手段】３つの半導体パッケージ１１，１２，１３の積層における最上層の第３半導体パッケージ１３は、半導体素子として、その積層における上方を向いた受発信面２３ａで光信号の受信および発信を行い、電気信号とその光信号との間での変換を担う光電変換素子２３が実装された光信号伝送パッケージである。
【選択図】 図１

Description

本発明は、半導体素子が基板上に実装された半導体パッケージを積層して電気的に接続してなる積層型半導体パッケージ、およびこのような積層型半導体パッケージが備えられた光信号伝送装置に関する。
近年、電子機器の小型化・高機能化に伴い、部品点数の削減及び部品の小型化が要求されている。
このような要求を満たす技術として、各種の機能を実現する論理ＩＣやメモリなどが基板上に実装された半導体パッケージを積層し、積層された複数の半導体パッケージ間を電気的に接続してなる積層型半導体パッケージの技術（いわゆるパッケージオンパッケージ）が知られている。
この積層型半導体パッケージは、一般に、互いに異なる機能を有する独立した半導体パッケージを積層することにより形成されたものであるため、半導体パッケージを積層するに当たって組み合わせの自由度が高く、汎用性が高いといった利点を有する。また、各半導体素子の動作テストに当たっては、半導体パッケージ毎のテストが可能であるため、異常の検証が容易であるとともに、歩留まりロスの軽減に寄与するといった利点も有する。
ところで、近年、半導体素子の製造技術が向上し、より集積度の高い半導体素子が製造されている。集積度の高い半導体素子が電子機器に実装されることによって、情報処理能力の拡大や記憶容量の拡大や装置の小型化・軽量化などが可能となる。しかしながら、半導体素子相互間の接続に電気配線を用いると、高速化による伝送損失の増大や、入出力ピンの増加による線間クロストークの発生などといった、電気伝送固有の問題のためシステム全体の性能が制約を受けるという問題がある。
このような電気伝送固有の問題を解決する方法として光配線技術の開発が進められている。この光配線技術においては、一般に、電気信号を光信号に変換する発光素子と、光信号を電気信号に変換する受光素子との相互間が、光（信号光）の伝播を担う光ファイバや光導波路などといった信号光伝播媒体で接続される。
この光配線技術によれば、インピーダンスによる信号遅延が存在しない、配線からＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁妨害）ノイズが出ない、配線間干渉が生じないという利点を有しているので、上述した伝送損失の増大やクロストークの発生などといった電気伝送固有の問題を解消することができる。
このような光配線技術として、例えば、基板上に光素子駆動用ＩＣ等の電子集積素子ベアチップを実装した構造体の側面、または電子集積素子ベアチップの周辺部に光電変換素子を実装し、光素子と電子集積素子を同一パッケージ内に一体化してなる光電子集積素子が提案されている（例えば、特許文献１参照。）。
また、光素子と光素子を駆動するための半導体チップが内蔵され、この半導体チップがその光素子に電気的に接続されてパッケージ化されたパッケージ内に光入出力用光ファイバを装着した光モジュールも提案されている（例えば、特許文献２参照。）。
特開２００１−３６１９７号公報 特開２００１−５９９２３号公報
ところが、上述した特許文献１および特許文献２において提案されている技術は、光素子と光素子駆動用ＩＣのみを同一パッケージ内に一体化したものである。
一般に、ボード上の信号処理用ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）への入出力は電気配線を利用している。ボード内で電気信号のまま伝送可能な信号速度は通常６００Ｍｂ／ｓ程度で、ごく短い距離でも２．５Ｇｂ／ｓ程度であり、この速度を超える信号はＳｅｒＤｅｓ（Ｓｅｒｉａｌｉｚｅｒ／Ｄｅｓｅｒｉａｌｉｚｅｒ）と呼ばれるＬＳＩを用いて並列信号に分解し、速度を落として伝送している。したがって、上述した特許文献１および特許文献２のように光電変換素子と駆動用ＩＣのみを一体化するだけでなく、ＳｅｒＤｅｓ用ＩＣも含めて一体化し、高速電気信号の伝送距離をできるだけ短くすることが望ましい。
さらに、上述した特許文献１および特許文献２における半導体素子部にＳｅｒＤｅｓ用ＬＳＩを実装したとしても、半導体素子の動作テストにおいて異常が検出された場合に、光電変換素子、駆動用ＩＣ、及びＳｅｒＤｅｓ用ＩＣが一体化されているため、異常部分を特定するのが困難であるといった問題がある。
本発明は、上記事情に鑑み、システム設計の自由度の高さや異常検証の容易性を保ちつつ高速伝送に対応した積層型半導体パッケージ、およびこのような積層型半導体パッケージが備えられた光信号伝送装置を提供することを目的とするものである。
上記目的を達成する本発明の積層型半導体パッケージは、
半導体素子が基板上に実装された半導体パッケージを積層し、積層された複数の半導体パッケージ間を電気的に接続してなる積層型半導体パッケージにおいて、
上記複数の半導体パッケージの積層における最上層の半導体パッケージは、上記半導体素子として、その積層における上方を向いた受発信面で光信号の受信および／または発信を行い、電気信号とその光信号との間での変換を担う光電変換素子が実装された光信号伝送パッケージであることを特徴とする。
本発明の積層型半導体パッケージによれば、高速信号の入出力に、上記光信号伝送パッケージに実装された光電変換素子を用いることによって、高周波伝送損失の増大やクロストークの発生などといった電気伝送固有の問題を回避した高速伝送が可能となる。従って、積層型半導体パッケージの利点である、システム設計の自由度の高さや異常検証の容易性を保ちつつ高速伝送に対応した積層型半導体パッケージが得られる。また、本発明の積層型半導体パッケージでは、複数の電気信号を多重化した信号を光信号として、上記受発信面に光学的に接続されて光信号の伝播を担う信号光伝播媒体によって伝送することにより、電気伝送を利用する積層型半導体パッケージに比して入出力ピン数を減らすことができ、高密度な回路装置が実現可能となる。
ここで、上記光電変換素子が実装された光信号伝送パッケージが、複数の半導体パッケージの積層における最上層の半導体パッケージを除く半導体パッケージである場合には、例えば、受発信面に光学的に接続されて光信号の伝播を担う信号光伝播媒体が配設されるスペース分、各半導体パッケージ間を電気的に接続する端子の数を減少させる必要が生じるなどといった問題がある。
これに対して、本発明の積層型半導体パッケージは、その光信号伝送パッケージが、上記積層における最上層の半導体パッケージであり、その積層における上方を向いた受発信面で光信号の受信および／または発信を行うものであるため、各半導体パッケージ間を電気的に接続する端子の数が上記信号光伝播媒体によって減少するなどといった問題が回避される。
また、上記本発明の積層型半導体パッケージにおいて、上記光信号伝送パッケージは、上記光信号が、上記積層における上下方向に通過する光信号通過部を有するものであることが好ましい。
ここで、本発明にいう「光信号通過部」としては、上記光信号が通過する貫通孔が空いたものや、上記光信号が伝播する光透過性の部材や、上記光信号の伝播を担う信号光伝播媒体が挿入される貫通孔が空いたものなどが考えられる。
このような光信号通過部は構造が単純で成形が容易であり、光学的接続における位置合わせも容易である。また、この光信号通過部の径は１００μｍ程度の小さな径であればよいため、電気的な接続部分の配置を妨げない。
さらに、上記本発明の積層型半導体パッケージにおいて、上記光信号伝送パッケージは、上記受発信面に光学的に接続されて上記光信号の伝播を担う信号光伝播媒体が着脱自在に装着される装着部を有するものであることも好ましい形態である。
ここで、本発明にいう「信号光伝播媒体」とは、例えば光導波路フィルムや光ファイバなどをいう。
このような装着部を有する積層型半導体パッケージによれば、所望の長さの上記信号光伝播媒体を選択して組み立てることが可能であるため、組み合わせの自由度が高く、汎用性が高い。
また、上記目的を達成する本発明の光信号伝送装置は、請求項１記載の積層型半導体パッケージが基板上に実装され、その積層型半導体パッケージにおける光信号伝送パッケージに実装された光電変換素子と、上記光信号の伝播を担う信号光伝播媒体とが光学的に接続されていることを特徴とする。
本発明の光信号伝送装置によれば、上述した本発明の積層型半導体パッケージの利点と同様に、高速信号の入出力に、上記光信号伝送パッケージに実装された光電変換素子と、この光信号伝送パッケージに光学的に接続された上記信号光伝播媒体とを用いることによって、高周波伝送損失の増大やクロストークの発生などといった電気伝送固有の問題を回避した高速伝送が可能となる。
ここで、上記本発明の光信号伝送装置において、
「上記光信号伝送パッケージは、上記信号光伝播媒体が着脱自在に装着される装着部を有するものであり、
上記信号光伝播媒体が、上記装着部に装着されて上記光信号伝送パッケージからの放熱を促進するコネクタ部を有するものである」
ことが好ましい。
このような装着部を有する光信号伝送装置によれば、上述した本発明の積層型半導体パッケージの利点と同様に、組み合わせの自由度が高く、汎用性が高い。
ここで、一般に、光電変換素子の動作温度上限は、ＣＰＵやメモリなどといったＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）の動作温度上限が通常１００℃程度であるのに対して通常８０℃程度と低い。上記光信号伝送パッケージに実装された光電変換素子自体は強く発熱しないものの、他の半導体パッケージに実装された半導体素子が強く発熱して、光電変換素子が強く熱を帯びると発光量が変化し信号授受に悪影響を及ぼすおそれがある。
これに対して、上記信号光伝播媒体が上記コネクタ部を有すると、上記光信号伝送パッケージからの放熱が促進されるため、光電変換素子が強く熱を帯びることが回避され、好適である。
本発明によれば、システム設計の自由度の高さや異常検証の容易性を保ちつつ高速伝送に対応した積層型半導体パッケージ、およびこのような積層型半導体パッケージが備えられた光信号伝送装置が提供される。
以下、図面を参照して本発明の実施の形態を説明する。
尚、本実施形態では、本発明にいう半導体素子として、電気信号と光信号との間での変換を担う光電変換素子、この光電変換素子を制御する駆動用ＩＣ、および信号処理を担う信号処理用ＩＣの３つの半導体素子を例に挙げて説明する。
また、本実施形態では、本発明にいう信号光伝播媒体として光ファイバを例に挙げて説明する。
図１は、本発明の積層型半導体パッケージの第１実施形態を示す概略構成図である。
図１に示す積層型半導体パッケージ１０は、第１中間基板３１上に信号処理用ＩＣ２１が実装されモールド樹脂５０で封止された第１半導体パッケージ１１と、第２中間基板３２上に駆動用ＩＣ２２が実装されモールド樹脂５０で封止された第２半導体パッケージ１２と、第３中間基板３３上に光電変換素子２３が実装されモールド樹脂５０で封止された第３半導体パッケージ１３とから構成されている。この積層型半導体パッケージ１０は、第１半導体パッケージ１１の上部に第２半導体パッケージ１２が積層され、第２半導体パッケージ１２の上部に更に第３半導体パッケージ１３が積層されたものであって、ここでは、この積層型半導体パッケージ１０が基板３０上に実装されている。また、第２半導体パッケージ１２は、接着剤４０を介して第１半導体パッケージ１１に固着し、第３半導体パッケージ１３は、接着剤４０を介して第２半導体パッケージ１２に固着している。尚、これら３つの半導体パッケージ１１，１２，１３の積層における最上層の第３半導体パッケージ１３に実装された光電変換素子２３は、その積層における上方を向いた受発信面２３ａで光信号の受信および発信を行い、電気信号とその光信号との間での変換を担うものである。この第３半導体パッケージ１３は、本発明にいう光信号伝送パッケージの一例に相当する。
第１中間基板３１には、この第１中間基板３１中に埋め込まれた電気配線によって適宜に相互接続された複数のボンディングパッド３１１が配備されており、第１半導体パッケージ１１に実装された信号処理用ＩＣ２１は、ボンディングワイヤ４１を介してボンディングパッド３１１に電気的に接続されている。
第２中間基板３２にも、この第２中間基板３２中に埋め込まれた電気配線によって適宜に相互接続された複数のボンディングパッド３２１が配備されており、第２半導体パッケージ１２に実装された駆動用ＩＣ２２は、ボンディングワイヤ４１を介してボンディングパッド３２１に電気的に接続されている。
第３中間基板３３にも、この第３中間基板３３中に埋め込まれた電気配線によって適宜に相互接続された複数のボンディングパッド３３１が配備されており、第３半導体パッケージ１３に実装された光電変換素子２３は、ボンディングワイヤ４１を介してボンディングパッド３３１に電気的に接続されている。
ここで、第３半導体パッケージ１３のモールド樹脂５０は、上記光信号が、上記積層における上下方向に通過する貫通孔５０ａが空いた光信号通過部を有している。尚、この貫通孔５０ａの径は１００μｍ程度の小さな径であればよいため、ボンディングパッド３３１やボンディングワイヤ４１などといった電気的な接続部分の配置を妨げない。
このような貫通孔５０ａが空いた光信号通過部は構造が単純でモールド樹脂５０の成形が容易であり、光学的接続における位置合わせも容易である。
ここでは、この貫通孔に５０ａに光ファイバ６０が挿入され、光電変換素子２３の受発信面２３ａに突き当てられて、モールド樹脂５０に固着されることによって、その光ファイバ６０が光電変換素子２３の受発信面２３ａに光学的に接続されている。
また、第１中間基板３１に配備されたボンディングパッド３１１と、第２中間基板３２に配備されたボンディングパッド３２１との間が、半田４２を介して接続されることによって、第１半導体パッケージ１１とこの上部に積層された第２半導体パッケージ１２とが電気的に接続されている。さらに、第２中間基板３２に配備されたボンディングパッド３２１と、第３中間基板３３に配備されたボンディングパッド３３１との間が、半田４２を介して接続されることによって、第２半導体パッケージ１２とこの上部に積層された第３半導体パッケージ１３とが電気的に接続されている。
このように、第３半導体パッケージ１３は、積層における最上層に位置しており、この第３半導体パッケージ１３実装された光電変換素子２３は、その積層における上方を向いた受発信面２３ａで光信号の受信および発信を行うので、各半導体パッケージ間を電気的に接続するボンディングパッド３１１，３２１，３３１や半田４２は、光ファイバ６０に妨げられずに充分な数だけ配置されている。
さらに、基板３０にもボンディングパッド３０１が配備されており、基板３０に配備されたボンディングパッド３０１と、第１中間基板３１に配備されたボンディングパッド３１１との間が、半田４２を介して接続されることによって、基板３０と積層型半導体パッケージ１０とが電気的に接続されている。
第１実施形態の積層型半導体パッケージ１０では、複数の電気信号を多重化した信号を光信号として光ファイバ６０によって伝送するので、この積層型半導体パッケージ１０が外部と信号をやり取りするためのボンディングパッド３１１，３０１の数は少なく、高密度な回路装置が実現可能となる。
図２は、図１に示す積層型半導体パッケージ１０が基板３０上に２個搭載されてなる、本発明の光信号伝送装置の一実施形態を示す斜視図である。
図２に示すように、２つの積層型半導体パッケージ１０が基板３０上に搭載され、これらが、光ファイバ６０によって光学的に接続されている。この図２に示す光信号伝送装置１００によれば、高速信号の入出力に、２つの積層型半導体パッケージ１０内それぞれに組み込まれた光電変換素子２３と光ファイバ６０とを用いることによって、高周波伝送損失の増大やクロストークの発生などといった電気伝送固有の問題を回避した高速伝送が可能となる。従って、積層型半導体パッケージの利点であるシステム設計の自由度の高さや異常検証の容易性を保ちつつ高速伝送に対応した光信号伝送装置となっている。
次に、本発明の第２実施形態について説明する。
尚、以下説明する第２実施形態では、上述した第１実施形態で説明した構成とほぼ同じ構成を有するため、上述した第１実施形態との相違点に注目し、同じ要素については同じ符号を付して説明を省略する。
図３は、本発明の積層型半導体パッケージの第２実施形態を示す概略構成図である。
図３に示す積層型半導体パッケージ２０は、第１中間基板３１上に信号処理用ＩＣ２１が実装されモールド樹脂５０で封止された第１半導体パッケージ１１と、第２中間基板３２上に駆動用ＩＣ２２が実装されモールド樹脂５０で封止された第２半導体パッケージ１２と、第３中間基板３３上に光電変換素子２３が実装されモールド樹脂５１で封止された第４半導体パッケージ１４とから構成されている。この第４半導体パッケージ１４は、本発明にいう光信号伝送パッケージの一例に相当する。
第４半導体パッケージ１４のモールド樹脂５１は、上記光信号が、上記積層における上下方向に通過する貫通孔５１ａが空いた光信号通過部と、この貫通孔５１ａの両端に設けられた突起５１ｂを有している。尚、この貫通孔５１ａの径は１００μｍ程度の小さな径であればよいため、ボンディングパッド３３１やボンディングワイヤ４１などといった電気的な接続部分の配置を妨げない。
このような貫通孔５１ａが空いた光信号通過部は構造が単純でモールド樹脂５１の成形が容易であり、光学的接続における位置合わせも容易である。
ここでは、突起５１ｂに嵌め合わさる凹部７１ａを有し、光ファイバ７０の端部７０ａを突出させた状態でこの光ファイバ７０に設けられた光コネクタ７１が、突起５１ｂに凹部７１ａを嵌め合わせることによって、精度良くかつ着脱自在に接続されている。このようにして接続された光ファイバ７０は、端部７０ａが貫通孔５１ａに挿入され、光電変換素子２３の受発信面２３ａに突き当てられて、位置合わせされると共に、その光ファイバ７０が光電変換素子２３の受発信面２３ａに光学的に接続されている。この突起５１ｂは、本発明にいう装着部の一例に相当する。
このような突起５１ｂを有する第２実施形態の積層型半導体パッケージ２０によれば、所望の長さの光ファイバ７０を選択して組み立てることが可能であるため、組み合わせの自由度が高く、汎用性が高い。
次に、本発明の第３実施形態について説明する。
尚、以下説明する第３実施形態では、上述した第２実施形態で説明した構成とほぼ同じ構成を有するため、上述した第２実施形態との相違点に注目し、同じ要素については同じ符号を付して説明を省略する。
図４は、本発明の積層型半導体パッケージの第３実施形態を示す概略構成図である。
第４半導体パッケージ１４のモールド樹脂５１は、上記光信号が、上記積層における上下方向に通過する貫通孔５１ａが空いた光信号通過部と、この貫通孔５１ａの両端に設けられた突起５１ｂを有している。ここでは、突起５１ｂに嵌め合わさる凹部８１ａを有し、光ファイバ８０の端部８０ａを突出させた状態でこの光ファイバ８０に設けられた光コネクタ８１が、突起５１ｂに凹部８１ａを嵌め合わせることによって、精度良くかつ着脱自在に接続されている。
また、この光コネクタ８１は、アルミや銅などといった熱伝導率の高い熱伝導性部材であって、この光コネクタ８１と第４半導体パッケージ１４との接続に当たっては、第４半導体パッケージ１４との密着性を高めるためにシリコングリス（図示せず）を介して接続されている。この光コネクタ８１は、本発明にいうコネクタ部の一例に相当する。
このようにして接続された光ファイバ８０は、端部８０ａが貫通孔５１ａに挿入され、光電変換素子２３の受発信面２３ａに突き当てられて、位置合わせされると共に、その光ファイバ８０が光電変換素子２３の受発信面２３ａに光学的に接続されている。
ここで、第４半導体パッケージ１４に実装された光電変換素子２３の動作温度上限は、第１半導体パッケージ１１に実装された信号処理用ＩＣ２１や第２半導体パッケージ１２に実装された駆動用ＩＣ２２の動作温度上限が１００℃程度であるのに対して８０℃程度と低い。光電変換素子２３自体は強く発熱しないものの、信号処理用ＩＣ２１や駆動用ＩＣ２２は強く発熱する。その結果として、光電変換素子２３が強く熱を帯びると、発光量が変化し信号授受に悪影響を及ぼすおそれがある。この第３実施形態では、光ファイバ８０が、熱伝導性部材である光コネクタ８１を有するので、この光コネクタ８１によって第４半導体パッケージ１４からの放熱が促進され、光電変換素子２３が強く熱を帯びることが回避される。
尚、上述した各実施形態では、３つの半導体パッケージを基板上に積層した例について説明したが、本発明の積層型半導体パッケージは、これに限られるものではなく、４つ以上の半導体パッケージを基板上に積層したものや、２つの半導体パッケージを基板上に積層したものにも適用することができる。
また、上述した各実施形態では、本発明にいう半導体素子が、光電変換素子、駆動用ＩＣ、及び信号処理用ＩＣである例について説明したが、本発明にいう半導体素子は、これに限られるものではなく、複数の半導体パッケージの積層における最上層の半導体パッケージに実装された半導体素子が光電変換素子であれば、他の半導体素子はどのような種類の半導体素子であってもよい。
また、上述した各実施形態では、本発明にいう光信号通過部として光ファイバが挿入される貫通孔が空いたものである例について説明したが、本発明にいう光信号通過部は、これに限られるものではなく、例えば、光信号が伝播する貫通孔が空いたものや、光信号が伝播する光透過性の部材などであってもよい。
また、上述した各実施形態では、本発明にいう信号光伝播媒体が光ファイバである例について説明したが、本発明にいう信号光伝播媒体は、これに限られるものではなく、例えば光導波路フィルムなどでもよい。
また、上述した各実施形態では、本発明にいう信号光伝播媒体が、複数の半導体パッケージの積層における上下方向に延びている例について説明したが、本発明にいう信号光伝播媒体は、これに限られるものではなく、例えば、光電変換素子に光学的接続される端部にミラーが形成され、半導体パッケージの基板に沿って延びた光導波路であってもよい。
また、上述した第２実施形態や第３実施形態では、本発明にいう装着部が突起である例について説明したが、本発明にいう装着部は、これに限られるものではなく、例えば凹部であってもよい。
本発明の積層型半導体パッケージの第１実施形態を示す概略構成図である。 図１に示す積層型半導体パッケージが基板上に２個搭載されてなる、本発明の光信号伝送装置の一実施形態を示す斜視図である。 本発明の積層型半導体パッケージの第２実施形態を示す概略構成図である。 本発明の積層型半導体パッケージの第３実施形態を示す概略構成図である。
符号の説明
１０，２０ 積層型半導体パッケージ
１１ 第１半導体パッケージ
１２ 第２半導体パッケージ
１３ 第３半導体パッケージ
１４ 第４半導体パッケージ
２１ 信号処理用ＩＣ
２２ 駆動用ＩＣ
２３ 光電変換素子
２３ａ 受発信面
３０ 基板
３１ 第１中間基板
３２ 第２中間基板
３３ 第３中間基板
３０１，３１１，３２１，３３１ ボンディングパッド
４０ 接着剤
４１ ボンディングワイヤ
４２ 半田
５０，５１ モールド樹脂
５０ａ，５１ａ 貫通孔
５１ｂ 突起
６０，７０，８０ 光ファイバ
７０ａ，８０ａ 端部
７１，８１ 光コネクタ
７１ａ，８１ａ 凹部
１００ 光信号伝送装置

Claims (5)

  1. 半導体素子が基板上に実装された半導体パッケージを積層し、積層された複数の半導体パッケージ間を電気的に接続してなる積層型半導体パッケージにおいて、
    前記複数の半導体パッケージの積層における最上層の半導体パッケージは、前記半導体素子として、該積層における上方を向いた受発信面で光信号の受信および／または発信を行い、電気信号と該光信号との間での変換を担う光電変換素子が実装された光信号伝送パッケージであることを特徴とする積層型半導体パッケージ。
  2. 前記光信号伝送パッケージは、前記光信号が、前記積層における上下方向に通過する光信号通過部を有するものであることを特徴とする請求項１記載の積層型半導体パッケージ。
  3. 前記光信号伝送パッケージは、前記受発信面に光学的に接続されて前記光信号の伝播を担う信号光伝播媒体が着脱自在に装着される装着部を有するものであることを特徴とする請求項１記載の積層型半導体パッケージ。
  4. 請求項１記載の積層型半導体パッケージが基板上に実装され、該積層型半導体パッケージにおける光信号伝送パッケージに実装された光電変換素子と、前記光信号の伝播を担う信号光伝播媒体とが光学的に接続されていることを特徴とする光信号伝送装置。
  5. 前記光信号伝送パッケージは、前記信号光伝播媒体が着脱自在に装着される装着部を有するものであり、
    前記信号光伝播媒体が、前記装着部に装着されて前記光信号伝送パッケージからの放熱を促進するコネクタ部を有するものであることを特徴とする請求項４記載の光信号伝送装置。
JP2006191451A 2006-07-12 2006-07-12 積層型半導体パッケージおよび光信号伝送装置 Withdrawn JP2008021778A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006191451A JP2008021778A (ja) 2006-07-12 2006-07-12 積層型半導体パッケージおよび光信号伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006191451A JP2008021778A (ja) 2006-07-12 2006-07-12 積層型半導体パッケージおよび光信号伝送装置

Publications (1)

Publication Number Publication Date
JP2008021778A true JP2008021778A (ja) 2008-01-31

Family

ID=39077545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006191451A Withdrawn JP2008021778A (ja) 2006-07-12 2006-07-12 積層型半導体パッケージおよび光信号伝送装置

Country Status (1)

Country Link
JP (1) JP2008021778A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258308A (ja) * 2009-04-27 2010-11-11 Sharp Corp 半導体装置およびコネクタ
JP2015102630A (ja) * 2013-11-22 2015-06-04 ソニー株式会社 光通信デバイス、受信装置、送信装置及び送受信システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258308A (ja) * 2009-04-27 2010-11-11 Sharp Corp 半導体装置およびコネクタ
US8608388B2 (en) 2009-04-27 2013-12-17 Sharp Kabushiki Kaisha Semiconductor device and connector
JP2015102630A (ja) * 2013-11-22 2015-06-04 ソニー株式会社 光通信デバイス、受信装置、送信装置及び送受信システム

Similar Documents

Publication Publication Date Title
JP4859677B2 (ja) 光電モジュールの製作システムおよび方法
JP3803596B2 (ja) パッケージ型半導体装置
US7470069B1 (en) Optoelectronic MCM package
JP4876263B2 (ja) 信号伝送機器
US6752539B2 (en) Apparatus and system for providing optical bus interprocessor interconnection
US7717628B2 (en) System package using flexible optical and electrical wiring and signal processing method thereof
US7366375B2 (en) Optical waveguide device, manufacturing method thereof, optical information processing apparatus, and electronic equipment
US8000564B2 (en) Photoelectric conversion module for direct optical interconnection and method of manufacturing the same
JP2004253456A (ja) インターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
JP5082894B2 (ja) 光電伝送用コネクタ、光電伝送デバイスおよび電子機器
WO2011055511A1 (ja) 半導体装置及びその製造方法
US11057984B2 (en) High-speed hybrid circuit
JP6733534B2 (ja) 半導体装置およびその製造方法
CN110780395B (zh) 包括光学波导的电子设备和组件
JP2008021778A (ja) 積層型半導体パッケージおよび光信号伝送装置
JP5429160B2 (ja) 半導体光配線装置及び半導体光配線方法
JP2008021779A (ja) 積層型半導体パッケージおよび光信号伝送装置
JP3888525B2 (ja) 光通信モジュール
US20230333335A1 (en) Optical module package structure
JP2011091295A (ja) 光データリンク
JP2007317793A (ja) 積層型半導体パッケージおよび光信号伝送装置
JP2008021776A (ja) 積層型半導体パッケージおよび光信号伝送装置
JP4654807B2 (ja) 光情報処理装置
JP2005077640A (ja) 光導波路付き配線基板
JP3553403B2 (ja) 高速信号処理装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091006