WO2011055511A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2011055511A1
WO2011055511A1 PCT/JP2010/006302 JP2010006302W WO2011055511A1 WO 2011055511 A1 WO2011055511 A1 WO 2011055511A1 JP 2010006302 W JP2010006302 W JP 2010006302W WO 2011055511 A1 WO2011055511 A1 WO 2011055511A1
Authority
WO
WIPO (PCT)
Prior art keywords
optical
semiconductor device
optical waveguide
package substrate
flexible
Prior art date
Application number
PCT/JP2010/006302
Other languages
English (en)
French (fr)
Inventor
義仁 橋本
陽一 橋本
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2011539272A priority Critical patent/JPWO2011055511A1/ja
Priority to US13/505,726 priority patent/US20120224804A1/en
Publication of WO2011055511A1 publication Critical patent/WO2011055511A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device that inputs and outputs by an optical signal and a manufacturing method thereof.
  • the crosstalk between electrical wirings increases as the frequency increases. Therefore, as the signal transmission rate increases, signal waveform deterioration due to crosstalk becomes more severe. In order to reduce crosstalk, it is necessary to widen the wiring interval or provide a shield between the wirings. For this reason, the mounting density of the wiring is lowered, which leads to an increase in the size of the apparatus. Furthermore, since the electrical signal is affected by electromagnetic noise, a shield or the like for reducing the influence of electromagnetic noise is required. This also leads to a reduction in the wiring mounting density, which similarly increases the size of the apparatus.
  • Optical wiring has the following advantages over electrical wiring.
  • optical wiring is so small that high frequency loss is negligible compared to electrical wiring. For this reason, even when a high-speed and large-capacity optical signal is transmitted, the deterioration of the signal is so small that it can be ignored. Therefore, a waveform shaping circuit is unnecessary.
  • the optical wiring since the optical wiring has no crosstalk, it is not necessary to widen the distance between the optical wirings, and shielding between the optical wirings is also unnecessary. Furthermore, since the optical wiring is not affected by electromagnetic noise, it is not necessary to shield against noise.
  • an optical interface that performs mutual conversion between electrical signals and optical signals.
  • an optical interface includes an optical element and a drive circuit that drives the optical element.
  • the optical element is a laser diode that is a light emitting element, a photodiode that is a light receiving element, or the like.
  • the drive circuit is a driver or receiver that drives the optical element.
  • FIG. 12A is a top view showing a configuration of an LSI package 1000 having optical input / output.
  • 12B is a cross-sectional view of the LSI package 1000 taken along the line XIIB-XIIB in FIG. 12A.
  • an LSI chip 61 and an optical element chip 63 are arranged on the upper surface of the package substrate 62.
  • the LSI chip 61 and the optical element chip 63 are electrically and mechanically connected to the electric wiring 66 of the package substrate 62 by flip chip connection or the like.
  • the LSI chip 61 and the optical element chip 63 are electrically connected via the electrical wiring 66.
  • the LSI package 1000 is mounted on the board 71.
  • a plurality of optical waveguides 72 are formed on the board 71.
  • an LSI chip 61 and an optical element chip 63 are mounted on the upper surface of the package substrate 62 via bumps 77.
  • the LSI chip 61 and the optical element chip 63 are electrically connected via an electric wiring 66.
  • An optical via 64 is formed in the package substrate 62 immediately below the optical element chip 63.
  • a solder ball 67 is disposed on the lower surface of the package substrate 62.
  • the solder ball 67 is electrically connected to the LSI chip 61, and is used for power feeding, GND (ground) connection, and the like.
  • the package substrate 62 is electrically and mechanically connected to the board 71 by solder balls 67, and is used for power supply, GND (ground) connection, and the like.
  • electrical wiring (not shown) and an optical waveguide 72 are formed on the board 71.
  • a mirror 73 is formed at the end of the optical waveguide 72.
  • the electrical signal output from the LSI chip 61 is input to the optical element chip 63 via the electrical wiring 66.
  • This electrical signal is converted into an optical signal and emitted from the optical element chip 63.
  • the optical signal emitted from the optical element chip 63 propagates to the lower surface side of the package substrate 62 through the optical via 64 formed in the package substrate 62. Then, the light enters the optical waveguide 72 of the board 71, undergoes optical path conversion by the mirror 73 formed in the optical waveguide 72, and propagates.
  • the optical signal that has propagated through the optical waveguide 72 of the board 71 is optically converted by the mirror 73 and enters the optical via 64.
  • the light propagates to the upper surface side of the package substrate 62 through the optical via 64 and enters the optical element chip 63.
  • the optical signal incident on the optical element chip 63 is converted into an electrical signal and output from the optical element chip 63.
  • the output electrical signal is input to the LSI chip 61 via the electrical wiring 66. Therefore, if the LSI package 1000 is used, it is possible to realize an optical signal exchange between the LSIs mounted in different packages via the optical waveguide of the board.
  • a method using an optical via for example, Non-Patent Document 1 and a method using an optical pin (for example, Patent Document 1) have been proposed.
  • the LSI package 1000 shown in FIGS. 12A and 12B has a configuration using optical vias.
  • an optical via formed in an optical element chip and an optical waveguide formed in a board are provided by providing a path for light vertically penetrating the package substrate, such as an optical via or an optical pin. Realizes optical coupling.
  • the LSI package according to the above-described configuration has the following problems.
  • optical vias and optical pins that penetrate the package substrate must be formed.
  • the optical via and the optical pin are formed or arranged in a hole formed in the package substrate with a tool such as a drill.
  • a tool such as a drill.
  • the positional accuracy is limited by the mechanical accuracy, and the positional accuracy required for the optical element cannot be realized. Therefore, there is a large misalignment between the optical element and the optical via, and the optical coupling efficiency is low.
  • the optical via or optical pin has a linear shape
  • the optical coupling point between the optical via or optical pin and the optical waveguide of the board is located directly below the optical element. Therefore, the optical coupling portion between the optical via or optical pin and the optical waveguide of the board spreads over a wide range. For this reason, it is easily affected by misalignment caused by warpage due to stress or heat of the package substrate or board, and the optical coupling efficiency is deteriorated.
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device capable of inputting and outputting optical signals with excellent optical coupling efficiency and a method for manufacturing the same. is there.
  • a semiconductor device includes a semiconductor integrated circuit, a package substrate on which the semiconductor integrated circuit is mounted, a first surface of the package substrate, and the semiconductor integrated circuit via the package substrate.
  • An optical element electrically connected to the circuit, one end is optically coupled to the optical element, and the other end is disposed on the second surface side of the package substrate facing the first surface, and is flexible. And a flexible optical waveguide.
  • a method for manufacturing a semiconductor device wherein a semiconductor integrated circuit is mounted on a package substrate, an optical element is disposed on a first surface of the package substrate, and the semiconductor integrated circuit is interposed through the package substrate.
  • a second surface side of the package substrate that is electrically connected to the circuit and optically couples one end of a flexible optical waveguide having flexibility with the optical element and has the other end facing the first surface Is to be placed.
  • the present invention it is possible to provide a semiconductor device capable of inputting / outputting an optical signal with excellent optical coupling efficiency and a manufacturing method thereof.
  • FIG. 1 is a top view of a semiconductor device according to a first embodiment; 1 is a cross-sectional view of a semiconductor device according to a first embodiment. 1 is a bottom view of a package of a semiconductor device according to a first embodiment; 3 is a top view of a flexible optical waveguide substrate of the semiconductor device according to the first embodiment; FIG. 6 is a top view of a semiconductor device according to a second embodiment; FIG. FIG. 6 is a cross-sectional view of a semiconductor device according to a second embodiment. FIG. 6 is a top view of a semiconductor device according to a third embodiment. FIG. 6 is a cross-sectional view of a semiconductor device according to a third embodiment. FIG.
  • FIG. 6 is a top view of a semiconductor device according to a fourth embodiment.
  • FIG. 6 is a cross-sectional view of a semiconductor device according to a fourth embodiment.
  • FIG. 9 is a top view of a semiconductor device according to a fifth embodiment.
  • FIG. 6 is a cross-sectional view of a semiconductor device according to a fifth embodiment.
  • FIG. 10 is a top view of a semiconductor device according to a sixth embodiment.
  • FIG. 9 is a cross-sectional view of a semiconductor device according to a sixth embodiment.
  • FIG. 9 is a top view of a semiconductor device according to a seventh embodiment.
  • FIG. 9 is a cross-sectional view of a semiconductor device according to a seventh embodiment.
  • FIG. 10 is a top view of a semiconductor device according to an eighth embodiment.
  • FIG. 10 is a sectional view of a semiconductor device according to an eighth embodiment.
  • FIG. 10 is a top view of a flexible optical waveguide substrate according to a ninth embodiment.
  • FIG. 10 is a cross-sectional view of a flexible optical waveguide substrate according to a ninth embodiment.
  • FIG. 10 is a cross-sectional view of an end portion of a flexible optical waveguide substrate according to a ninth embodiment.
  • FIG. 10 is a bottom view of a package of a semiconductor device according to a ninth embodiment. It is a top view of the LSI package of a general semiconductor device. It is sectional drawing of the LSI package of a common semiconductor device.
  • FIG. 1A is a top view of the semiconductor device 100 according to the first exemplary embodiment.
  • FIG. 1B is a cross-sectional view of the semiconductor device 100 taken along the line IB-IB in FIG. 1A.
  • 1C is a bottom view of the semiconductor device 100 along the IC-IC line in FIG. 1B.
  • an LSI chip 1 which is a semiconductor integrated circuit and a flexible optical waveguide substrate 4 which is a flexible optical waveguide are mounted on a package substrate 2.
  • the LSI chip 1 is mounted on the package substrate 2 by flip chip connection, for example, and is electrically and mechanically connected to the electrical wiring 6 formed on the package substrate 2.
  • the flexible optical waveguide substrate 4 is manufactured using a resin or the like and can be bent and stretched.
  • the flexible optical waveguide substrate 4 is bent, and one end thereof is connected to the electric wiring 6 on the upper surface of the package substrate 2, and the other end is connected to the lower surface of the package substrate 2 (FIGS. 1A to 1C).
  • a plurality of optical waveguides 5 are formed on the flexible optical waveguide substrate 4.
  • a first mirror 8 and a second mirror 9 are formed in each optical waveguide 5.
  • an electrical wiring 16 and a pad (not shown) penetrating the flexible optical waveguide substrate 4 are formed.
  • the optical element chip 3 is optically coupled and mounted on the flexible optical waveguide substrate 4 by flip chip connection, for example.
  • the optical element chip 3 is electrically and mechanically connected to the electrical wiring 16.
  • the flexible optical waveguide substrate 4 is electrically and mechanically connected to the electrical wiring 6 of the package substrate 2 via the bumps 17. Therefore, the LSI chip 1 and the optical element chip 3 are electrically connected via the electric wiring 6 and the electric wiring 16 (FIG. 1B).
  • Package board 2 is mounted on board 11. Solder balls 7 are formed on the lower surface of the package substrate 2. The solder balls 7 electrically and mechanically connect the LSI chip 1 and the package substrate 2 and are used for power supply and GND connection, respectively. On the board 11, electrical wiring (not shown) and an optical waveguide 12 are formed. A third mirror 13 is formed at the end of the optical waveguide 12 (FIGS. 1A to 1C).
  • FIG. 2 is a top view of the flexible optical waveguide substrate 4.
  • the flexible optical waveguide substrate 4 is formed with a plurality of optical waveguides 5, a first mirror 8, and a second mirror 9.
  • the first mirror 8 and the second mirror 9 are formed by a processing method using a dicing blade, for example.
  • the first mirror 8 is formed at the optical element chip mounting position 10.
  • the optical element chip mounting position 10 is a position where the optical element chip 3 is mounted.
  • the second mirror 9 is formed at the end opposite to the optical element chip mounting position.
  • the optical waveguide 5 is formed so as to be located immediately below each optical element formed in the optical element chip 3.
  • Four optical elements (not shown) are formed on each of the optical element chips 3 of the semiconductor device 100.
  • Four optical waveguides 5 are formed immediately below the optical element chip mounting position 10.
  • the optical elements of the optical element chip 3 are formed at a constant pitch.
  • a commercially available optical element chip generally has optical elements formed at a pitch of 250 ⁇ m.
  • the optical elements of the optical element chip 3 are formed at a general pitch of 250 ⁇ m.
  • the pitch of the optical waveguide 5 is 250 ⁇ m immediately below the optical element chip 3, but the pitch between adjacent optical element chips 3 is wider than 250 ⁇ m.
  • the pitch of the optical waveguide 5 can be made narrower than 250 ⁇ m, for example, 125 ⁇ m.
  • all or one of the optical waveguides 5 is formed in a curved shape, and the pitch of the optical waveguides 5 is gradually narrowed.
  • the pitch of the optical waveguide 5 in the vicinity of the second mirror 9 is narrowed to 125 ⁇ m as compared with the vicinity of the optical element chip mounting position 10. That is, the pitch conversion of the optical waveguide 5 is realized by making all or one of the optical waveguides 5 into a curved shape.
  • the electrical signal output from the LSI chip 1 is input to the optical element chip 3 via the electrical wiring 6 and the electrical wiring 16.
  • the optical element chip 3 converts the input electric signal into an optical signal and outputs it.
  • the optical signal output from the optical element chip 3 is optically converted by the first mirror 8 and enters the optical waveguide 5.
  • the optical signal incident on the optical waveguide 5 propagates through the optical waveguide 5 to the lower surface side of the package substrate 2.
  • the propagated optical signal is subjected to optical path conversion by the second mirror 9 and the third mirror 13, enters the optical waveguide 12, and propagates through the optical waveguide 12.
  • the optical signal propagated through the optical waveguide 12 is optically path-converted by the third mirror 13 and the second mirror 9 and enters the optical waveguide 5.
  • the optical signal incident on the optical waveguide 5 propagates through the optical waveguide 5 to the upper surface side of the package substrate 2.
  • the propagated optical signal is optically path-converted by the first mirror 8 and enters the optical element chip 3.
  • the optical element chip 3 converts the incident optical signal into an electrical signal and outputs it.
  • the output electrical signal is input to the LSI chip 1 via the electrical wiring 16 and the electrical wiring 6.
  • the semiconductor device 100 can be driven by the optical input / output signal. Therefore, according to the semiconductor device 100, optical signal transmission between LSI chips becomes possible.
  • optical coupling between the optical element and the optical waveguide formed on the board can be realized without using an optical via or an optical pin.
  • the optical element is optically coupled to the optical waveguide 5 formed on the flexible optical waveguide substrate 4. Since the optical waveguide 5 can be formed with good positional accuracy by lithography, the positional accuracy is higher than a method of forming using a drill such as an optical via or an optical pin. Therefore, the efficiency of optical coupling between the optical element and the optical waveguide can be improved.
  • the pitch of the optical waveguide 5 of the flexible optical waveguide substrate 4 is pitch-converted so as to be wide at the optical element chip mounting position 10 and narrow at the second mirror 9 side.
  • region required in order to optically couple the optical waveguide 5 and the optical waveguide 12 can be made narrower. For this reason, it is possible to reduce the influence of misalignment of the optical coupling caused by the stress of the package substrate 2 or the board 11 or warping due to heat. Therefore, according to this configuration, the efficiency of optical coupling can be further improved.
  • bonding location of the optical waveguide 5 and the optical waveguide 12 can be arrange
  • FIG. 3A is a top view of the semiconductor device 200 according to the second embodiment.
  • 3B is a cross-sectional view of the semiconductor device 200 taken along the line IIIB-IIIB in FIG. 3A.
  • the optical element chip 3 is directly mounted on the package substrate 2.
  • the flexible optical waveguide substrate 4 is disposed on the upper side of the optical element chip 3. Therefore, in the semiconductor device 200, it is not necessary to provide the electric wiring 16 as shown in FIG.
  • the mirror 8 is disposed so as to change the optical path of an optical signal that is emitted upward or incident from above with respect to the optical element chip. Since other configurations are the same as those of the semiconductor device 100 according to the first embodiment, description thereof is omitted.
  • the same function as that of the semiconductor device 100 according to the first embodiment can be realized. Furthermore, the bending radius of the flexible optical waveguide substrate 4 can be made larger than that of the semiconductor device 100. As a result, the loss in the optical waveguide 5 can be reduced as compared with the semiconductor device 100.
  • FIG. 4A is a top view of the semiconductor device 300 according to the third embodiment.
  • 4B is a cross-sectional view of the semiconductor device 300 taken along the line IVB-IVB in FIG. 4A.
  • the optical element chip 3 and the electronic element chip 14 are mounted on the flexible optical waveguide substrate 4.
  • a driver and a receiver for driving an optical element are integrated on the electronic element chip 14.
  • the electronic device and the electronic circuit integrated on the electronic element chip 14 can be arbitrary. For example, a driver or a receiver for driving an optical element or a circuit for performing parallel / serial conversion may be used. Good.
  • the optical element chip 3 and the electronic element chip 14 are electrically connected via an electric wiring 16 formed on the flexible optical waveguide substrate 4. Since other configurations are the same as those of the semiconductor device 100 according to the first embodiment, description thereof is omitted.
  • a parallel / serial conversion circuit or a serial / parallel conversion circuit can be integrated in the electronic element chip 14.
  • the parallel electric signal output from the LSI chip 1 can be serialized and converted into an optical signal.
  • the number of optical inputs and outputs can be reduced, and the density of the optical wiring can be improved.
  • an electronic element chip 14 manufactured by a process or material different from that of the LSI chip 1.
  • the LSI chip 1 is generally made of silicon CMOS (Complementary Metal Metal Oxide Semiconductor)
  • CMOS Complementary Metal Metal Oxide Semiconductor
  • a driver or receiver made of a compound semiconductor such as SiGe is used instead of silicon CMOS. That is, if a driver or receiver made of a compound semiconductor such as SiGe is used for the electronic element chip 14, an optical element that requires high voltage driving can be used.
  • optical element chip 3 may be integrated with electronic devices and electronic circuits in addition to the optical elements. Not only electronic devices and electronic circuits but also optical elements may be integrated in the electronic element chip 14.
  • FIG. 5A is a top view of the semiconductor device 400 according to the fourth embodiment.
  • FIG. 5B is a cross-sectional view of the semiconductor device 400 taken along the line VB-VB in FIG. 5A.
  • the optical element chip 3 and the electronic element chip 14 are directly mounted on the package substrate 2.
  • the optical element chip 3 and the electronic element chip 14 are electrically connected via the electric wiring 6.
  • the flexible optical waveguide substrate 4 is disposed on the optical element chip 3. Therefore, in the semiconductor device 200, it is not necessary to provide the electric wiring 16 as shown in FIG.
  • the mirror 8 is disposed so as to change the optical path of an optical signal that is emitted upward or incident from above with respect to the optical element chip. Since other configurations are the same as those of the semiconductor device 100 according to the first embodiment, description thereof is omitted.
  • the same function as the semiconductor device 300 according to the third embodiment can be realized. Furthermore, the bending radius of the flexible optical waveguide substrate 4 can be made larger than that of the semiconductor device 300. As a result, the loss in the optical waveguide 5 can be reduced as compared with the semiconductor device 300.
  • FIG. 6A is a top view of the semiconductor device 500 according to the fifth embodiment.
  • 6B is a cross-sectional view of the semiconductor device 500 taken along the line VIB-VIB of FIG. 6A.
  • the electronic element chip 14 is directly mounted on the package substrate 2.
  • the flexible optical waveguide substrate 4 is disposed above the electronic element chip 14, and the optical element chip 3 is disposed on the flexible optical waveguide substrate 4.
  • the optical element chip 3 and the electronic element chip 14 are electrically connected via an electric wiring 16 formed so as to penetrate the flexible optical waveguide substrate 4.
  • electrical pads are formed on both surfaces of the electronic element chip 14, and through electrodes (not shown) penetrating the chip are formed between the electrical pads. Since other configurations are the same as those of the semiconductor device 100 according to the first embodiment, description thereof is omitted.
  • the same function as the semiconductor device 300 according to the third embodiment can be realized. Further, since the bending radius of the flexible optical waveguide substrate 4 can be increased as compared with the semiconductor device 300, the loss of the optical waveguide 5 can be reduced. Further, since the optical element chip 3 and the electronic element chip 14 are arranged so as to overlap in the vertical direction, the area occupied by the optical element chip 3 and the electronic element chip 14 can be narrower than that of the semiconductor device 300. As a result, the mounting density can be improved.
  • FIG. 7A is a top view of the semiconductor device 600 according to the sixth embodiment.
  • FIG. 7B is a cross-sectional view of the semiconductor device 600 taken along the line VIIB-VIIB in FIG. 7A.
  • the electronic element chip 14 is disposed on the upper side of the flexible optical waveguide substrate 4.
  • An optical element chip 3 is disposed below the flexible optical waveguide substrate 4.
  • the electronic element chip 14 is electrically connected to the optical element chip 3 and the package substrate 2 via an electric wiring 16 formed so as to penetrate the flexible optical waveguide substrate 4.
  • the through-electrode is not formed in the electronic element chip 14. Since other configurations are the same as those of the semiconductor device 100 according to the first embodiment, description thereof is omitted.
  • the same function as the semiconductor device 500 according to the fifth embodiment can be realized. Further, in the semiconductor device 500, it is necessary to form a through electrode in the electronic element chip 14, but in this configuration, the through electrode is not necessary. Therefore, it is advantageous in that the cost required for manufacturing the electronic element chip 14 can be reduced.
  • FIG. 8A is a top view of the semiconductor device 700 according to the seventh embodiment.
  • FIG. 8B is a cross-sectional view of the semiconductor device 700 taken along line VIIIB-VIIIB in FIG. 8A.
  • the electronic element chip 14 and the optical element chip 3 are vertically stacked and mounted on the upper side of the flexible optical waveguide substrate 4.
  • the electronic element chip 14 and the package substrate 2 are electrically connected via an electrical wiring 16 formed so as to penetrate the flexible optical waveguide substrate 4. Since other configurations are the same as those of the semiconductor device 100 according to the first embodiment, description thereof is omitted.
  • the same function as the semiconductor device 500 according to the fifth embodiment can be realized. Further, in this configuration, the optical element chip 3 and the electronic element chip 14 are directly connected by overlapping in the vertical direction. For this reason, the optical element chip 3 and the electronic element chip 14 are exchanged at a higher speed than the configuration in which the optical element chip 3 and the electronic element chip 14 are connected via the flexible optical waveguide substrate 4 as in the semiconductor device 500. It is possible to reduce the deterioration of the electric signal.
  • FIG. 9A is a top view of the semiconductor device 800 according to the eighth embodiment.
  • FIG. 9B is a cross-sectional view of the semiconductor device 800 taken along the line IXB-IXB in FIG. 9A.
  • the electronic element chip 14 and the optical element chip 3 are vertically stacked and mounted on the lower side of the flexible optical waveguide substrate 4.
  • the electronic element chip 14 and the package substrate 2 are electrically connected via an electrical wiring 16 formed on the flexible optical waveguide substrate 4. Since other configurations are the same as those of the semiconductor device 700 according to the seventh embodiment, description thereof is omitted.
  • the bending radius of the flexible optical waveguide substrate 4 can be increased as compared with the semiconductor device 700.
  • the loss in the optical waveguide 5 can be reduced as compared with the semiconductor device 700.
  • FIG. 10A is a top view of the flexible optical waveguide substrate 40 according to the ninth embodiment.
  • FIG. 10B is a cross-sectional view of the flexible optical waveguide substrate 40 taken along line XB-XB in FIG. 10A.
  • FIG. 10C is a cross-sectional view of the end 90 taken along line XC-XC in FIG. 10A.
  • the flexible optical waveguide substrate 40 is formed with multiple optical waveguides. In the present embodiment, as an example, a case where four layers of optical waveguides 51 to 54 are formed will be described.
  • optical element chips 31 to 34 are mounted on the flexible optical waveguide substrate 40.
  • the positions where these are mounted are indicated by dotted lines.
  • Each of the optical element chips 31 to 34 is formed with four optical elements.
  • Four flexible optical waveguides 51 to 54 are formed on the flexible optical waveguide substrate 40, respectively.
  • First mirrors 81 to 84 are formed at the ends of the optical waveguides 51 to 54 on the side where the optical element chip 31 is mounted (FIG. 10A). That is, the optical element chips 31 to 34 are arranged so as to be optically coupled to the optical waveguides 51 to 54, respectively.
  • the optical waveguide 51 is formed in the uppermost layer, and optical waveguides 52 to 54 are sequentially formed in the lower layers (FIGS. 10B and 10C).
  • the flexible optical waveguide substrate 40 is provided with a step. Thereby, each optical waveguide and the optical element optically coupled thereto can be arranged at a distance as short as possible (FIG. 10B).
  • second mirrors 91 to 94 for changing the optical path of the propagating light are formed at the ends of the optical waveguides 51 to 54, respectively (FIG. 10C).
  • the pitch of the optical waveguides 51 to 54 gradually becomes narrower from the optical element chips 31 to 34 toward the end 90 through the curved portion.
  • the optical waveguides 51 to 54 overlap the layers in the vertical direction, and the end portion 90 has a layer structure as shown in FIG. 10C.
  • a step is formed in the flexible optical waveguide substrate 40, and the thickness of the flexible optical waveguide substrate 40 is gradually reduced from the mirror 91 toward the mirror 94. That is, according to this configuration, the width of the flexible optical waveguide substrate 40 on the end 90 side can be made narrower than that of the flexible optical waveguide substrate 4.
  • FIG. 12 is a bottom view of the semiconductor device when the flexible optical waveguide substrate 40 is used in the first to eighth embodiments. As shown in FIG. 12, if the flexible optical waveguide substrate 40 is used, the width of the range where the second mirror is formed, that is, the range of the portion optically coupled to the board 11 can be narrowed. Therefore, the optical coupling point with the board 11 can be further arranged near the center of the package substrate 2.
  • the influence of misalignment of the optical coupling caused by the warp due to the stress or heat of the package substrate 2 or the board 11 can be further reduced as compared with the first to eighth embodiments. Thereby, the optical coupling efficiency can be further improved, and the optical wiring density of the board 11 can be further improved.
  • the optical waveguide 12 of the board 11 is also composed of a plurality of optical waveguide layers.
  • the present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit of the present invention.
  • the optical waveguide of the flexible optical waveguide substrate and the optical waveguide of the board are optically coupled by the mirror.
  • the second mirror of the flexible optical waveguide substrate is used.
  • a condensing means such as a lens may be disposed between the mirror and the board mirror.
  • the light conversion means is not limited to a mirror, and any means such as a grating coupler or a connector may be used.
  • the package substrate and the board are connected by solder balls, but any connection method such as a socket may be used. Further, although the optical waveguide is formed on the surface of the board, the optical waveguide may be formed inside the board.
  • the number of optical elements formed on the optical element chip is not limited to four and may be any number. Further, the number of optical elements formed in each optical element chip 3 may be different. Further, the optical element chip 3 may be formed by integrating not only the optical element but also any electronic device or electric circuit, for example, a driver or receiver for driving the optical element.
  • the number of LSI chips mounted on the package substrate is not limited to one and may be plural.
  • the LSI chip and the optical element chip are mounted by flip chip connection, but may be mounted by any mounting method such as wire bonding or TAB (Tape Automated Automated Bonding).
  • the number of flexible optical waveguide substrates is not limited to four, and may be any number. Further, the flexible optical waveguide substrate may be connected to the package substrate 2 by any method other than the bump. Further, the first to third mirrors may be formed by any processing method such as laser processing instead of processing by a dicing blade.
  • the number of optical waveguides formed on the flexible optical waveguide substrate 40 is not limited to four.
  • the number of optical element chips 3 mounted on the flexible optical waveguide substrate 40 is not limited to four, and may be an arbitrary number.
  • the optical element chips 31 to 34 are configured to be optically coupled to the optical waveguides 51 to 54, respectively.
  • the optical waveguides optically coupled to the optical element chip may be arbitrarily combined.
  • the flexible optical waveguide substrate 40 becomes thinner stepwise from the optical element chip 31 toward the optical element chip 34.
  • the step is not limited to be provided stepwise, and a step is formed.
  • the optical waveguides formed in a plurality of layers may not overlap at the end portion 90 or may partially overlap.
  • the thickness of the flexible optical waveguide substrate 40 is gradually reduced from the mirror 91 toward the mirror 94.
  • the step is not limited to being provided stepwise, and the step is not formed. Also good.
  • the technology according to the present invention can be used for optical interconnection between semiconductor components such as LSIs used in devices such as servers, routers and computers.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

　本発明は、優れた光結合効率にて光信号の入出力を行うことができる半導体装置及びその製造方法を提供することを目的とする。本発明にかかる半導体装置は、ＬＳＩチップ（１）、パッケージ基板（２）、光素子チップ（３）、フレキシブル光導波路基板（４）を備える。ＬＳＩチップ（１）及び光素子チップ（３）は、パッケージ基板（２）の上面に実装される。光素子チップ（３）は、パッケージ基板（２）を介してＬＳＩチップ（１）と電気的に接続される。フレキシブル光導波路基板（４）の一端は光素子チップ（３）と光結合され、他端はパッケージ基板の下面側に配置される。

Description

半導体装置及びその製造方法
　本発明は半導体装置及びその製造方法に関し、特に光信号により入出力を行う半導体装置及びその製造方法に関する。
　インターネットの普及などに伴い、サーバやルータなどの機器が扱う情報量は急激に増大している。そのため、これらの機器を構成するＬＳＩ（Large Scale Integration）等の半導体部品の間でやり取りされる信号の伝送容量は、将来にわたって急速な増大を続けることが予測されている。このような背景から、ＬＳＩ等の半導体部品の間の信号伝送の高速・大容量化が重要な課題となっている。
　通常、ＬＳＩ等の半導体部品は電気配線により相互に接続される。これにより、ＬＳＩ等の間では電気配線を介した電気信号の伝送が行われている。しかし、ＬＳＩ等の間でやり取りされる信号の高速・大容量化に対応するには、通常の電気信号伝送には以下のような問題がある。
　電気配線を介した電気信号の伝送は、周波数が増大するほど信号の損失が増大する。そのため、信号の伝送レートが高くなるほど信号の波形の劣化が激しくなり、伝送エラーの確率が増大する。波形整形回路等を用いることにより劣化した信号波形をある程度修復できる。しかし、信号の伝送レートが増大するほど波形整形回路の実現自体が困難になるだけでなく、波形整形回路が消費する電力も増大する。
　また、周波数が増大するほど電気配線間のクロストークも増大する。よって、信号の伝送レートが高くなるほど、クロストークによる信号波形の劣化が激しくなる。クロストークを低減するには、配線間隔を広げるか、配線間にシールドを設ける必要がある。そのため、配線の実装密度が低下するので、装置の大型化を招く。さらに、電気信号は電磁ノイズの影響を受けるため、電磁ノイズの影響を低減するためのシールド等が必要である。これも配線の実装密度の低下に繋がるので、同様に装置の大型化を招いてしまう。
　これらの電気信号伝送での問題点の解消策として、ＬＳＩ等の半導体部品の間を光配線で接続して、光配線を介して光信号の伝送を行う、光インターコネクション技術への期待が高まっている。光配線は、電気配線に比べて以下のような優位性がある。
　まず、光配線は電気配線に比べて高周波損失が無視できるほど小さい。そのため、高速・大容量な光信号を伝送しても信号の劣化が無視できるほど小さい。従って、波形整形回路が不要である。
　また、光配線はクロストークが無いため、光配線の間隔を広く取る必要が無く、光配線間のシールドも不要である。さらに、光配線は電磁ノイズの影響を受けないので、ノイズに対するシールドも不要である。
　従って、光インターコネクションを用いて、以上のような優位性を生かすことにより、今後のＬＳＩ等の間の高速・大容量の信号伝送を、高密度かつ低電力で実現することが可能になる。
　光インターコネクションでは、電気信号と光信号の相互変換を行う光インターフェイスが必要である。一般に光インターフェイスは、光素子と、光素子を駆動する駆動回路とで構成される。ここで光素子とは、発光素子であるレーザーダイオードや、受光素子であるフォトダイオードなどである。また、駆動回路とは、光素子を駆動するドライバやレシーバなどである。光インターフェイスをＬＳＩ等と電気的に接続することにより、ＬＳＩ等が出力する電気信号を光信号に変換して出力し、又は、外部から入力される光信号を電気信号に変換してＬＳＩ等に入力することが可能となる。なお、光インターフェイスの光入出力信号は、一般に光ファイバや光導波路等の光配線を用いて伝送される。
　将来のＬＳＩ等の高速・大容量な光インターコネクションのための光インターフェイスの実装形態として、ＬＳＩパッケージのパッケージ基板に光インターフェイスを搭載する方式が提案されている（非特許文献１、特許文献１）。これらの構成によれば、光入出力を有する半導体パッケージが実現できる。以下では、図を参照して、一般的な光入出力を有するＬＳＩパッケージの構成について説明する。図１２Ａは、光入出力を有するＬＳＩパッケージ１０００の構成を示す上面図である。また、図１２Ｂは、図１２ＡのＸＩＩＢ－ＸＩＩＢ線におけるＬＳＩパッケージ１０００の断面図である。まず、ＬＳＩパッケージ１０００の平面構造について説明する。図１２Ａに示すように、パッケージ基板６２の上面に、ＬＳＩチップ６１と光素子チップ６３が配置されている。ＬＳＩパッケージ１０００は、ＬＳＩチップ６１及び光素子チップ６３が、フリップチップ接続などにより、パッケージ基板６２の電気配線６６に電気的、かつ、機械的に接続されている。これにより、ＬＳＩチップ６１と光素子チップ６３とが、電気配線６６を介して電気的に接続される。ＬＳＩパッケージ１０００は、ボード７１上に実装されている。ボード７１には、複数の光導波路７２が形成されている。
　続いて、ＬＳＩパッケージ１０００の断面構造について説明する。図１２Ｂに示すように、パッケージ基板６２の上面には、バンプ７７を介してＬＳＩチップ６１及び光素子チップ６３が実装されている。ＬＳＩチップ６１と光素子チップ６３とは、電気配線６６を介して電気的に接続されている。光素子チップ６３の直下のパッケージ基板６２には、光ビア６４が形成されている。
　パッケージ基板６２の下面には、はんだボール６７が配置されている。はんだボール６７は、ＬＳＩチップ６１と電気的に接続されており、給電やＧＮＤ（グランド）接続などに用いられる。パッケージ基板６２は、はんだボール６７によりボード７１と電気的、かつ、機械的に接続され、給電やＧＮＤ（グランド）接続などに用いられる。ボード７１には電気配線（不図示）と光導波路７２が形成されている。光導波路７２の端には、ミラー７３が形成されている。
　ＬＳＩチップ６１から出力された電気信号は、電気配線６６を介して光素子チップ６３に入力される。この電気信号は光信号に変換され、光素子チップ６３から出射される。光素子チップ６３から出射された光信号は、パッケージ基板６２に形成された光ビア６４を通ってパッケージ基板６２の下面側に伝播する。そして、ボード７１の光導波路７２に入射し、光導波路７２に形成されたミラー７３で光路変換され、伝播してゆく。一方、ボード７１の光導波路７２を伝播してきた光信号は、ミラー７３で光路変換されて光ビア６４に入射する。そして、光ビア６４を通ってパッケージ基板６２の上面側に伝播し、光素子チップ６３に入射する。光素子チップ６３に入射した光信号は、電気信号に変換されて光素子チップ６３から出力される。出力された電気信号は、電気配線６６を介してＬＳＩチップ６１に入力される。よって、ＬＳＩパッケージ１０００を用いれば、別々のパッケージに実装されたＬＳＩの間で、ボードの光導波路を介した光信号のやり取りを実現することができる。
　なお、ＬＳＩパッケージ１０００のような光入出力を有する半導体装置おいては、光素子チップに形成されている光素子と光導波路とをいかに効率的に光結合するかが重要な課題である。この課題に対して、光ビアを用いた方法（例えば、非特許文献１）や、光ピンを用いた方法（例えば、特許文献１）が提案されている。図１２Ａ及び図１２Ｂに示すＬＳＩパッケージ１０００は、光ビアを用いた構成についてのものである。いずれの方法も、光ビアあるいは光ピンなど、パッケージ基板を垂直方向に貫通する光の通り道を設けることにより、光素子チップに形成されている光素子と、ボードに形成された光導波路と、の光結合を実現している。
特開２００６－１０９２７号公報
K. Oda、外４名、"Optical Connection between Optical Via Hole in BGA Package and Optical Waveguide on Board"、IEICE Trans. Electron.、２００９年、VOL.E92-C、NO.2、pp.239-246
　しかしながら、上述の構成にかかるＬＳＩパッケージには、以下の課題が存在する。このようなＬＳＩパッケージでは、パッケージ基板を貫通する光ビアや光ピンを形成しなくてはならない。光ビアや光ピンは、パッケージ基板にドリルなどの工具で開けた穴に形成または配置される。そのため、位置精度が機械精度で制限され、光素子に要求される位置精度を実現できない。従って、光素子と光ビア等とのアライメントずれが大きく、光結合の効率が低い。
　また、光ビアや光ピンは直線形状をしているため、光ビアまたは光ピンと、ボードの光導波路と、の光結合箇所は光素子の真下に位置する。よって、光ビアまたは光ピンとボードの光導波路との光結合箇所が広い範囲に広がる。そのため、パッケージ基板やボードの応力や熱による反りに起因するアライメントずれの影響を受けやすく、光結合効率が悪化する。
　さらに、ボードの光導波路が占有する面積が広いため、ボード上の光配線の実装密度を上げることができない。従って、ＬＳＩパッケージの小型化を図る上での制約が生じる。
　本発明は、上記の事情に鑑みてなされてものであり、本発明の目的は、優れた光結合効率にて光信号の入出力を行うことができる半導体装置及びその製造方法を提供することである。
　本発明の一態様である半導体装置は、半導体集積回路と、前記半導体集積回路が実装されるパッケージ基板と、前記パッケージ基板の第１の面上に配置され、前記パッケージ基板を介して前記半導体集積回路と電気的に接続される光素子と、一端が前記光素子と光結合され、他端が前記第１の面と対向する前記パッケージ基板の第２の面側に配置され、可撓性を有する可撓性光導波路と、を少なくとも備えるものである。
　本発明の一態様である半導体装置の製造方法は、半導体集積回路をパッケージ基板に実装し、光素子を前記パッケージ基板の第１の面上に配置して、前記パッケージ基板を介して前記半導体集積回路と電気的に接続し、可撓性を有する可撓性光導波路の一端を前記光素子と光結合するとともに、他端を前記第１の面と対向する前記パッケージ基板の第２の面側に配置するものである。
　本発明によれば、優れた光結合効率にて光信号の入出力を行うことができる半導体装置及びその製造方法を提供することができる。
実施の形態１にかかる半導体装置の上面図である。 実施の形態１にかかる半導体装置の断面図である。 実施の形態１にかかる半導体装置のパッケージの下面図である。 実施の形態１にかかる半導体装置のフレキシブル光導波路基板の上面図である。 実施の形態２にかかる半導体装置の上面図である。 実施の形態２にかかる半導体装置の断面図である。 実施の形態３にかかる半導体装置の上面図である。 実施の形態３にかかる半導体装置の断面図である。 実施の形態４にかかる半導体装置の上面図である。 実施の形態４にかかる半導体装置の断面図である。 実施の形態５にかかる半導体装置の上面図である。 実施の形態５にかかる半導体装置の断面図である。 実施の形態６にかかる半導体装置の上面図である。 実施の形態６にかかる半導体装置の断面図である。 実施の形態７にかかる半導体装置の上面図である。 実施の形態７にかかる半導体装置の断面図である。 実施の形態８にかかる半導体装置の上面図である。 実施の形態８にかかる半導体装置の断面図である。 実施の形態９にかかるフレキシブル光導波路基板の上面図である。 実施の形態９にかかるフレキシブル光導波路基板の断面図である。 実施の形態９にかかるフレキシブル光導波路基板の端部の断面図である。 実施の形態９にかかる半導体装置のパッケージの下面図である。 一般的な半導体装置のＬＳＩパッケージの上面図である。 一般的な半導体装置のＬＳＩパッケージの断面図である。
　実施の形態１
　以下、図面を参照して本発明の実施の形態について説明する。まず、実施の形態１にかかる半導体装置の構成について説明する。図１Ａは、実施の形態１にかかる半導体装置１００の上面図である。図１Ｂは、図１ＡのＩＢ－ＩＢ線における半導体装置１００の断面図である。また、図１Ｃは、図１ＢのＩＣ－ＩＣ線における半導体装置１００の下面図である。
　この半導体装置１００は、半導体集積回路であるＬＳＩチップ１と、可撓性光導波路であるフレキシブル光導波路基板４と、がパッケージ基板２に実装されている。ＬＳＩチップ１は、例えばフリップチップ接続によりパッケージ基板２に実装され、パッケージ基板２に形成された電気配線６と電気的、かつ、機械的に接続される。フレキシブル光導波路基板４は、樹脂などを用いて作製され、曲げ伸ばしが可能である。フレキシブル光導波路基板４は曲げられて、その一端がパッケージ基板２の上面の電気配線６に接続され、他端がパッケージ基板２の下面に接続されている（図１Ａ～Ｃ）。
　フレキシブル光導波路基板４には、複数の光導波路５が形成されている。それぞれの光導波路５には、第１のミラー８及び第２のミラー９が形成されている。また、フレキシブル光導波路基板４を貫通する電気配線１６とパッド（不図示）が形成されている。
　フレキシブル光導波路基板４には、例えばフリップチップ接続により、光素子チップ３が光結合されて実装される。光素子チップ３は、電気配線１６と電気的、かつ、機械的に接続される。また、フレキシブル光導波路基板４は、バンプ１７を介してパッケージ基板２の電気配線６と電気的、かつ、機械的に接続される。よって、ＬＳＩチップ１と光素子チップ３とは、電気配線６及び電気配線１６を介して電気的に接続される（図１Ｂ）。
　パッケージ基板２は、ボード１１に実装される。パッケージ基板２の下面には、はんだボール７が形成される。はんだボール７は、ＬＳＩチップ１とパッケージ基板２とを電気的及び機械的に接続し、それぞれ給電やＧＮＤ接続などに用いられる。ボード１１には、電気配線（不図示）と光導波路１２が形成される。光導波路１２の端部には、第３のミラー１３が形成される（図１Ａ～Ｃ）。
　次に、フレキシブル光導波路基板４についてさらに説明する。図２は、フレキシブル光導波路基板４の上面図である。フレキシブル光導波路基板４は、図２に示すように、複数の光導波路５、第１のミラー８及び第２のミラー９が形成されている。第１のミラー８及び第２のミラー９は、例えばダイシングブレードを用いた加工方法で形成される。第１のミラー８は、光素子チップ搭載位置１０に形成される。ここで、光素子チップ搭載位置１０は、光素子チップ３が搭載される位置である。第２のミラー９は、光素子チップ搭載位置とは反対側の端部に形成されている。
　光導波路５は、光素子チップ３に形成されている各光素子の直下に位置するように形成される。半導体装置１００の光素子チップ３には、それぞれ４個の光素子（図示せず）が形成される。光素子チップ搭載位置１０の直下には４本の光導波路５が形成される。一般に、光素子チップ３の光素子は一定のピッチで形成される。市販の光素子チップでは、２５０μｍピッチで光素子が形成されているものが一般的である。半導体装置１００においては、光素子チップ３の光素子は、一般的な２５０μｍピッチで形成されている。
　また、光素子チップ３をフレキシブル光導波路基板４に実装する場合、光素子チップ３同士の間に５００μｍ程度の隙間を開けなければならない。そのため、光導波路５のピッチは光素子チップ３の直下では２５０μｍだが、隣接する光素子チップ３同士の間ではピッチが２５０μｍよりも広くなる。一方、光導波路５のピッチは２５０μｍよりも狭くすることが可能であり、例えば１２５μｍにすることが可能である。半導体装置１００では、光導波路５の全て、あるいはいずれかを曲線状に形成して、光導波路５のピッチを徐々に狭くしている。これにより、光素子チップ搭載位置１０付近に比べて、第２のミラー９付近の光導波路５のピッチを１２５μｍにまで狭くしている。すなわち、光導波路５の全て、あるいはいずれかを曲線形状にすることにより、光導波路５のピッチ変換を実現している。
　次に、半導体装置１００の動作について説明する。ＬＳＩチップ１から出力された電気信号は、電気配線６及び電気配線１６を介して、光素子チップ３に入力される。光素子チップ３は、入力された電気信号を光信号に変換して出力する。光素子チップ３から出力された光信号は、第１のミラー８により光路変換され、光導波路５に入射する。光導波路５に入射した光信号は、光導波路５を通ってパッケージ基板２の下面側に伝播する。伝播した光信号は、第２のミラー９及び第３のミラー１３により光路変換され、光導波路１２に入射して、光導波路１２を伝播する。
　一方、光導波路１２を伝播してきた光信号は、第３のミラー１３及び第２のミラー９により光路変換され、光導波路５に入射する。光導波路５に入射した光信号は、光導波路５を通ってパッケージ基板２の上面側に伝播する。伝播した光信号は、第１のミラー８で光路変換され、光素子チップ３に入射する。光素子チップ３は、入射された光信号を電気信号に変換して出力する。出力された電気信号は、電気配線１６及び電気配線６を介して、ＬＳＩチップ１に入力される。
　よって、半導体装置１００は、光入出力信号による駆動が実現される。従って、半導体装置１００によれば、ＬＳＩチップ間の光信号伝送が可能となる。
　すなわち、本構成によれば、光ビアや光ピンを用いずに、光素子とボードに形成された光導波路との光結合を実現できる。また、半導体装置１００では、光素子はフレキシブル光導波路基板４に形成された光導波路５と光結合する。光導波路５はリソグラフィにより良好な位置精度で形成することができるので、光ビアや光ピンなどのようなドリルを用いて形成する方法に比べて位置精度が高い。よって、光素子と光導波路との光結合の効率を向上させることができる。
　また、本構成によれば、フレキシブル光導波路基板４の光導波路５のピッチは、光素子チップ搭載位置１０では広く、第２のミラー９側では狭くなるように、ピッチ変換されている。これにより、光ビアや光ピンを用いる場合と比べ、光導波路５と光導波路１２とを光結合させるために要する領域の面積を、より狭くすることができる。このため、パッケージ基板２やボード１１の応力や熱による反りに起因する光結合のアライメントずれの影響を低減することが可能である。従って、本構成によれば、光結合の効率をより向上させることができる。
　さらに、光ビアや光ピンを用いる場合と比べ、光導波路１２のピッチを狭くすることが可能である。そのため、ボードにおいて光導波路が占有する面積を狭くでき、光配線の実装密度を向上できるという効果もある。さらにまた、光導波路５と光導波路１２との結合箇所は任意の場所に配置することが可能である。よって、図１Ｃに示すように、光導波路５と光導波路１２との結合箇所を、光素子チップ３の真下ではなくパッケージ基板２の中心に可能な限り近い位置に配置できる。その結果、光結合箇所をさらに狭い範囲に集約できる。これにより、パッケージ基板２やボード１１の応力や熱による反りに起因する光結合のアライメントずれの影響をさらに低減することができるので、光結合の効率をさらに向上させることが可能である。
　実施の形態２
　次に、実施の形態２にかかる半導体装置の構成について説明する。図３Ａは、実施の形態２にかかる半導体装置２００の上面図である。図３Ｂは、図３ＡのＩＩＩＢ－ＩＩＩＢ線における半導体装置２００の断面図である。半導体装置２００では、光素子チップ３がパッケージ基板２に直接実装されている。フレキシブル光導波路基板４は光素子チップ３の上側に配置されている。従って、半導体装置２００では、フレキシブル光導波路基板４に図１に示すような電気配線１６を設けずともよい。ミラー８は、光素子チップに対して上方に出射する、または上方から入射する光信号を光路変換するように配置される。その他の構成は、実施の形態１にかかる半導体装置１００と同様であるので説明を省略する。
　本構成によれば、実施の形態１にかかる半導体装置１００と同様の機能を実現することができる。さらに、フレキシブル光導波路基板４の曲げ半径を半導体装置１００よりも大きくできる。その結果、半導体装置１００よりも光導波路５での損失を低減することができる。
　実施の形態３
　次に、実施の形態３にかかる半導体装置の構成について説明する。図４Ａは、実施の形態３にかかる半導体装置３００の上面図である。図４Ｂは、図４ＡのＩＶＢ－ＩＶＢ線における半導体装置３００の断面図である。半導体装置３００では、光素子チップ３及び電子素子チップ１４がフレキシブル光導波路基板４に実装されている。半導体装置３００においては、電子素子チップ１４には光素子を駆動するドライバ、レシーバが集積されている。電子素子チップ１４に集積される電子デバイスや電子回路は、任意のものとすることが可能であり、例えば、光素子を駆動するドライバやレシーバでもよく、パラレル／シリアル変換を行う回路であってもよい。そして、光素子チップ３と電子素子チップ１４とは、フレキシブル光導波路基板４に形成された電気配線１６を介して電気的に接続されている。その他の構成は、実施の形態１にかかる半導体装置１００と同様であるので説明を省略する。
　本構成によれば、実施の形態１にかかる半導体装置１００と同様の機能を実現することができる。さらに、電子素子チップ１４にパラレル／シリアル変換回路や、シリアル／パラレル変換回路を集積することができる。これにより、ＬＳＩチップ１から出力されたパラレルの電気信号をシリアル化して光信号に変換することができる。また、シリアルの光信号を電気信号に変換し、その後パラレル化してＬＳＩチップ１に入力することが可能となる。その結果、光入出力の本数を減らすことができ、光配線の密度を向上させることができる。
　また、ＬＳＩチップ１とは異なるプロセスや材料で作製される電子素子チップ１４を用いることも可能である。例えば、ＬＳＩチップ１は一般にシリコンＣＭＯＳ（Complementary Metal Oxide Semiconductor）で作製されるが、光素子を駆動するドライバやレシーバなどでは高電圧が要求される場合が有る。このような場合には、シリコンＣＭＯＳではなく、ＳｉＧｅなどの化合物半導体からなるドライバやレシーバを用いる。すなわち、電子素子チップ１４にＳｉＧｅなどの化合物半導体からなるドライバやレシーバを用いれば、高電圧駆動が必要な光素子を用いることが可能となる。
　さらに、光素子チップ３には、光素子の他に電子デバイスや電子回路を集積してもよい。電子素子チップ１４には、電子デバイスや電子回路だけでなく、光素子も集積してもよい。
　実施の形態４
　次に、実施の形態４にかかる半導体装置の構成について説明する。図５Ａは、実施の形態４にかかる半導体装置４００の上面図である。図５Ｂは、図５ＡのＶＢ－ＶＢ線における半導体装置４００の断面図である。半導体装置４００では、光素子チップ３及び電子素子チップ１４がパッケージ基板２に直接実装される。光素子チップ３と電子素子チップ１４とは、電気配線６を介して電気的に接続されている。フレキシブル光導波路基板４は、光素子チップ３の上に配置されている。従って、半導体装置２００では、フレキシブル光導波路基板４に図１に示すような電気配線１６を設けずともよい。ミラー８は、光素子チップに対して上方に出射する、または上方から入射する光信号を光路変換するように配置される。その他の構成は、実施の形態１にかかる半導体装置１００と同様であるので説明を省略する。
　本構成によれば、実施の形態３に係る半導体装置３００と同様の機能を実現することができる。さらに、フレキシブル光導波路基板４の曲げ半径を半導体装置３００よりも大きくできる。その結果、半導体装置３００よりも光導波路５での損失を低減することができる。
　実施の形態５
　次に、実施の形態５にかかる半導体装置の構成について説明する。図６Ａは、実施の形態５にかかる半導体装置５００の上面図である。図６Ｂは、図６ＡのＶＩＢ－ＶＩＢ線における半導体装置５００の断面図である。半導体装置５００は、電子素子チップ１４がパッケージ基板２に直接実装される。電子素子チップ１４の上側にはフレキシブル光導波路基板４が配置され、フレキシブル光導波路基板４の上には光素子チップ３が配置される。光素子チップ３と電子素子チップ１４とは、フレキシブル光導波路基板４を貫通して形成される電気配線１６を介して電気的に接続されている。また、電子素子チップ１４の両面には電気パッド（不図示）が形成され、これら電気パッド間には、チップを貫通する貫通電極（不図示）が形成されている。その他の構成は、実施の形態１にかかる半導体装置１００と同様であるので、説明を省略する。
　本構成によれば、実施形態３にかかる半導体装置３００と同様の機能を実現することができる。また、半導体装置３００と比べて、フレキシブル光導波路基板４の曲げ半径を大きくできるため、光導波路５の損失を低減できる。さらに、光素子チップ３と電子素子チップ１４を垂直方向に重ねて配置するため、半導体装置３００に比べて、光素子チップ３と電子素子チップ１４が占有する面積を狭くできる。その結果、実装密度を向上させることができる。
　実施の形態６
　次に、実施の形態６にかかる半導体装置の構成について説明する。図７Ａは、実施の形態６にかかる半導体装置６００の上面図である。図７Ｂは、図７ＡのＶＩＩＢ－ＶＩＩＢ線における半導体装置６００の断面図である。半導体装置６００は、フレキシブル光導波路基板４の上側に電子素子チップ１４が配置される。フレキシブル光導波路基板４の下側には光素子チップ３が配置されている。電子素子チップ１４と、光素子チップ３及びパッケージ基板２と、はフレキシブル光導波路基板４を貫通して形成される電気配線１６を介して電気的に接続されている。電子素子チップ１４には、貫通電極は形成されていない。その他の構成は、実施の形態１にかかる半導体装置１００と同様であるので、説明を省略する。
　本構成によれば、実施の形態５にかかる半導体装置５００と同様の機能を実現することができる。また、半導体装置５００では電子素子チップ１４に貫通電極を形成する必要があったが、本構成では貫通電極が不要である。従って、電子素子チップ１４の製造に要するコストを削減できる点で有利である。
　実施の形態７
　次に、実施の形態７にかかる半導体装置の構成について説明する。図８Ａは、実施の形態７にかかる半導体装置７００の上面図である。図８Ｂは、図８ＡのＶＩＩＩＢ－ＶＩＩＩＢ線における半導体装置７００の断面図である。半導体装置７００は、フレキシブル光導波路基板４の上側に、電子素子チップ１４及び光素子チップ３を垂直方向に重ねて実装している。電子素子チップ１４とパッケージ基板２とは、フレキシブル光導波路基板４を貫通して形成される電気配線１６を介して電気的に接続されている。その他の構成は、実施の形態１にかかる半導体装置１００と同様であるので、説明を省略する。
　本構成によれば、実施の形態５にかかる半導体装置５００と同様の機能を実現することができる。また、本構成は、光素子チップ３及び電子素子チップ１４を垂直方向に重ねて直接接続する。そのため、半導体装置５００のようにフレキシブル光導波路基板４を介して光素子チップ３と電子素子チップ１４とを接続する形態よりも、光素子チップ３と電子素子チップ１４との間でやり取りされる高速電気信号の劣化を低減することができる。
　実施の形態８
　次に、実施の形態８にかかる半導体装置の構成について説明する。図９Ａは、実施の形態８にかかる半導体装置８００の上面図である。図９Ｂは、図９ＡのＩＸＢ－ＩＸＢ線における半導体装置８００の断面図である。半導体装置８００は、フレキシブル光導波路基板４の下側に、電子素子チップ１４及び光素子チップ３を垂直方向に重ねて実装している。電子素子チップ１４とパッケージ基板２とは、フレキシブル光導波路基板４に形成された電気配線１６を介して電気的に接続されている。その他の構成は、実施の形態７にかかる半導体装置７００と同様であるので、説明を省略する。
　本構成によれば、実施の形態７にかかる半導体装置７００と同様の機能を実現することができる。さらに、半導体装置７００と比べて、フレキシブル光導波路基板４の曲げ半径を大きくできる。その結果、半導体装置７００よりも光導波路５での損失を低減することができる。
　実施の形態９
　次に、実施の形態９について説明する。実施の形態９は、上述の実施の形態１～８において、フレキシブル光導波路基板の構成を変更したものである。よって、フレキシブル光導波路基板の構成以外には、実施の形態９と実施の形態１～８との構成は同様であるので、以下では実施の形態９にかかるフレキシブル光導波路基板４０について説明する。図１０Ａは、実施の形態９にかかるフレキシブル光導波路基板４０の上面図である。図１０Ｂは、図１０ＡのＸＢ－ＸＢ線におけるフレキシブル光導波路基板４０の断面図である。図１０Ｃは、図１０ＡのＸＣ－ＸＣ線における端部９０の断面図である。図２に示すフレキシブル光導波路基板４と比べて、フレキシブル光導波路基板４０には、光導波路が多層化されて形成されている。本実施の形態では、一例として、４層の光導波路５１～５４が形成されている場合について説明する。
　本実施の形態では、例えばフレキシブル光導波路基板４０に４個の光素子チップ３１～３４が搭載される。なお、光素子チップ３１～３４については、これらが搭載される位置を点線で示している。光素子チップ３１～３４には、それぞれ４個の光素子が形成されている。フレキシブル光導波路基板４０には、それぞれ４本ずつの光導波路５１～５４が形成されている。光素子チップ３１が搭載される側の光導波路５１～５４の端には、それぞれ第１のミラー８１～８４が形成されている（図１０Ａ）。つまり、光素子チップ３１～３４は、それぞれ光導波路５１～５４と光結合するように配置されている。
　光導波路５１は最上層に形成され、それより下の層には、光導波路５２～５４が順に形成されている（図１０Ｂ及び図１０Ｃ）。光素子と光導波路の光結合効率を向上するためには、光素子と光導波路の距離を近づけることが有効である。そのため、フレキシブル光導波路基板４０には段差を設けている。これにより、各光導波路と、これと光結合される光素子と、を可能な限り短い距離にて配置することができる（図１０Ｂ）。また、端部９０では、光導波路５１～５４の端に、伝搬する光を光路変換させるための第２のミラー９１～９４がそれぞれ形成されている（図１０Ｃ）。
　光導波路５１～５４は、光素子チップ３１～３４から、曲線部を経て端部９０に向かうにつれて、徐々にピッチが狭くなる。それと同時に、光導波路５１～５４は垂直方向で層上に重なり合い、端部９０においては図１０Ｃに示すような層構造を有することとなる。また、端部９０では、フレキシブル光導波路基板４０に段差が形成され、ミラー９１からミラー９４に向けて、フレキシブル光導波路基板４０の厚さが段階的に薄くなっている。つまり、本構成によれば、フレキシブル光導波路基板４０の端部９０側の幅を、フレキシブル光導波路基板４と比べて狭くすることができる。
　上述の実施の形態１～８においては、図２に示すフレキシブル光導波路基板４を用いたが、本実施の形態に係るフレキシブル光導波路基板４０を用いることができる。図１２は、実施の形態１～８において、フレキシブル光導波路基板４０を用いた場合の半導体装置の下面図である。図１２に示すように、フレキシブル光導波路基板４０を用いれば、第２のミラーが形成されている範囲、つまり、ボード１１と光結合する箇所の範囲の幅を狭くすることが可能である。そのため、ボード１１との光結合箇所をさらにパッケージ基板２の中心近くに配置することが可能になる。よって、パッケージ基板２やボード１１の応力や熱による反りに起因する光結合のアライメントずれの影響を、実施の形態１～８に比べて、より低減できる。これにより、光結合の効率をさらに向上できるともに、ボード１１の光配線密度をさらに向上させることができる。なお、フレキシブル光導波路基板４０を用いる場合には、ボード１１の光導波路１２も複数の光導波路層から構成される。
　その他の実施の形態
　なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述の各実施の形態では、フレキシブル光導波路基板の光導波路と、ボードの光導波路と、をミラーにより光結合したが、結合効率を向上させるために、フレキシブル光導波路基板の第２のミラーと、ボードのミラーとの間にレンズなどの集光手段を配置してもよい。これにより、フレキシブル光導波路基板から出射された光を集光してボードの導波路に、また、ボードから出射された光を集光してフレキシブル光導波路基板の導波路に高効率で入射させることが可能となる。また、光変換手段はミラーに限られず、グレーティングカップラやコネクタなど、任意の手段を用いてもよい。
　パッケージ基板とボードとは、はんだボールで接続されているが、例えばソケットなどの、任意の接続方法を用いてもよい。また、ボードの表面に光導波路を形成しているが、ボードの内部に光導波路を形成してもよい。
　光素子チップに形成される光素子の個数は４個に限られず、任意の個数としてよい。また、各光素子チップ３に形成されている光素子の個数は異なってもよい。さらに、光素子チップ３には光素子だけでなく、任意の電子デバイスや電気回路、たとえば光素子を駆動するドライバやレシーバが集積されて形成されていてもよい。
　パッケージ基板に実装されるＬＳＩチップは１個に限られず、複数でもよい。また、ＬＳＩチップと光素子チップとはフリップチップ接続で実装されているが、例えばワイヤボンディングやＴＡＢ（Tape Automated Bonding）などの、任意の実装方法により実装してもよい。
　フレキシブル光導波路基板の個数は４つに限られず、任意の個数でもよい。また、フレキシブル光導波路基板はバンプ以外の任意の方法でパッケージ基板２に接続されていてもよい。また、第１～３のミラーはダイシングブレードによる加工ではなく、レーザ加工など、任意の加工方法で形成されていてもよい。
　実施の形態９では、フレキシブル光導波路基板４０には４層の光導波路が形成されているが、フレキシブル光導波路基板４０に形成される光導波路の層数は４層に限られない。また、フレキシブル光導波路基板４０に搭載される光素子チップ３の個数は４個に限られず、任意の個数でもよい。フレキシブル光導波路基板４０では、光素子チップ３１～３４は、それぞれ順に光導波路５１～５４と光結合する構成であるが、光素子チップと光結合する光導波路は、任意の組み合わせとしてもよい。また、フレキシブル光導波路基板４０では、光素子チップ３１から光素子チップ３４に向けてフレキシブル光導波路基板４が段階的に薄くなるが、段差は段階的に設けられることに限られないし、段差を形成しなくてもよい。また、複数層に形成された各光導波路は、端部９０において重なっていなくてもよいし、部分的に重なっていてもよい。端部９０では、ミラー９１からミラー９４に向けて段階的にフレキシブル光導波路基板４０の厚さが薄くなっているが、段差は段階的に設けられることに限られなし、段差を形成しなくてもよい。
　この出願は、２００９年１１月４日に出願された日本出願特願２００９－２５３１１７を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　本発明にかかる技術は、サーバ、ルータ、コンピュータなどの機器で用いられるＬＳＩ等の半導体部品間の光インターコネクションなどに利用することが可能である。
１　ＬＳＩチップ
２　パッケージ基板
３　光素子チップ
４　フレキシブル光導波路基板
５　光導波路
６　電気配線
７　はんだボール
８　第１のミラー
９　第２のミラー
１０　光素子チップ搭載位置
１１　ボード
１２　光導波路
１３　第３のミラー
１４　電子素子チップ
１６　電気配線
１７　バンプ
３１～３４　光素子チップ
４０　フレキシブル光導波路基板
５１～５４　光導波路
６１　ＬＳＩチップ
６２　パッケージ基板
６３　光素子チップ
６４　光ビア
６６　電気配線
６７　はんだボール
７１　ボード
７２　　光導波路
７３　　ミラー
７７　　バンプ
８１～８４　第１のミラー
９０　端部
９１～９４　第２のミラー
１００、２００、３００、４００、５００、６００、７００、８００　半導体装置
１０００　ＬＳＩパッケージ

Claims (25)

  1. 　半導体集積回路と、
    　前記半導体集積回路が実装されるパッケージ基板と、
    　前記パッケージ基板の第１の面上に配置され、前記パッケージ基板を介して前記半導体集積回路と電気的に接続される光素子と、
    　一端が前記光素子と光結合され、他端が前記第１の面と対向する前記パッケージ基板の第２の面側に配置され、可撓性を有する可撓性光導波路と、を少なくとも備える、
    　半導体装置。
  2. 　前記可撓性光導波路は、
    　可撓性を有する可撓性基板と、
    　前記可撓性基板に形成された複数の光導波路と、
    　前記複数の光導波路を伝搬する光の方向を変換する光路変換手段と、を備える、
    　請求項１に記載の半導体装置。
  3. 　前記光路変換手段は、
    　前記複数の光導波路の一端又は両端に形成される、
    　請求項２に記載の半導体装置。
  4. 　前記光路変換手段は、
    　前記複数の光導波路のうち、一部の前記光導波路の一端又は両端に形成される、
    　請求項３に記載の半導体装置。
  5. 　前記光路変換手段は反射鏡である、
    　請求項２乃至４のいずれか一項に記載の半導体装置。
  6. 　前記複数の光導波路はそれぞれ曲線部を備え、
    　前記光素子と光結合された一端での前記曲線部を備える前記光導波路間の間隔は、他端での間隔よりも大きい、
    　請求項２乃至５のいずれか一項に記載の半導体装置。
  7. 　前記複数の光導波路のうち、一部の前記光導波路はそれぞれ曲線部を備え、
    　前記光素子と光結合された一端での前記曲線部を備える前記一部の光導波路間の間隔は、他端での間隔よりも大きい、
    　請求項２乃至５のいずれか一項に記載の半導体装置。
  8. 　前記複数の光導波路は、積層された複数の光導波路層に分かれて形成される、
    　請求項２乃至７のいずれか一項に記載の半導体装置。
  9. 　前記第１の面と対向する前記パッケージ基板の前記第２の面側に配置された前記可撓性光導波路の一端側では、前記光導波路層がそれぞれ重なり合うことにより、前記複数の光導波路は部分的に重なり合って形成されている、
    　請求項８に記載の半導体装置。
  10. 　前記可撓性光導波路は、前記光路変換手段により光路が変換され、当該可撓性光導波路から出射する光を集光する第１の集光手段を更に備える、
    　請求項２乃至９のいずれか一項に記載の半導体装置。
  11. 　前記第１の集光手段はレンズである、
    　請求項１０に記載の半導体装置。
  12. 　前記可撓性光導波路は、当該可撓性光導波路の外部から当該可撓性光導波路の前記光路変換手段に入射する光を集光する第２の集光手段を更に備える、
    　請求項２乃至１１のいずれか一項に記載の半導体装置。
  13. 　前記第２の集光手段はレンズである、
    　請求項１２に記載の半導体装置。
  14. 　前記第１の面上に配置され、前記光素子を駆動する半導体素子を更に備える、
    　請求項１乃至１３のいずれか一項に記載の半導体装置。
  15. 　前記光素子は、前記可撓性光導波路と前記パッケージ基板との間に配置される、
    　請求項１乃至１４のいずれか一項に記載の半導体装置。
  16. 　前記半導体素子は、前記可撓性光導波路と前記パッケージ基板との間に配置される、
    　請求項１５に記載の半導体装置。
  17. 　前記可撓性光導波路は、
    　当該可撓性光導波路に形成された電気配線を更に備え、
    　前記電気配線は当該可撓性光導波路を貫通する貫通配線を備える、
    　請求項１乃至１４のいずれか一項に記載の半導体装置。
  18. 　前記可撓性光導波路は、前記光素子と前記パッケージ基板との間に配置され、
    　前記光素子は前記貫通配線を介して前記パッケージ基板と電気的に接続される、
    　請求項１７に記載の半導体装置。
  19. 　前記半導体素子は、前記可撓性光導波路を介して前記パッケージ基板の前記第１の面と対向して配置され、
    　前記電気配線を介して前記光素子と電気的に接続される、
    　請求項１８に記載の半導体装置。
  20. 　前記半導体素子は、前記可撓性光導波路と前記パッケージ基板と間に配置され、
    　前記電気配線を介して前記光素子と電気的に接続される、
    　請求項１８に記載の半導体装置。
  21. 　前記可撓性光導波路は、前記光素子と前記パッケージ基板との間に配置され、
    　前記半導体素子は、前記可撓性光導波路と前記パッケージ基板との間に配置され、
    　前記光素子は、前記貫通電極を介して前記半導体素子と電気的に接続される、
    　請求項１７に記載の半導体装置。
  22. 　前記可撓性光導波路は、前記パッケージ基板と電気的に接続され、
    　前記光素子は、前記可撓性光導波路と前記パッケージ基板との間に配置され、
    　前記半導体素子は、前記可撓性光導波路を介して前記パッケージ基板の前記第１の面と対向して配置され、前記貫通配線を介して前記パッケージ及び前記光素子と電気的に接続される、
    　請求項１７に記載の半導体装置。
  23. 　前記可撓性光導波路は、前記半導体素子と前記パッケージ基板との間に配置され、前記パッケージ基板と電気的に接続され、
    　前記光素子は前記可撓性光導波路と前記半導体素子との間に、前記半導体素子と集積されて配置され、
    　前記半導体素子は、前記貫通電極を介して前記パッケージ基板と電気的に接続される、
    　請求項１７に記載の半導体装置。
  24. 　前記可撓性光導波路は、前記パッケージ基板と電気的に接続され、
    　前記半導体素子は、前記可撓性光導波路と前記パッケージ基板との間に配置され、前記電気配線を介して前記パッケージ基板と電気的に接続され、
    　前記光素子は前記可撓性光導波路と前記半導体素子との間に、前記半導体素子と集積されて配置される、
    　請求項１７に記載の半導体装置。
  25. 　半導体集積回路をパッケージ基板に実装し、
    　光素子を前記パッケージ基板の第１の面上に配置して、前記パッケージ基板を介して前記半導体集積回路と電気的に接続し、
    　可撓性を有する可撓性光導波路の一端を前記光素子と光結合するとともに、他端を前記第１の面と対向する前記パッケージ基板の第２の面側に配置する、
    　半導体装置の製造方法。
PCT/JP2010/006302 2009-11-04 2010-10-25 半導体装置及びその製造方法 WO2011055511A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011539272A JPWO2011055511A1 (ja) 2009-11-04 2010-10-25 半導体装置及びその製造方法
US13/505,726 US20120224804A1 (en) 2009-11-04 2010-10-25 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009253117 2009-11-04
JP2009-253117 2009-11-04

Publications (1)

Publication Number Publication Date
WO2011055511A1 true WO2011055511A1 (ja) 2011-05-12

Family

ID=43969754

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/006302 WO2011055511A1 (ja) 2009-11-04 2010-10-25 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20120224804A1 (ja)
JP (1) JPWO2011055511A1 (ja)
WO (1) WO2011055511A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN2014MN02332A (ja) * 2012-04-18 2015-08-14 Zomojo Pty Ltd
KR20160075599A (ko) * 2013-10-22 2016-06-29 코닝 인코포레이티드 가요성 유리 광 도파관 구조
US9715131B2 (en) 2014-09-11 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package including dielectric waveguide
US9671572B2 (en) * 2014-09-22 2017-06-06 Oracle International Corporation Integrated chip package with optical interface
US9689956B2 (en) * 2015-03-10 2017-06-27 The Boeing Company Systems and methods for detecting light
US11402752B2 (en) 2015-10-02 2022-08-02 Arizona Board Of Regents On Behalf Of The University Of Arizona Fabrication of optical interconnect structures for a photonic integrated circuit
DE102016102109A1 (de) * 2016-01-29 2017-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integriertes fan-out-gehäuse mit dielektrischem wellenleiter
WO2017189955A1 (en) * 2016-04-29 2017-11-02 Arizona Board Of Regents On Behalf Of The University Of Arizona Optical printed circuit board with polymer array stitch
US11531174B2 (en) 2017-09-28 2022-12-20 Intel Corporation Co-packaging with silicon photonics hybrid planar lightwave circuit
CN111902755B (zh) 2018-02-05 2023-05-09 申泰公司 光转接板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06222230A (ja) * 1993-01-26 1994-08-12 Nippon Telegr & Teleph Corp <Ntt> フレキシブル電気・光配線回路モジュールとその製造方法
JP2001004864A (ja) * 1999-06-25 2001-01-12 Toppan Printing Co Ltd 光・電気配線基板及び製造方法並びに実装基板
JP2003021722A (ja) * 2001-07-06 2003-01-24 Fuji Xerox Co Ltd 光伝送媒体及びこれを用いた光伝送装置
JP2006059884A (ja) * 2004-08-17 2006-03-02 Toshiba Corp 伝送線路実装体、インターフェイスモジュール付ｌｓｉパッケージ、およびリボン光伝送線路
JP2007004043A (ja) * 2005-06-27 2007-01-11 Nec Corp 配線基板、配線基板を用いたモジュール、およびモジュール集合体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006091241A (ja) * 2004-09-22 2006-04-06 Hitachi Cable Ltd 光電気複合配線部品及びこれを用いた電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06222230A (ja) * 1993-01-26 1994-08-12 Nippon Telegr & Teleph Corp <Ntt> フレキシブル電気・光配線回路モジュールとその製造方法
JP2001004864A (ja) * 1999-06-25 2001-01-12 Toppan Printing Co Ltd 光・電気配線基板及び製造方法並びに実装基板
JP2003021722A (ja) * 2001-07-06 2003-01-24 Fuji Xerox Co Ltd 光伝送媒体及びこれを用いた光伝送装置
JP2006059884A (ja) * 2004-08-17 2006-03-02 Toshiba Corp 伝送線路実装体、インターフェイスモジュール付ｌｓｉパッケージ、およびリボン光伝送線路
JP2007004043A (ja) * 2005-06-27 2007-01-11 Nec Corp 配線基板、配線基板を用いたモジュール、およびモジュール集合体

Also Published As

Publication number Publication date
US20120224804A1 (en) 2012-09-06
JPWO2011055511A1 (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
WO2011055511A1 (ja) 半導体装置及びその製造方法
JP4876263B2 (ja) 信号伝送機器
JP4825739B2 (ja) 光電気混載基板と光電気パッケージとの構造体
KR100704390B1 (ko) 인터페이스 모듈을 갖춘 대규모 집적회로 패키지와 이패키지에 사용되는 전송라인 헤더
JP5439080B2 (ja) 光ｉ／ｏアレイモジュール
KR100911508B1 (ko) 광 전기 집적 회로 소자 및 그것을 이용한 전송 장치
KR101654216B1 (ko) 반도체장치 및 반도체 집적회로
JP4743107B2 (ja) 光電気配線部材
JP5082894B2 (ja) 光電伝送用コネクタ、光電伝送デバイスおよび電子機器
US10332937B2 (en) Semiconductor device having a protruding interposer edge face
JP2006258835A (ja) 光導波モジュール、並びに、光電変換装置及び光導波部材
CN105339820A (zh) 光模块用部件、光模块以及电子设备
WO2005117146A1 (ja) 光電変換素子アレイ、その集積装置及びこれらの実装構造、並びに光情報処理装置
WO2007088959A1 (ja) 光モジュール
JP2013097147A (ja) フレキシブル光電配線モジュール
JP6664897B2 (ja) 半導体装置
JP2006041004A (ja) 光電変換装置及び光電変換素子アレイ
JP4655674B2 (ja) 光電変換装置及びその製造方法、並びに光導波モジュール及び光情報処理装置
JP2019046883A (ja) 半導体装置およびその製造方法
JP2009071094A (ja) 部品内蔵基板
JP2006310417A (ja) 光電変換装置及びその製造方法、並びに光情報処理装置
JP4654807B2 (ja) 光情報処理装置
JP6699297B2 (ja) 光モジュール及び光モジュールの製造方法
JP5050598B2 (ja) 非接触型信号伝送装置及び非接触型信号伝送方法
JP2008021778A (ja) 積層型半導体パッケージおよび光信号伝送装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10828072

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011539272

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13505726

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10828072

Country of ref document: EP

Kind code of ref document: A1