WO2007088959A1 - 光モジュール - Google Patents

光モジュール Download PDF

Info

Publication number
WO2007088959A1
WO2007088959A1 PCT/JP2007/051766 JP2007051766W WO2007088959A1 WO 2007088959 A1 WO2007088959 A1 WO 2007088959A1 JP 2007051766 W JP2007051766 W JP 2007051766W WO 2007088959 A1 WO2007088959 A1 WO 2007088959A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
conversion element
electric wiring
optical module
optical
Prior art date
Application number
PCT/JP2007/051766
Other languages
English (en)
French (fr)
Inventor
Arihide Noda
Mikio Oda
Takashi Ohtsuka
Hisaya Takahashi
Hikaru Kouta
Jun Sakai
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to JP2007556926A priority Critical patent/JPWO2007088959A1/ja
Priority to US12/223,541 priority patent/US20090026565A1/en
Publication of WO2007088959A1 publication Critical patent/WO2007088959A1/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Definitions

  • the present invention relates to an optical module for mutually converting an electrical signal and an optical signal.
  • optical interconnection an electrical signal output from a large scale integrated circuit (LSI) is converted into an optical signal, transmitted, transmitted as an optical signal, and then converted into an electrical signal. Electric signals are transmitted to LSIs.
  • LSIs large scale integrated circuit
  • the signal speed handled by LSIs has increased further, and the number of signal channels often has more than 1000 inputs and outputs.
  • optical modules used in optical interconnection are required to be further increased in speed and mounted in high density.
  • FIG. 1 shows a schematic diagram of a typical conventional optical module.
  • a conventional optical module includes a photoelectric conversion element 503 that mutually converts an electrical signal and an optical signal, an optical communication LSI 502 that is electrically connected to the photoelectric conversion element 503, and other electronic components.
  • the component 504 includes the photoelectric conversion element 503, the optical communication LSI 502, and the electric wiring substrate 501 on which the other electronic components 504 are mounted.
  • a wiring layer forming a wiring pattern is provided on the upper surface of the electric wiring substrate 501.
  • the optical communication LSI 502, the photoelectric conversion element 503, and other electronic components 504 are mounted on the wiring layer, respectively. Yes.
  • Each component is electrically connected to an electrode (not shown) provided on the wiring layer on the upper surface of the electric wiring board 501 by wire bonding 510, and also used as a signal interface between the components. 510 is used.
  • Input / output of an optical signal is performed by an optical distribution line 505 mounted on the top of the photoelectric conversion element 503.
  • FIG. 2 wire bonding mounting in Fig. 1 is changed to flip chip mounting (FCA).
  • FCA flip chip mounting
  • the schematic diagram of the further conventional optical module is shown. This optical module is suitable for handling signals at higher speeds because it can reduce the stray capacitance and inductance due to wiring by adopting flip-chip mounting.
  • the LSI 502 and the photoelectric conversion element 503 mounted on the electric wiring substrate 501 are electrically connected to the electrodes of the electric wiring substrate 501 via the bumps 607, and the components Are electrically connected by an upper wiring layer, a lower wiring layer, and an internal wiring layer respectively provided on the upper surface, the lower surface, and the inside of the electric wiring substrate 501.
  • a photoelectric conversion element that receives and emits an optical signal through a through hole formed in the electric wiring substrate is one of the electric wiring substrates.
  • a photoelectric conversion element that emits and receives light is provided on the surface opposite to the surface provided with the electrode on which the LSI is bonded, and the structure that is connected to the optical wiring disposed on the other surface. The structure etc. which are arrange
  • positioned and connect with an optical wiring are taken.
  • an optical communication LSI, a photoelectric conversion element, and other electronic components are each mounted on an upper wiring layer of an electric wiring board.
  • the wiring layer was provided only on the upper and lower surfaces and inside of the electric wiring board.
  • the electrodes are arranged on the upper surface of the electric wiring board and outside the outer periphery of the electronic component such as an optical communication LSI. There is a need. For this reason, it was necessary to increase the area of the electric wiring board.
  • the mounting surface of the component parts is limited to the upper surface of the electric wiring board, the area of the electric wiring board inevitably becomes more than the area occupied by each component part. Not suitable. Also, due to the inductance component of the wire, impedance mismatch and electrical signal attenuation occur, making it difficult to transmit signals at high speed.
  • the electrode on the electric wiring board is arranged immediately below the component.
  • the area of the electric wiring board can be reduced as compared with the conventional optical module shown in FIG.
  • this conventional optical module is the same as the conventional optical module shown in FIG.
  • the mounting surface of the component parts is limited to the upper surface of the electric wiring board, it is not suitable for higher-density mounting.
  • this conventional optical module uses a wire as a wiring for electrical connection with an electrode, it is possible to prevent deterioration of the transmission band due to an inductance component or the like.
  • the wiring layers that inevitably connect the components are provided on the top, bottom, and interior of the electrical wiring board, respectively, and the bandwidth is limited by the stray capacitance between the wiring layers. There is an inconvenience.
  • the electrode for mounting the LSI is larger than the wiring width of the wiring layer, a parasitic capacitance is generated between this electrode and another conductor.
  • the stray capacitance between these layers becomes a larger value.
  • the wiring between the LSI and the photoelectric conversion element is relatively long and the stray capacitance is large, the band is further degraded significantly. In order to achieve high-speed processing, it is necessary to keep the stray capacitance added to the photoelectric conversion element as small as possible.
  • the conventional optical module mounting structure has many problems in achieving high-speed optical interconnection.
  • an object of the present invention is to provide an optical module that enables high-density mounting, reduces the size of the optical module, and achieves high-speed signal transmission.
  • an optical module includes a photoelectric conversion element that mutually converts an electric signal and an optical signal, and an integrated circuit for optical communication that is electrically connected to the photoelectric conversion element.
  • the optical module also includes a plurality of electrodes on which the photoelectric conversion element and the optical communication integrated circuit are flip-chip mounted, and a plurality of wirings that electrically connect these electrodes. Equipped with electrical wiring boards provided on the bottom and inside, respectively. An electrode to which the photoelectric conversion element is bonded is provided on the side surface of the electric wiring substrate.
  • the photoelectric conversion element is flip-chip mounted on the electrode on the side surface of the electrical wiring board, thereby minimizing the area of the electrical wiring board. It is possible to mount various electronic components with high density. As a result, the optical module can be miniaturized.
  • the photoelectric conversion element is mounted on the side surface of the electric wiring board. By doing so, it is possible to shorten the length of the wiring between the optical modules that perform signal transmission. As a result, attenuation caused by wiring loss and stray capacitance generated between each wiring on the electrical wiring board are reduced, and band degradation due to impedance mismatching and electrical signal attenuation can be minimized. Become.
  • the side electrode provided in the optical module according to the present invention and the surface formed by the side wiring are perpendicular to the wiring and the inner layer of the electric wiring board.
  • the parasitic capacitance generated between the electrode on the side surface and the wiring on the side surface and each wiring and inner layer of the electric wiring board can be minimized, and the deterioration of the band can be prevented. Accordingly, high-speed signal transmission is facilitated, and high-speed optical interconnection can be realized.
  • an engagement pin for positioning the optical wiring connected to the photoelectric conversion element and the photoelectric conversion element may be provided on the side surface of the electric wiring substrate provided in the optical module according to the present invention. Good. As a result, the optical wiring and the photoelectric conversion element are positioned with high accuracy, and the optical coupling loss is suppressed.
  • the light emitting portion or the light receiving portion of the photoelectric conversion element is positioned at the corner between the side surface and the upper surface with respect to the electrical wiring substrate.
  • a reference part may be provided.
  • the present invention it is possible to mount the photoelectric conversion elements and the integrated circuits on the electrical wiring substrate with a high density while minimizing the area of the electrical wiring substrate.
  • the size of the joule can be reduced. Therefore, according to the present invention, parasitic capacitance can be reduced by shortening the wiring length of the electric wiring board, and signal attenuation due to loss can be minimized. Can reduce the parasitic capacitance generated. This suppresses bandwidth degradation, facilitates high-speed signal transmission, and realizes high-speed optical interconnection.
  • FIG. 1 is a diagram showing a structure using wire bonding mounting for wiring as an example of a conventional optical module.
  • FIG. 2 is a diagram showing a structure in which flip-chip mounting via bumps is used for wiring as another example of a conventional optical module.
  • FIG. 3 is a schematic diagram showing the optical module of the first embodiment.
  • FIG. 4 is a perspective view showing wiring and electrodes of an electric wiring board provided in the optical module of the first embodiment.
  • FIG. 5 is a schematic diagram showing an optical module of a second embodiment.
  • FIG. 6 is a schematic diagram showing an optical module of a third embodiment.
  • the optical module of the embodiment includes a photoelectric conversion element 103 that mutually converts an electrical signal and an optical signal, and a large-scale optical communication that is electrically connected to the photoelectric conversion element 103.
  • An integrated circuit (LSI) 102, other electronic components 104, and an electric wiring substrate 101 on which these photoelectric conversion elements 103, LSI 102, and other electronic components 104 are flip-chip mounted are provided.
  • an electric wiring board 101 is a multilayer wiring board, and an upper surface forming a desired wiring pattern on both surfaces, that is, an upper surface and a lower surface of a substrate that also has ceramics and other material forces.
  • a wiring layer 101a and a lower surface wiring layer 101b are respectively formed, and a plurality of internal wiring layers 101c forming a desired wiring pattern are provided in parallel with the upper surface wiring layer 101a and the lower surface wiring layer 101b.
  • a plurality of electrodes 201 are provided on the wiring of the upper surface wiring layer 101 a of the electric wiring substrate 101, and LSI 102 and other electronic components 104 are flip-chip mounted on these electrodes 201 via bumps 107. ing.
  • the electric wiring substrate 101 is provided with a so-called through hole penetrating in the thickness direction, and the electric wiring substrate 101 is cut in the thickness direction along the axis of the through hole.
  • a cross-section of a semi-cylindrical through hole is formed on the side surface of the electric wiring substrate 101.
  • the through-hole cross-section that is, the conductive film provided on the inner surface of the through-hole and this cross-section are used as the electrode 202.
  • a conversion element 103 is mounted.
  • the electric wiring substrate 101 includes an upper surface wiring layer 101a, an internal wiring layer 101c, and a lower surface wiring. Other through-holes are provided to electrically connect each layer of 10 lb wiring.
  • the optical wiring 105 arranged in a straight line is optically connected to the photoelectric conversion element 103 mounted on the side surface of the electric wiring substrate 101.
  • a metal heat dissipating member 106 having a plurality of heat dissipating fins is joined to the upper surface of the LSI 102 mounted on the electric wiring substrate 101 via a heat dissipating material 108 such as a silicone foil compound. Speak.
  • the upper surface wiring layer 101a and the inner wiring layer 10 lc of the electric wiring substrate 101 are provided with wirings that are electrically connected to the side electrodes 202, respectively. Therefore, the photoelectric conversion element 103 whose terminals are bonded to the electrode 202 on the side surface via the bump 107 is used for the LSI 102 and other electronic components bonded to the electrode 201 on the upper wiring layer 101a via the bump 107. It is electrically connected to 104 through wiring.
  • the configuration of the electrode 202 provided on the side surface in this way is not limited to the configuration in which the cross-section of the through hole is used.
  • a structure in which a conductive film is vapor-deposited on the side surface by plating or the like is used as an electrode.
  • the configuration in which the electrodes are formed on the side surface of the electric wiring board is not shown in the figure, but for example, the thickness is relatively thin.
  • a relatively thin electric wiring substrate is formed so as to be wound around the upper surface side of the relatively thick electric wiring substrate such as glass or organic material.
  • the electrodes can be formed on the side surfaces of the electric wiring substrate as described above.
  • a ground layer is often provided in the internal wiring layer of an electric wiring board, and there is a problem in that the band of a signal passing through the wiring deteriorates due to a stray capacitance generated between the wiring and the ground layer. is there.
  • the surface formed by the electrodes provided on the side surface of the electric wiring substrate and the surface formed by the internal wiring layer (ground layer surface) of the electric wiring substrate Since they are positioned at right angles to each other, the stray capacitance generated between them is minimized, and it becomes possible to minimize the degradation of the band.
  • the photoelectric conversion element 103 is a light receiving element
  • stray capacitance with the LSI 102 greatly affects the band limitation.
  • the bandwidth is set to 10 Gbps or more
  • the characteristics cannot be theoretically secured unless the stray capacitance added to the wiring and electrodes of the photoelectric conversion element (light receiving element) 103 is several tens of fF or less.
  • the electrode 202 is provided on the side surface of the electrical wiring substrate 101, and the photoelectric conversion element 103 is flip-chip mounted on the side surface.
  • the optical module can be miniaturized.
  • the mounting position of the LSI 102 can be disposed adjacent to the mounting position of the photoelectric conversion element 103, and the length of the wiring between the LSI 102 and the photoelectric conversion element 103 is also shortened. can do. Therefore, according to the optical module of the present embodiment, band degradation due to wiring loss is suppressed, and high-speed signal transmission is facilitated, so that high-speed optical interconnection can be realized.
  • a part of the other electronic component 104 is disposed inside the electric wiring substrate 101 or mounted on the side surface and the upper and lower surfaces. This makes it possible to achieve a higher density.
  • the optical module of the second embodiment includes an optical wiring 105 and a photoelectric conversion element 103 on the side surface of the electric wiring substrate 101.
  • An engagement pin 308 is provided for positioning the connection position.
  • an engagement connector 309 having an engagement hole with which the engagement pin 308 on the optical module side is engaged is provided.
  • the engagement pin 308 is provided on the side surface of the electric wiring substrate 101.
  • the accuracy of the connection position between the optical wiring 105 and the photoelectric conversion element 103 is improved, so that the attenuation of the optical signal due to the positional deviation of the optical coupling can be further suppressed.
  • the optical module is provided with the engagement pin 308 on the side surface of the electric wiring substrate 101, the optical wiring 105 and the photoelectric conversion element 103 can be detachable by the engagement connector 309. .
  • the optical module of the third embodiment has an electrical module at the corner between the side surface and the upper surface of the electric wiring substrate 101, instead of the engagement pin 306 in the second embodiment.
  • a reference portion 402 for positioning the light emitting portion or the light receiving portion of the photoelectric conversion element 103 with respect to the wiring substrate 101 is formed.
  • the reference portion 402 has a reference upper surface 402a and a reference side surface 402b, and each reference surface 402a, 402b of the reference portion 402 of the electric wiring substrate 101 is positioned with respect to the electric wiring substrate 101 as a positioning reference.
  • the mounting position of the photoelectric conversion element 103 is positioned with high accuracy.
  • an engagement connector 409 having an engagement hole for engaging with the reference portion 402 on the optical module side is provided on the optical wiring 105 side.
  • the reference portion 402 may be formed at the corner between the side surface and the lower surface of the electric wiring substrate 101.
  • the photoelectric conversion element 103 is positioned and mounted using the reference portion 402 of the electric wiring substrate 101 as a positioning reference, so that the electric wiring substrate 101 and the photoelectric conversion element 103 are mounted.
  • the relative position with respect to the light emitting and receiving points is always kept constant. If the positional relationship between the electrical wiring substrate 101, the optical wiring 105, and the engagement connector 409 is always constant, the optical signal is attenuated relatively by the engagement state between the photoelectric conversion element 103 and the optical wiring 105. Can be further suppressed.
  • the optical wiring 105 is wired in a straight line.
  • the optical wiring 105 is an optical signal using a refraction means (not shown) such as a prism.
  • the optical path may be bent and drawn out in another direction.
  • the heat dissipating member 106 may be omitted if the amount of heat generated from the LSI 102 or the like is appropriate.
  • Other electronic components 104 mounted on the substrate 101 are not limited to the configuration mounted on the upper surface wiring layer of the electric wiring substrate, and may be mounted on the lower surface wiring layer of the electric wiring substrate or for electric wiring. Of course, it may be configured to be embedded inside the board and mounted! ⁇ .
  • the optical module according to the present invention is suitable for use in various optical communication devices that transmit and receive information via, for example, an optical fiber.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本発明は、電気信号と光信号とを相互に変換する光電変換素子１０３と、光電変換素子１０３と電気的に接続される光通信用ＬＳＩ１０２とを備える。また、光電変換素子１０３および光通信用ＬＳＩ１０２がフリップチップ実装される複数の電極２０１，２０２と、各電極２０１，２０２を電気的に接続する複数の配線層１０１ａ，１０１ｂ，１０１ｃとを有し、配線層１０１ａ，１０１ｂ，１０１ｃが上面、下面、内部にそれぞれ設けられた電気配線用基板１０１を備える。そして、電気配線用基板１０１の側面には、光電変換素子１０３が接合される電極２０１，２０２が設けられている。

Description

明 細 書
光モシユール
技術分野
[0001] 本発明は、電気信号と光信号とを相互に変換するための光モジュールに関する。
背景技術
[0002] 光インターコネクションでは、大規模集積回路 (LSI)から出力された電気信号を光 信号に変換して送出し、光信号として伝送した後、この光信号を電気信号に変換し て、他の LSIへ電気信号を伝達させている。近年では、 LSIの扱う信号速度がより一 層高速化し、また信号のチャネル数も 1000以上の入出力を持つことが多々ある。こ れより、光インターコネクションで使用する光モジュールは、さらなる高速化、高密度 実装化を図ることが要求されて 、る。
[0003] 図 1に、代表的な従来の光モジュールの模式図を示す。図 1に示すように、従来の 光モジュールは、電気信号と光信号とを相互に変換する光電変換素子 503と、光電 変換素子 503と電気的に接続される光通信用 LSI502と、その他の電子部品 504と 、これら光電変換素子 503、光通信用 LSI502、その他の電子部品 504が実装され る電気配線用基板 501とを備えている。
[0004] 電気配線用基板 501の上面には、配線パターンをなす配線層が設けられており、 この配線層に光通信用 LSI502、光電変換素子 503、およびその他の電子部品 504 がそれぞれ実装されている。各々の構成部品は、ワイヤーボンディング 510によって 、電気配線用基板 501の上面の配線層に設けられた電極 (不図示）と電気的に接続 されており、また構成部品間の信号インタフェースとしてもワイヤーボンディング 510 が用いられている。光信号の入出力は、光電変換素子 503の上部に実装された光配 線 505によって行われる。
[0005] このようなワイヤーボンディング実装の代わりに、フリップチップ構造の光電変換素 子がバンプを介して電気配線用基板に接合される構成が特開 2002— 217234号公 報に開示されている。
[0006] 図 2に、図 1におけるワイヤーボンディング実装を、フリップチップ実装 (FCA)に変 更した従来の光モジュールの模式図を示す。この光モジュールでは、フリップチップ 実装を採用することで、配線による浮遊容量やインダクタンスを減らすことが可能であ るため、より一層高速な信号を扱う場合に適している。
[0007] 図 2に示すように、電気配線用基板 501に実装される LSI502や光電変換素子 50 3は、バンプ 607を介して電気配線用基板 501の電極と電気的に接続され、構成部 品間の信号が、電気配線用基板 501の上面、下面、内部にそれぞれ設けられた上 面配線層、下面配線層、内部配線層によって電気的に接続されている。
[0008] このような構成において光信号を入出力する他の例としては、電気配線用基板に 形成された貫通穴を通して光信号の受光、発光を行う光電変換素子が電気配線用 基板の一方の面に設けられ、他方の面側に配置された光配線と接続する構成や、 L SIが接合される電極が設けられた面とは反対側の面に発光、受光を行う光電変換素 子が配置されて光配線と接続を行う構成等が採られている。
発明の開示
[0009] 上述したように、光インターコネクションのための従来の光モジュールでは、光通信 用 LSIや光電変換素子、その他の電子部品が、電気配線用基板の上面配線層にそ れぞれ実装され、配線層が電気配線用基板の上下面と内部にのみ設けられていた。
[0010] 図 1に示した従来の光モジュールでは、ワイヤーボンディング実装を用いているの で、電極を電気配線用基板の上面かつ光通信用 LSI等の電子部品の外周よりも外 側に配置する必要がある。このため、電気配線用基板の面積を広くする必要があつ た。また、構成部品の実装面が電気配線用基板の上面に制限されるのに伴って、必 然的に電気配線用基板の面積が、各構成部品が占める面積以上となり、高密度実 装には適していない。また、ワイヤーのインダクタンス成分等によって、インピーダンス の不整合や電気信号の減衰が生じ、信号の高速な伝送が困難である。
[0011] 図 2に示した従来の光モジュールでは、構成部品と電極との電気的な接続にワイヤ 一を用いていないため、電気配線用基板上の電極を、構成部品の直下に配置するこ とが可能になり、電気配線用基板の面積を、図 1に示した従来の光モジュールに比 較して小さくすることができる。
[0012] しかしながら、この従来の光モジュールは、図 1に示した従来の光モジュールと同様 に、構成部品の実装面が電気配線用基板の上面に制限されているので、より一層の 高密度な実装には適していない。また、この従来の光モジュールは、電極との電気的 な接続にワイヤーを配線として用いて ヽな 、ので、インダクタンス成分等による伝送 帯域の劣化を防ぐことが可能となる。だが一方、必然的に構成部品間を電気的に接 続する配線層が、電気配線用基板の上面、下面、内部にそれぞれ設けられることと なり、各配線層間での浮遊容量によって帯域制限が生じる不都合がある。
[0013] さらに、 LSIを実装するための電極は、配線層の配線の幅よりも大きいため、この電 極とその他の導体との間で寄生容量が生じる。特に、電気配線用基板の内部配線層 にグランド層が設けられている場合には、これらの層間の浮遊容量がさらに大きな値 になる。また、 LSIと光電変換素子との間の配線の長さが比較的長ぐ浮遊容量が大 きい場合には、さらに著しい帯域の劣化が生じる。高速ィ匕を達成するためには、光電 変換素子に付加される浮遊容量を極限まで小さく抑える必要がある。
[0014] 上述のように従来の光モジュールの実装構造では、光インターコネクションの高速 化を実現する上で、課題となる点が多くあった。
[0015] そこで、本発明は、高密度実装を可能にし、光モジュールの小型化を図り、信号伝 送の高速ィ匕を図ることができる光モジュールを提供することを目的とする。
[0016] 上述した目的を達成するため、本発明に係る光モジュールは、電気信号と光信号と を相互に変換する光電変換素子と、光電変換素子と電気的に接続される光通信用 集積回路とを備える。また、この光モジュールは、光電変換素子および光通信用集 積回路がフリップチップ実装される複数の電極と、これら各電極を電気的に接続する 複数の配線とを有し、この配線が上面、下面、内部にそれぞれ設けられた電気配線 用基板を備える。そして、電気配線用基板の側面には、光電変換素子が接合される 電極が設けられている。
[0017] 以上のように構成された本発明の光モジュールによれば、光電変換素子が電気配 線用基板の側面の電極にフリップチップ実装されることによって、電気配線用基板の 面積を最小限に抑え、各種電子部品を高密度に実装することが可能になる。これに より、光モジュールの小型化を図ることができる。
[0018] また、この光モジュールによれば、光電変換素子が電気配線用基板の側面に実装 されることによって、信号伝達を行う光モジュール間の配線の長さを短縮することがで きる。このため、配線の損失で生じる減衰や電気配線用基板の各配線間で生じる浮 遊容量が小さくなり、インピーダンスの不整合や電気信号の減衰等による帯域劣化も 、最小限に抑えることが可能になる。
[0019] また、本発明に係る光モジュールが備える側面の電極およびこの側面の配線がな す面は、電気配線用基板の配線や内層と直角であることが好ましい。これによつて、 側面の電極やこの側面の配線と、電気配線用基板の各配線や内層との間に生じる 寄生容量が最小限に抑えられ、帯域劣化を防ぐことができる。したがって、高速な信 号伝送が容易になり、光インターコネクションの高速ィ匕を実現することが可能になる。
[0020] また、本発明に係る光モジュールが備える電気配線用基板の側面には、光電変換 素子に接続される光配線と光電変換素子とを位置決めするための係合ピンが設けら れてもよい。これによつて、光配線と光電変換素子とが高精度に位置決めされ、光結 合損失が抑えられる。
[0021] また、本発明に係る光モジュールが備える電気配線用基板には、側面と上面との 角部に、電気配線用基板に対して光電変換素子の発光部または受光部を位置決め するための基準部が設けられてもよい。これによつて、電気配線用基板に対して光電 変換素子が高精度に位置決めされ、光配線と光電変換素子とが高精度に光結合さ れる。
[0022] 上述したように、本発明によれば、電気配線用基板の面積を最小限に抑えて電気 配線用基板に光電変換素子、集積回路を高密度に実装することが可能となり、光モ ジュールの小型化を図ることができる。したがって、本発明によれば、電気配線用基 板の配線長の短縮による寄生容量の低減や損失による信号の減衰を最小限に抑え ることができ、また側面への実装により、この電極や配線に生じる寄生容量を低減す ることができる。これにより帯域劣化が抑えられ、信号伝送の高速ィ匕が容易となり、光 インターコネクションの高速ィ匕を実現することができる。 図面の簡単な説明
[0023] [図 1]従来の光モジュールの一例として、ワイヤーボンディング実装を配線に用いた 構造を示す図である。 [図 2]従来の光モジュールの他の例として、バンプを介したフリップチップ実装を配線 に用いた構造を示す図である。
[図 3]第 1の実施形態の光モジュールを示す模式図である。
[図 4]第 1の実施形態の光モジュールが備える電気配線用基板の配線、電極を示す 斜視図である。
[図 5]第 2の実施形態の光モジュールを示す模式図である。
[図 6]第 3の実施形態の光モジュールを示す模式図である。
発明を実施するための最良の形態
[0024] 以下、本発明の具体的な実施形態について図面を参照して説明する。
[0025] 図 3に示すように、実施形態の光モジュールは、電気信号と光信号とを相互に変換 する光電変換素子 103と、光電変換素子 103と電気的に接続される光通信用大規 模集積回路 (LSI) 102と、その他の電子部品 104と、これら光電変換素子 103、 LSI 102、その他の電子部品 104がフリップチップ実装される電気配線用基板 101とを備 えている。
[0026] 図 4に示すように、電気配線用基板 101は、多層配線基板であって、セラミックやそ の他の材料力もなる基材の両面すなわち上面および下面に、所望の配線パターンを なす上面配線層 101aおよび下面配線層 101bがそれぞれ形成されるとともに、内部 に、上面配線層 101aおよび下面配線層 101bと平行に、所望の配線パターンをなす 複数の内部配線層 101cが設けられている。電気配線用基板 101の上面配線層 101 aの配線には、複数の電極 201が設けられており、これら電極 201に、 LSI102およ びその他の電子部品 104がバンプ 107を介してフリップチップ実装されている。
[0027] また、電気配線用基板 101には、厚み方向に貫通された、いわゆるスルーホール が設けられており、このスルーホールの軸線に沿って電気配線用基板 101を厚み方 向に切断することで、電気配線用基板 101の側面に、半円筒状のスルーホールの断 面が形成されている。そして、電気配線用基板 101の側面には、スルーホールの断 面、すなわち貫通穴の内面に設けられた導通膜およびこの断面を電極 202として利 用し、この電極 202にバンプ 107を介して光電変換素子 103が実装されている。
[0028] また、電気配線用基板 101には、上面配線層 101a、内部配線層 101c、下面配線 層 10 lbの各配線を電気的に接続する他のスルーホールが設けられて ヽる。
[0029] 電気配線用基板 101の側面に実装された光電変換素子 103には、直線状に配置 された光配線 105が光学的に接続されている。
[0030] また、電気配線用基板 101に実装された LSI102の上面には、例えばシリコーンォ イルコンパウンド等の放熱性材料 108を介して、複数の放熱フィンを有する金属製の 放熱部材 106が接合されて ヽる。
[0031] 図 4に示すように、電気配線用基板 101の上面配線層 101aおよび内部配線層 10 lcには、側面の電極 202に電気的に接続された配線がそれぞれ設けられている。し たがって、側面の電極 202にバンプ 107を介して端子が接合された光電変換素子 1 03は、上面配線層 101aの電極 201にバンプ 107を介して接合された LSI102およ びその他の電子部品 104と配線を介して電気的に接続されている。
[0032] このように側面に設けられる電極 202の構成としては、スルーホールの断面が用い られる構成に限定されるものではなぐ一般的な金属箔 (銅箔)が側面に貼り付けられ た構成や、メツキ等によって側面に導電膜が蒸着された構成が電極として用いられて ちょい。
[0033] なお、電気配線用基板の側面に電極を形成する構成としては、図示しな!ヽが、例え ば、厚さが比較的薄 、例えばフレキシブル配線基板等の電気配線用基板にあらかじ め電極および多層の配線層を形成し、この比較的薄い電気配線用基板を、例えば ガラスや有機材料カゝらなる比較的厚い電気配線用基板の上面カゝら側面にわたって 巻き付けるように貼り付ける構成でも、上述のように電気配線用基板の側面に電極を 形成することができる。
[0034] 一般に、電気配線用基板の内部配線層にはグランド層が設けられる場合が多ぐ 配線とこのグランド層との間に生じる浮遊容量によって、配線を通る信号の帯域が劣 化する不都合がある。しかしながら、本実施形態の光モジュールでは、図 3に示した ように、電気配線用基板の側面に設けられた電極がなす面と、電気配線用基板の内 部配線層（グランド層面）がなす面とが互いに直角をなす位置関係になっているので 、相互間で生じる浮遊容量が最小となり、帯域の劣化を最小限に抑えることが可能に なる。 [0035] 特に、光電変換素子 103が受光素子である場合には、 LSI102との浮遊容量が帯 域制限に大きな影響を及ぼす。例えば帯域を lOGbps以上とした場合には、光電変 換素子 (受光素子） 103の配線や電極に付加される浮遊容量を数 10fF以下にしな ければ理論的に特性を確保することができない。このためには、配線長を短縮し、電 極および配線に発生する浮遊容量を最小限にすることが重要である。
[0036] 上述したように、本実施形態の光モジュールによれば、電気配線用基板 101の側 面に電極 202が設けられ、側面に光電変換素子 103がフリップチップ実装されること によって、電気配線用基板 101の面積を最小限に抑えて電気配線用基板 101に光 電変換素子 103、 LSI102を高密度に実装し、光モジュールの小型化を図ることがで きる。
[0037] また、この光モジュールによれば、 LSI102の実装位置を光電変換素子 103の実装 位置に隣接させて配置することが可能となり、 LSI102と光電変換素子 103との間の 配線の長さも短縮することができる。したがって、本実施形態の光モジュールによれ ば、配線の損失による帯域劣化が抑えられ、信号伝送の高速ィ匕が容易になるので、 光インターコネクションの高速ィ匕を実現することができる。
[0038] また、本実施形態の光モジュールによれば、必要に応じて、その他の電子部品 10 4の一部を、電気配線用基板 101の内部に配置する、または側面、上下面に実装す ることによって、より一層の高密度化を達成することが可能になる。
[0039] (第 2の実施形態）
つぎに、第 2の実施形態について図面を参照して説明する。なお、第 2の実施形態 において、便宜上、第 1の実施形態と同一部材には同一符合を付して説明を省略す る。
[0040] 図 5に示すように、第 2の実施形態の光モジュールは、第 1の実施形態の構成に加 えて、電気配線用基板 101の側面に、光配線 105と光電変換素子 103との接続位 置を位置決めするための係合ピン 308が設けられている。また、光配線 105側には、 光モジュール側の係合ピン 308が係合する係合穴を有する係合コネクタ 309が設け られている。
[0041] 本実施形態の光モジュールによれば、電気配線用基板 101の側面に係合ピン 308 力 S設けられることによって、光配線 105と光電変換素子 103との接続位置の精度が 向上されるので、光結合の位置ずれによる光信号の減衰を更に抑えることができる。 また、光モジュールは、電気配線用基板 101の側面に係合ピン 308が設けられること で、光配線 105と光電変換素子 103とが係合コネクタ 309による着脱自在な構造に することが可能となる。
[0042] (第 3の実施形態）
最後に、第 3の実施形態について図面を参照して説明する。なお、第 3の実施形態 において、便宜上、第 1の実施形態と同一部材には同一符合を付して説明を省略す る。
[0043] 図 6に示すように、第 3の実施形態の光モジュールは、第 2の実施形態における係 合ピン 306の代わりに、電気配線用基板 101の側面と上面との角部に、電気配線用 基板 101に対して光電変換素子 103の発光部または受光部を位置決めするための 基準部 402が形成されている。この基準部 402は、基準上面 402aと基準側面 402b とを有しており、電気配線用基板 101の基準部 402の各基準面 402a, 402bをそれ ぞれ位置決め基準として、電気配線用基板 101に対する光電変換素子 103の実装 位置が高精度に位置決めされている。また、光配線 105側には、光モジュール側の 基準部 402に係合する係合穴を有する係合コネクタ 409が設けられている。なお、基 準部 402は、電気配線用基板 101の側面と下面との角部に形成されてもよい。
[0044] 本実施形態の光モジュールは、電気配線用基板 101の基準部 402を位置決め基 準として光電変換素子 103が位置決めされて実装されることによって、電気配線用基 板 101と光電変換素子 103の発光、受光点との相対位置が常に一定に保たれる。電 気配線用基板 101と光配線 105、係合コネクタ 409との係合の位置関係が常に一定 であれば、相対的に光電変換素子 103と光配線 105との係合状態による光信号の 減衰を更に抑えることができる。
[0045] なお、上述した各実施形態の光モジュールでは、光配線 105が真っ直ぐ直線状に 配線されているが、これら光配線 105は、例えばプリズム等の屈折手段 (不図示）を 用いて光信号の光路を曲げて他の方向に引き出されてもよい。また、放熱部材 106 は、 LSI102等からの発熱量が適切であれば、省かれてもよい。さらに、電気配線用 基板 101に実装されるその他の電子部品 104は、電気配線用基板の上面配線層に 実装される構成に限定されるものではなぐ電気配線用基板の下面配線層に実装さ れたり、電気配線用基板の内部に埋め込まれて実装されたりする構成が採られても ょ 、ことは勿！^である。
また、本発明に係る光モジュールは、例えば光ファイバを介して情報の送受信を行 う各種の光通信装置に用いられて好適である。

Claims

請求の範囲
[1] 電気信号と光信号とを相互に変換する光電変換素子と、
前記光電変換素子と電気的に接続される光通信用集積回路と、
前記光電変換素子および前記光通信用集積回路がフリップチップ実装される複数 の電極と、前記各電極を電気的に接続する複数の配線とを有し、該配線が上面、下 面、内部にそれぞれ設けられた電気配線用基板とを備え、
前記電気配線用基板の側面には、前記光電変換素子が接合される前記電極が設 けられて 、ることを特徴とする光モジュール。
[2] 前記電気配線用基板の前記配線がなす面は、前記側面の前記電極がなす面と直 角をなして!/、る請求の範囲 1に記載の光モジュール。
[3] 前記側面の前記電極は、前記電気配線用基板に形成されたスルーホールが、前 記電気配線用基板の厚み方向に切断された部分力 なる請求の範囲 1に記載の光 モジユーノレ。
[4] 前記光通信用集積回路は、前記電気配線用基板の前記上面に設けられた前記電 極に接合されて 、る請求の範囲 1な 、し 3の!、ずれ力 1項に記載の光モジュール。
[5] 前記電極および前記配線が形成された他の電気配線用基板が、前記電気配線用 基板の前記上面と前記側面に跨って設けられることで、前記側面に前記電極が形成 されて 、る請求の範囲 1に記載の光モジュール。
[6] 前記電気配線用基板の前記側面には、前記光電変換素子に接続される光配線と 前記光電変換素子とを位置決めするための係合ピンが設けられている請求の範囲 1 に記載の光モジュール。
[7] 前記電気配線用基板には、前記側面と前記上面との角部に、前記電気配線用基 板に対して前記光電変換素子の発光部または受光部を位置決めするための基準部 が設けられて 、る請求の範囲 1に記載の光モジュール。
[8] 前記電気配線用基板に実装された前記光通信用集積回路には、放熱性材料を介 して金属製の放熱部材が接合されて 、る請求の範囲 1に記載の光モジュール。
PCT/JP2007/051766 2006-02-02 2007-02-02 光モジュール WO2007088959A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007556926A JPWO2007088959A1 (ja) 2006-02-02 2007-02-02 光モジュール
US12/223,541 US20090026565A1 (en) 2006-02-02 2007-02-02 Optical Module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006025894 2006-02-02
JP2006-025894 2006-02-02

Publications (1)

Publication Number Publication Date
WO2007088959A1 true WO2007088959A1 (ja) 2007-08-09

Family

ID=38327527

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/051766 WO2007088959A1 (ja) 2006-02-02 2007-02-02 光モジュール

Country Status (4)

Country Link
US (1) US20090026565A1 (ja)
JP (1) JPWO2007088959A1 (ja)
CN (1) CN101401268A (ja)
WO (1) WO2007088959A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101666894A (zh) * 2008-09-03 2010-03-10 恩益禧电子股份有限公司 光传输设备和制造光传输设备的方法
WO2011074678A1 (ja) * 2009-12-18 2011-06-23 パナソニック電工株式会社 赤外線センサモジュール
RU2515190C1 (ru) * 2012-11-12 2014-05-10 Открытое акционерное общество "НПО "Орион" (ОАО "НПО "Орион") СПОСОБ ИЗГОТОВЛЕНИЯ ФОТОПРИЕМНОГО МОДУЛЯ НА ОСНОВЕ PbSe
JP2016036558A (ja) * 2014-08-08 2016-03-22 Hoya株式会社 撮像モジュール、撮影モジュールの製造方法及び電子スコープ
JP2019216242A (ja) * 2017-11-17 2019-12-19 株式会社東芝 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104037B (zh) * 2010-12-09 2013-07-31 晶科电子（广州）有限公司 一种具有集成电路的发光器件及其制造方法
JP6453796B2 (ja) * 2016-03-14 2019-01-16 株式会社東芝 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111068A (ja) * 1999-10-04 2001-04-20 Japan Aviation Electronics Industry Ltd 光モジュール
JP2002231974A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 光受信装置及びその実装構造及びその製造方法
JP2004006496A (ja) * 2002-05-31 2004-01-08 Yokogawa Electric Corp 受光素子
JP2005039177A (ja) * 2003-06-24 2005-02-10 Stanley Electric Co Ltd 表面実装型半導体電子部品および製造方法
JP2006010891A (ja) * 2004-06-24 2006-01-12 Sony Corp 光結合装置及びその実装構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111068A (ja) * 1999-10-04 2001-04-20 Japan Aviation Electronics Industry Ltd 光モジュール
JP2002231974A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 光受信装置及びその実装構造及びその製造方法
JP2004006496A (ja) * 2002-05-31 2004-01-08 Yokogawa Electric Corp 受光素子
JP2005039177A (ja) * 2003-06-24 2005-02-10 Stanley Electric Co Ltd 表面実装型半導体電子部品および製造方法
JP2006010891A (ja) * 2004-06-24 2006-01-12 Sony Corp 光結合装置及びその実装構造

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101666894A (zh) * 2008-09-03 2010-03-10 恩益禧电子股份有限公司 光传输设备和制造光传输设备的方法
WO2011074678A1 (ja) * 2009-12-18 2011-06-23 パナソニック電工株式会社 赤外線センサモジュール
JP2011128067A (ja) * 2009-12-18 2011-06-30 Panasonic Electric Works Co Ltd 赤外線センサモジュール
US8952331B2 (en) 2009-12-18 2015-02-10 Panasonic Corporation Infrared sensor module
RU2515190C1 (ru) * 2012-11-12 2014-05-10 Открытое акционерное общество "НПО "Орион" (ОАО "НПО "Орион") СПОСОБ ИЗГОТОВЛЕНИЯ ФОТОПРИЕМНОГО МОДУЛЯ НА ОСНОВЕ PbSe
JP2016036558A (ja) * 2014-08-08 2016-03-22 Hoya株式会社 撮像モジュール、撮影モジュールの製造方法及び電子スコープ
JP2019216242A (ja) * 2017-11-17 2019-12-19 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN101401268A (zh) 2009-04-01
JPWO2007088959A1 (ja) 2009-06-25
US20090026565A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
US6829398B2 (en) Optical waveguide apparatus
JP4425936B2 (ja) 光モジュール
US7717628B2 (en) System package using flexible optical and electrical wiring and signal processing method thereof
US7249897B2 (en) Optical module
JP5840411B2 (ja) 光電気混載可撓性プリント配線板及びその受発光素子実装方法
US20060095639A1 (en) Structures and methods for proximity communication using bridge chips
US20080008477A1 (en) Optical transmission between devices on circuit board
WO2007088959A1 (ja) 光モジュール
US20060045434A1 (en) Optical semiconductor module and semiconductor device including the same
JP5247880B2 (ja) 光電気配線基板および光モジュール
JP2003273278A (ja) パッケージ型半導体装置
US20050244095A1 (en) Integrated optical sub-assembly having epoxy chip package
US9341791B2 (en) Optical module, manufacturing method of optical module and optical communication device
US8110929B2 (en) Semiconductor module
JP2003279771A (ja) 光導波装置、光電融合基板、高速光シリアルバス、及びこれらの製造方法
US11553598B2 (en) Integrated electro-optical flexible circuit board
JP2006258835A (ja) 光導波モジュール、並びに、光電変換装置及び光導波部材
US20080078571A1 (en) Device mounting board and semiconductor module
JP2003227951A (ja) 光導波装置、その製造方法、およびそれを用いた光電気混載基板
JP2000277814A (ja) 光通信モジュール
US6812576B1 (en) Fanned out interconnect via structure for electronic package substrates
WO2008121075A1 (en) Optical interconnect structure and method
KR20050101944A (ko) 반도체 칩 패키지
TWI840996B (zh) 電子裝置及其製造方法
WO2023243271A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2007556926

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12223541

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 200780008867.X

Country of ref document: CN

122 Ep: pct application non-entry in european phase

Ref document number: 07707940

Country of ref document: EP

Kind code of ref document: A1