JPWO2007088959A1 - 光モジュール - Google Patents

光モジュール Download PDF

Info

Publication number
JPWO2007088959A1
JPWO2007088959A1 JP2007556926A JP2007556926A JPWO2007088959A1 JP WO2007088959 A1 JPWO2007088959 A1 JP WO2007088959A1 JP 2007556926 A JP2007556926 A JP 2007556926A JP 2007556926 A JP2007556926 A JP 2007556926A JP WO2007088959 A1 JPWO2007088959 A1 JP WO2007088959A1
Authority
JP
Japan
Prior art keywords
photoelectric conversion
wiring substrate
conversion element
optical module
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007556926A
Other languages
English (en)
Inventor
有秀 野田
有秀 野田
小田　三紀雄
三紀雄 小田
大塚　隆
隆 大塚
久弥 高橋
久弥 高橋
古宇田　光
光 古宇田
淳 堺
淳 堺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2007088959A1 publication Critical patent/JPWO2007088959A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本発明は、電気信号と光信号とを相互に変換する光電変換素子１０３と、光電変換素子１０３と電気的に接続される光通信用ＬＳＩ１０２とを備える。また、光電変換素子１０３および光通信用ＬＳＩ１０２がフリップチップ実装される複数の電極２０１，２０２と、各電極２０１，２０２を電気的に接続する複数の配線層１０１ａ，１０１ｂ，１０１ｃとを有し、配線層１０１ａ，１０１ｂ，１０１ｃが上面、下面、内部にそれぞれ設けられた電気配線用基板１０１を備える。そして、電気配線用基板１０１の側面には、光電変換素子１０３が接合される電極２０１，２０２が設けられている。

Description

本発明は、電気信号と光信号とを相互に変換するための光モジュールに関する。
光インターコネクションでは、大規模集積回路（ＬＳＩ）から出力された電気信号を光信号に変換して送出し、光信号として伝送した後、この光信号を電気信号に変換して、他のＬＳＩへ電気信号を伝達させている。近年では、ＬＳＩの扱う信号速度がより一層高速化し、また信号のチャネル数も１０００以上の入出力を持つことが多々ある。これより、光インターコネクションで使用する光モジュールは、さらなる高速化、高密度実装化を図ることが要求されている。
図１に、代表的な従来の光モジュールの模式図を示す。図１に示すように、従来の光モジュールは、電気信号と光信号とを相互に変換する光電変換素子５０３と、光電変換素子５０３と電気的に接続される光通信用ＬＳＩ５０２と、その他の電子部品５０４と、これら光電変換素子５０３、光通信用ＬＳＩ５０２、その他の電子部品５０４が実装される電気配線用基板５０１とを備えている。
電気配線用基板５０１の上面には、配線パターンをなす配線層が設けられており、この配線層に光通信用ＬＳＩ５０２、光電変換素子５０３、およびその他の電子部品５０４がそれぞれ実装されている。各々の構成部品は、ワイヤーボンディング５１０によって、電気配線用基板５０１の上面の配線層に設けられた電極（不図示）と電気的に接続されており、また構成部品間の信号インタフェースとしてもワイヤーボンディング５１０が用いられている。光信号の入出力は、光電変換素子５０３の上部に実装された光配線５０５によって行われる。
このようなワイヤーボンディング実装の代わりに、フリップチップ構造の光電変換素子がバンプを介して電気配線用基板に接合される構成が特開２００２−２１７２３４号公報に開示されている。
図２に、図１におけるワイヤーボンディング実装を、フリップチップ実装（ＦＣＡ）に変更した従来の光モジュールの模式図を示す。この光モジュールでは、フリップチップ実装を採用することで、配線による浮遊容量やインダクタンスを減らすことが可能であるため、より一層高速な信号を扱う場合に適している。
図２に示すように、電気配線用基板５０１に実装されるＬＳＩ５０２や光電変換素子５０３は、バンプ６０７を介して電気配線用基板５０１の電極と電気的に接続され、構成部品間の信号が、電気配線用基板５０１の上面、下面、内部にそれぞれ設けられた上面配線層、下面配線層、内部配線層によって電気的に接続されている。
このような構成において光信号を入出力する他の例としては、電気配線用基板に形成された貫通穴を通して光信号の受光、発光を行う光電変換素子が電気配線用基板の一方の面に設けられ、他方の面側に配置された光配線と接続する構成や、ＬＳＩが接合される電極が設けられた面とは反対側の面に発光、受光を行う光電変換素子が配置されて光配線と接続を行う構成等が採られている。
上述したように、光インターコネクションのための従来の光モジュールでは、光通信用ＬＳＩや光電変換素子、その他の電子部品が、電気配線用基板の上面配線層にそれぞれ実装され、配線層が電気配線用基板の上下面と内部にのみ設けられていた。
図１に示した従来の光モジュールでは、ワイヤーボンディング実装を用いているので、電極を電気配線用基板の上面かつ光通信用ＬＳＩ等の電子部品の外周よりも外側に配置する必要がある。このため、電気配線用基板の面積を広くする必要があった。また、構成部品の実装面が電気配線用基板の上面に制限されるのに伴って、必然的に電気配線用基板の面積が、各構成部品が占める面積以上となり、高密度実装には適していない。また、ワイヤーのインダクタンス成分等によって、インピーダンスの不整合や電気信号の減衰が生じ、信号の高速な伝送が困難である。
図２に示した従来の光モジュールでは、構成部品と電極との電気的な接続にワイヤーを用いていないため、電気配線用基板上の電極を、構成部品の直下に配置することが可能になり、電気配線用基板の面積を、図１に示した従来の光モジュールに比較して小さくすることができる。
しかしながら、この従来の光モジュールは、図１に示した従来の光モジュールと同様に、構成部品の実装面が電気配線用基板の上面に制限されているので、より一層の高密度な実装には適していない。また、この従来の光モジュールは、電極との電気的な接続にワイヤーを配線として用いていないので、インダクタンス成分等による伝送帯域の劣化を防ぐことが可能となる。だが一方、必然的に構成部品間を電気的に接続する配線層が、電気配線用基板の上面、下面、内部にそれぞれ設けられることとなり、各配線層間での浮遊容量によって帯域制限が生じる不都合がある。
さらに、ＬＳＩを実装するための電極は、配線層の配線の幅よりも大きいため、この電極とその他の導体との間で寄生容量が生じる。特に、電気配線用基板の内部配線層にグランド層が設けられている場合には、これらの層間の浮遊容量がさらに大きな値になる。また、ＬＳＩと光電変換素子との間の配線の長さが比較的長く、浮遊容量が大きい場合には、さらに著しい帯域の劣化が生じる。高速化を達成するためには、光電変換素子に付加される浮遊容量を極限まで小さく抑える必要がある。
上述のように従来の光モジュールの実装構造では、光インターコネクションの高速化を実現する上で、課題となる点が多くあった。
そこで、本発明は、高密度実装を可能にし、光モジュールの小型化を図り、信号伝送の高速化を図ることができる光モジュールを提供することを目的とする。
上述した目的を達成するため、本発明に係る光モジュールは、電気信号と光信号とを相互に変換する光電変換素子と、光電変換素子と電気的に接続される光通信用集積回路とを備える。また、この光モジュールは、光電変換素子および光通信用集積回路がフリップチップ実装される複数の電極と、これら各電極を電気的に接続する複数の配線とを有し、この配線が上面、下面、内部にそれぞれ設けられた電気配線用基板を備える。そして、電気配線用基板の側面には、光電変換素子が接合される電極が設けられている。
以上のように構成された本発明の光モジュールによれば、光電変換素子が電気配線用基板の側面の電極にフリップチップ実装されることによって、電気配線用基板の面積を最小限に抑え、各種電子部品を高密度に実装することが可能になる。これにより、光モジュールの小型化を図ることができる。
また、この光モジュールによれば、光電変換素子が電気配線用基板の側面に実装されることによって、信号伝達を行う光モジュール間の配線の長さを短縮することができる。このため、配線の損失で生じる減衰や電気配線用基板の各配線間で生じる浮遊容量が小さくなり、インピーダンスの不整合や電気信号の減衰等による帯域劣化も、最小限に抑えることが可能になる。
また、本発明に係る光モジュールが備える側面の電極およびこの側面の配線がなす面は、電気配線用基板の配線や内層と直角であることが好ましい。これによって、側面の電極やこの側面の配線と、電気配線用基板の各配線や内層との間に生じる寄生容量が最小限に抑えられ、帯域劣化を防ぐことができる。したがって、高速な信号伝送が容易になり、光インターコネクションの高速化を実現することが可能になる。
また、本発明に係る光モジュールが備える電気配線用基板の側面には、光電変換素子に接続される光配線と光電変換素子とを位置決めするための係合ピンが設けられてもよい。これによって、光配線と光電変換素子とが高精度に位置決めされ、光結合損失が抑えられる。
また、本発明に係る光モジュールが備える電気配線用基板には、側面と上面との角部に、電気配線用基板に対して光電変換素子の発光部または受光部を位置決めするための基準部が設けられてもよい。これによって、電気配線用基板に対して光電変換素子が高精度に位置決めされ、光配線と光電変換素子とが高精度に光結合される。
上述したように、本発明によれば、電気配線用基板の面積を最小限に抑えて電気配線用基板に光電変換素子、集積回路を高密度に実装することが可能となり、光モジュールの小型化を図ることができる。したがって、本発明によれば、電気配線用基板の配線長の短縮による寄生容量の低減や損失による信号の減衰を最小限に抑えることができ、また側面への実装により、この電極や配線に生じる寄生容量を低減することができる。これにより帯域劣化が抑えられ、信号伝送の高速化が容易となり、光インターコネクションの高速化を実現することができる。
従来の光モジュールの一例として、ワイヤーボンディング実装を配線に用いた構造を示す図である。 従来の光モジュールの他の例として、バンプを介したフリップチップ実装を配線に用いた構造を示す図である。 第１の実施形態の光モジュールを示す模式図である。 第１の実施形態の光モジュールが備える電気配線用基板の配線、電極を示す斜視図である。 第２の実施形態の光モジュールを示す模式図である。 第３の実施形態の光モジュールを示す模式図である。
以下、本発明の具体的な実施形態について図面を参照して説明する。
図３に示すように、実施形態の光モジュールは、電気信号と光信号とを相互に変換する光電変換素子１０３と、光電変換素子１０３と電気的に接続される光通信用大規模集積回路（ＬＳＩ）１０２と、その他の電子部品１０４と、これら光電変換素子１０３、ＬＳＩ１０２、その他の電子部品１０４がフリップチップ実装される電気配線用基板１０１とを備えている。
図４に示すように、電気配線用基板１０１は、多層配線基板であって、セラミックやその他の材料からなる基材の両面すなわち上面および下面に、所望の配線パターンをなす上面配線層１０１ａおよび下面配線層１０１ｂがそれぞれ形成されるとともに、内部に、上面配線層１０１ａおよび下面配線層１０１ｂと平行に、所望の配線パターンをなす複数の内部配線層１０１ｃが設けられている。電気配線用基板１０１の上面配線層１０１ａの配線には、複数の電極２０１が設けられており、これら電極２０１に、ＬＳＩ１０２およびその他の電子部品１０４がバンプ１０７を介してフリップチップ実装されている。
また、電気配線用基板１０１には、厚み方向に貫通された、いわゆるスルーホールが設けられており、このスルーホールの軸線に沿って電気配線用基板１０１を厚み方向に切断することで、電気配線用基板１０１の側面に、半円筒状のスルーホールの断面が形成されている。そして、電気配線用基板１０１の側面には、スルーホールの断面、すなわち貫通穴の内面に設けられた導通膜およびこの断面を電極２０２として利用し、この電極２０２にバンプ１０７を介して光電変換素子１０３が実装されている。
また、電気配線用基板１０１には、上面配線層１０１ａ、内部配線層１０１ｃ、下面配線層１０１ｂの各配線を電気的に接続する他のスルーホールが設けられている。
電気配線用基板１０１の側面に実装された光電変換素子１０３には、直線状に配置された光配線１０５が光学的に接続されている。
また、電気配線用基板１０１に実装されたＬＳＩ１０２の上面には、例えばシリコーンオイルコンパウンド等の放熱性材料１０８を介して、複数の放熱フィンを有する金属製の放熱部材１０６が接合されている。
図４に示すように、電気配線用基板１０１の上面配線層１０１ａおよび内部配線層１０１ｃには、側面の電極２０２に電気的に接続された配線がそれぞれ設けられている。したがって、側面の電極２０２にバンプ１０７を介して端子が接合された光電変換素子１０３は、上面配線層１０１ａの電極２０１にバンプ１０７を介して接合されたＬＳＩ１０２およびその他の電子部品１０４と配線を介して電気的に接続されている。
このように側面に設けられる電極２０２の構成としては、スルーホールの断面が用いられる構成に限定されるものではなく、一般的な金属箔（銅箔）が側面に貼り付けられた構成や、メッキ等によって側面に導電膜が蒸着された構成が電極として用いられてもよい。
なお、電気配線用基板の側面に電極を形成する構成としては、図示しないが、例えば、厚さが比較的薄い例えばフレキシブル配線基板等の電気配線用基板にあらかじめ電極および多層の配線層を形成し、この比較的薄い電気配線用基板を、例えばガラスや有機材料からなる比較的厚い電気配線用基板の上面から側面にわたって巻き付けるように貼り付ける構成でも、上述のように電気配線用基板の側面に電極を形成することができる。
一般に、電気配線用基板の内部配線層にはグランド層が設けられる場合が多く、配線とこのグランド層との間に生じる浮遊容量によって、配線を通る信号の帯域が劣化する不都合がある。しかしながら、本実施形態の光モジュールでは、図３に示したように、電気配線用基板の側面に設けられた電極がなす面と、電気配線用基板の内部配線層（グランド層面）がなす面とが互いに直角をなす位置関係になっているので、相互間で生じる浮遊容量が最小となり、帯域の劣化を最小限に抑えることが可能になる。
特に、光電変換素子１０３が受光素子である場合には、ＬＳＩ１０２との浮遊容量が帯域制限に大きな影響を及ぼす。例えば帯域を１０Ｇｂｐｓ以上とした場合には、光電変換素子（受光素子）１０３の配線や電極に付加される浮遊容量を数１０ｆＦ以下にしなければ理論的に特性を確保することができない。このためには、配線長を短縮し、電極および配線に発生する浮遊容量を最小限にすることが重要である。
上述したように、本実施形態の光モジュールによれば、電気配線用基板１０１の側面に電極２０２が設けられ、側面に光電変換素子１０３がフリップチップ実装されることによって、電気配線用基板１０１の面積を最小限に抑えて電気配線用基板１０１に光電変換素子１０３、ＬＳＩ１０２を高密度に実装し、光モジュールの小型化を図ることができる。
また、この光モジュールによれば、ＬＳＩ１０２の実装位置を光電変換素子１０３の実装位置に隣接させて配置することが可能となり、ＬＳＩ１０２と光電変換素子１０３との間の配線の長さも短縮することができる。したがって、本実施形態の光モジュールによれば、配線の損失による帯域劣化が抑えられ、信号伝送の高速化が容易になるので、光インターコネクションの高速化を実現することができる。
また、本実施形態の光モジュールによれば、必要に応じて、その他の電子部品１０４の一部を、電気配線用基板１０１の内部に配置する、または側面、上下面に実装することによって、より一層の高密度化を達成することが可能になる。
（第２の実施形態）
つぎに、第２の実施形態について図面を参照して説明する。なお、第２の実施形態において、便宜上、第１の実施形態と同一部材には同一符合を付して説明を省略する。
図５に示すように、第２の実施形態の光モジュールは、第１の実施形態の構成に加えて、電気配線用基板１０１の側面に、光配線１０５と光電変換素子１０３との接続位置を位置決めするための係合ピン３０８が設けられている。また、光配線１０５側には、光モジュール側の係合ピン３０８が係合する係合穴を有する係合コネクタ３０９が設けられている。
本実施形態の光モジュールによれば、電気配線用基板１０１の側面に係合ピン３０８が設けられることによって、光配線１０５と光電変換素子１０３との接続位置の精度が向上されるので、光結合の位置ずれによる光信号の減衰を更に抑えることができる。また、光モジュールは、電気配線用基板１０１の側面に係合ピン３０８が設けられることで、光配線１０５と光電変換素子１０３とが係合コネクタ３０９による着脱自在な構造にすることが可能となる。
（第３の実施形態）
最後に、第３の実施形態について図面を参照して説明する。なお、第３の実施形態において、便宜上、第１の実施形態と同一部材には同一符合を付して説明を省略する。
図６に示すように、第３の実施形態の光モジュールは、第２の実施形態における係合ピン３０６の代わりに、電気配線用基板１０１の側面と上面との角部に、電気配線用基板１０１に対して光電変換素子１０３の発光部または受光部を位置決めするための基準部４０２が形成されている。この基準部４０２は、基準上面４０２ａと基準側面４０２ｂとを有しており、電気配線用基板１０１の基準部４０２の各基準面４０２ａ，４０２ｂをそれぞれ位置決め基準として、電気配線用基板１０１に対する光電変換素子１０３の実装位置が高精度に位置決めされている。また、光配線１０５側には、光モジュール側の基準部４０２に係合する係合穴を有する係合コネクタ４０９が設けられている。なお、基準部４０２は、電気配線用基板１０１の側面と下面との角部に形成されてもよい。
本実施形態の光モジュールは、電気配線用基板１０１の基準部４０２を位置決め基準として光電変換素子１０３が位置決めされて実装されることによって、電気配線用基板１０１と光電変換素子１０３の発光、受光点との相対位置が常に一定に保たれる。電気配線用基板１０１と光配線１０５、係合コネクタ４０９との係合の位置関係が常に一定であれば、相対的に光電変換素子１０３と光配線１０５との係合状態による光信号の減衰を更に抑えることができる。
なお、上述した各実施形態の光モジュールでは、光配線１０５が真っ直ぐ直線状に配線されているが、これら光配線１０５は、例えばプリズム等の屈折手段（不図示）を用いて光信号の光路を曲げて他の方向に引き出されてもよい。また、放熱部材１０６は、ＬＳＩ１０２等からの発熱量が適切であれば、省かれてもよい。さらに、電気配線用基板１０１に実装されるその他の電子部品１０４は、電気配線用基板の上面配線層に実装される構成に限定されるものではなく、電気配線用基板の下面配線層に実装されたり、電気配線用基板の内部に埋め込まれて実装されたりする構成が採られてもよいことは勿論である。
また、本発明に係る光モジュールは、例えば光ファイバを介して情報の送受信を行う各種の光通信装置に用いられて好適である。

Claims (8)

  1. 電気信号と光信号とを相互に変換する光電変換素子と、
    前記光電変換素子と電気的に接続される光通信用集積回路と、
    前記光電変換素子および前記光通信用集積回路がフリップチップ実装される複数の電極と、前記各電極を電気的に接続する複数の配線とを有し、該配線が上面、下面、内部にそれぞれ設けられた電気配線用基板とを備え、
    前記電気配線用基板の側面には、前記光電変換素子が接合される前記電極が設けられていることを特徴とする光モジュール。
  2. 前記電気配線用基板の前記配線がなす面は、前記側面の前記電極がなす面と直角をなしている請求の範囲１に記載の光モジュール。
  3. 前記側面の前記電極は、前記電気配線用基板に形成されたスルーホールが、前記電気配線用基板の厚み方向に切断された部分からなる請求の範囲１に記載の光モジュール。
  4. 前記光通信用集積回路は、前記電気配線用基板の前記上面に設けられた前記電極に接合されている請求の範囲１ないし３のいずれか１項に記載の光モジュール。
  5. 前記電極および前記配線が形成された他の電気配線用基板が、前記電気配線用基板の前記上面と前記側面に跨って設けられることで、前記側面に前記電極が形成されている請求の範囲１に記載の光モジュール。
  6. 前記電気配線用基板の前記側面には、前記光電変換素子に接続される光配線と前記光電変換素子とを位置決めするための係合ピンが設けられている請求の範囲１に記載の光モジュール。
  7. 前記電気配線用基板には、前記側面と前記上面との角部に、前記電気配線用基板に対して前記光電変換素子の発光部または受光部を位置決めするための基準部が設けられている請求の範囲１に記載の光モジュール。
  8. 前記電気配線用基板に実装された前記光通信用集積回路には、放熱性材料を介して金属製の放熱部材が接合されている請求の範囲１に記載の光モジュール。
JP2007556926A 2006-02-02 2007-02-02 光モジュール Withdrawn JPWO2007088959A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006025894 2006-02-02
JP2006025894 2006-02-02
PCT/JP2007/051766 WO2007088959A1 (ja) 2006-02-02 2007-02-02 光モジュール

Publications (1)

Publication Number Publication Date
JPWO2007088959A1 true JPWO2007088959A1 (ja) 2009-06-25

Family

ID=38327527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007556926A Withdrawn JPWO2007088959A1 (ja) 2006-02-02 2007-02-02 光モジュール

Country Status (4)

Country Link
US (1) US20090026565A1 (ja)
JP (1) JPWO2007088959A1 (ja)
CN (1) CN101401268A (ja)
WO (1) WO2007088959A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010060793A (ja) * 2008-09-03 2010-03-18 Nec Electronics Corp 光伝送装置及びその製造方法
JP5793679B2 (ja) 2009-12-18 2015-10-14 パナソニックＩｐマネジメント株式会社 赤外線センサモジュール
CN102104037B (zh) * 2010-12-09 2013-07-31 晶科电子（广州）有限公司 一种具有集成电路的发光器件及其制造方法
RU2515190C1 (ru) * 2012-11-12 2014-05-10 Открытое акционерное общество "НПО "Орион" (ОАО "НПО "Орион") СПОСОБ ИЗГОТОВЛЕНИЯ ФОТОПРИЕМНОГО МОДУЛЯ НА ОСНОВЕ PbSe
JP6261473B2 (ja) * 2014-08-08 2018-01-17 Hoya株式会社 電子スコープ及び電子スコープの製造方法
JP6453796B2 (ja) * 2016-03-14 2019-01-16 株式会社東芝 半導体装置およびその製造方法
JP6972067B2 (ja) * 2017-11-17 2021-11-24 株式会社東芝 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111068A (ja) * 1999-10-04 2001-04-20 Japan Aviation Electronics Industry Ltd 光モジュール
JP2002231974A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 光受信装置及びその実装構造及びその製造方法
JP2004006496A (ja) * 2002-05-31 2004-01-08 Yokogawa Electric Corp 受光素子
JP3876250B2 (ja) * 2003-06-24 2007-01-31 スタンレー電気株式会社 表面実装型半導体電子部品および製造方法
JP2006010891A (ja) * 2004-06-24 2006-01-12 Sony Corp 光結合装置及びその実装構造

Also Published As

Publication number Publication date
WO2007088959A1 (ja) 2007-08-09
US20090026565A1 (en) 2009-01-29
CN101401268A (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
JP5840411B2 (ja) 光電気混載可撓性プリント配線板及びその受発光素子実装方法
US8921995B1 (en) Integrated circuit package including a three-dimensional fan-out/fan-in signal routing
TWI262582B (en) LSI package, circuit device including the same, and manufacturing method of circuit device
US7306377B2 (en) Integrated optical sub-assembly having epoxy chip package
CN110780397A (zh) 一种光模块
JP5654288B2 (ja) 光モジュール及び高周波モジュール
JP2011043835A (ja) 印刷回路基板及びその製造方法
JPWO2007088959A1 (ja) 光モジュール
US20120014641A1 (en) Optical-electrical wiring board and optical module
US8110929B2 (en) Semiconductor module
JP2007071980A (ja) 光モジュール
US20210315108A1 (en) Integrated Electro-Optical Flexible Circuit Board
JP7063695B2 (ja) 光モジュール
CN105339820A (zh) 光模块用部件、光模块以及电子设备
JP2008109094A (ja) 素子搭載用基板および半導体モジュール
JP2006053266A (ja) 光半導体モジュールとそれを用いた半導体装置
CN109752804B (zh) 光模块构造体
US7450793B2 (en) Semiconductor device integrated with opto-electric component and method for fabricating the same
JP7294948B2 (ja) 光モジュール
JP2000277814A (ja) 光通信モジュール
JP2011155199A (ja) 回路実装基板
US6812576B1 (en) Fanned out interconnect via structure for electronic package substrates
JP2022088061A (ja) 光モジュール
CN113281859A (zh) 一种光模块
JP2007108471A (ja) 光電気複合フレキシブルプリント基板

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100419