JP2006053266A - 光半導体モジュールとそれを用いた半導体装置 - Google Patents

光半導体モジュールとそれを用いた半導体装置 Download PDF

Info

Publication number
JP2006053266A
JP2006053266A JP2004233749A JP2004233749A JP2006053266A JP 2006053266 A JP2006053266 A JP 2006053266A JP 2004233749 A JP2004233749 A JP 2004233749A JP 2004233749 A JP2004233749 A JP 2004233749A JP 2006053266 A JP2006053266 A JP 2006053266A
Authority
JP
Japan
Prior art keywords
optical semiconductor
optical
guide
semiconductor element
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004233749A
Other languages
English (en)
Inventor
Hideo Numata
英夫 沼田
Tomoaki Takubo
知章 田窪
Hideto Furuyama
英人 古山
Hiroshi Hamazaki
浩史 濱崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004233749A priority Critical patent/JP2006053266A/ja
Priority to TW094126236A priority patent/TWI281050B/zh
Priority to CNB2005100877813A priority patent/CN100426540C/zh
Priority to KR1020050072643A priority patent/KR20060050316A/ko
Priority to US11/200,045 priority patent/US7438481B2/en
Publication of JP2006053266A publication Critical patent/JP2006053266A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3632—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means
    • G02B6/3644—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means the coupling means being through-holes or wall apertures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4251—Sealed packages
    • G02B6/4253—Sealed packages by embedding housing components in an adhesive or a polymer material
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4255—Moulded or casted packages
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3648—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures
    • G02B6/3652—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures the additional structures being prepositioning mounting areas, allowing only movement in one dimension, e.g. grooves, trenches or vias in the microbench surface, i.e. self aligning supporting carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】ＬＳＩ配線等の短距離光配線に求められる小型で低コストの光半導体モジュールを提供する。
【解決手段】ガイド２は、光伝送路の位置決め部４と、この位置決め部４に配置される光伝送路の一端面が露出する光半導体搭載面７と、光半導体搭載面７に形成された配線層８とを有する。光半導体素子９は、その発光面または受光面が光伝送路の一端面と対向するようにガイド２の光半導体搭載面７に搭載され、かつ配線層８と電気的に接続される。また、光半導体素子９を駆動する駆動用半導体素子１１は、光半導体素子９と隣接配置されて光半導体モジュール１に内蔵される。
【選択図】図１

Description

本発明は、短距離光配線用として比較的簡易な構造で光結合を実現する光半導体モジュールとそれを用いた半導体装置に関する。
バイポーラトランジスタや電界効果トランジスタ等の電子デバイスの性能向上によって、大規模集積回路（ＬＳＩ）では飛躍的な動作速度の向上が図られている。しかし、ＬＳＩの内部動作が高速化されても、それを実装するプリント基板レベルの動作速度はＬＳＩの内部動作より低く抑えられ、そのプリント基板を装着するラックレベルではさらに動作速度が低く抑えられている。これらは動作周波数の上昇に伴う電気配線の伝送損失、雑音や電磁障害の増大等に起因するものであり、信号品質を確保するために長い配線ほど動作周波数は低く抑えられる。このため、半導体装置においてはＬＳＩ自体の動作速度より実装技術がシステム動作速度を支配するという傾向が益々強まってきている。
上述したような半導体装置が直面している問題に対して、ＬＳＩ間を光で接続する光配線技術の適用が検討されており、またそのような光配線を実現するための光半導体モジュールが提案されている（例えば特許文献１参照）。光配線は直流から100GHzの周波数領域で損失等の周波数依存性がほとんどなく、配線路の電磁障害や接地電位変動雑音もないため、数10Gbpsの配線を容易に実現することができる。この種のＬＳＩ間の光配線を実現するためには、例えば特許文献１に示されているような簡易構造の光半導体モジュールが必要となる。また、ＬＳＩ配線には多数の光伝送路が必要であることから、光半導体モジュールの低コスト化を図ることが重要となる。
特開2000-347072号公報
一般的な光半導体モジュールは、結像用のレンズ等を組み込んだり、また光ファイバの結合部をコネクタ構造としたりするため、あまり小型化できないものが多い。それに比べて、例えば特許文献１に記載されているような光半導体モジュールは、光ファイバ等の光伝送路と光半導体素子とを直接結合して一体化しているため、比較的小型化が容易であるという利点を有している。ただし、特許文献１に記載されている光半導体モジュールは、以下に示すような難点を有している。
すなわち、特許文献１記載の光半導体モジュールは、光ファイバとその支持部材を一体形成し、その上で光半導体素子搭載用の電極を形成している。このため、電極のパターン描画もしくはパターン転写を、光ファイバを保持した支持部材の非常に狭い端面に行う必要がある。すなわち、数mから数10mの光ファイバを取り付けたままの状態で、数μm精度のパターンニングを支持部材端面の微小領域に行う必要がある。このような支持部材端面へのパターンニングを含む電極の形成工程は、光半導体モジュールの製造コストの大幅な増加や製造歩留りの低下等を招いてしまう。
さらに、通常の光半導体モジュールでは光半導体素子を駆動するために、高速信号対応のドライバ素子やレシーバ素子が必要とされるが、特許文献１にはこれら駆動素子の搭載方法が何等示されていない。例えば、駆動素子の搭載形態によっては、光半導体モジュールが大型化したり、また光半導体素子と駆動素子との間の電気配線部分が長くなるというような問題が生じる。
本発明はこのような課題に対処するためになされたものであって、ＬＳＩ配線等の短距離光配線に求められる小型で低コストの光半導体モジュールとそれを用いた半導体装置を提供することを目的としている。
本発明の一態様に係る光半導体モジュールは、光伝送路の位置決め部と、前記位置決め部に配置される光伝送路の一端面が露出する光半導体搭載面と、前記光半導体搭載面のみに形成された配線層とを有するガイドと、前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面上に搭載され、かつ前記配線層と電気的に接続された光半導体素子とを具備することを特徴としている。
本発明の他の態様に係る光半導体モジュールは、光伝送路の位置決め部と、前記位置決め部に配置される光伝送路の一端面が露出する光半導体搭載面と、前記光半導体搭載面、前記光半導体搭載面と対向する面、およびこれら両面間を接続するスルーホールに形成された配線層とを有するガイドと、前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面上に搭載され、かつ前記配線層と電気的に接続された光半導体素子とを具備することを特徴としている。
本発明のさらに他の態様に係る光半導体モジュールは、光伝送路を位置決めする複数の貫通孔と、前記貫通孔内に挿入配置される光伝送路の一端面が露出する光半導体搭載面とを有するガイドと、前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面上に搭載された光半導体素子とを具備し、前記複数の貫通孔は隣接する貫通孔間が連通していることを特徴としている。
本発明の一態様に係る半導体装置は、上記した本発明の光半導体モジュールと、前記光半導体モジュールが搭載され、かつ前記光半導体モジュールと接続された信号配線を有する基板と、前記基板上に搭載され、かつ前記基板の信号配線と接続された信号処理用半導体素子とを具備することを特徴としている。
本発明の一態様に係る光半導体モジュールによれば、小型化や低コスト化を図った上で信号信頼性を高めることができる。本発明の他の態様に係る光半導体モジュールによれば、小型・低コスト化と信号信頼性の向上を図った上で、各種の接続構造に対応することが可能となる。また、本発明の一態様に係る半導体装置によれば、そのような光半導体モジュールを用いることで、ＬＳＩ間の高速配線を低コストで実現することができる。
以下、本発明を実施するための形態について、図面を参照して説明する。図１は本発明の一実施形態による光半導体モジュールの概略構成を示す断面図である。また、図２は図１に示す光半導体モジュールに光伝送路として光ファイバを配置した状態を示す斜視図である。図１に示す光半導体モジュール１は、例えば光ファイバのような光伝送路を位置決めするガイド２を有している。
ガイド２は、例えばエポキシ樹脂にガラスフィラーを混入させた部材からなり、光電気フェルールの本体を構成するものである。ガイド２の内部には、光ファイバ３を挿入して保持する貫通孔４が位置決め部として形成されている。この位置決め用貫通孔４は光配線に使用する光ファイバ３の数に応じて複数形成されている。なお、図１は４チャンネル光半導体素子アレイに用いるガイド２を示している。
複数の位置決め用貫通孔４、４…は、例えば図３に示すように、ガイド２に所定のピッチで形成される。ここで、複数の位置決め用貫通孔４には高精度に形成することが求められる。このような点に対して、図３に示したように、複数の位置決め用貫通孔４、４…を個々に形成してもよいが、例えば図４や図５に示すように、複数の位置決め用貫通孔４、４…を連通孔５、６として形成することによって、各位置決め用貫通孔４の位置精度をより一層高めることができる。
すなわち、図４に示すガイド２は隣接する位置決め用貫通孔４間を連通させた連通孔５を有している。連通孔５は断面円形の貫通孔４による光ファイバ３の保持状態を維持し得る範囲内で、隣接する貫通孔４間の長手方向側面を連通させている。また、図４に示すガイド２は断面矩形の複数の貫通孔４、４…を有し、かつ隣接する貫通孔４間を連通させて連通孔６を形成している。このように、隣接する位置決め用貫通孔４間を連通させることによって、各貫通孔４を形成する際の位置精度が向上する。従って、ガイド２で保持した光ファイバ３と後述する光半導体素子との位置合せ精度を高めることができる。
なお、連通状態で形成した複数の位置決め用貫通孔４は、各種形状のガイドに適用することができる。また、ガイドに対する光半導体素子の搭載構造に関しても、図１に示した構造に限られるものではない。光半導体素子の発光面または受光面を位置決め用貫通孔に対向させて搭載する構造であれば、各種構造および各種素子搭載形態のガイドの位置決め用貫通孔として連通孔５、６を適用することができる。
ガイド２の位置決め用貫通孔４の一端開口部が形成された面は、光半導体搭載面７とされている。すなわち、位置決め用貫通孔４内に挿入配置される光ファイバ３は、その一端面が光半導体搭載面７に露出される。このようなガイド２の光半導体搭載面７には、例えばメッキ法により形成した配線層８が設けられている。なお、配線層８にはメッキ配線層に代えて、リードフレームやプリント配線板等を適用してもよい。これらは光半導体搭載面７に接合して電気配線として使用される。
上述した配線層８はガイド２の光半導体搭載面７のみに形成されている。このように、配線層８を予め光半導体搭載面７のみに形成することによって、例えばメッキ法で配線層８を形成する際のコストを低減することができると共に、配線層８の形成精度を高めることが可能となる。これらによって、光半導体モジュール１の製造コストの低減および小型化を図ることができる。
ガイド２の光半導体搭載面７には光半導体素子９が搭載されている。ガイド２に搭載される光半導体素子９には、ＬＥＤ等の発光素子またはフォトダイオード等の受光素子が適用される。このような光半導体素子９は、発光面（光半導体素子９が発光素子の場合）または受光面（光半導体素子９が受光素子の場合）が位置決め用貫通孔４内に挿入配置される光ファイバ３の一端面と対向するように、位置合せされた状態でガイド２の光半導体搭載面７に固定されている。
光半導体素子９の位置合せは、ガイド２の位置決め用貫通孔４の位置と、光半導体素子９の発光面または受光面とを基準にして行う。位置合せ精度は概ね1μm以下である。光半導体素子９の固定は、具体的には光半導体素子９のバンプ１０を配線層８に接合することで行われている。このようなバンプ１０による接合によって、光半導体素子８はガイド２に機械的に固定されていると共に、配線層８と電気的に接続されている。なお、固定力を増すために極微量の透明樹脂を光半導体素子９の全面に塗布してもよい。
ガイド２の光半導体搭載面７には、さらに光半導体素子９と隣接するように駆動用半導体素子１１が搭載されている。光半導体素子９の駆動用半導体素子１１には、光半導体素子９が発光素子の場合にはドライバ素子が適用され、また光半導体素子９が受光素子の場合にはレシーバ素子が適用される。駆動用半導体素子１１は光半導体素子９と同様に、バンプ１２を配線層８に接合することで接続・固定されている。光半導体素子９と駆動用半導体素子１１とは配線層８を介して電気的に接続されている。
上述したように、駆動用半導体素子１１を光半導体素子９と隣接配置することによって、光半導体モジュール１の動作に必要な各構成要素を内蔵した上で、光半導体モジュール１の小型化や低コスト化を図ることが可能となる。さらに、微弱な電気信号を扱う電気配線部分の距離が短縮されるため、光半導体モジュール１による信号品質の劣化を抑制することができる。すなわち、光半導体モジュール１の小型化や低コスト化等を図った上で、信号信頼性を大幅に高めることが可能となる。
ガイド２の光半導体搭載面７に搭載された光半導体素子９および駆動用半導体素子１１は、配線層８と共に封止樹脂１３により絶縁封止されている。配線層８の一部は封止樹脂１３の外側まで伸びており、この配線層８の露出部分は他の部品と接続する際の電極となる。なお、絶縁性の封止樹脂１３は光半導体素子９の表面側（発光面または受光面側）に回り込まないように成分が調整されている。これら各構成要素によって、光半導体モジュール１が構成されている。
ここで、図１では配線層８をガイド２の光半導体搭載面７のみに形成したが、例えば図６に示すようにガイド２の裏面側、すなわち光半導体搭載面７と対向する面１４側に配線層８を引き回してもよい。すなわち、図６に示すガイド２は光半導体搭載面７とその対向面１４とこれら両面７、１４間を繋ぐスルーホール１５に配線層８が形成されている。これによって、他部品との接続方向の制約を緩和することができる。また、各面７、１４とスルーホール１５に配線層８を形成することで、配線層８の形成に要するコストの増大を抑制することができる。
光半導体モジュール１は、図２に示したように、ガイド２の位置決め用貫通孔４、４…にそれぞれ光ファイバ３を差し込んで固定し、光インターフェースモジュールとして使用されるものである。ここで、光ファイバ３の先端は例えば光半導体素子９の発光面または受光面上に配置された透明樹脂に突き当てた状態で接着固定することが好ましい。透明樹脂は予め配置した樹脂シートで形成してもよいし、また樹脂を注入して形成してもよい。透明樹脂の構成材料は特に限定されるものではなく、透明度をある程度有していれば半導体素子保護膜で代用してもよい。
上述した実施形態の光半導体モジュール１は、例えば以下のようにして作製される。まず、複数の位置決め用貫通孔４を有するガイド２を射出成形等により作製する。ここで、ガイド２は個々に作製してもよいが、例えば複数のガイド２を枠体で連結した状態で一体的に作製することが好ましい。さらに、複数のガイド２は光半導体搭載面７を上方に向けて整列させた状態で一体化することが好ましい。このように、複数のガイド２を一体化した部品によれば、既存の半導体製造工程で容易に取り扱うことができ、光半導体モジュール１の生産性を高めることが可能となる。
上記したような一体化部品を用いて、各ガイド２の光半導体搭載面７にメッキ法を適用して配線層８を形成する。次いで、ガイド２の光半導体搭載面７に光半導体素子９と駆動用半導体素子１１を搭載する。これら各素子９、１１の固定はバンプ１０、１２を用いて実施する。この後、光半導体素子９と駆動用半導体素子１１を封止樹脂１３で絶縁封止する。このような一連の製造工程が終了した後に、ガイド２の両端を枠体から切り離すことによって、光半導体モジュール１が完成する。
上述した実施形態の光半導体モジュール１は、発光用光半導体素子９を駆動するドライバ素子や受光用光半導体素子９を駆動するレシーバ素子等の駆動用半導体素子１１を、光半導体素子９と隣接配置した状態で内蔵している。従って、非常に微弱な電気信号を扱うアナログ回路部分の配線が短縮されることから、信号品質の劣化を大幅に低減することが可能となる。さらに、そのような駆動用半導体素子１１を内蔵した光半導体モジュール１の小型化を実現することができる。また、光半導体モジュール１の小型化に加えて、電気配線を光半導体搭載面７のみ、もしくは光半導体搭載面７とその対向面１４とこれら両面７、１４間を繋ぐスルーホール１５に形成した配線層８で構成しているため、光半導体モジュール１の低コスト化を実現することが可能となる。
なお、上述した各実施形態では駆動用半導体素子１１を内蔵する光半導体モジュール１について説明したが、本発明の光半導体モジュールの構成はこれに限定されるものではない。駆動用半導体素子を接続部品側に設置する場合、例えば図７に示すように、ガイド２上には光半導体素子９のみが搭載される。このような構成においても、光半導体素子９を内蔵した光半導体モジュール１の小型・低コスト化を実現することが可能となる。
次に、本発明の光半導体モジュールを適用した半導体装置の一実施形態について、図８を参照して説明する。図８に示す半導体装置２０は、信号処理用ＬＳＩ２１を有している。信号処理用ＬＳＩ２１は高速信号配線２２を有する基板２３上にバンプ２４を介してフリップチップ接続されている。信号処理用ＬＳＩ２１と基板２３との間にはアンダフィル剤２５が充填されている。信号処理用ＬＳＩ２１が搭載された基板２３には、前述した実施形態で構成を示した光半導体モジュール２６（１）が搭載されている。
光半導体モジュール２６は、その内部の駆動用半導体素子が高速信号配線２２と電気的に接続されるように、基板２３上に接続・固定されている。光半導体モジュール２６には光ファイバ２７が接続されている。図示を省略したが、基板２３は電源、接地ライン、低速の制御信号ラインを構成する配線層を有しており、この配線層は基板２３の下部に形成されたバンプ電極２８に接続されている。なお、図７に示したような光半導体モジュールを使用する場合には、図９に示すように、駆動用半導体素子２９を搭載した基板２３を適用する。駆動用半導体素子２９は信号配線２２に接続されている。
上述した実施形態の半導体装置２０によれば、光結合に簡易な構造の光半導体モジュール２６を適用しているため、ＬＳＩ配線に光配線を適用した配線構造を安価に実現することが可能となる。これはＬＳＩの高速チップ間配線の低コスト化に大きく寄与するものである。従って、情報通信機器等の高度化や高性能化等を図ることが可能となる。なお、本発明の光半導体モジュールの用途はＬＳＩ配線に限定されるものではなく、各種の短距離光伝送に適用することができる。
本発明の一実施形態による光半導体モジュールの概略構成を示す断面図である。 図１に示す光半導体モジュールに光ファイバを配置した状態を示す斜視図である。 ガイドにおける位置決め用貫通孔の一例を示す斜視図である。 ガイドにおける位置決め用貫通孔の他の例を示す斜視図である。 ガイドにおける位置決め用貫通孔のさらに他の例を示す斜視図である。 本発明の他の実施形態による光半導体モジュールの概略構成を示す断面図である。 本発明のさらに他の実施形態による光半導体モジュールの概略構成を示す断面図である。 本発明の一実施形態による半導体装置の概略構成を示す断面図である。 本発明の他の実施形態による半導体装置の概略構成を示す断面図である。
符号の説明
１，２６…光半導体モジュール、２…ガイド、３，２７…光ファイバ、４…位置決め用貫通孔、５，６…連通孔、７…光半導体搭載面、８…配線層、９…光半導体素子、１１…駆動用半導体素子、１４…光半導体搭載面と対向する面、１５…スルーホール、２１…信号処理用ＬＳＩ、２２…高速信号配線、２３…基板。

Claims (5)

  1. 光伝送路の位置決め部と、前記位置決め部に配置される光伝送路の一端面が露出する光半導体搭載面と、前記光半導体搭載面のみに形成された配線層とを有するガイドと、
    前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面上に搭載され、かつ前記配線層と電気的に接続された光半導体素子と
    を具備することを特徴とする光半導体モジュール。
  2. 光伝送路の位置決め部と、前記位置決め部に配置される光伝送路の一端面が露出する光半導体搭載面と、前記光半導体搭載面、前記光半導体搭載面と対向する面、およびこれら両面間を接続するスルーホールに形成された配線層とを有するガイドと、
    前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面上に搭載され、かつ前記配線層と電気的に接続された光半導体素子と
    を具備することを特徴とする光半導体モジュール。
  3. 請求項１または請求項２記載の光半導体モジュールにおいて、
    さらに、前記ガイドの前記光半導体搭載面上に搭載され、かつ前記配線層と電気的に接続された、前記光半導体素子を駆動する駆動用半導体素子を具備することを特徴とする光半導体モジュール。
  4. 光伝送路を位置決めする複数の貫通孔と、前記貫通孔内に挿入配置される光伝送路の一端面が露出する光半導体搭載面とを有するガイドと、
    前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面上に搭載された光半導体素子とを具備し、
    前記複数の貫通孔は、隣接する貫通孔間が連通していることを特徴とする光半導体モジュール。
  5. 請求項１ないし請求項４のいずれか１項記載の光半導体モジュールと、
    前記光半導体モジュールが搭載され、かつ前記光半導体モジュールと接続された信号配線を有する基板と、
    前記基板上に搭載され、かつ前記基板の信号配線と接続された信号処理用半導体素子と
    を具備することを特徴とする半導体装置。
JP2004233749A 2004-08-10 2004-08-10 光半導体モジュールとそれを用いた半導体装置 Pending JP2006053266A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004233749A JP2006053266A (ja) 2004-08-10 2004-08-10 光半導体モジュールとそれを用いた半導体装置
TW094126236A TWI281050B (en) 2004-08-10 2005-08-02 Optical semiconductor module and semiconductor apparatus using the same incident surface
CNB2005100877813A CN100426540C (zh) 2004-08-10 2005-08-08 光半导体模块及采用其的半导体器件
KR1020050072643A KR20060050316A (ko) 2004-08-10 2005-08-09 광반도체 모듈과 그것을 이용한 반도체 장치
US11/200,045 US7438481B2 (en) 2004-08-10 2005-08-10 Optical semiconductor module and semiconductor device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004233749A JP2006053266A (ja) 2004-08-10 2004-08-10 光半導体モジュールとそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2006053266A true JP2006053266A (ja) 2006-02-23

Family

ID=35943195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004233749A Pending JP2006053266A (ja) 2004-08-10 2004-08-10 光半導体モジュールとそれを用いた半導体装置

Country Status (5)

Country Link
US (1) US7438481B2 (ja)
JP (1) JP2006053266A (ja)
KR (1) KR20060050316A (ja)
CN (1) CN100426540C (ja)
TW (1) TWI281050B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7783141B2 (en) 2007-04-04 2010-08-24 Ibiden Co., Ltd. Substrate for mounting IC chip and device for optical communication
JP2013054213A (ja) * 2011-09-05 2013-03-21 Dainippon Printing Co Ltd 貫通電極を備えた光伝送路固定部材の製造方法
JP2013171208A (ja) * 2012-02-21 2013-09-02 Fujitsu Ltd 光コネクタ、光接続構造、及び光コネクタの製造方法
US8608388B2 (en) 2009-04-27 2013-12-17 Sharp Kabushiki Kaisha Semiconductor device and connector

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007003906A (ja) * 2005-06-24 2007-01-11 Toshiba Corp 光伝送路保持部材と光モジュール
JP4768384B2 (ja) * 2005-09-29 2011-09-07 株式会社東芝 光伝送路保持部材及び光モジュール
KR100810665B1 (ko) * 2007-03-30 2008-03-07 전자부품연구원 광전변환모듈 및 그 제조방법
KR100924552B1 (ko) 2007-11-30 2009-11-02 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
JP5610156B2 (ja) * 2011-01-31 2014-10-22 日立金属株式会社 光電変換モジュール及び光電変換モジュールの製造方法
US9341791B2 (en) * 2011-04-07 2016-05-17 Sony Corporation Optical module, manufacturing method of optical module and optical communication device
US8888383B2 (en) 2011-05-03 2014-11-18 Avego Technologies General Ip (Singapore) Pte. Ltd. Active optical cable (AOC) connector having a molded plastic leadframe, an AOC that incorporates the AOC connector, and a method of using an AOC
US20130004127A1 (en) * 2011-06-28 2013-01-03 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Active optical cable (aoc) having a plastic optical port that attaches to an end of an optical fiber cable of the aoc, and a method of assembling the aoc
US8948197B2 (en) * 2011-09-28 2015-02-03 Cosemi Technologies, Inc. System and method for communicating optical signals via communication cable medium
US11177855B2 (en) 2020-02-21 2021-11-16 Mobix Labs, Inc. Extendable wire-based data communication cable assembly
US11165500B2 (en) 2020-02-21 2021-11-02 Mobix Labs, Inc. Cascadable data communication cable assembly
US11175463B2 (en) 2020-02-21 2021-11-16 Mobix Labs, Inc. Extendable optical-based data communication cable assembly

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268113A (en) * 1979-04-16 1981-05-19 International Business Machines Corporation Signal coupling element for substrate-mounted optical transducers
JPH0921931A (ja) * 1995-07-05 1997-01-21 Fujitsu Ltd 光モジュール接続装置
JPH10300979A (ja) * 1997-04-23 1998-11-13 Oki Electric Ind Co Ltd 光伝送路結合方法及び光伝送路結合装置並びに光軸セルフアライメント用治具
JP3729240B2 (ja) 1999-06-08 2005-12-21 セイコーエプソン株式会社 光モジュールの製造方法
JP3758938B2 (ja) * 1999-06-16 2006-03-22 セイコーエプソン株式会社 光モジュール及びその製造方法並びに光伝達装置
JP2001059923A (ja) * 1999-06-16 2001-03-06 Seiko Epson Corp 光モジュール及びその製造方法、半導体装置並びに光伝達装置
JP2001183546A (ja) 1999-12-24 2001-07-06 Furukawa Electric Co Ltd:The 多心フェルール
JP4532688B2 (ja) 2000-07-19 2010-08-25 キヤノン株式会社 面型光素子を備えた装置
US6932519B2 (en) * 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
KR20030044255A (ko) * 2001-11-29 2003-06-09 한국전자통신연구원 플립칩 본딩 광모듈 패키지 및 그 패키징 방법
CN100358148C (zh) * 2001-12-19 2007-12-26 松下电器产业株式会社 光模件
KR20030088249A (ko) 2002-05-13 2003-11-19 주식회사 씨큐브디지탈 반도체 광소자 패키지 및 그 제조 방법
JP3803072B2 (ja) 2002-06-24 2006-08-02 株式会社アクトワン 多芯フェルール及び多芯フェルールの製造方法
JP4131935B2 (ja) 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
JP3794489B2 (ja) * 2003-06-18 2006-07-05 セイコーエプソン株式会社 光通信モジュール及びその製造方法、光通信装置、電子機器
JP3795877B2 (ja) * 2003-07-28 2006-07-12 株式会社東芝 光半導体モジュール及びその製造方法
JP3834023B2 (ja) * 2003-08-19 2006-10-18 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク
US7192199B2 (en) * 2003-12-26 2007-03-20 Kabushiki Kaisha Toshiba Optical semiconductor module and method of manufacturing the same
JP3967318B2 (ja) * 2003-12-26 2007-08-29 株式会社東芝 光伝送路保持部材
JP3917133B2 (ja) * 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
JP4138689B2 (ja) * 2004-03-30 2008-08-27 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びｌｓｉパッケージ
US7352935B2 (en) * 2004-08-17 2008-04-01 Kabushiki Kaisha Toshiba Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system
JP4197668B2 (ja) * 2004-08-17 2008-12-17 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7783141B2 (en) 2007-04-04 2010-08-24 Ibiden Co., Ltd. Substrate for mounting IC chip and device for optical communication
US8608388B2 (en) 2009-04-27 2013-12-17 Sharp Kabushiki Kaisha Semiconductor device and connector
JP2013054213A (ja) * 2011-09-05 2013-03-21 Dainippon Printing Co Ltd 貫通電極を備えた光伝送路固定部材の製造方法
JP2013171208A (ja) * 2012-02-21 2013-09-02 Fujitsu Ltd 光コネクタ、光接続構造、及び光コネクタの製造方法

Also Published As

Publication number Publication date
US7438481B2 (en) 2008-10-21
CN100426540C (zh) 2008-10-15
TW200619711A (en) 2006-06-16
TWI281050B (en) 2007-05-11
KR20060050316A (ko) 2006-05-19
CN1734801A (zh) 2006-02-15
US20060045434A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
US7470069B1 (en) Optoelectronic MCM package
TWI281050B (en) Optical semiconductor module and semiconductor apparatus using the same incident surface
US7394665B2 (en) LSI package provided with interface module and method of mounting the same
US8285087B2 (en) Optical interconnection system using optical printed circuit board having one-unit optical waveguide integrated therein
KR100802854B1 (ko) Ｌｓｉ 패키지, 실장체 및 그 제조 방법
JP5840411B2 (ja) 光電気混載可撓性プリント配線板及びその受発光素子実装方法
US7306377B2 (en) Integrated optical sub-assembly having epoxy chip package
US20060110096A1 (en) Optical module
US9341791B2 (en) Optical module, manufacturing method of optical module and optical communication device
KR100645414B1 (ko) 광 반도체 모듈 및 그 제조 방법
US8457454B1 (en) Optical substrate chip carrier
US9103999B2 (en) Optical data communication module having EMI cage
US8940563B2 (en) Method for manufacturing optoelectronic module
US8469606B2 (en) Optoelectronic interconnection system
WO2007088959A1 (ja) 光モジュール
US20070047869A1 (en) Semiconductor device integrated with opto-electric component and method for fabricating the same
US6492698B2 (en) Flexible circuit with two stiffeners for optical module packaging
WO2008121075A1 (en) Optical interconnect structure and method
US9431568B2 (en) Optical receiver method and apparatus
JP2001201672A (ja) 光半導体を有する変換モジュールと、このような変換モジュールを製造する方法
JP2006054259A (ja) 光半導体モジュールとその製造方法、およびそれを用いた半導体装置
JP2004031456A (ja) 光インタコネクション装置及びインタコネクションモジュール
JP4654807B2 (ja) 光情報処理装置
CN117941043A (zh) 光电收发器组件及其制造方法
JP2006059882A (ja) 光半導体モジュールおよびその製造方法およびインターフェイスモジュール付ｌｓｉパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090811