JP4197668B2 - インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構 - Google Patents

インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構 Download PDF

Info

Publication number
JP4197668B2
JP4197668B2 JP2004237457A JP2004237457A JP4197668B2 JP 4197668 B2 JP4197668 B2 JP 4197668B2 JP 2004237457 A JP2004237457 A JP 2004237457A JP 2004237457 A JP2004237457 A JP 2004237457A JP 4197668 B2 JP4197668 B2 JP 4197668B2
Authority
JP
Japan
Prior art keywords
interface module
interposer
electrical connection
lsi
holding mechanism
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004237457A
Other languages
English (en)
Other versions
JP2006059868A (ja
Inventor
浩史 濱崎
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004237457A priority Critical patent/JP4197668B2/ja
Priority to US11/203,959 priority patent/US7489514B2/en
Publication of JP2006059868A publication Critical patent/JP2006059868A/ja
Application granted granted Critical
Publication of JP4197668B2 publication Critical patent/JP4197668B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/38—Mechanical coupling means having fibre to fibre mating means
    • G02B6/3807—Dismountable connectors, i.e. comprising plugs
    • G02B6/381—Dismountable connectors, i.e. comprising plugs of the ferrule type, e.g. fibre ends embedded in ferrules, connecting a pair of fibres
    • G02B6/3817—Dismountable connectors, i.e. comprising plugs of the ferrule type, e.g. fibre ends embedded in ferrules, connecting a pair of fibres containing optical and electrical conductors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/38—Mechanical coupling means having fibre to fibre mating means
    • G02B6/3807—Dismountable connectors, i.e. comprising plugs
    • G02B6/389—Dismountable connectors, i.e. comprising plugs characterised by the method of fastening connecting plugs and sockets, e.g. screw- or nut-lock, snap-in, bayonet type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4246—Bidirectionally operating package structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Description

本発明は、高速信号を外部配線するための信号伝送用インターフェイスモジュールを備えたインターフェイスモジュール付ＬＳＩパッケージと、これに用いるインターフェイスモジュールに関する。更には、インターフェイスモジュールとインターポーザとを接続保持するための接続保持機構に関する。
近年、ＬＳＩのクロック周波数は益々高くなっており、パーソナルコンピュータ用のＣＰＵにおいてもＧＨｚ以上が実用化されている。しかしながら、ＬＳＩ間インターフェイスのスループット向上のペースは、クロック周波数の上昇に比較すると緩やかで、これがパーソナルコンピュータの性能のボトルネックとなっている。そのため、インターフェイスの高スループット化の研究開発が盛んに行われている。
インターフェイスのスループット向上には、１端子当たりの信号周波数の向上と端子数の増加が必要である。しかし、端子数を多くするとＬＳＩやパッケージの面積が大きくなり、内部配線長が長くなって高周波動作が不可能になるという制限があるため、１端子当たりの周波数を高くすることが大きな課題となっている。一方、１端子当たりの周波数を高くすると、電気信号の減衰は大きくなり、インピーダンス不整合による反射の影響が大きくなるため、線路長に制限が生じる。そのため、高速信号伝送路としてインピーダンス不整合や減衰量を極力抑えた伝送線路を用いる必要がある。
実装ボードに伝送線路を精度良く作製することは、コストの上昇を招くだけでなく、高速化に伴って誘電損失や表皮効果による導体損失などが大きくなり、十分な距離を伝送することが困難となってくる。従って、高速配線を実装ボード上に配線することなく、インターポーザ上のみで配線し、インターポーザ上の搭載した光素子で光電気変換し、伝送は光で行う方式が研究されている（例えば、特許文献１及び非特許文献１参照）。
特開２００４−３１４５５号公報 電子情報通信学会エレクトロニクスソサイエティ大会 C-3-123,2003
しかしながら、特許文献１の場合、光素子がインターポーザ基板上に直接ベアチップ実装されており、インターポーザ基板を実装ボードへ実装する時に光導波路と光結合させる構造になっているため、実装ボードとインターポーザの熱膨張係数の違いなどから光学精度を維持することが困難である。また、光素子が剥き出しであると信頼性の確保が難しいため、光素子部を信号伝送に使用する波長で透明な樹脂等で埋め込むなどの方法を取る必要があるが、実装ボード上での作業が必要になり、製造上制約が多く、コストがかかるという問題がある。さらに、実装ボードに光導波路を別途貼り付ける必要があるため、実装工程が複雑化しコストが上昇するといった問題がある。また、光素子の故障時には、高価な信号処理ＬＳＩ毎交換する必要が生じるという問題もある。
また、非特許文献１の構造では、ＬＳＩパッケージに光部品を直接搭載する方式となっているため、光部品を搭載した状態で、ＬＳＩパッケージを実装ボードにリフロー実装するか、或いはＬＳＩパッケージを実装ボードにリフロー実装した後に、光部品を搭載する必要があり、熱的に弱い光部品や組立材（接着剤など）とボード実装時のリフロー実装が干渉する構造となっている。また、各部品の半田付けが互いに干渉するため、それぞれの半田の融点を変えたり、実装の手順に制限が出るなど、実装上の問題がある。さらに、光コネクタの位置を保持するためには、押圧保持機構が別に必要になるなど、光接続をコネクタ化したことにより機構が大きくなりやすい。
また、一般に信号の周波数が高くなってくると、１端子当たりの消費電力は大きくなる傾向にあり、例えばパーソナルコンピュータなどに用いられるＣＰＵでは近年７０〜８０Ｗに達するＬＳＩもある。そこで、信号処理ＬＳＩ上には、ヒートスプレッダと巨大なヒートシンクを設け放熱面積を稼いで、ファンなどで強制空冷を行う構造がとられる。一方、前述した通り、信号処理ＬＳＩとインターフェイスモジュール間の配線長は極力短くする必要があるため、信号処理ＬＳＩ用のヒートシンクを設置した場合、インターフェイスモジュール用の別のヒートシンクを設ける場所的余裕がなくなる。
そこで、信号処理ＬＳＩとインターフェイスモジュールのヒートシンクを共有して、同時に放熱することが考えられるが、この場合、信号処理ＬＳＩとインターフェイスモジュールを同時にインターポーザに実装した時の、それぞれの上面の高さを厳密に一致させることや、段差をある値に厳密に制御することは困難である。さらに、この場合においても、インターフェイスモジュールが半田付けされているため、インターフェイスモジュールの故障時には、高価な信号処理ＬＳＩ毎交換する必要が生じるという問題もある。
本発明は、上記事情を考慮してなされたもので、その目的とするところは、構造が複雑化することによるコスト上昇や半田付けが干渉するといった実装上の問題を無くすことができ、インターフェイスの高スループット化をはかり得るインターフェイスモジュール付ＬＳＩパッケージを提供することにある。
また、本発明の他の目的は、上記のようなインターフェイスモジュール付きＬＳＩに用いられるインターフェイスモジュールを提供することにある。さらに、本発明の他の目的は、インターフェイスモジュールとインターポーザとを良好に固定保持するための接続保持機構を提供することにある。
上記課題を解決するために本発明は、次のような構成を採用している。
即ち、本発明の一態様は、インターフェイスモジュール付ＬＳＩパッケージであって、信号処理ＬＳＩが搭載されるインターポーザと、外部機器と配線するための高速信号用の伝送線路を有したインターフェイスモジュールと、前記インターポーザ及び前記インターフェイスモジュールの各々に設けられ、機械的接触によって前記インターポーザと前記インターフェイスモジュールとを電気的に接続する電気接続端子と、前記電気接続端子による前記インターポーザと前記インターフェイスモジュールとの電気的接続を保持するために、前記電気接続端子による電気的接続を保持する方向の押圧力を付与する接続保持機構と、を具備してなり、前記接続保持機構は、前記インターフェイスモジュールの前記インターポーザと反対側の面に当接される井桁状部分と、この井桁状部分の各端部に設けられ、前記インターポーザの前記インターフェイスモジュールと反対側の面に係合される鍵状部分とを有していることを特徴とする。
また、本発明の別の一態様は、信号処理ＬＳＩが搭載されるインターポーザに電気接続端子を介して機械的且つ電気的に接続されるインターフェイスモジュールであって、外部機器と配線するための高速信号用の伝送線路を有し、インターフェイス素子が搭載される支持基板部と、この支持基板部に設けられ、前記インターポーザに係合されて、前記電気接続端子による電気的接続を保持する方向の押圧力を付与する爪状部材と、を具備してなることを特徴とする。
また、本発明の別の一態様は、信号処理ＬＳＩが搭載されるインターポーザと、外部機器と配線するための高速信号用の伝送線路を有するインターフェイスモジュールとを、電気的接続端子を介して機械的且つ電気的に接続して構成されるインターフェイスモジュール付ＬＳＩパッケージに用いられ、前記インターポーザと前記インターフェイスモジュールとの機械的且つ電気的接続を保持するための接続保持機構であって、前記インターフェイスモジュールの前記インターポーザと反対側の面に当接される井桁状部分と、この井桁状部分の各端部に設けられ、前記インターポーザの前記インターフェイスモジュールと反対側の面に係合される鍵状部分と、を具備してなることを特徴とする。
本発明によれば、インターフェイスモジュールをピグテール型（伝送線路の一端をインターフェイスモジュール内に含む構造）として光学的結合或いは電気的接続保持構造を含めて別パッケージに収め小型化をはかると共に、インターフェイスモジュールとインターポーザを、これらに設けた電気接続端子を介して機械的接触により電気的に接続する構造とし、更にインターフェイスモジュールとインターポーザ間の電気接続保持用の接続保持機構を設けている。これにより、構造が複雑化することによるコスト上昇や半田付けが干渉するといった実装上の問題を無くすことができ、インターフェイスの高スループット化をはかることができる。
以下、本発明の詳細を図示の実施形態によって説明する。なお、以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
（第１の実施形態）
図１及び図２は、本発明の第１の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を説明するためのもので、図１（ａ）は光インターフェイスモジュールの電気接続固定前の状態を示す断面図、図１（ｂ）は光インターフェイスモジュールの固定後の状態を示す断面図である。さらに、図２は接続固定後に上方から見た配置図を示している。
図中の１は信号処理ＬＳＩであり、このＬＳＩ１はインターポーザ２上に実装され、インターポーザ２と電気接続されている。インターポーザ２には、高速信号配線４が配線されており、ＬＳＩ１の信号入出力端子と接続されている。高速信号配線４の他端は、インターポーザ２の表面側に引き出されており、この部分が後述するインターフェイスモジュールに対する電気接続端子となっている。インターポーザ２の下面には実装ボード２２と電気的に接続するための接続端子２１が配置されており、この部分が電源供給や低速のコントロール信号などの入出力となっている。
７は光インターフェイスモジュールであり、このモジュール７は高速信号用の伝送線路としての光ファイバー１０に光信号を入出力するための光電変換部８を含んでおり、フレキシブル配線基板１２（以下ＦＰＣと記す）でインターポーザ２との電気接続部に配線されており、支持基板であるスティフナー１４上に実装されている。光電変換部８は、発光素子や受光素子等の光素子と光素子を駆動するための光インターフェイスＩＣ、更には光素子と光信号を入出力する光ファイバーとの光結合系などからなるものである。光インターフェイスモジュール７とインターポーザ２の高速信号配線４とは、機械的接触により電気的接続を行うための異方性導電シート１３により接続されている。本発明において機械的接触とは、押圧，係合，勘合，圧接等の圧力を介して互いに電気的接続が行われる接触を意味し、異方性導電シートによる接触の他、特願２００３−３９８２８号に開示されるようなピンとジャックの勘合等を用いることができる。
ここで、インターポーザ２に設けられた高速信号配線４がインターポーザ２の表面に引き出された部分と、光インターフェイスモジュール７に設けられたＦＰＣ１２と、異方性導電シート１３が、インターポーザ２と光インターフェイスモジュール７とを電気的に接続するための電気接続端子となっている。
３１は、光インターフェイスモジュール７とインターポーザ２との機械的且つ電気的接続を保持するための接続保持機構である。この接続保持機構３１は、焼入れしたばね鋼などからなるばね材を用いたクリップ状構造をしており、装着した際に上下方向に圧力を発生するように設計されている。接続保持機構３１は、装着時にＬＳＩ１の放熱を阻害しないように、ＬＳＩ１の上方は穴が開いた井の字型の形状をしている。
本実施形態では、図１（ａ）に示すように、実装ボード２２にインターポーザ２が他の実装部品（図示せず）と共にリフロー実装された後、インターポーザ２上に引き出された高速信号配線４の端子上に異方性導電シート１３を装着する。しかるのち、光インターフェイスモジュール７が位置合わせされて異方性導電シート１３に接触することで電気接続される。この状態のまま、図１（ｂ）に示すように、上方より接続保持機構３１が装着されて、インターポーザ２と光インターフェイスモジュール７が上下方向に押圧され、相互の電気接続が固定される。
このような構造によれば、通常のＢＧＡパッケージＬＳＩの実装とほぼ同等の工程で、実装ボード２２にインターポーザ２を実装後（図１（ａ）の状態）に、光インターフェイスモジュール７を機械的に電気接続することができる（図１（ｂ）の状態）。即ち、実装ボード２２上へ他の部品と共にインターポーザ２の電気実装、即ちリフローやレーザ加熱などといった熱処理後に、光インターフェイスモジュール７を搭載可能であり、電気実装親和性が高い構造である。また、接続保持機構を用いることにより、電気接続の固定が保持されこのままの状態で簡単な通電テストなどの検査を行うことなどが可能である。
また、光インターフェイスモジュール７は、別個にパッケージングされるため、信頼性の確保が可能で、さらにそれ自体で検査可能な構造であり、光素子不良による実装ボード２２の歩留り低下を抑制可能である。さらに、光インターフェイスモジュール７は、機械的接触により熱処理なしに実装できるため、ピグテール方式採用による実装への制限が少なくて済む。勿論、高速信号は実装ボード２２の配線を経由せずに、インターポーザ２から異方性導電シート１３経由で光インターフェイスモジュール７に到るため、距離が短くて済み高周波信号を伝送可能である。
また、光インターフェイスモジュール７は、光ファイバー１０をコネクタにより接続するのではなく直接接続し、接続保持機構３１を用いるだけであるので、全体を小型に構成することができる。さらに、光ファイバー１０を横方向から挿入すると共に、電気配線及び電気接続をＦＰＣと異方性導電シートにより実現していることで、光インターフェイスモジュール７の厚さを薄く形成することができる。従って、インターポーザ２に対して、ＬＳＩ１の上面よりも光インターフェイス７の上面の高さを低くでき、ＬＳＩ１に対する大きなヒートシンクの設置スペースを確保することが容易となる。
この構造では、ＦＰＣ１２によりインターポーザ２の周辺部まで電気信号を引き出すことにより、光電変換部８や光ファイバー１０といった厚くなりやすい構成要素を、実装スペースが確保しやすいインターポーザ２の外側に引き出すことで実現している。従って、図２に示したように、スティフナー１４は、ＬＳＩ１の周辺部を避ける形で真ん中に穴を持ったロの字状の形状をしている。
さらに、インターポーザ２の固定部位に相当する位置に穴１５を設けて接続保持機構３１を装着可能としている。図２のように光ファイバー１０が、四方に引き出された形状であるため、インターポーザ２の四隅近傍に接続保持機構３１を装着する方が好ましい。また、固定機構３１の鉤状部３２をインターポーザ２に引っ掛けることで上下方向の押圧力を確保しており、インターポーザを挟んで対向する辺にある鉤状部同士を結ぶ直線上に電気接続部を配置することで接続保持機構３１の構成が簡略になりより望ましい。
図１（ａ）では、接続保持機構３１の辺部３３は平坦である場合が示されているが、下に凸方向に湾曲させてより上下方向の圧力を稼ぐことも可能である。また、この湾曲を辺部全体ではなく、実際に電気接続部に対向する位置のみ部分的に湾曲させた突起構造とする構成も可能で、接触面積が小さくなるため、面積当たりの圧力を大きくとることができるという効果がある。
このように本実施形態によれば、光インターフェイスモジュール７をインターポーザ２に直接実装しているので、信号処理ＬＳＩ１とインターフェイスモジュール７との間の電気配線長を短くでき、これにより高価な伝送線路を要することなく高スループットのインターフェイスモジュールを実装することができる。また、インターフェイスモジュール７の外部配線はコネクタによる結合ではなく、光ファイバー１０が直接結合されているので、インターフェイスモジュール７の構造が複雑化することもない。さらに、インターポーザ２とインターフェイスモジュール７とを電気接続端子により結合可能にしているので、インターポーザ２とインターフェイスモジュール７との半田付けが干渉するといった問題はない。また、電気接続端子を用いることにより、接続保持機構３１により上下方向にのみ押圧力を加えるのみで電気接続を保持することが可能となる。
（第２の実施形態）
図３及び図４は、本発明の第２の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を説明するためのもので、図３（ａ）は光インターフェイスモジュールの電気接続固定前の状態を示す断面図、図３（ｂ）は光インターフェイスモジュールの固定後の状態の断面図を示している。さらに、図４は接続固定後に上方から見た配置図を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
第１の実施形態では、ＬＳＩ１はインターポーザ２上にベアチップの状態で搭載されているが、本実施形態では、ベアチップの保護と熱拡散を目的に、ヒートスプレッダ４１をインターポーザ２上に接着剤４２で接着することによりＬＳＩ１が搭載されている。ヒートスプレッダ４１の内面は熱伝導性接着剤４３でチップ裏面と熱的に接続されている。この場合、インターポーザ２の上面からの高さは、チップ単体よりも高く設定できるため、インターポーザ２上でヒートスプレッダ４１の周辺部に実装スペースが大きく取れている。
そこで、ＦＰＣ１２での引き出し長さを短くすることで、インターフェイスモジュール７の大きさをインターポーザ２と同等にすることが可能である。そのため、接続保持機構３１はインターフェイスモジュールの外側縁部に装着することができ、スティフナー１４に装着用の穴（図１の１５）が必要なくなり、シンプルな構造とすることができる。このとき、ＦＰＣ１２、光電変換部８、光ファイバー１０は、インターポーザ２上に搭載されるため、各部品の厚みの違いにより高さずれが生じるが、図のようにスティフナー１４に台座状の段差を設けることでそれぞれの部材の高さの違いを吸収できる。
スティフナー１４の段差加工をプレスや絞り加工で行うことで裏面に溝が形成される場合があるが、この溝は接続保持機構３１の装着の際のガイドとして利用することができる。この場合、接続保持機構３１も溝に対応して辺部３３は下方に凸の湾曲した形状で、電気接続部の真上に相当する位置のスティフナー裏面を押圧できることが望ましい。
（第３の実施形態）
図５及び図６は、本発明の第３の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を説明するためのもので、図５（ａ）は光インターフェイスモジュールの電気接続固定前の状態を示す断面図、図５（ｂ）は光インターフェイスモジュールの固定後の状態の断面図、図５（ｃ）は上方にヒートシンクを装着した状態の断面図である。さらに、図６（ａ）はクリップ固定前に上方から見た配置図、図６（ｂ）はクリップ固定後に上方から見た図を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態では、クリップ（接続保持機構）３１は、井の字型ではなく、平板部３６に鉤状部３７が付いた形状をしている。この構造によれば、ＬＳＩ１のヒートスプレッダ４１上面とインターフェイスモジュール７の上面を同時に押圧することになり、両者の高さを異方性導電シート１３のつぶれ量を制御することで揃えて平坦化できる（図５（ｂ）参照）。従って、クリップ３１は固定機構としての機能と、上面平坦化の機能を併せ持ち、ＬＳＩ１と光電変換部８の両者を同時にヒートシンク４４で冷却可能となる。
４５は、ヒートシンク押さえ部材であり、実装ボード上に設置されたリテンション治具４６に係合する形でヒートシンク４４を固定する。望ましくは、クリップ３１とヒートスプレッダ４１及びインターフェイスモジュール７のスティフナー１４との間には、熱伝導材を挿入することでより放熱効率を上げることができる。
（第４の実施の形態）
図７及び図８は、本発明の第４の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を説明するためのもので、図７（ａ）は光インターフェイスモジュールの電気接続固定前の状態を示す断面図、図７（ｂ）は光インターフェイスモジュールの固定後の状態の断面図を示している。さらに、図８は接続固定後に上方から見た配置図を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態では、接続保持機構３１は、別部品ではなく、インターフェイスモジュール７のスティフナー１４と一体となった爪状部材３４である。爪状部材３４は返しが付いていて、この返しがインターポーザ２の下面縁部と係合することで外側方向に広がる力が生じてインターフェイスモジュール７とインターポーザ２間に上下方向の押圧力を発生させる構造である。この構造では、別部品として固定手段を準備する必要が無いため、部品点数が少なくなるという効果がある。
（第５の実施の形態）
図９及び図１０は、本発明の第５の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を説明するためのもので、図９（ａ）は光インターフェイスモジュールの電気接続固定前の状態を示す断面図、図９（ｂ）は光インターフェイスモジュールの固定後の状態の断面図を示している。さらに、図１０（ａ）は接続保持手段である突起部の拡大図、図１０（ｂ）は接続固定後に上方から見た配置図、図１０（ｃ）は穴部拡大図を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態では、光電変換部８と光ファイバー１０はスティフナー１４上に搭載されている。高速信号配線４もスティフナー１４上に形成された電気配線１７により配線されている。接続保持機構３１は、別部品で構成するのではなく、インターフェイスモジュール７のスティフナー１４と一体となった突起３５と、インターポーザ２に形成された穴部１６とで構成されている。
図１０（ａ）で示したように、インターフェイスモジュール７に設けた突起３５には電極が形成されており、スティフナー１４上の配線１７が突起３５の電極と接続されている。一方、インターポーザ２には、図１０（ｂ）に示すような形状を持った穴部１６が形成されている。この穴部１６の一部には、図１０（ｃ）に示したような半円筒状の切り欠き１８が設けられており、切り欠き内部には電極が形成されている。突起３５の形状は穴部１６と勘合する形状にしておき、突起３５の電極と切り欠きの電極が対向するように配置しておく。また、突起３５は図９（ａ）に示すように下方に向かうほど細まったテーパ形状をしているため、穴部１６に勘合させて、押し込むことにより、電極金属同士が変形して圧接された状態となり、相互にかみ合うことで固定される。従って、この場合は一旦圧入すればそのまま固定した状態となる。
このような構造によれば、別部品で押圧機構や押圧部材を必要とせず、単独で固定が可能であるため、部品点数が少なくて済む。また、切り欠き１８と突起３５の勘合によって位置合わせができるため、特別に位置合わせをする必要は無く、インターフェイスモジュール７を上方から圧入するだけで電気的接続が完結するという効果がある。なお、高速信号配線４は穴部１６の電極を通るため、余分なスタブを付加してインピーダンス不整合による反射やロスを減らすため、一旦インターポーザ２の裏面配線１９に接続し、スルーホールを用いて上面のＬＳＩ１と接続することが望ましい。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、接続保持機構の鉤状部の個数はいずれも８個としたが、その個数に制限はなく電気接続が保持できるだけの固定強度と上下方向の押し圧力が確保できれば良い。また、電極の数や伝送線路の本数、更にはインターフェイスモジュールの構成要素の数は実施形態に限定されることはなく、少なくとも１本以上の伝送線路や電極があればよい。
また、実施形態では、伝送線路として光ファイバーを用いる例を取り上げて説明したが、伝送線路を同軸ケーブルやセミリジドケーブル或いはフレキシブル配線板等のような電気の伝送線路を用いた場合にも同様の効果が得られる。即ち、光インターフェイスモジュールの代わりに、線路駆動用のラインドライバＩＣと電気伝送線路、これらを接続する手段（例えば、半田バンプやワイヤボンディングなど）と、インターフェイスモジュール外部の信号処理ＬＳＩの入出力信号と接続される入出力電気端子を内蔵したインターフェイスモジュールとしても良い。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
第１の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図。 第１の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す平面図。 第２の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図。 第２の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す平面図。 第３の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図。 第３の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す平面図。 第４の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図。 第４の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す平面図。 第５の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図。 第５の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す斜視図と平面図。
符号の説明
１…信号処理ＬＳＩ
２…インターポーザ
４…高速信号配線（内部電気配線）
７…光インターフェイスモジュール
８…光電変換部
１０…光ファイバー
１２…フレキシブル配線基板
１３…異方性導電性シート
１４…スティフナー
１５…穴
１６…穴部
１７…電気配線
１８…切り欠き
１９…裏面高速信号配線
２１…接続端子
２２…実装ボード
３１…接続保持機構
３２…辺部
３３…鉤状部
３４…爪状部材
３５…突起部
３６…平板部
３７…鈎状部
４１…ヒートスプレッダ
４２…接着剤
４３…熱伝導性接着材
４４…ヒートシンク
４５…ヒートシンク固定部材
４６…リテンション治具

Claims (5)

  1. 信号処理ＬＳＩが搭載されるインターポーザと、
    外部機器と配線するための高速信号用の伝送線路を有したインターフェイスモジュールと、
    前記インターポーザ及び前記インターフェイスモジュールの各々に設けられ、機械的接触によって前記インターポーザと前記インターフェイスモジュールとを電気的に接続する電気接続端子と、
    前記電気接続端子による前記インターポーザと前記インターフェイスモジュールとの電気的接続を保持するために、前記電気接続端子による電気的接続を保持する方向の押圧力を付与する接続保持機構と、
    を具備してなり、
    前記接続保持機構は、前記インターフェイスモジュールの前記インターポーザと反対側の面に当接される井桁状部分と、この井桁状部分の各端部に設けられ、前記インターポーザの前記インターフェイスモジュールと反対側の面に係合される鍵状部分とを有していることを特徴とするインターフェイスモジュール付ＬＳＩパッケージ。
  2. 前記インターポーザは、前記電気接続端子が設けられる表面側に前記信号処理ＬＳＩが搭載され、裏面側に実装ボード接続用電気端子を有するものであることを特徴とする請求項１記載のインターフェイスモジュール付きＬＳＩパッケージ。
  3. 前記インターフェイスモジュールは支持基板部上に設けられ、該支持基板部の素子搭載面側と前記インターポーザの素子搭載面側とがほぼ等しい寸法であることを特徴とする請求項３記載のインターフェイスモジュール付ＬＳＩパッケージ。
  4. 信号処理ＬＳＩが搭載されるインターポーザに電気接続端子を介して機械的且つ電気的に接続されるインターフェイスモジュールであって、
    外部機器と配線するための高速信号用の伝送線路を有し、インターフェイス素子が搭載される支持基板部と、この支持基板部に設けられ、前記インターフェイスモジュールの前記インターポーザと反対側の面に当接される井桁状部分と、この井桁状部分の各端部に設けられ、前記インターポーザの前記インターフェイスモジュールと反対側の面に係合されて、前記電気接続端子による電気的接続を保持する方向の押圧力を付与する爪状部材と、を具備してなることを特徴とするインターフェイスモジュール。
  5. 信号処理ＬＳＩが搭載されるインターポーザと、外部機器と配線するための高速信号用の伝送線路を有するインターフェイスモジュールとを、電気的接続端子を介して機械的且つ電気的に接続して構成されるインターフェイスモジュール付ＬＳＩパッケージに用いられ、前記インターポーザと前記インターフェイスモジュールとの機械的且つ電気的接続を保持するための接続保持機構であって、
    前記インターフェイスモジュールの前記インターポーザと反対側の面に当接される井桁状部分と、この井桁状部分の各端部に設けられ、前記インターポーザの前記インターフェイスモジュールと反対側の面に係合される鍵状部分と、を具備してなることを特徴とする接続保持機構。
JP2004237457A 2004-08-17 2004-08-17 インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構 Expired - Fee Related JP4197668B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004237457A JP4197668B2 (ja) 2004-08-17 2004-08-17 インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構
US11/203,959 US7489514B2 (en) 2004-08-17 2005-08-16 LSI package equipped with interface module, interface module and connection holding mechanism

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004237457A JP4197668B2 (ja) 2004-08-17 2004-08-17 インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構

Publications (2)

Publication Number Publication Date
JP2006059868A JP2006059868A (ja) 2006-03-02
JP4197668B2 true JP4197668B2 (ja) 2008-12-17

Family

ID=35908884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004237457A Expired - Fee Related JP4197668B2 (ja) 2004-08-17 2004-08-17 インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構

Country Status (2)

Country Link
US (1) US7489514B2 (ja)
JP (1) JP4197668B2 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3795877B2 (ja) * 2003-07-28 2006-07-12 株式会社東芝 光半導体モジュール及びその製造方法
JP3834023B2 (ja) * 2003-08-19 2006-10-18 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク
JP2006054260A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
JP2006053266A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 光半導体モジュールとそれを用いた半導体装置
US7352935B2 (en) 2004-08-17 2008-04-01 Kabushiki Kaisha Toshiba Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system
JP4197668B2 (ja) 2004-08-17 2008-12-17 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構
EP1936414A2 (en) * 2006-12-14 2008-06-25 JDS Uniphase Corporation Small optical package having multiple optically aligned soldered elements therein
US7679913B2 (en) * 2007-05-11 2010-03-16 Ming-Yang Hsieh Memory module assembly and heat sink thereof
JP4496240B2 (ja) * 2007-08-10 2010-07-07 株式会社東芝 インターフェイスモジュール付きｌｓｉパッケージ
JP4867047B2 (ja) * 2007-08-23 2012-02-01 独立行政法人産業技術総合研究所 光モジュール
JP4867046B2 (ja) * 2007-08-23 2012-02-01 独立行政法人産業技術総合研究所 光モジュール
US7747116B2 (en) * 2007-09-05 2010-06-29 Kabushiki Kaisha Toshiba Flexible optoelectric interconnect and method for manufacturing same
JP5246534B2 (ja) * 2008-02-22 2013-07-24 独立行政法人産業技術総合研究所 光モジュール
US9011177B2 (en) 2009-01-30 2015-04-21 Molex Incorporated High speed bypass cable assembly
US8559180B2 (en) * 2010-03-23 2013-10-15 Alcatel Lucent Removable IC package stiffening brace and method
JP5589588B2 (ja) * 2010-06-17 2014-09-17 株式会社リコー パネル固定構造及び情報処理装置
US9474156B2 (en) * 2011-02-10 2016-10-18 Apple Inc. Interposer connectors with alignment features
US9033740B2 (en) 2011-04-25 2015-05-19 Apple Inc. Interposer connectors
US8670638B2 (en) 2011-09-29 2014-03-11 Broadcom Corporation Signal distribution and radiation in a wireless enabled integrated circuit (IC) using a leaky waveguide
US9570420B2 (en) 2011-09-29 2017-02-14 Broadcom Corporation Wireless communicating among vertically arranged integrated circuits (ICs) in a semiconductor package
US8508029B2 (en) * 2011-09-29 2013-08-13 Broadcom Corporation Semiconductor package including an integrated waveguide
US9075105B2 (en) 2011-09-29 2015-07-07 Broadcom Corporation Passive probing of various locations in a wireless enabled integrated circuit (IC)
US9318785B2 (en) 2011-09-29 2016-04-19 Broadcom Corporation Apparatus for reconfiguring an integrated waveguide
US8708729B2 (en) * 2012-06-19 2014-04-29 Hon Hai Precision Industry Co., Ltd. Electrical connector assembly having independent loading mechanism facilitating interconnections for both CPU and cable
JP2014038910A (ja) * 2012-08-13 2014-02-27 Toshiba Corp 光電気集積パッケージモジュール
US9142921B2 (en) 2013-02-27 2015-09-22 Molex Incorporated High speed bypass cable for use with backplanes
WO2015035052A1 (en) 2013-09-04 2015-03-12 Molex Incorporated Connector system with cable by-pass
JP2018501622A (ja) 2015-01-11 2018-01-18 モレックス エルエルシー バイパスルーティングアセンブリでの使用に好適な電線対基板コネクタ
TWI710183B (zh) * 2015-01-11 2020-11-11 美商莫仕有限公司 電路板旁路組件及其構件
JP6574266B2 (ja) 2015-05-04 2019-09-11 モレックス エルエルシー バイパスアセンブリを用いるコンピュータデバイス
CN205488710U (zh) * 2016-01-08 2016-08-17 富士康(昆山)电脑接插件有限公司 一种电连接器组件及其底座
TWI648613B (zh) 2016-01-11 2019-01-21 莫仕有限公司 Routing component and system using routing component
TWI625010B (zh) 2016-01-11 2018-05-21 Molex Llc Cable connector assembly
CN110839182B (zh) 2016-01-19 2021-11-05 莫列斯有限公司 集成路由组件以及采用集成路由组件的系统
US10242941B1 (en) * 2017-08-07 2019-03-26 Juniper Networks, Inc Apparatus, system, and method for mitigating warpage of lidless integrated circuits during reflow processes
US10588213B2 (en) 2017-10-02 2020-03-10 Juniper Networks, Inc Apparatus, system, and method for precise heatsink alignment on circuit boards
US11719898B2 (en) * 2021-03-03 2023-08-08 Marvell Asia Pte Ltd. Methods for co-packaging optical modules on switch package substrate
US11503732B1 (en) * 2021-04-30 2022-11-15 Te Connectivity Solutions Gmbh Socket alignment and retention system

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55135483U (ja) * 1979-03-20 1980-09-26
JPS55135483A (en) 1979-04-09 1980-10-22 Toshiba Corp Color television camera device
US5282111A (en) * 1989-06-09 1994-01-25 Labinal Components And Systems, Inc. Thermal transfer plate and integrated circuit chip or other electrical component assemblies including such plate
JP3134572B2 (ja) * 1993-01-28 2001-02-13 松下電工株式会社 射出成形プリント基板配線構造
JP2901867B2 (ja) * 1993-03-19 1999-06-07 富士通株式会社 ヒートシンク及びヒートシンクの取付構造
US5360348A (en) * 1993-08-16 1994-11-01 Johnstech International Corporation Integrated circuit device test socket
JPH0792354A (ja) * 1993-09-24 1995-04-07 Sumitomo Electric Ind Ltd 光モジュールの把持方法と器具
JPH07230022A (ja) * 1994-02-17 1995-08-29 Fujitsu Ltd 光並列リンク及びその実装構造
US5568868A (en) * 1995-08-18 1996-10-29 Precision Connector Designs, Inc. Gull-wing IC carrier system
JP2004031455A (ja) 2002-06-21 2004-01-29 Fujitsu Ltd 光インタコネクション装置
JP2004031555A (ja) * 2002-06-25 2004-01-29 Nec Corp 回路基板装置および基板間の接続方法
US6906407B2 (en) * 2002-07-09 2005-06-14 Lucent Technologies Inc. Field programmable gate array assembly
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
JP4131935B2 (ja) * 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
JP3795877B2 (ja) * 2003-07-28 2006-07-12 株式会社東芝 光半導体モジュール及びその製造方法
JP3917133B2 (ja) * 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
DE602004032008D1 (de) * 2003-12-26 2011-05-12 Toshiba Kk Optische Halbleitermodul und Verfahren zu dessen Herstellung
JP4197668B2 (ja) 2004-08-17 2008-12-17 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構

Also Published As

Publication number Publication date
US7489514B2 (en) 2009-02-10
JP2006059868A (ja) 2006-03-02
US20060038287A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
JP4197668B2 (ja) インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構
JP4825739B2 (ja) 光電気混載基板と光電気パッケージとの構造体
KR100758396B1 (ko) Ｌｓｉ 패키지 및 그 어셈블링 방법
KR100802854B1 (ko) Ｌｓｉ 패키지, 실장체 및 그 제조 방법
CN101999198B (zh) 光模块安装单元以及光模块
JP5428256B2 (ja) 光モジュール及び光伝送方法
JP4569376B2 (ja) 光トランシーバ
TWI278075B (en) LSI package with interface module, transmission line package, and ribbon optical transmission line
KR100699823B1 (ko) 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법
US7931411B2 (en) Optical transmission apparatus to which optical cable is connected
JP2011095333A (ja) 実装構造体
CN112198598A (zh) 一种光模块结构
JP2010238540A (ja) 発光モジュールおよびその製造方法
JP2006059883A (ja) インターフェイスモジュール付ｌｓｉパッケージ
JP2006053266A (ja) 光半導体モジュールとそれを用いた半導体装置
JP2001201670A (ja) 光モジュール
JP2008021873A (ja) インターフェイスモジュール付きｌｓｉパッケージ
US20030086244A1 (en) Flexible cable stiffener for an optical transceiver
JP4654807B2 (ja) 光情報処理装置
JP5615754B2 (ja) 電子部品搭載モジュール、電子部品搭載ユニット用ソケット
JP2007072206A (ja) 電気・光混載モジュール及びその製造方法
JP2010062087A (ja) 光電気モジュール
JP2900900B2 (ja) 光導波路型デバイス
WO2014203384A1 (ja) 光モジュールおよびコネクタ一体型光モジュール
JP5223047B2 (ja) 光モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees