KR100758396B1 - Ｌｓｉ 패키지 및 그 어셈블링 방법 - Google Patents

Ｌｓｉ 패키지 및 그 어셈블링 방법 Download PDF

Info

Publication number
KR100758396B1
KR100758396B1 KR1020040010467A KR20040010467A KR100758396B1 KR 100758396 B1 KR100758396 B1 KR 100758396B1 KR 1020040010467 A KR1020040010467 A KR 1020040010467A KR 20040010467 A KR20040010467 A KR 20040010467A KR 100758396 B1 KR100758396 B1 KR 100758396B1
Authority
KR
South Korea
Prior art keywords
lsi
interposer
interface module
package
electrically connected
Prior art date
Application number
KR1020040010467A
Other languages
English (en)
Other versions
KR20040074969A (ko
Inventor
하마사끼히로시
후루야마히데또
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20040074969A publication Critical patent/KR20040074969A/ko
Application granted granted Critical
Publication of KR100758396B1 publication Critical patent/KR100758396B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1092—Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)

Abstract

장착 보드 상에 배치되고 열 방산 부재(a heat dissipation member)를 갖도록 구성된 LSI 패키지로서, 신호들을 처리하도록 구성되고, 신호 입출력 단자들 및 상기 열 방산 부재에 결합된 표면을 갖는 LSI; 상기 LSI를 장착하도록 구성되고, 상기 LSI의 신호 입출력 단자들에 전기적으로 접속되는 제1 신호 단자들, 상기 LSI를 상기 장착 보드에 전기적으로 접속하기 위한 제2 전기 단자들, 상기 제1 신호 단자들에 전기적으로 접속되는 내부 배선, 및 상기 내부 배선에 전기적으로 접속되는 제1 커플링 부를 포함하는 인터포저(interposer); 및 신호들을 외부로 송신하고 자신들에게 전기적으로 접속된 외부의 제2 커플링 부로부터의 신호들을 수신하도록 구성된 신호 송신 라인들, 및 상기 신호 송신 라인들과 상기 제2 커플링 부를 지지하도록 구성된 패키지 구조를 포함하는 인터페이스 모듈 - 상기 제2 커플링 부는 각각 기계적 컨택트에 의해 상기 제1 커플링 부에 전기적 접속되고, 상기 패키지 구조는 상기 인터포저 상에 장착되고 또한 상기 LSI를 수납할 공간을 가져서 상기 열 방산 부재가 상기 LSI의 표면 위에 로케이트되도록 허용하며, 상기 열 방산 부재는 상기 LSI와 열 접속 관계를 가짐 - 을 포함하는 LSI 패키지가 제공된다.
LSI 패키지, LSI, 인터포저, 장착 보드

Description

ＬＳＩ 패키지 및 그 어셈블링 방법{LSI PACKAGE AND METHOD OF ASSEMBLING THE SAME}
도 1은 본 발명의 제1 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지의 구성을 개략적으로 도시한 도면으로서 부분적으로 나뉘어진 단면도.
도 2는 도 1에 도시된 LSI 패키지의 어셈블링된 구조를 개략적으로 도시한 단면도.
도 3은 도 1에 도시된 LSI 패키지의 실질적으로 장착된 상태를 도시한 경사도.
도 4는 본 발명의 제2 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지의 구성을 개략적으로 도시한 단면도.
도 5는 본 발명의 제3 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지의 구성을 개략적으로 도시한 단면도.
도 6은 본 발명의 제4 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지의 구성을 개략적으로 도시한 단면도.
도 7은 도 6에 도시된 LSI 패키지의 어셈블링된 구조를 개략적으로 도시한 단면도.
도 8은 어셈블링 프로세스동안 본 발명의 제5 실시예에 따른 고속 인터페이 스 모듈을 포함하는 LSI 패키지를 개략적으로 도시한 단면도.
도 9는 도 8에 도시된 고속 인터페이스 모듈을 포함하는 LSI 패키지를 개략적으로 도시한 단면도.
도 10은 어셈블링 프로세스동안 본 발명의 제6 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지를 개략적으로 도시한 단면도.
도 11은 도 10에 도시된 LSI 패키지의 어셈블링된 구조를 개략적으로 도시한 단면도.
도 12는 도 11에 도시된 광학적 인터페이스 모듈과 인터포저 사이의 접속 구조의 일부를 확대하여 도시한 단면도.
도 13은 본 발명의 제6 실시예에 따른 LSI 패키지를 분해 형태로 개략적으로 도시한 경사도.
도 14는 도 13에 도시된 LSI 패키지의 어셈블링된 구조를 개략적으로 도시한 경사도.
도 15는 어셈블링 프로세스 동안 본 발명의 제7 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지를 개략적으로 도시한 단면도.
도 16은 도 15에 도시된 LSI 패키지의 어셈블링된 구조를 개략적으로 도시한 단면도.
도 17은 도 16에 도시된 광학 인터페이스 모듈과 인터포저 사이의 접속 구조의 일부를 확대하여 도시한 단면도.
도 18은 도 16에 도시된 LSI 패키지의 장착 절차를 분해 형태로 도시한 경사 도.
도 19는 어셈블링 프로세스동안 본 발명의 제8 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지를 개략적으로 도시한 단면도.
도 20은 도 19에 도시된 LSI 패키지의 어셈블링된 구조를 개략적으로 도시한 단면도.
도 21a, 21b 및 21c는 도 20에 도시된 광학 인터페이스 모듈과 인터포저 사이의 접속 구조의 접속 프로세스의 일부를 확대하여 도시한 단면도.
도 22는 어셈블링 프로세스동안 본 발명의 제9 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지를 개략적으로 도시한 단면도.
도 23은 도 22에 도시된 LSI 패키지의 어셈블링된 구조를 개략적으로 도시한 단면도.
도 24a 내지 24c는 전기적 접속부의 구성을 도시한 단면도.
도 25는 본 발명의 고속 인터페이스 모듈을 구성하는 LSI 패키지의 일부의 변형을 개략적으로 도시한 단면도.
도 26은 본 발명의 고속 인터페이스 모듈을 포함하는 LSI 패키지의 일부의 또다른 변형을 개략적으로 도시한 단면도.
도 27은 본 발명의 고속 인터페이스 모듈을 포함하는 LSI 패키지의 일부의 또 다른 변형을 개략적으로 도시한 단면도.
도 28은 본 발명의 고속 인터페이스 모듈을 포함하는 LSI 패키지의 일부의 또 다른 변형을 개략적으로 도시한 단면도.
도 29는 본 발명의 고속 인터페이스 모듈을 포함하는 LSI 패키지의 일부의 또 다른 변형을 개략적으로 도시한 단면도.
도 30은 본 발명의 고속 인터페이스 모듈을 포함하는 LSI 패키지의 일부의 또 다른 변형을 개략적으로 도시한 단면도.
도 31은 본 발명의 고속 인터페이스 모듈을 포함하는 LSI 패키지의 일부의 또 다른 변형을 개략적으로 도시한 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
1: LSI
2: 인터포저
3: 땜납 범프
4: 고속 신호 배선
7: 광학 인터페이스 모듈
8: 광 파이버
9: 전기 접속 단자
10: 잭 구조체
12: 광 커넥터
19: 열 도전성 페이스트층
21: 히트 싱크(heat sink)
31: 캐비티
본 출원은 전체 내용이 참고로 여기에 포함된, 2003년 2월 18일자, 일본특허공개 제2000-039828 호에 기초하며 그 우선권을 주장한다.
본 발명은 인터페이스 모듈이 제공되는 LSI 패키지 및 그 장착 방법에 관한 것으로, 특히 외부 배선과 인터페이스 모듈 사이에서 고속으로 신호를 송신하기 위한 인터페이스 모듈이 제공되는 LSI 패키지 및 그 장착 방법에 관한 것이다.
최근에, LSI의 클럭 주파수는 점점 더 높게 만들어지고 있으며, GHz 급의 클럭 주파수로 동작되는 퍼스널 컴퓨터를 위한 CPU가 실제로 사용되게 되었다. 그러나, 클럭 주파수의 증가에 비교하여, 인접한 LSI들 사이의 인터페이스에서의 작업 처리량의 향상 속도는 느리며, 이것은 퍼스널 컴퓨터의 성능에 있어서 문제가 된다. 그런 상황에서, 인터페이스에서의 작업 처리량을 개선하려는 연구 및 개발이 왕성하게 수행되고 있다.
인터페이스의 작업 처리량을 개선하기 위하여, 단자당 신호 주파수를 증가시키고 단자의 수를 증가시킬 필요가 있다. 그러나, 단자 수의 증가는 제한되는데, 그 이유는 단자 수가 증가되면, 내부 배선의 길이를 증가시키기 위하여 LSI의 영역 및 그 패키지가 커지게 되어, 결과적으로 고주파수로 LSI를 동작하는 것이 불가능하게 된다. 이에 따라 단자당 주파수를 증가시키는 것은 매우 중요하게 된다. 한편, 단자당 주파수가 증가되면, 임피던스 부정합에 의한 반사에 대한 영향을 늘리기 위하여 전기 신호의 감쇠가 증가된다. 그런 상황에서, 라인 길이는 제한된다. 이러한 사정에서, 고속 신호 송신 라인으로서 임피던스 부정합 및 감쇠량을 크게 억제시키는 것을 허용하는 송신 라인을 이용할 필요가 있다.
손실 및 임피던스 부정합에 의한 영향이 적은 장거리 송신 라인으로서 광 파이버를 이용하는 것이 효과적이다. 따라서, 인터페이스 모듈로서 광전 변환(photo-electric converting) 기능을 수행하는 광 인터페이스 모듈이 이용된다. 광 인터페이스 모듈을 이용함으로써 상용화된 인터페이스 모듈은 예를 들면, "Proceedings. 51st Electronic Components and Technology Conference, P.P. 880-5, 2001"에 개시된 트랜시버 모듈을 포함한다.
상기 인용된 문헌에 개시된 트랜시버 모듈에서, 신호를 처리하기 위한 LSI는 PGA(programmable gate array) 패키지에 통합된다. 이 PGA 패키지는 장착 보드에 장착된다. LSI로부터의 입출력 신호는 장착 보드에 장착되는 광 인터페이스 모듈로 패키지를 통하여 송신되고 또한 광 인터페이스 모듈로부터 신호 라인으로 송신된다. 광 인터페이스 모듈은 광 파이버 뿐만 아니라 반도체 레이저 소자(LD) 및 광 검출 소자(PD)와 같은 광 소자를 포함하며, 광 신호는 광 파이버를 통하여 외부 회로로부터 수신되거나 외부 회로로 송신된다. 또한, 광 소자를 구동하기 위한 인터페이스 IC는 전기적 입출력 단자를 통하여 장착 보드 상의 신호 라인, 요구되는 제어 신호 라인 및 전원선(도시하지 않음)으로 접속되기 위하여 광 인터페이스 모듈 내에 하우징된다. LSI 및 광 인터페이스 모듈의 각각에는 냉각을 위한 열 방산 목적의 히트 싱크(heat sink)가 제공된다.
전술된 구성의 보드 에지 장착형 광 인터페이스 모듈에서는, 광전 변환 기능 에 의하여 전기 신호가 광 신호로 변환되어 변환된 광 신호가 광 파이버로 도입되도록 한다. 광 파이버에서는 손실이 매우 적고 밴드의 제한이 작으므로, 장착 보드간 또는 디바이스간의 송신에서처럼 송신 라인이 비교적 긴 경우에도 고속으로 신호를 송신할 수 있다. 그러나, 광 인터페이스 모듈에서, 전기 신호는 장착 보드 상의 신호 라인을 통하여 송수신되므로, 신호 송신은 장착 보드 상의 전기 신호의 감쇠 및 임피던스 부정합에 의하여 영향을 받는다. 장착 보드의 신호 배선의 최대 길이가 30cm를 초과하므로, 고주파수를 갖는 송신 신호(예를 들면 10Gbps의 신호)를 위하여 매우 고가의 송신 라인이 필요하게 되어, 장착 보드의 비용이 증가되는 문제를 야기시킨다.
이런 상황에서, 고속의 신호 송신을 위한 향상된 기술이 예를 들면, "HOT9 Interconnects, Symposium on High Performance Interconnects, P. P. 31-5, 2001" 및 "Nikkei Electronics No. 810, December 3, 2001, pp. 121-122"에서 제안된다. 구체적으로는, 장착 보드를 이용하지 않고 LSI 패키지의 인터포저 내에서만 신호가 송신되어 전기 배선이 가능한한 짧게 되도록 하고, 외부 디바이스로부터 신호를 수신하거나 외부 디바이스로 신호를 송신하기 위하여 전기 신호가 인터포저 상에서 광 신호로 변환되는 것이 제안된다.
상기 인용된 각각의 간행물은 광 인터페이스 모듈이 LSI의 인터포저에 용접됨으로써 고정되고, LSI의 인터포저는 광 커넥터를 포함하는 파이버에 의하여 광 인터페이스 모듈에 광학적으로 접속되는 구성을 개시한다.
이 구성에서, 신호 프로세싱을 위한 LSI는 땜납 범프에 의하여 인터포저에 전기적으로 접속된다. 광 인터페이스 모듈은 땜납 범프에 의하여 인터포저로 장착된다. LSI의 입출력 단자는 배선에 접속되며, 배선은 광 인터페이스 모듈에 접속된다. 인터페이스 IC 및 광 소자는 광 인터페이스 모듈 내에 하우징되며, 인터페이스 IC 및 광 소자에 의하여 전기 신호는 광 신호로 변환된다. 광 신호를 위한 입출력 윈도우를 구비한 패키지 내에 인터페이스 IC 및 광 소자가 하우징되어 광 인터페이스 모듈로서 신뢰성을 확보한다.
입출력 윈도우로 편평한 마이크로 렌즈 플레이트가 장착되어 광 인터페이스 모듈로 입사하는 라이트 빔 및 광 인터페이스 모듈로부터 나오는 라이트 빔이 마이크로 렌즈에 의하여 수렴되도록 한다. 마이크로 렌즈는 외부에 탑재된 광 파이버와의 광 커플링에 관련하여 큰 허용성을 준다. 인터포저는 장착 보드에 의해 땜납 범프에 전기적으로 접속된다. 광 파이버의 일 단부는 90˚만큼 광로를 변경하기 위한 미러를 포함하는 광 커넥터에 접속된다. 광 커넥터에 장착된 얼라이닝 핀은 패키지의 커플링 홀(coupling hole)에 삽입되어 광 커넥터 및 패키지의 위치를 결정하여 마이크로 렌즈와 광 파이버가 얼라인되도록 한다.
전술된 구성에 따라, 인터페이스 IC, 광 소자, 등이 패키지된 이후에 인터포저에 광 인터페이스 모듈이 장착된다. 따라서, 광 인터페이스 모듈이 개별적으로 검사되어 고신뢰성의 양호한 광 인터페이스만 장착하는 것이 가능해져서, 검사 비용을 줄이게 된다. 또한, 인터포저가 장착 보드에 장착된 이후에 광 커넥터가 접속되므로, 제조 프로세스에서의 편리가 획득될 수 있다. 예를 들면, 인터포저 및 다른 파트의 장착 스테이지에서의 열처리에 의해 야기되는 수지 커버의 열화를 고 려할 필요가 없다. 또한, 파손에 이르는 벤딩(bending)과 같은 광 파이버의 처리시의 제한을 고려할 필요가 없다.
그러나, 상기 특정의 구성은 인터포저로의 LSI의 솔더링(soldering), 인터포저로의 광 인터페이스 모듈의 솔더링, 또는 장착 보드로의 인터포저의 솔더링을 필요로 한다. 이 구성에서는 땜납의 용융점을 변경하여 LSI 패키지가 어셈블링되어 소정의 솔더링이 다른 솔더링에 결함을 야기시키지 않게 되어야 한다는 점에 주목해야 한다. 또한, 상기 장착 절차는 LSI 패키지의 부분을 어셈블링하는 경우에 한정된다. 또한, 광 커넥터를 지지하기 위하여, 광 커넥터를 패키지로 푸시(pushing)하여 광 커넥터를 지지하기 위한 메카니즘이 요구되며, 상기 장치의 메카니즘은 광 접속이 커넥터를 이용하여 이루어지는 경우에 부피가 커지게 된다. 또한, 지지 메카니즘이 상기 장치에 장착되면, LSI의 상부에 장착된 히트 싱크가 배열되는 공간이 제한되어 구성이 복잡하게 되며 비용을 증가시키게 된다. 결과적으로 광 인터페이스 모듈의 열 방산 히트 싱크를 장착하는 것이 어려워진다.
일반적으로, 단자당 전력 소모는 신호의 전송 주파수의 증가와 함께 증가되는 경향이 있다. 예를 들면, 몇몇 LSI의 전력 소모는 퍼스널 컴퓨터에 이용되는 CPU에서는 최근에는 70 내지 80 W에 달하게 되었다. 따라서, 열 스프레더 및 거대한 히트 싱크가 신호 프로세싱 LSI 상에 장착되어 큰 열 방산 영역을 확보하며, 예를 들면, 팬을 이용함으로써 강제적인 공기 냉각이 수행되도록 장치가 구성된다. 한편, 신호 프로세싱 LSI와 인터페이스 모듈 사이의 배선 길이를 가능하다면 전술된 것만큼 많이 감소시킬 필요가 있다. 따라서, 신호 프로세싱 LSI를 위한 히트 싱크를 장착하는 경우에, 인터페이스 모듈을 위한 또 다른 히트 싱크를 장착하기 위한 공간이 허용되지 않는다.
이런 상황에서, 신호 프로세싱 LSI와 인터페이스 모듈에 의해 공유되는 히트 싱크를 장착하여 신호 프로세싱 LSI와 인터페이스 모듈로부터 동시에 열 방산을 이루는 것을 고려하는 것이 가능하다. 그러나, 신호 프로세싱 LSI 및 인터페이스 모듈이 인터포저(2)에 동시에 장착되는 경우, 인터페이스 모듈과 신호 프로세싱 LSI의 상부면을 엄격하게 얼라인하는 것과 레벨 차이를 소정의 값으로 정확히 설정하는 것이 어렵다.
역시 주목되어야 하는 점은, 인터페이스 모듈이 솔더링되므로, 인터페이스 모듈의 고장시 고가의 신호 프로세싱 LSI를 새로 교체할 필요도 있다는 것이다.
인터포저(2)에 직접 광 소자가 장착되고 유기재료로 이루어진 광 도파관이 장착 보드에 부착되어 송신 라인을 형성하는 구성은 "16th Academic Lecture Meeting of Electronics Mounting, 20B-10, 2002"에 개시된다.
상기 특정 구성에서, 인터페이스 IC는 인터포저로 솔더링된다. 인터포저는 그 사이에 위치된 스페이서로 장착 보드에 고정된다. 장착 보드 및 인터포저는 예를 들면, 가요성 배선에 의하여 서로 접속되며, 전원, 입출력 전기 신호 등은 장착 보드 및 인터포저로 공급된다. 이 구성에서는, 신호 프로세싱 LSI, 등은 인터페이스 IC 위에 3차원 방향으로 장착되는 것으로 가정된다.
면 발광형(surface-emitting type) 광 소자는 장착 보드 측의 인터포저에 장착되며, 광 도파관 및 광 소자의 위치가 결정되어 90˚만큼 광로를 변경하기 위하 여 장착 보드에 장착된 미러를 포함하는 광 도파관과 광 소자가 광학적으로 결합되도록 한다. 또한, 전극이 장착되어 인터포저를 통하여 확장되어 전기 신호를 위한 배선의 길이를 감소시키며, 이에 따라 양호한 신호특성을 획득한다.
상기 특정 구성에서, 베어 칩으로서 광 소자가 인터포저에 직접 장착된다. 인터포저가 장착 보드에 장착되는 경우, 광 소자는 광 도파관에 광학적으로 결합된다. 결과적으로 장착 보드와 인터포저 사이의 열팽창 계수의 차이로 인하여 광 정확도를 유지하는 것이 어렵게 된다. 또한, 광 소자가 베어 칩으로서 장착되면, 광 소자의 신뢰성을 확보하기가 어렵다. 신뢰성을 확보하기 위하여, 광 소자 부분이 예를 들면, 신호 송신을 위하여 이용된 파장을 통과시키는 수지에 매립될 필요가 있어 장착 보드 상에서 프로세싱 연산을 요구하게 된다. 결과적으로 많은 제한이 제조 프로세스에 부과되어 제조 비용을 증가시킨다. 또한, 별도로 광 도파관을 장착 보드에 부착시킬 필요가 있으므로, 장착 프로세스는 복잡하게 되어 장착 비용이 증가된다. 주의할 또다른 문제는 특정의 구성에서는 광 소자의 고장의 경우 고가의 신호 프로세싱 LSI와 함께 광 소자를 교체할 필요가 있다는 점이다.
송신 라인으로서 광 파이버를 이용하는 종래의 기술과 관련된 전술된 문제들은 또한 동축 케이블, 세미리지드(semi-rigid) 케이블 또는 가요성 배선 보드와 같은 전기 송신 라인을 이용하는 경우에도 발생된다.
전술된 바와 같이, 종래의 인터페이스의 작업 처리량을 개선하기 위하여 다양한 광 인터페이스 모듈이 이용된다. 그러나, "Proceedings. 51st Electronic Components and Technology Conference, P.P. 880-5, 2001"에 개시된 보드 에지 장 착형 광 인터페이스 모듈은 고주파수의 송신 신호를 위하여 고가의 송신 라인이 필요하게 되는 문제를 야기시켜 장착 보드의 비용을 증가시킨다.
또한, "HOT9 Interconnects, Symposium on High Performance Interconnects, P. P. 31-5, 2001" 및 "Nikkei Electronics No. 810, December 3, 2001, pp. 121-122"에 개시된 구성은 커넥터 시스템이 채용되어 메카니즘이 과도하게 부피가 커지게 되고, 솔더링에 대한 주의가 요구되는 장착시 문제를 야기시킨다. 또한, 상기 구성은 히트 싱크를 장착하기 위한 공간을 확보할 필요가 있으므로 복잡하게 되어 제조 비용이 증가되며 광 인터페이스 모듈로부터의 열 방산을 위한 히트 싱크를 장착하는 것이 어렵게 되는 문제를 야기시킨다. 신호 프로세싱 LSI와 인터페이스 모듈에 의하여 히트 싱크가 공유되는 경우, 인터페이스 모듈과 신호 프로세싱 LSI의 상부면을 정확히 얼라인되도록 하고 LSI 및 인터페이스 모듈을 동시에 인터포저로 장착하는 경우 레벨의 차이를 정확히 소정의 값으로 제어하는 것이 어렵다. 또한, 인터페이스 모듈이 솔더링되므로, 인터페이스 모듈이 고장나는 경우 고가의 신호 프로세싱 LSI도 교체할 필요가 있다.
또한, "16th Academic Lecture Meeting of Electronics Mounting, 20B-10, 2002"에 개시된 구성은 장착 보드와 인터포저 사이의 열 팽창 계수의 차이로 인하여 광 정밀도를 유지하는 것이 어려운 문제를 야기시킨다. 또한, 별도로 광 도파관을 장착 보드에 장착할 필요가 있으므로, 장착 프로세스는 복잡하게 되어 장착 비용을 증가시킨다. 또한, 광 소자의 고장의 경우, 고가의 신호 프로세싱 LSI를 교체할 필요가 있다.
전술된 문제와 유사한 문제들이 또한 광 소자를 포함하지 않는 전기 인터페이스 모듈이 이용되는 구성에서도 야기된다.
본 발명의 목적은 고가의 송신 라인 없이 인터페이스 모듈을 장착하는 것을 허용하는, 인터페이스 모듈을 구비한 LSI 패키지를 제공하는 것이다.
본 발명의 일 특징에 따르면,
장착 보드 상에 배치되고 열 방산 부재(a heat dissipation member)를 갖도록 구성된 LSI 패키지가 제공되는데, 이 LSI 패키지는,
신호들을 처리하도록 구성되고, 신호 입출력 단자들 및 상기 열 방산 부재에 결합된 표면을 갖는 LSI;
상기 LSI를 장착하도록 구성되고, 상기 LSI의 신호 입출력 단자들에 전기적으로 접속되는 제1 신호 단자들, 상기 LSI를 상기 장착 보드에 전기적으로 접속하기 위한 제2 전기 단자들, 상기 제1 신호 단자들에 전기적으로 접속되는 내부 배선, 및 상기 내부 배선에 전기적으로 접속되는 제1 커플링 부를 포함하는 인터포저(interposer); 및
신호들을 외부로 송신하고 외부로부터의 신호들을 수신하도록 구성된 신호 송신 라인들, 상기 신호 송신 라인들에게 전기적으로 접속된 제2 커플링 부, 및 상기 신호 송신 라인들과 상기 제2 커플링 부를 지지하도록 구성된 패키지 구조를 포함하는 인터페이스 모듈 - 상기 제2 커플링 부는 각각 기계적 컨택트에 의해 상기 제1 커플링 부에 전기적 접속되고, 상기 패키지 구조는 상기 인터포저 상에 장착되고 또한 상기 LSI를 수납할 공간을 가져서 상기 열 방산 부재가 상기 LSI의 표면 위에 로케이트되도록 허용하며, 상기 열 방산 부재는 상기 LSI와 열 접속 관계를 가짐 - 을 포함한다.
삭제
삭제
삭제
삭제
삭제
본 발명의 다른 특징에 따르면,
장착 보드 상에 배치되고 열 방산 부재를 장착한 구성을 갖는 LSI 패키지가제공되는데, 이 LSI 패키지는,
신호들을 처리하도록 구성되고, 신호 입출력 단자들과 상기 열 방산 부재에 결합된 표면을 갖는 LSI;
상기 LSI를 장착하도록 구성되고, 상기 LSI의 신호 입출력 단자들에 전기적으로 접속되는 제1 신호 단자들, 상기 LSI를 상기 장착 보드에 전기적으로 접속하기 위한 제2 전기 단자들, 상기 제1 신호 단자들에 전기적으로 접속되는 내부 배선, 및 상기 내부 배선에 전기적으로 접속되는 제1 커플링 부를 포함하는 인터포저; 및
신호들을 외부로 송신하고 신호들을 외부로부터 수신하도록 구성된 신호 송신 라인들, 상기 신호 송신 라인들에 전기적 접속된 제2 커플링 부, 및 상기 신호 송신 라인들과 상기 제2 커플링 부를 지지하도록 구성된 패키지 구조를 포함하는 인터페이스 모듈을 포함하고,
상기 패키지 구조는 상기 인터포저 상에 장착되고 또한 상기 LSI를 수납할 공간을 가져서 상기 열 방산 부재가 상기 LSI의 표면 상에 로케이트되도록 허용하며, 상기 제2 커플링 부는 상기 제1 커플링 부에 전기적으로 접속되고, 상기 제1 또는 제2 커플링부, 또는 커플링부 모두는 상기 인터페이스 모듈과 상기 인터포저 사이의 갭 높이를 조절하는 메카니즘을 구비하고, 상기 열 방산 부재는 상기 LSI에 대한 열 접속 관계를 갖는다.
삭제
삭제
삭제
삭제
삭제
본 발명의 다른 특징에 따르면,
장착 보드 상에 배치되고 열 방산 부재를 구비하도록 구성된 LSI 패키지를 어셈블링하는 방법이 제공되는데, 이 LSI 패키지 어셈블링 방법은,
신호들을 처리하도록 구성되고 신호 입출력 단자들과 상기 열 방산 부재에 결합된 표면을 갖는 LSI를 장착하도록 구성된 인터포저 - 상기 인터포저는, 상기 LSI의 신호 입출력 단자들에 전기적으로 접속되는 제1 신호 단자들, 제2 전기 단자들, 상기 제1 신호 단자들에 전기적으로 접속되는 내부 배선, 및 상기 내부 배선에 전기적으로 접속되는 제1 커플링 부를 포함함 - 를 제공하는 단계;
상기 인터포저를 장착 보드에 장착하고, 상기 제2 전기 단자들을 통하여 상기 장착 보드에 상기 LSI을 전기적으로 접속하는 단계;
신호들을 송신하도록 구성되는 신호 송신 라인, 및 상기 송신 라인에 전기적으로 접속되는 제2 커플링 부를 포함하는 인터페이스 모듈을 제공하는 단계; 및
상기 제2 커플링 부를 상기 제1 커플링 부에 정렬시키고, 상기 LSI를 상기 장착 보드에 장착하며, 상기 제2 커플링부를 상기 제1 커플링부에 전기적 및 기계적으로 각각 접속하는 단계
를 포함하고,
상기 패키지 구조는 상기 인터포저 상에 장착되고 또한 상기 LSI를 수납할 공간을 가져서 상기 열 방산 부재가 상기 LSI의 표면 위에 로케이트되도록 허용하며, 상기 열 방산 부재는 상기 LSI에 대한 열 접속 관계를 갖는다.
본 발명의 다른 특징에 따르면,
장착 보드 상에 배치되고 열 방산 부재를 갖도록 구성된 LSI 패키지가 제공되는데, 이 LSI 패키지는,
신호들을 처리하도록 구성되고, 신호 입출력 단자들을 갖는 LSI;
상기 LSI를 장착하도록 구성되고, 상기 LSI의 신호 입출력 단자들에 전기적으로 접속되는 제1 신호 단자들, 상기 LSI를 상기 장착 보드에 전기적으로 접속하기 위한 제2 전기 단자들, 상기 제1 신호 단자들에 전기적으로 접속되는 내부 배선, 및 상기 내부 배선에 전기적으로 접속되는 제1 커플링 부를 포함하는 인터포저; 및
출력 광 신호들을 외부로 송신하고 입력 광 신호들을 외부로부터 수신하는 광 도파관들, 상기 광 도파관들로부터의 입력 광 신호들을 전기적 신호들로 변환하고 전기적 신호들을 출력 광 신호들로 변환하고 출력 광 신호들을 광 도파관으로 인도하도록 구성된 광 소자, 및 상기 광 소자들을 구동하도록 구성된 인퍼페이스 집적 회로들을 포함하는 인터페이스 모듈
을 포함하고,
제2 커플링 부가 상기 광 소자에 전기적 접속되고, 상기 제2 커플링 부는 각각 기계적 컨택트에 의해 상기 제1 커플링 부에 전기적 접속되고, 상기 열 방산 부재는 상기 LSI에 대한 열 접속 관계를 갖는다.
삭제
삭제
삭제
삭제
본 발명의 고속 광 인터페이스 모듈을 포함하는 LSI 패키지에 관한 일부 실시예들이 첨부된 도면을 참고하여 이하에서 설명될 것이다.
(제1 실시예)
도 1은 LSI 패키지에 광 인터페이스 모듈이 접속되는 상태 이전의 본 발명의 제1 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지, 즉 LSI 어셈블링된 유닛의 구성을 도시한 단면도이다. 한편, 도 2는 도 1에 도시된 LSI 패키지 및 그곳으로 접속된 광 인터페이스 모듈을 구비하는 구성을 도시한 단면도이다.
도 1 및 2에서, 참조 부호 1은 LSI, 즉 신호 프로세싱 LSI를 나타낸다. 도면에 도시된 바와 같이, LSI(1)는 땜납 범프(3)에 의하여 인터포저(2)에 전기적으로 접속되는 신호 입출력 단자를 포함한다. 언더필(underfill) 수지(11)는 땜납 범프(3)의 접속부를 감싼다. 고속으로 신호를 송신할 수 있는 고속 신호 배선(4)이 인터포저(2) 내에 배치된다. 배선(4)의 일 단에는 패드가 형성되고, 패드는 땜납 범프(3)에 접속되며 땜납 범프는 LSI(1)의 신호 입출력 단자가 그곳으로 접속되도록 한다. 고속 신호 배선(4)은 타단에서 잭 구조체, 즉 인터포저(2)의 전면측에 장착된 전기 접속 단자(10)에 접속된다.
도 1 및 2에 도시된 바와 같이, 광 인터페이스 모듈(7)은 LSI(1) 및 인터포저(2) 상에 배치된다. 모듈(7)은 예를 들면, 인터페이스 IC, 광 소자, 및 광 파이버(8)를 포함한다. 광 인터페이스 모듈(7)내에는, 광 소자의 활성 영역의 상부에 경사지게 연마된 광 파이버가 고정되어 배치되어 광 소자로부터 나온 라이트빔이 광 파이버내로 유도되고, 광 파이버로부터 나온 라이트빔은 광 소자로 유도된다. 특정의 구성에 의하여, 광 소자 및 광 파이버는 서로 광학적으로 접속된다. 또한, 광 인터페이스 모듈(7)의 접속 핀, 즉 전기적 접속 단자(9)가 잭 구조체(10) 내로 삽입되어 고정된다. 또한, 전원, 접지선, 또는 저속 제어 신호선이 인터포저(2)의 배선을 통하여 LSI(1)에 마찬가지로 접속된다. 인터포저(2)는 땜납 범프(5)에 의하여 장착 보드(6) 상의 전기배선에 접속된다.
전술된 구성에 따라, 인터포저(2)는 보통의 BGA(Ball Grid Array) 패키지 LSI의 장착의 경우와 실질적으로 동일한 프로세스에 의하여 도 1에 도시된 바와 같이 장착 보드(6)에 장착되며, 그 후 광 인터페이스 모듈(7)이 도 2에 도시된 바와 같이 인터포저(2)에 전기적 및 기계적으로 접속된다. 즉, 인터포저(2)가 다른 부품들과 함께 장착 보드(6)로 전기적으로 장착된 후, 즉, 리플로 또는 AH 레이저 가열과 같은 열처리 후에, 광 인터페이스 모듈(7)이 인터포저(2)에 장착될 수 있다. 상기 특정 구성은 전기적 장착과의 높은 친화력을 갖는다.
도 1 및 2에 도시된 구성에서, 광 인터페이스 모듈(7)은 개별적으로 패키지된다. 따라서, 광 인터페이스 모듈(7)의 신뢰성을 개선하는 것이 가능하다. 또 한, 광 인터페이스 모듈(7) 그 자체를 검사하는 것이 가능하게 되어 결함이 있는 광 소자로 인하여 야기되는 장착 보드(6) 수율의 감소를 억제한다. 또한, 광 인터페이스 모듈(7)은 열 처리를 채용하지 않고 전기적 장착에 의하여 장착될 수 있으므로, 피그테일(pigtail) 시스템의 채용을 수반하는 장착의 한계는 억제될 수 있다. 역시 주의해야 하는 것은, 고속 신호는 장착 보드(6)의 배선을 통하여 송신되지 않고 접속 핀(9)을 통하여 인터포저(2)로부터 광 인터페이스 모듈(7)로 송신되므로, 송신 거리는 단축되며, 따라서 고주파 신호가 송신될 수 있다.
또한, 도 1 및 2에 도시된 구성에서, 디지털 신호는 광 인터페이스 모듈(7)에 하우징된 인터페이스 IC와 신호 프로세싱 LSI(1) 사이에서 송신될 수 있다. 또한, 아날로그 전기 신호는 광 인터페이스 모듈(7)에 하우징된 광 소자로 공급되고 그로부터 송신된다. 아날로그 전기 신호는 매우 단거리를 통하여 송신된다. 결과적으로, 10 Gbps 이상의 고주파 신호를 송신하는 경우, 노이즈에 대한 높은 저항을 갖는 배선을 형성하는 것이 가능하다. 결과적으로, 인터포저(2)의 넓은 설계 마진을 확보하는 것이 가능해져 전체 장치의 제조 비용을 효과적으로 절감한다. 고속 신호 라인은 장착 보드(6)에 형성될 필요가 없으므로, 장착 보드(6)의 설계는 매우 용이하게 될 수 있는 점을 주의해야 한다. 또한, 보통의 FR4와 같은 저가의 재료가 장착 보드(6)를 형성하는데 이용될 수 있다. 또한, 전체 시스템의 비용의 감소가 용이할 수 있다.
또한, 커넥터를 이용함으로써 광 파이버(8)가 접속되는 구성 대신에, 광 인터페이스 모듈(7)은 직접 인터포저(2)에 접속되어 광 인터페이스 모듈(7)을 소형화 시킬 수 있다. 또한, 광 파이버(8)는 측면 방향으로 삽입되므로, 광 인터페이스 모듈(7)의 두께는 더 감소될 수 있다. 이에 따라, 인터포저(2)에 관련된 광 인터페이스 모듈(7)의 상부면의 높이는 LSI(1)의 경우보다 더 작게 만들어질 수 있어 LSI(1)를 위한 히트 싱크(21)의 넓은 설치 공간을 확보한다.
도 3은 본 발명의 제1 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지의 실제 장착 상태를 도시한 경사도이다.
다른 장착부들과 함께 신호 프로세싱 LSI(1)가 장착되는 인터포저(2)는 장착 보드(6)에 장착된다. 그 후, 광 인터페이스 모듈(7)의 접속 핀(9)은 도면에서 화살표로 표시된 바와 같이 인터포저(2)의 잭 구조체(10)에 삽입되어 패키지의 준비를 종료한다. 도 3에서, 참조 부호 13은 장착 보드(6) 상의 배선을 나타내고, 참조 부호 14는 장착 보드(6) 상의 칩 부분을 나타낸다. 또한, 장치 외부의 광 파이버로의 접속을 위한 광 커넥터(12)는 광 인터페이스 모듈(7)로부터 확장하는 광 파이버(8)에 접속된다.
전술된 바와 같이, 광 커넥터(12)는 광 인터페이스 모듈(7)로부터 떨어져서 배치되고, 외부 광 파이버는 광 커넥터(12)에 접속된다. 이에 따라, 이전에 언급된 광 커넥터 구조체가 확대되어 장착에 대한 제한을 제거한다. 또한, 광 인터페이스 모듈(7)과 인터포저(2) 사이의 전기적 접속은 도 2 및 도 3에 도시된 접속 핀(9) 및 잭 구조체(10)에 의하여 이루어진다. 이들 핀 및 잭 구조체는 신호 프로세싱 LSI(1) 주위의 네 개 면에서 서로 접속된다. 이에 따라, 접속 동안 접속 핀(9)으로 인가되는 힘이 균일하게 분산될 수 있다. 결과적으로, 특정의 핀에 힘 이 응집되어 핀을 파손시키고, 인터포저(2)에 불균일한 힘이 인가되어 솔더링된 부분을 파손시키는 불편함을 억제할 수 있다.
또한, 전기적 장착은 신호 프로세싱 LSI(1)가 장착되는 인터포저(2)가, 보통의 리플로(re-flow) 프로세스나 소켓과의 커플링에 의하여 커패시터 및 저항기, 주변 LSI 또는 IC같은 칩 부분들과 같은 다른 장착부들과 함께 솔더링이 행해지도록 함으로써 수행될 수 있다. 장착의 종료 이후에, 인터페이스 모듈(7)은 나중에 인터페이스 모듈(7)로 열 이력(thermal history)을 전하지 않으면서 기계적 접속만으로 인터포저(2)에 장착될 수 있다. 이에 따라, 인터페이스 모듈(7)에 이용된 송신 라인은 장착 프로세스에 의하여 제한되지 않고서 선택될 수 있다. 결과적으로, 송신 거리, 주파수 또는 비용에 부합하는 최적의 재료를 선택하는 것이 가능하게 되어 장치의 전체 비용이 절감된다.
(제2 실시예)
도 4는 본 발명의 제2 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지의 구성을 개략적으로 도시한 단면도이다. 또한, 도 4에 도시된 패키지의 요소들은 도 1에 도시된 것들과 동일하며, 동일한 참조 부호로 표시되므로 그 상세한 설명은 생략된다.
제1 실시예의 구성에서 신호의 밴드를 증가시키기 위하여 신호 라인의 수가 증가되는 경우, 광 인터페이스 모듈(7)의 커넥터를 변형할 필요가 있다. 구체적으로는, 접속 핀(9)의 피치를 미세 구조로 감소시킬 필요가 있다. 이 경우, 잭 구조체(10)에 접속 핀(9)이 접속될 때 접속 핀(9) 및 잭 구조체(10)의 위치 지정시 높 은 정밀도를 요구한다.
이런 상황에서, 도 4에 도시된, 본 발명의 제2 실시예에서는 위치 얼라인먼트를 위한 가이드 핀(15)이 광 인터페이스 모듈(7)에 형성되고 가이드 핀(15)이 삽입되는 가이드 홀(16)이 인터포저(2)에 형성된다.
제2 실시예에 대한 특정 구조는 가이드 핀(15)을 가이드 홀(16)에 단순히 삽입함으로써 접속 핀(9)이 잭 구조체(10)에 접속될 때 접속 핀(9)과 잭 구조체(10) 사이에서 높은 얼라이닝 정밀도를 실현할 수 있다. 이에 따라, 제1 실시예에서 얻어진 것과 유사한 효과를 얻을 수 있다. 또한, 광 인터페이스 모듈(7)의 커넥터의 피치가 미세 구조로 감소되는 경우에 충분히 대처할 수 있다.
(제3 실시예)
도 5는 본 발명의 제3 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지의 구성을 개략적으로 도시한 단면도이다. 또한, 도 5에 도시된 패키지의 구성 요소들은 도 1에 도시된 것들과 동일하며, 동일한 참조 부호로 표시되어 그 상세한 설명을 생략한다.
광 인터페이스 모듈(7)의 접지선 및 전원이 제1 실시예에 대한 구성의 신호 프로세싱 LSI(1)에 의해 공유되면, LSI(1) 및 모듈(7)의 스위칭 노이즈가 서로 간섭하게 되어 신호 노이즈가 발생되는 것으로 간주된다. 상기 문제를 피하기 위하여, 예를 들면, 인터포저(2) 상의 광 인터페이스 모듈(7) 및 신호 프로세싱 LSI(1)의 각각의 전원선에 매우 인접한 영역의 커패시턴스를 이용함으로써 디커플링을 수행할 필요가 있다. 그러나, 인터포저(2)상의 자유 공간의 크기가 제한되어, 광 인 터페이스 모듈(7)의 장착에 의하여 요구되는 추가적인 칩 부분 장착을 허용하는 충분한 공차(allowance)를 제공하지 못한다.
이런 상황에서, 광 인터페이스 모듈(7)을 위한 전원 및 접지선은 장착 보드(6)의 전원 배선(17)으로부터 직접 도출되며, 예를 들면, 도 5에 도시된 본 발명의 제3 실시예의 장착 보드(6)의 후면 상에서 커패시턴스 칩 또는 노이즈 필터 칩(18)에 의하여 디커플링이 수행된다. 제3 실시예에서, 장착 보드(6)와 광 인터페이스 모듈(7) 사이의 접속은 인터포저(2)의 접속에서처럼 핀-잭 구조체 메카니즘에 의하여 수행된다.
전술된 특정의 구성은 장착 보드(6) 상에 광 인터페이스 모듈(7)을 추가함으로써 요구되는 추가적인 칩 부분을 배치하는 것을 가능하게 한다. 이에 따라, 제1 실시예에서 얻어진 것과 유사한 효과를 얻는 것이 가능하다. 또한, 사이즈의 제한이 완화되므로, 인터포저(2) 측에 큰 변화가 없더라도 더 강한 디커플링을 적용하는 것이 가능하다.
(제4 실시예)
전술된 제1 내지 제3 실시예의 각각에서, 신호 프로세싱 LSI 및 전기적 접속 단자가 인터포저(2)의 표면에 배치된다. 그러나, 도 6 및 7에 도시된 바와 같이 신호 프로세싱 LSI 및 전기적 접속 단자를 배치하는 것도 가능하다.
도 6은 광 인터페이스 모듈이 인터포저(2)에 접속되기 전의 상태를 도시한 단면도이고, 도 7은 광 인터페이스 모듈이 인터포저(2)에 접속된 이후의 상태를 도시한 단면도이다.
도 6 및 도 7에 도시된 구성에서, 신호 프로세싱 LSI는 인터포저(2) 내의 캐비티(31)에 하우징된다. 더욱 상세히는, 신호 프로세싱 LSI(1)는 인터포저(2)의 하부에 하우징되고 배치된다. 핀·잭 구조체(10)는 인터포저(2)의 상부의 외주 영역에 형성된다. 핀·잭 구조체(10)는 인터포저(2) 내의 배선에 접속된다. 또한, 땜납 범프(3)를 통하여 LSI(1)의 신호 입출력 단자에 배선 라인이 접속된다. 도 6에 도시된 바와 같이, 광 인터페이스 모듈(7)은 인터포저(2) 상에 배치된다. 그 후, 광 인터페이스 모듈(7)은 도 7에 도시된 바와 같이 인터포저(2) 상에 고정된다. 이에 따라, 신호 프로세싱 LSI는 패키지의 외부로 노출되지 않으며, 따라서, 상기 특정 구조는 처리 성능 및 신뢰성면에서 우수하다.
(제5 실시예)
도 8은 광 인터페이스 모듈(7)이 인터포저(2)에 접속되기 전의 상태를 도시한 단면도이고, 도 9는 광 인터페이스 모듈(7)이 인터포저(2)에 접속된 후의 상태를 도시한 단면도이다.
도 8 및 도 9에 도시된 구성에서, 전기적 접속 단자(10)는 인터포저(2)의 측면에 배치된다. 또한, 광 인터페이스 모듈(7)은 인터포저(2)의 측방향으로 배치되어 인터포저(2)에 접속되고 고정된다. 이에 따라, 도 8 및 9에 도시된 구성에서, 전체 장치의 두께는 감소되어 장치를 축소하는 것이 가능하게 된다.
(제6 실시예)
도 10 및 도 11은 본 발명의 제6 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지를 나타내며, 여기서 도 10은 광 인터페이스 모듈이 인터포저(2) 에 접속되기 전의 상태를 도시한 단면도이고, 도 11은 광 인터페이스 모듈이 인터포저(2)에 접속된 후의 상태를 도시한 단면도이다. 도 12는 도 11에 도시된 전기적 접속부의 구성을 도시한 단면도이다. 도 13은 도 10에 도시된 LSI 패키지를 투시 방식으로 도시한 경사도이다. 또한, 도 14는 도 12에 도시된 LSI 패키지를 투시 방식으로 도시한 경사도이다. 또한, 도 10 내지 14에 도시된 패키지의 구성 요소들은 도 1에 도시된 것들과 동일하며, 동일한 참조 부호가 표시되어 그 상세한 설명은 생략한다.
도 10에 도시된 바와 같이, 광 인터페이스 모듈(7)의 상부면에 히트 싱크(21)가 형성된다. 적절한 두께의 열 전도성 접착층(20)에 의하여 광 인터페이스 모듈(7)의 상부면에 히트 싱크(21)가 고정된다. 신호 프로세싱 LSI(1)가 장착되는 인터포저(2)는 땜납 범프(5)에 의하여 장착 보드(6)에 솔더링된다. 또한, 신호 프로세싱 LSI(1)는 적절한 두께를 가지며 신호 프로세싱 LSI(1)의 상부면에 형성되는 열 도전성 페이스트 재료층(19)을 통하여 광 인터페이스 모듈(7)이 장착된 히트 싱크(21)에 부착된다. LSI(1) 부착시, 도 12에 도시된 바와 같은 전기적 접속을 위하여 접속 핀(9)이 인터포저(2) 상의 잭 구조체(10)에 삽입된다.
도 12에 도시된 바와 같이, 잭 구조체(10)는 예를 들면, 인터포저(2)에 형성된 커플링 홀의 내부면에 형성된 고속 신호 배선(4)에 접속된 도체(10-1) 및 도체(10-1)에 전기적으로 접속된 가요성 도전 스프링(10-2)을 포함한다. 스프링(10-2)은 도체(10-1)가 접속 핀(9)과 전기적 접촉을 유지하도록 하며, 접속 핀(9)의 팁과 커플링 홀의 바닥 사이에 공차를 갖는 구성이 인터포저(2)에 형성된 다. 특정의 구성에서, 접속 핀(9)은 잭 구조체(10)로의 전기적 접속을 유지하면서 상하 방향으로 이동되는 것이 가능하다. 접속 핀(9)의 길이와 커플링 홀의 깊이에 따라, 접속 핀(9)의 이동 범위는 약 수 백 마이크론이다.
상기 특정 구성에 따르면, 도 10 및 13에 도시된 바와 같이 적절한 두께의 열 도전성 접착층(20)으로 히트 싱크(21)에 광 인터페이스 모듈(7)을 고정시킨 후 도 11 및 14에 도시된 바와 같이 적절한 두께를 가지면서 사이에 내삽된 열 도전성 페이스트층(19)으로 신호 프로세싱 LSI(1)의 후면에 히트 싱크(21)를 부착하는 것이 가능하다. 결과적으로, 적절한 값으로 신호 프로세싱 LSI(1) 및 광 인터페이스 모듈(7)의 각각의 두께를 설정하는 것이 가능하게 되어 열 저항의 증가를 억제한다. 또한, LSI와 광 인터페이스 모듈 사이의 전기적 접속을 유지하는 것이 가능하다. 또한, 열 도전성 페이스트층(19) 대신에 유동성을 보이지 않는 열 도전성 시트를 이용하여 가압에 의한 두께의 제어를 용이하게 하는 것이 가능하다.
광 인터페이스 모듈(7)을 인터포저(2)에 솔더링하는 것도 고려될 수 있다. 그러나, 솔더링은 바람직하지 않다. 본 접속에서 주의해야 할 점은, 솔더링 구조에서, 신호 프로세싱 LSI(1) 및 광 인터페이스 모듈(7) 양쪽 모두 열 도전성 접착제를 이용하여 히트 싱크(21)에 부착된다는 것이다. 그러나, 본 구성에서, LSI(1)와 광 인터페이스 모듈(7) 사이의 두께 차이로부터 유발된 레벨의 차이는 열 도전성 접착층의 두께를 변경시킴으로써 흡수되어야 한다.
열 도전성 접착제의 열 도전성은 약 30 내지 60 W/m/K이며, 이것은 히트 싱크 재료로 널리 이용되는 알루미늄 경우의 240 W/m/K보다 더 낮고 LSI 재료로 이용되는 실리콘 경우의 150 W/m/K 보다 더 낮다. 이에 따라, 열 방산의 관점에서, 열 도전성 접착층이 얇게 되는 것이 유리하다. 그러나, 열 도전성 접착층의 두께가 감소함에 따라, 본딩 강도가 낮아지고, 동시에 크랙 발생이 야기되는 경향이 있다. LSI가 얇은 경우, 열 도전성 접착층은 LSI 측에서 두껍게 되고, LSI가 두꺼운 경우, 접착층은 광 인터페이스 모듈의 측에서 두껍게 된다. 본 방식에서는, 열 도전성 접착층이 양측에서 동시에 적절한 두께를 갖는 것이 어렵다. 즉, 접착층의 두께에 의하여 레벨의 차이가 흡수되므로, 접착층은 두꺼운 부분을 포함할 것이 요구되며, 이것은 두꺼운 부분에서 접착층의 열저항이 증가되어 열 방산 성능을 떨어뜨리는 문제를 야기시킨다.
한편, 도 10 내지 도 12에서 도시된 구성에서, 접속 핀(9) 및 잭 구조체(10)를 이용하여 높이가 조절될 수 있으며, 신호 프로세싱 LSI(1) 및 광 인터페이스 모듈(7) 사이의 레벨의 차이는 높이 조절 메카니즘에 의하여 흡수될 수 있어 레벨의 차이의 발생에 따르는 문제를 극복할 수 있다.
또한, 도 10 내지 도 12에 도시된 구성에서는, 광 인터페이스 모듈(7)의 전기적 접속부가 도 13 및 도 14에 도시된 신호 프로세싱 LSI(1) 주위의 네 개의 측면에 배치되어 접속 스테이지에서 접속부로 인가되는 힘을 균일하게 만든다. 따라서, 열 도전성 페이스트층(19)이 신호 프로세싱 LSI(1)의 후면에 대향하여 푸시되는 경우, 푸시되는 힘은 균일하게 인가될 수 있어, 그 결과 열 도전성 페이스트층의 두께는 용이하게 균일해질 수 있어 두께의 평면 분포를 억제하는 효과가 있다. 열 도전성 시트의 경우와 유사하게 압력이 균일해질 수 있어 부분 가압에 의하여 야기된 열 저항의 증가를 억제한다. 또한, 힘이 특정의 핀에 집중되어 불균일한 힘이 인가되어, 보드 장착의 경우 솔더링된 부분을 파손시키는 결점을 억제할 수 있다.
상기 특정의 효과를 발생시키는 구성은 4 측면의 접속을 위한 구성에 한정되지 않는다. 예를 들면, 2 측면상의 접속을 위한 구성으로부터도 유사한 효과가 발생될 수 있다. 또한, 모든 전기적 접속 단자가 전기적으로 접속될 필요가 있는 것은 아니므로, 예를 들면, 1 측면에만 광 파이버가 존재하게 되어 대응하는 단자만이 광 파이버에 전기적으로 접속되며, 나머지 단자들은 잔존하는 3 측면상에 형성되는 LSI를 기계적으로 지지하도록 하는 것이 가능하다.
광 인터페이스 모듈(7)과 인터포저(2) 사이의 전기적 접속부의 구성은 도 12에 도시된 구성으로만 한정되지 않는다. 전기적 접속부의 구성을 적절하게 변형하는 것이 가능하다. 예를 들면, 인터포저(2) 측에 이방성 도전막이 형성되고, 모듈(7) 측에 전극 패드가 형성되는 구성을 채용하는 것이 가능하다. 이방성 도전막은 가압에 대하여 적응성을 보여 푸싱 압력에 따라 수십 마이크론 내지 수백 마이크론의 양으로 싱크하므로(막의 두께에 따름), LSI(1)와 광 인터페이스 모듈(7) 사이의 레벨의 차이의 불균일성을 흡수하는 것이 가능하다.
이방성 도전막을 사용하는 경우, 높이의 조절 가능한 범위는 전술된 핀 구조를 채용하는 경우보다 더 작다. 그러나, 예를 들면, 핀을 광 인터페이스 모듈(7)로 부착하기 위한 특별한 프로세스를 부가하지 않고 인터포저(2)에 잭 구조체(10)를 매립하기 위한 커플링 홀을 형성함으로써 통상의 프로세스에 의하여 특정의 구 성이 형성될 수 있어 인터포저(2) 및 광 인터페이스 모듈(7)의 비용을 절감하는 효과를 발생시킨다.
(제7 실시예)
도 15 및 16은 본 발명의 제7 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지를 나타내며, 여기서 도 15는 인터포저(2)에 광 인터페이스 모듈이 접속되기 전의 상태를 도시한 단면도이며, 도 16은 인터포저(2)에 광 인터페이스 모듈이 접속된 이후의 상태를 도시한 단면도이다. 도 17은 도 15 및 16에 도시된 전기적 접속부의 구성을 도시한 단면도이다. 또한, 도 15 내지 17에 도시된 패키지의 구성 요소들은 도 1에 도시된 것들과 동일하며, 동일한 참조 부호가 표시되므로 그 상세한 설명은 생략한다.
도 15에 도시된 바와 같이, 신호 프로세싱 LSI(1)는 인터포저(2)에 장착되고, 신호 프로세싱 LSI(1)의 입출력 단자는 인터포저(2) 내의 전기적 배선(4)을 통하여 인터포저(2)의 표면 상의 신호 프로세싱 LSI(1)의 주변부에서 패드(4-2)로 접속된다. 따라서, 신호 프로세싱 LSI(1)로의 입력 신호는 인터포저(2) 내의 전기적 배선(4)을 통하여 입력 패드(402)로부터 송신되고, 신호 프로세싱 LSI(1)로부터 발생된 출력 신호는 인터포저(2) 내의 전기적 배선(4)을 통하여 출력 패드(402)로 송신된다.
도 17에 도시된 바와 같이, 인터포저(2) 내의 신호 배선(4)은 금속 포스트(4-1)를 통하여 표면으로 노출되며, 전극 패드(4-2)가 그 노출부에 형성된다. 또한, 가압에 대하여 적응성을 갖는 이방성 도전막(24)은 인터포저(2)에 부착 되어 전극 패드(4-2)와 접촉된다. 이방성 도전막(24)은 적응성을 보이게 되어 도 16에 도시된 바와 같이 막(24)이 전기적으로 접속되는 경우 수십 내지 수백 마이크론의 양으로 싱크하므로, 막(24)이 LSI(1)과 광 인터페이스 모듈(7) 사이의 레벨 차이를 흡수하는 것이 가능하다.
이방성 도전막(24)은 전술된 핀 구조를 채용하는 경우에 비하여 더 작은 높이의 조절가능한 범위를 갖는다. 그러나, 예를 들면, 광 인터페이스 모듈(7)에 핀(9)을 부착시키는 특별한 프로세스를 부가하지 않고 인터포저(2) 내의 잭 구조체(10)를 매립하기 위한 커플링 홀을 형성함으로써 보통의 프로세스에 의하여 특정의 구성이 형성될 수 있다. 결과적으로, 인터포저(2) 및 광 인터페이스 모듈(7)의 비용을 절감하는 것이 가능하다. 또한, 본 구성은 전극 패드(4-2 및 23)의 평면 방향 크기에 대응하는 측방 장착 공차를 가지는 효과를 발생시킨다.
한편, 광 인터페이스 모듈(7)은 도 15에 도시된 바와 같이 적절한 두께의 열 도전성 접착층(20)에 의하여 히트 싱크(21)에 고정된다. 광 인터페이스 모듈(7)의 전기적 입출력부(22)는 예를 들면, 베이스 재료로서 폴리이미드막을 포함하는 가요성 배선막으로 형성되며, 상부면 상의 고체 전극은 접착층(30)에 의하여 히트 싱크(21)에 고정된다. 전기적 입출력부(22)로부터 열이 거의 발생하지 않으므로, 접착층(30)이 열 도전성을 가질 필요는 없다. 표면으로 노출된 전극 포스트(23)는 가요성 배선막(22)으로 장착된다. 히트 싱크(21)가 LSI에 의하여 푸시되는 경우 전극 포스트(23)는 이방성 도전막(24)에 의하여 푸시되어 도 17에 도시된 바와 같이 전기적 접촉을 획득한다.
가요성 배선막(22)의 전극 포스트(23)는 광 인터페이스 모듈(7)의 보디의 패키지 내로 인도되어 골드 와이어(gold wire) 또는 땜납 범프에 의하여 패키지내 노출부의 인터페이스 IC(25)에 전기적으로 접속된다. 골드 와이어나 땜납 범프 및 광 파이버(8)에 의하여 인터페이스 IC(25)에 전기적으로 접속된 광 소자(26)는 패키지에 하우징되며, 광 소자(26) 및 광 파이버(8)는 서로 광학적으로 커플링된다.
전술된 다른 실시예들에서와 같이, 인터포저(2)의 외부에 인터페이스 IC(5), 광 소자(26) 및 광 파이버(8)를 배치하는 것이 가능하다. 그러나, 제7 실시예에 대한 구성에 따르면, 인터포저(2) 상에 배치된 광 인터페이스 모듈(7)의 두께가 가요성 배선막(22)의 두께와 접착층(30)의 두께를 합한 것과 거의 동일하게 되기에 충분하다. 이에 따라, 이 경우, 신호 프로세싱 LSI(1)는 매우 얇게 만들어질 수 있으며, 따라서, 인터포저(2)와 히트 싱크(21) 사이의 여유가 매우 적어 예를 들면 핀을 광 인터페이스 모듈(7)에 장착하는 것이 어렵게 되는 경우에 상기 특정의 구성이 적용될 수 있다.
예를 들면, 접착층(30)의 두께와 배선막(22)의 두께를 각각 약 30㎛ 및 50㎛ 로 감소시키는 것이 가능하다. 또한, 이방성 도전막(24)의 두께는 약 100㎛ (예를 들면, 신에추 폴리머(shin-etsu Polmer) K.K에 의하여 제조된 MT-T형 막)로 감소될 수 있다. 이에 따라, 신호 프로세싱 LSI(1)의 두께가 약 200㎛로 감소되는 경우에도 상기 특정 구성이 실현될 수 있다. 또한, 상기 특정 구성에 따르면, 히트 싱크(21)와 장착 보드(6) 사이에 광 인터페이스 모듈(7)이 배치될 수 있는 한 광 인터페이스 모듈(7)이 적절한 두께를 갖기에 충분하며, 광 인터페이스 모듈(7)과 신호 프로세싱 LSI(1) 사이의 레벨 차이의 불균일성은 고려될 필요가 없다. 또한, 신호 프로세싱 LSI(1)과 전기적 입출력부(22) 사이의 두께 차이의 불균일성은 가요성의 이방성 도전막(24)의 싱크양만큼 흡수될 수 있으므로, 히트 싱크(21)는 통상적으로 이용될 수 있다.
도 15에 도시된 구성에 따르면, 고속 송신을 위한 배선은 패키지 기판 내부에 배치되며, 핀은 커플링 메카니즘에 접속될 필요가 없고, 이에 따라 고속 송신을 위한 배선은 표면층 배선만으로 형성될 수 있다. 이에 따라, 임피던스는 용이하게 제어될 수 있어 고주파수 특성을 개선하는 효과를 얻는다.
본 실시예의 장착 절차에 대해 이제 도 18을 참조하여 설명한다. 도 18에 도시된 바와 같이, 광 인터페이스 모듈(7)은 적절한 두께의 열 도전성 접착층 또는 솔더층에 의하여 히트 싱크(21)에 고정되며, 전기적 입출력부(22)는 또 다른 접착층(30)에 의하여 광 인터페이스 모듈(7)에 고정된다. 신호 프로세싱 LSI(1)의 상부면, 즉 노출면 위로 열 도전성 페이스트층(19)이 삽입되며, 전기적 접속 단자는 화살표로 표시된 대로 얼라인되어 히트 싱크를 포함하는 광 인터페이스 모듈로 넣어져 전기적 접속 단자를 장착한다. 히트 싱크(21)가 LSI(1)에 대하여 푸시되는 방향으로 외부 홀더(도시하지 않음)에 의하여 히트 싱크(21)가 가압된다. 본 단계에서, 가요성 이방성 도전막(24)이 싱크되어 두께의 불균일성을 흡수하고 신호 프로세싱 LSI의 상부면 상의 열 도전성 페이스트 재료층이 적절한 두께로 되어 고정될 때까지 가압된다.
상기 특정의 구성으로 인하여, LSI(1) 및 광 인터페이스 모듈(7)의 각각에 대하여 적절한 두께를 갖는 열 도전성 접착층 등을 확보하여 열저항의 상승을 억제함으로써 인터포저(2)와 광 인터페이스 모듈(7) 사이의 전기적 접속이 가능하다.
또한, 전기적 접속부는 인터포저(2)의 상부면에 배치될 필요가 없다. 도 22 및 23을 참조하여 후술되는 바와 같이, 전기적 접속부가 인터포저(2)의 측면에 전기적으로 접속되도록 배치되는 것이 가능하다.
전기적 접속부는 전술된 실시예의 경우에 한정되지 않는다. 구체적으로는, 전기적 접속부가 도 19 및 20에 도시된 배선 패드상에 형성된 골드와 같은 범프 금속을 이용하여 형성되는 것이 가능하다.
(제8 실시예)
도 19 및 20은 본 발명의 제8 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지를 나타내며, 여기서 도 19는 인터포저(2)에 광 인터페이스 모듈(7)이 접속되기 이전의 상태를 도시한 단면도이고, 도 20은 인터포저(2)에 광 인터페이스 모듈(7)이 접속된 이후의 상태를 도시한 단면도이다. 도 21a 및 21는 도 19 및 20에 도시된 높이 조절 기능을 갖는 전기적 접속부의 구성을 도시한 단면도이다. 또한, 도 21c는 복수의 범프를 갖는 전기적 접속부의 구성을 도시한 단면도이다. 또한, 도 19 내지 21에 도시된 LSI 패키지의 구성 요소들은 도 1에 도시된 것들과 동일하며, 동일한 참조 부호가 표시되어 그 상세한 설명은 생략한다.
도 19 및 20에 도시된 바와 같이, 신호 프로세싱 LSI(1)는 인터포저(2) 상에 장착되며, 신호 프로세싱 LSI(1)의 신호 입출력 단자는 인터포저 상의 패드에 접속된다. 이들 패드는 인터포저(2) 내부의 전기 배선(4)에 접속되며 전기 배선(4)은 인터포저(2)의 표면 상의 신호 프로세싱 LSI(1)의 주변부에 형성된 접속부에 접속된다.
도 21a에 도시된 바와 같이, 인터포저(2) 내부의 신호 배선(4)은 포스트 금속(4-1)을 통하여 인터포저(2)의 표면 위로 확장하여 인터포저(2)의 표면에 노출된 방식으로 형성된 전극 패드(4-2)에 접속된다. 또한, 예를 들면 Au 또는 Al로 만들어진 범프 금속(52)은 전극 패드(4-2) 상에 형성되고, 전극 패드(51)는 범프 금속(52)에 대향하는 방식으로 인터페이스 모듈(7) 상에 형성된다. 전극 패드(51)는 전극 패드(4-2)로의 접촉 본딩에 의하여 접속되며 그 사이에 범프 금속(52)이 삽입된다. 전극 패드(51)가 전극 패드(4-2)로의 접촉 본딩에 의하여 접속되기 전에, 전극 패드(51) 및 전극 패드(4-2)는 서로 전기적 접촉이 유지되어 도 21a에 도시된 바와 같이 범프 금속(52)은 상대적으로 붕괴되지 않는다. 한편, 전극 패드(51)가 접촉 본딩에 의하여 전극 패드(4-2)에 접속된 후에, 전극 패드(51)와 전극 패드(4-2) 사이에 압력이 인가되어 범프 금속(52)을 붕괴시키며, 결과적으로 전극 패드(51)는 짧은 접속 간격으로 전극 패드(4-2)와 전기적으로 접속된다. 이 방식으로 수 십 마이크론만큼 범프(52)의 붕괴량을 제어하는 것이 가능하므로, 범프(52)는 높이 조절 메카니즘의 기능을 수행하여 LSI(1)와 인터페이스 모듈(7) 사이의 레벨 차이의 불균일성을 없애는 것이 가능하게 된다. 또한, 도 21c에 도시된 바와 같이 단일의 전기적 접속을 달성하기 위하여 복수의 범프 금속이 이용되면, 인터포저(2) 측의 전극 패드(4-2)가 인터페이스 모듈 측의 전극 패드(51)와 사이즈 차이가 있는 경우에도 측방으로 장착 위치의 편차를 없애는 것이 가능하다.
(제9 실시예)
도 22 및 23은 본 발명의 제9 실시예에 따른 고속 인터페이스 모듈을 포함하는 LSI 패키지를 나타내며, 여기서 도 22는 광 인터페이스 모듈(7)이 인터포저(2)로 접속되기 이전의 상태를 도시한 단면도이고, 도 23은 광 인터페이스 모듈(7)이 인터포저(2)로 접속된 이후의 상태를 도시한 단면도이다. 도 24a 내지 24c는 각각 전기적 접속부의 구성을 도시하며 집합적으로는 서로에 대하여 전기적 접속부를 접속하는 과정을 도시한 단면도이다. 또한, 도 22 내지 24에 도시된 패키지의 구성 요소들은 도 1에 도시된 것들과 동일하며, 동일한 참조 부호로 표시되어 그 상세한 설명을 생략한다.
전기적 접속부(10)는 도 24a에 도시된 바와 같이 인터포저(2)의 측면의 주변에지부에 수직 그루브의 형상으로 형성되고, 인터페이스 모듈(7)의 전기적 접속부(9)는 도 24b 및 24c에 도시된 바와 같이 위로부터 전기적 접속부(10) 내로 삽입된다. 본 발명의 제9 실시예에 채용된 구성에서, 전기적 접속부(9)의 위치는 도 22 및 24c에 도시된 바와 같이 수직 방향으로 제어될 수 있는 한편 전기적 접속부(9)가 전기적 접속부(10) 내로 삽입되는 상태를 유지한다. 상기 특정의 구성에 따르면, 인터페이스 모듈(7)의 전기적 접속부 두께는 신호 프로세싱 LSI(1)의 높이에 의하여 제한되지 않으므로 각각의 부분의 배치가 어느 정도 자유롭게 된다.
본 발명은 전술된 실시예 각각에 한정되지 않으며 아래와 같이 변형될 수 있다.
(변형 실시예)
전술된 다양한 실시예에서, 광 인터페이스 모듈(7) 내의 광 소자와 광 파이버 사이의 광 접속은 광 소자의 활성 영역 위에 경사지게 연마된 광 파이버를 고정함으로써 이루어진다. 변형으로서, 광 파이버(8)가 지지 부재(53)에 의하여 지지되도록 하여 광 파이버(8)의 에지면(54)이 외부로 노출되는 것이 가능하다. 또한, 도 25에 도시된 바와 같이 파이버 에지면(54)과 광 소자(26) 사이의 직접적인 광 커플링을 이루기 위하여 파이버 에지면(54)이 노출되는 지지 부재(53)의 에지면(55)에 광 소자(26)가 배치되는 것이 가능하다. 또한, 광 소자(26)의 전극(56)이 지지 부재(53)의 측부로 물러나서 구동 IC에 전기적으로 접속되는 것이 가능하다. 상기 특정의 구성에 따르면, 광 소자(26)의 활성 영역과 광 파이버(8)의 코어 사이의 위치 배치는 제어될 필요가 없으며, 광 소자(26) 및 광 파이버(8)는 단일의 통합부로 처리될 수 있다. 이에 따라, 장치의 장착 성능이 향상될 수 있으며, 비용이 절감될 수 있다. 또한, 도 25에 도시된 광 인터페이스 모듈(7)에서, 광 커플링 부분, 인터페이스 IC, 접속 와이어 등은 예를 들면 수지로 성형될 수 있다. 그러나, 이들 부재를 반드시 성형할 필요는 없으며, 모듈 외부에 밀봉되는 MCM 구성의 경우 도 26에 도시된 바와 같은 몰딩이 없는 구성을 채용하는 것이 가능하다. 도 26에 도시된 구조(57)는 히트 리드(heat lid)에 의하여 MCM 기판(60)으로 밀봉되고 그 사이에 접착층(58)이 삽입되며 히트 싱크(21)에 열적으로 접속된다. 외부로의 배선을 위한 핀(59)이 MCM 기판(60) 상에 형성되어 MCM 기판(60)이 장착 보드(6)에 접속되게 한다. 상기 특정의 구성은 이용된 부분의 수를 감소시켜 제조 공정의 수를 감소시키고, 결과적으로 비용을 감소시킨다.
또한, 신호 프로세싱 LSI(1)는 수지 성형 기판이나 언더필드(under-filled) BGA 기판을 이용하는 패키지로 한정되지 않는다. LSI 패키지가 LGA(land grid array)로 되는 것이 가능하다. 특정의 LSI 패키지에서, LSI 패키지는 도 27에 도시된 바와 같이 이방성 도전성 수지를 이용하여 장착 보드(6)에 장착된다. 또한, LSI와 인터포저(2) 사이의 전기적 접속 수단은 범프로 한정되지 않는다. LGA에 의한 패키지의 특징은 PGA 또는 BGA에 비하여 핀 피치가 더 좁게 될 수 있어, 장착 영역을 줄인다는 것이다. 이에 따라, LGA 패키지는 매우 많은 수의 핀을 필요로 하는 고밀도(large scale) LSI를 이용하는 경우에 효과적이다. 도 27에 도시된 참조 부호 70은 인터포저(2)의 전극으로 신호 프로세싱 LSI(1)를 접속하기 위한 와이어를 나타내고, 참조 부호 68은 도전성 파티클(69)을 포함하는 이방성 도전성 수지를 나타낸다.
또한, 도 28에 도시된 바와 같이 인터포저(2) 상에 히트 리드(61)가 형성되는 구성에서, 인터포저(2)와 장착 보드 사이의 접속을 위하여 PGA(pin grid array, 62)를 이용하는 것이 가능하다. 상기 특정의 구성에서, 신호 프로세싱 LSI(1)는 히트 리드에 의하여 밀봉되므로, 히트 싱크(21)와 함께 인터페이스 모듈(7)을 장착할 때 LSI 칩의 파손과 같은 파손을 방지하는 것이 가능하다. 또한, 장착 보드(6)에 PGA를 장착하기 위하여 도 29에 도시된 바와 같이 소켓(63)에 PGA 패키지를 장착하는 구성이 채용될 수 있다. 도 29에 도시된 구성에서, 신호 프로세싱 LSI는 수지성 언더필(resinous under-fill)로 인터포저(2) 상에 장착된다. 신호 프로세싱 LSI(1)는 수지성 언더필 대신 히트 리드를 이용하여 인터포저(2)에 장착될 수 있다. 도 29에 도시된 참조 부호 64는 히트 싱크(21)의 가압 부재를 나타낸다. 가압 부재(64)는 장착 보드(6) 상에 배치된 리텐션(retention, 65)에 의해 캐치(catch)되어 히트 싱크(21)가 푸싱 구성요소(64)의 탄성에 의하여 아래 방향으로 푸시되도록 야기시켜 히트 싱크(21)를 고정시킨다. 상기 특정의 구성을 채용하는 경우, 인터페이스 모듈을 포함하는 히트 싱크 및 LSI 양쪽 모두 장착 이후에 교체될 수 있어 결함 발생으로 인한 교체 및 버전의 교체를 처리하는 것을 가능하게 한다. 도 29에 도시된 참조 부호 66은 인터페이스 모듈(7)을 향하도록 배치된 더미 모듈을 나타낸다. 더미 모듈(66)은 신호 프로세싱 LSI의 일방에만 인터페이스 모듈을 배치하는 경우 부하에 의하여 장치가 기울어지는 것을 방지하기 위하여 전기적 접속부에만 기계적 구성을 구비한다. 부하를 적용하기 위한 메카니즘이 도 30에 도시된 바와 같이 스크류(screw)의 형태로 되는 것이 가능하다. 부하를 적용하기 위한 메카니즘은 인터포저(2)와 인터페이스 모듈(7) 사이의 전기적 접속부에 적용된 부하를 더욱 미세하게 제어할 수 있다. 도 30에 도시된 참조 부호 72는 스크류를 나타낸다. 인터페이스 모듈(7)은 지지 기판(71) 상에 배치되고 부하는 장착 보드(6) 및 지지 기판(71)에 형성된 스크류 홀을 통하여 적용된다. 또한, 푸싱 메카니즘은 도 31에 도시된 바와 같이 히트 싱크(21)에 후크(73)가 형성되고, 후크(73)는 인터포저(2)와 맞물리게 되어 히트 싱크(21)를 고정하도록 구성된다. 본 구성에서, 후크(73)는 일단 확장되며, 그 후 잠기게 되어 인터페이스 모듈이 잘못 분리되는 것을 방지한다. 이 경우, 잠금 바로 직전의 미는 힘에 비하여, 잠금 이후의 아래 방향으로 미는 힘은 약간 낮춰진다. 그러나, 낮춰진 미는 힘은 컨택 터와 같은 높이조절 메카니즘을 갖는 전기적 접속에 의하여 흡수될 수 있다.
또한, 전술된 실시예에서, 광 파이버는 송신 라인으로서 이용된다. 그러나, 동축 케이블, 세미-리지드 케이블 또는 가요성 배선 플레이트와 같은 전기적 송신 라인을 이용하는 경우에 유사한 효과가 얻어질 수 있다. 보다 구체적으로는, 라인 구동을 위한 라인 드라이버 IC, 전기적 송신 라인, 전기적 송신 라인을 라인 드라이버 IC의 출력으로 접속하기 위한 수단(예를 들면, 땜납 범프 또는 와이어 본딩), 및 인터페이스 모듈 외부의 신호 프로세싱 LSI의 입출력 신호에 접속되는 입출력 전기적 단자를 하우징하는 인터페이스 모듈로 광 인터페이스 모듈이 대체되는 것이 가능하다.
전술한 바와 같이 본 발명에서는, 피그테일형의 인터페이스 모듈(송신 라인의 일 단부가 인터페이스 모듈에 포함되는 구성)이 광 커플링 메카니즘 및 전기적 접속 지지 메카니즘과 함께 별도의 패키지 내에 하우징되어 장치를 소형화시킨다. 또한, 인터페이스 모듈 및 인터포저(2)는 기계적 접촉에 의하여 그 전기적 접속 단자를 통하여 서로 전기적으로 접속된다. 이에 따라, 본 발명은 전술한 문제를 해결하는 것이 가능하다.
보다 구체적으로는, 인터페이스 모듈이 직접 인터포저(2)에 장착되므로, 신호 프로세싱 LSI와 인터페이스 모듈 사이의 전기적 배선의 길이가 단축되어 고가의 송신 라인을 필요로 하지 않고 높은 작업 처리량의 인터페이스 모듈을 장착할 수 있다. 또한, 커넥터를 이용하는 커플링에 대신하여 인터페이스 모듈의 외부 배선 이 직접 커플링되므로, 인터페이스 모듈의 구성이 복잡하게 되는 것을 방지한다. 또한, 인터포저(2) 및 인터페이스 모듈은 전기적 접속 단자에 의하여 서로 커플링될 수 있으므로, 인터포저의 솔더링과 인터페이스 모듈의 솔더링 사이에 간섭이 발생하는 문제를 방지할 수 있다.
또한 주의해야 하는 점은, 인터페이스 모듈은 히트 싱크에 고정되고 높이 조절 기능이 전기적 접속 단자에 주어지므로, LSI와 인터페이스 모듈 사이의 높이 차이를 흡수하는 것이 가능하다. 그 결과, LSI와 인터페이스 모듈이 많은 양의 열을 생성시켜 통상적으로 히트 싱크를 사용할 필요가 있는 경우에도 LSI와 인터페이스 모듈 사이의 두께 차이는 흡수될 수 있다. 이에 따라, 열 저항의 증가를 억제할 수 있는 저가의 인터페이스 모듈을 포함하는 LSI 패키지를 실현하는 것이 가능하다.
또한, 전술된 제2 및 제3 실시예는 제1 실시예를 제외한 실시예들(즉, 제4 내지 제8 실시예)과 적절히 결합될 수 있다. 물론, 본 발명은 본 발명의 기술적 범위내에서 다양한 다른 방식으로 변형될 수 있다.
당업자라면 추가적인 장점 및 변형을 용이하게 취할 수 있을 것이다. 따라서, 더 넓은 측면에서 본 발명은 여기에 도시되고 설명된 특정의 상세한 설명 및 대표적인 실시예들에 한정되지 않는다. 따라서, 첨부된 청구범위 및 그 균등물에 의하여 정의되는 일반적인 본 발명의 개념의 취지 또는 범위를 벗어나지 않고 다양한 변형들이 이루어질 수 있다.

Claims (21)

  1. 장착 보드 상에 배치되고 열 방산 부재(a heat dissipation member)를 갖도록 구성된 LSI 패키지에 있어서,
    신호들을 처리하도록 구성되고, 신호 입출력 단자들 및 상기 열 방산 부재에 결합된 표면을 갖는 LSI;
    상기 LSI를 장착하도록 구성되고, 상기 LSI의 신호 입출력 단자들에 전기적으로 접속되는 제1 신호 단자들, 상기 LSI를 상기 장착 보드에 전기적으로 접속하기 위한 제2 전기 단자들, 상기 제1 신호 단자들에 전기적으로 접속되는 내부 배선, 및 상기 내부 배선에 전기적으로 접속되는 제1 커플링 부를 포함하는 인터포저(interposer); 및
    신호들을 외부로 송신하고 외부로부터의 신호들을 수신하도록 구성된 신호 송신 라인들, 상기 신호 송신 라인들에게 전기적으로 접속된 제2 커플링 부, 및 상기 신호 송신 라인들과 상기 제2 커플링 부를 지지하도록 구성된 패키지 구조를 포함하는 인터페이스 모듈 - 상기 제2 커플링 부는 각각 기계적 컨택트에 의해 상기 제1 커플링 부에 전기적 접속되고, 상기 패키지 구조는 상기 인터포저 상에 장착되고 또한 상기 LSI를 수납할 공간을 가져서 상기 열 방산 부재가 상기 LSI의 표면 위에 로케이트되도록 허용하며, 상기 열 방산 부재는 상기 LSI와 열 접속 관계를 가짐 -
    을 포함하는 LSI 패키지.
  2. 제1항에 있어서,
    상기 인터포저는 서로 대향하는 전면 및 후면을 갖고,
    상기 LSI는 상기 인터포저의 상기 전면 상에 장착되고 상기 제2 전기 단자는 상기 인터포저의 상기 후면 상에 제공되며,
    상기 인터페이스 모듈은 상기 신호 송신 라인들로 신호들을 출력하고 상기 신호 송신 라인들로부터 신호들을 입력하도록 구성된 입출력 소자를 더 포함하고, 상기 제2 커플링 부가 상기 입출력 소자에 전기적 접속되고, 상기 입출력 소자는 상기 패키지 구조 내에 제공되는
    LSI 패키지.
  3. 장착 보드 상에 배치되고 열 방산 부재를 장착한 구성을 갖는 LSI 패키지에 있어서,
    신호들을 처리하도록 구성되고, 신호 입출력 단자들과 상기 열 방산 부재에 결합된 표면을 갖는 LSI;
    상기 LSI를 장착하도록 구성되고, 상기 LSI의 신호 입출력 단자들에 전기적으로 접속되는 제1 신호 단자들, 상기 LSI를 상기 장착 보드에 전기적으로 접속하기 위한 제2 전기 단자들, 상기 제1 신호 단자들에 전기적으로 접속되는 내부 배선, 및 상기 내부 배선에 전기적으로 접속되는 제1 커플링 부를 포함하는 인터포저; 및
    신호들을 외부로 송신하고 신호들을 외부로부터 수신하도록 구성된 신호 송신 라인들, 상기 신호 송신 라인들에 전기적 접속된 제2 커플링 부, 및 상기 신호 송신 라인들과 상기 제2 커플링 부를 지지하도록 구성된 패키지 구조를 포함하는 인터페이스 모듈
    을 포함하고,
    상기 패키지 구조는 상기 인터포저 상에 장착되고 또한 상기 LSI를 수납할 공간을 가져서 상기 열 방산 부재가 상기 LSI의 표면 상에 로케이트되도록 허용하며, 상기 제2 커플링 부는 상기 제1 커플링 부에 전기적으로 접속되고, 상기 제1 또는 제2 커플링부, 또는 커플링부 모두는 상기 인터페이스 모듈과 상기 인터포저 사이의 갭 높이를 조절하는 메카니즘을 구비하고, 상기 열 방산 부재는 상기 LSI에 대한 열 접속 관계를 갖는
    LSI 패키지.
  4. 제3항에 있어서,
    상기 인터포저는 서로 대향하는 전면 및 후면을 갖고,
    상기 LSI는 상기 인터포저의 전면 상에 장착되며, 상기 제2 전기 단자는 상기 인터포저의 후면 상에 제공되고,
    상기 인터페이스 모듈은 신호들을 상기 신호 송신 라인들로 출력하고 상기 신호 송신 라인들로부터 신호들을 입력하도록 구성되는 입출력 소자를 포함하고,
    상기 제2 커플링 부는 상기 입출력 소자에 전기적 접속되고,
    상기 입출력 소자가 상기 패키지 구조 내에 제공되는
    LSI 패키지.
  5. 제3항에 있어서,
    상기 제1 및 제2 커플링 부 중 어느 하나는 커플링 핀들(coupling pins)을 포함하고, 상기 제1 및 제2 커플링 부 중 다른 하나는 상기 커플링 핀들을 수납하고 상기 커플링 핀들을 고정하도록 구성되는 삽입 구조들을 포함하는
    LSI 패키지.
  6. 제3항에 있어서,
    상기 제1 및 제2 커플링 부는 전극 패드들을 포함하고, 상기 전극 패드들 사이에 이방성 도전막이 제공되어 상기 전극 패드들을 결합시키는
    LSI 패키지.
  7. 제3항에 있어서,
    상기 인터페이스 모듈과 상기 인터포저 중 어느 하나는 그 위에 장착된 가이드 핀을 포함하고 상기 인터페이스 모듈과 상기 인터포저 중 다른 하나는 상기 가이드 핀이 삽입되는 가이드 홀을 포함하는
    LSI 패키지.
  8. 제3항에 있어서,
    상기 인터페이스 모듈은 상기 인터페이스 모듈을 상기 장착 보드에 전기적으로 접속하기 위한 제3 전기 단자들을 더 포함하는
    LSI 패키지.
  9. 제4항에 있어서,
    상기 인터페이스 모듈은 상기 입출력 소자 및 상기 제2 커플링 부 사이에 커플링된 가요성(flexible) 전기 배선막을 더 포함하는
    LSI 패키지.
  10. 제9항에 있어서,
    상기 제1 및 제2 커플링 부 사이에 인터포즈된(interposed) 두께의 가역성(reversibility)을 갖는 이방성 도전막을 더 포함하는
    LSI 패키지.
  11. 제3항에 있어서,
    상기 인터포저는 서로 대향하는 전면 및 후면을 가지며,
    상기 LSI는 상기 인터포저의 전면 상에 장착되고,
    상기 제1 커플링부는 상기 인터포저의 전면 상의 상기 LSI의 두 측면 또는 네 측면을 따라 배치되는
    LSI 패키지.
  12. 제3항에 있어서,
    상기 신호 송신 라인은 광 도파관들을 포함하며,
    상기 인터페이스 모듈은, 전기 신호들을 출력 광 신호들로 변환하고 출력 광 신호들을 상기 광 도파관으로 안내하도록 구성된 광 소자와, 상기 광 소자들을 전기적으로 구동하도록 구성된 인터페이스 집적 회로들을 갖는
    LSI 패키지.
  13. 장착 보드 상에 배치되고 열 방산 부재를 구비하도록 구성된 LSI 패키지를 어셈블링하는 방법에 있어서,
    신호들을 처리하도록 구성되고 신호 입출력 단자들과 상기 열 방산 부재에 결합된 표면을 갖는 LSI를 장착하도록 구성된 인터포저 - 상기 인터포저는, 상기 LSI의 신호 입출력 단자들에 전기적으로 접속되는 제1 신호 단자들, 제2 전기 단자들, 상기 제1 신호 단자들에 전기적으로 접속되는 내부 배선, 및 상기 내부 배선에 전기적으로 접속되는 제1 커플링 부를 포함함 - 를 제공하는 단계;
    상기 인터포저를 장착 보드에 장착하고, 상기 제2 전기 단자들을 통하여 상기 장착 보드에 상기 LSI을 전기적으로 접속하는 단계;
    신호들을 송신하도록 구성되는 신호 송신 라인, 및 상기 송신 라인에 전기적으로 접속되는 제2 커플링 부를 포함하는 인터페이스 모듈을 제공하는 단계; 및
    상기 제2 커플링 부를 상기 제1 커플링 부에 정렬시키고, 상기 LSI를 상기 장착 보드에 장착하며, 상기 제2 커플링부를 상기 제1 커플링부에 전기적 및 기계적으로 각각 접속하는 단계
    를 포함하고,
    상기 패키지 구조는 상기 인터포저 상에 장착되고 또한 상기 LSI를 수납할 공간을 가져서 상기 열 방산 부재가 상기 LSI의 표면 위에 로케이트되도록 허용하며, 상기 열 방산 부재는 상기 LSI에 대한 열 접속 관계를 갖는
    LSI 패키지 어셈블링 방법.
  14. 제13항에 있어서,
    상기 인터페이스 모듈 상에 제공된 열 방산 히트 싱크와 상기 LSI의 열 방산 표면 사이의 틈(clearance) 내에 열 전도성 재료를 삽입하는 단계; 및
    상기 LSI의 장착시 상기 열 전도성 재료층이 적절한 두께를 갖도록 푸시(push)하는 단계
    를 더 포함하는 LSI 패키지 어셈블링 방법.
  15. 제1항에 있어서,
    상기 인터포저는 서로 대향하는 전면 및 후면을 갖고,
    상기 LSI는 상기 인터포저의 전면 상에 장착되며,
    상기 제1 커플링 부는 상기 인터포저의 상기 전면 표면 상의 상기 LSI의 두개의 측면 또는 네개의 측면을 따라 배치된
    LSI 패키지.
  16. 제1항에 있어서,
    히트 싱크는, 상기 인터페이스 모듈의 상부 표면에 고정되고 상기 패키지 구조의 상기 공간 위에 배치되어, 상기 열 방산 부재로서 기능하는
    LSI 패키지.
  17. 제1항에 있어서,
    상기 제1 커플링 부는 상기 인터포저의 전면 상에 제공되는
    LSI 패키지.
  18. 제3항에 있어서,
    상기 제1 커플링 부는 상기 인터포저의 전면 상에 제공되는
    LSI 패키지.
  19. 제3항에 있어서,
    상기 제2 커플링 부는 기계적 컨택트에 의해 상기 제1 커플링 부에 전기적 접속되고, 상기 기계적 컨택트가 제공될 때 상기 LSI와 상기 열 방산 부재 간의 열 결합이 유지되는
    LSI 패키지.
  20. 장착 보드 상에 배치되고 열 방산 부재를 갖도록 구성된 LSI 패키지에 있어서,
    신호들을 처리하도록 구성되고, 신호 입출력 단자들을 갖는 LSI;
    상기 LSI를 장착하도록 구성되고, 상기 LSI의 신호 입출력 단자들에 전기적으로 접속되는 제1 신호 단자들, 상기 LSI를 상기 장착 보드에 전기적으로 접속하기 위한 제2 전기 단자들, 상기 제1 신호 단자들에 전기적으로 접속되는 내부 배선, 및 상기 내부 배선에 전기적으로 접속되는 제1 커플링 부를 포함하는 인터포저; 및
    출력 광 신호들을 외부로 송신하고 입력 광 신호들을 외부로부터 수신하는 광 도파관들, 상기 광 도파관들로부터의 입력 광 신호들을 전기적 신호들로 변환하고 전기적 신호들을 출력 광 신호들로 변환하고 출력 광 신호들을 광 도파관으로 안내하도록 구성된 광 소자, 및 상기 광 소자들을 구동하도록 구성된 인퍼페이스 집적 회로들을 포함하는 인터페이스 모듈
    을 포함하고,
    제2 커플링 부가 상기 광 소자에 전기적 접속되고, 상기 제2 커플링 부는 각각 기계적 컨택트에 의해 상기 제1 커플링 부에 전기적 접속되고, 상기 열 방산 부재는 상기 LSI에 대한 열 접속 관계를 갖는
    LSI 패키지.
  21. 제20항에 있어서,
    상기 인터포저는 서로 대향하는 전면 및 후면을 갖고,
    상기 LSI는 상기 인터포저의 전면 상에 장착되며,
    상기 제1 커플링부는 상기 인터포저의 상기 전면 상의 상기 LSI의 두 개의 측면 또는 네 개의 측면을 따라 배치된
    LSI 패키지.
KR1020040010467A 2003-02-18 2004-02-17 Ｌｓｉ 패키지 및 그 어셈블링 방법 KR100758396B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003039828A JP4131935B2 (ja) 2003-02-18 2003-02-18 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
JPJP-P-2003-00039828 2003-02-18

Publications (2)

Publication Number Publication Date
KR20040074969A KR20040074969A (ko) 2004-08-26
KR100758396B1 true KR100758396B1 (ko) 2007-09-14

Family

ID=33023892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040010467A KR100758396B1 (ko) 2003-02-18 2004-02-17 Ｌｓｉ 패키지 및 그 어셈블링 방법

Country Status (5)

Country Link
US (1) US7394665B2 (ko)
JP (1) JP4131935B2 (ko)
KR (1) KR100758396B1 (ko)
CN (2) CN100353539C (ko)
TW (1) TWI241621B (ko)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750446B2 (en) * 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
JP4131935B2 (ja) 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
JP3917133B2 (ja) * 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
US7345359B2 (en) * 2004-03-05 2008-03-18 Intel Corporation Integrated circuit package with chip-side signal connections
WO2005114730A1 (ja) * 2004-05-20 2005-12-01 Spansion Llc 半導体装置の製造方法および半導体装置
JP2006053266A (ja) 2004-08-10 2006-02-23 Toshiba Corp 光半導体モジュールとそれを用いた半導体装置
JP2006054260A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
US7352935B2 (en) 2004-08-17 2008-04-01 Kabushiki Kaisha Toshiba Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system
TWI278075B (en) * 2004-08-17 2007-04-01 Toshiba Corp LSI package with interface module, transmission line package, and ribbon optical transmission line
JP4197668B2 (ja) * 2004-08-17 2008-12-17 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構
US7679145B2 (en) * 2004-08-31 2010-03-16 Intel Corporation Transistor performance enhancement using engineered strains
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
JP4468210B2 (ja) * 2005-02-28 2010-05-26 株式会社東芝 Ｌｓｉパッケージ用インターフェイスモジュール及びｌｓｉ実装体
JP4470784B2 (ja) * 2005-03-28 2010-06-02 トヨタ自動車株式会社 半導体装置
JP4425936B2 (ja) 2006-02-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 光モジュール
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
KR100810665B1 (ko) * 2007-03-30 2008-03-07 전자부품연구원 광전변환모듈 및 그 제조방법
US8398314B2 (en) 2007-03-30 2013-03-19 Intel Corporation Optical universal serial bus (USB)
JP4825739B2 (ja) * 2007-06-22 2011-11-30 株式会社日立製作所 光電気混載基板と光電気パッケージとの構造体
JP4496240B2 (ja) * 2007-08-10 2010-07-07 株式会社東芝 インターフェイスモジュール付きｌｓｉパッケージ
AT505539B1 (de) * 2007-09-03 2009-02-15 Peter Dr Laszloffy Extraktionsverfahren für die herstellung eines kräuterextraktes sowie eine kosmetische pflegesalbe
US7747116B2 (en) * 2007-09-05 2010-06-29 Kabushiki Kaisha Toshiba Flexible optoelectric interconnect and method for manufacturing same
US7764498B2 (en) * 2007-09-24 2010-07-27 Sixis, Inc. Comb-shaped power bus bar assembly structure having integrated capacitors
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010060793A (ja) * 2008-09-03 2010-03-18 Nec Electronics Corp 光伝送装置及びその製造方法
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US9011177B2 (en) 2009-01-30 2015-04-21 Molex Incorporated High speed bypass cable assembly
CN104793299B (zh) * 2009-09-18 2020-10-16 英特尔公司 组合光和电气接口
JP5836954B2 (ja) * 2009-09-18 2015-12-24 インテル・コーポレーション 統合された光および電気インタフェース
US8837159B1 (en) * 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
TWI377465B (en) * 2010-03-11 2012-11-21 Delta Electronics Inc Heat dissipating module and electronic device using such heat dissipating module
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
JP2012004166A (ja) * 2010-06-14 2012-01-05 Fujitsu Ltd 配線基板、配線基板組立体及び半導体装置
US8565562B2 (en) 2010-09-21 2013-10-22 Intel Corporation Connector optical lens with alignment features
US8619432B2 (en) 2010-09-30 2013-12-31 International Business Machines Corporation Implementing high-speed signaling via dedicated printed circuit-board media
EP2503214B1 (en) * 2011-03-24 2016-05-18 OSRAM GmbH Mounting structure for solid-state light sources
KR101256000B1 (ko) * 2011-04-13 2013-04-18 엘지이노텍 주식회사 광 모듈용 인터포저 및 이를 이용한 광모듈, 인터포저의 제조방법
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
US8867231B2 (en) * 2012-01-13 2014-10-21 Tyco Electronics Corporation Electronic module packages and assemblies for electrical systems
KR101304611B1 (ko) * 2012-05-16 2013-09-05 영남대학교 산학협력단 발광 다이오드 패키지와 이를 이용한 발광 다이오드 어레이
US9011022B2 (en) 2012-05-29 2015-04-21 Intel Corporation Combined optical and electrical interface
US9142481B2 (en) * 2012-06-05 2015-09-22 Stats Chippac Ltd. Integrated circuit packaging system with heatsink cap and method of manufacture thereof
JP5952101B2 (ja) * 2012-06-20 2016-07-13 日本特殊陶業株式会社 光電気混載ユニット、素子搭載モジュール
JP2014038910A (ja) 2012-08-13 2014-02-27 Toshiba Corp 光電気集積パッケージモジュール
US20140157593A1 (en) * 2012-08-14 2014-06-12 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stopper, interposer and build-up circuitry
TW201428925A (zh) * 2013-01-04 2014-07-16 矽品精密工業股份有限公司 光電模組結構
US9565782B2 (en) * 2013-02-15 2017-02-07 Ecosense Lighting Inc. Field replaceable power supply cartridge
US9142921B2 (en) 2013-02-27 2015-09-22 Molex Incorporated High speed bypass cable for use with backplanes
US9304272B2 (en) * 2013-03-15 2016-04-05 Compass Electro Optical Systems Ltd. EO device for processing data signals
EP2992375A2 (en) * 2013-04-30 2016-03-09 Finisar Corporation Thermal management structures for optoelectronic modules
US20150016045A1 (en) * 2013-07-11 2015-01-15 Integrated Silicon Solution, Inc. Memory assembly with processor matching pin-out
JP2015023143A (ja) * 2013-07-18 2015-02-02 富士通コンポーネント株式会社 光モジュール
US9553381B2 (en) 2013-09-04 2017-01-24 Molex, Llc Connector system with cable by-pass
EP2846015B1 (en) * 2013-09-10 2017-05-24 Inergy Automotive Systems Research (Société Anonyme) Assembly comprising a delivery module, an interconnection apparatus and an electronic control unit
CN105334589B (zh) * 2014-08-05 2017-03-01 祥茂光电科技股份有限公司 双向光传输次组件
EP2983246B1 (de) * 2014-08-05 2020-03-04 Aptiv Technologies Limited Elektrische Verbindungsanordnung
US9824995B2 (en) * 2014-09-29 2017-11-21 Nxp Usa, Inc. Flexible circuit leads in packaging for radio frequency devices
US10477636B1 (en) 2014-10-28 2019-11-12 Ecosense Lighting Inc. Lighting systems having multiple light sources
CN107112666B (zh) 2015-01-11 2019-04-23 莫列斯有限公司 板连接器组件、连接器和旁路线缆组件
JP6517349B2 (ja) * 2015-01-11 2019-05-22 モレックス エルエルシー 回路基板バイパスアセンブリ及びその構成要素
US11306897B2 (en) 2015-02-09 2022-04-19 Ecosense Lighting Inc. Lighting systems generating partially-collimated light emissions
US9869450B2 (en) 2015-02-09 2018-01-16 Ecosense Lighting Inc. Lighting systems having a truncated parabolic- or hyperbolic-conical light reflector, or a total internal reflection lens; and having another light reflector
US9568665B2 (en) 2015-03-03 2017-02-14 Ecosense Lighting Inc. Lighting systems including lens modules for selectable light distribution
US9651216B2 (en) 2015-03-03 2017-05-16 Ecosense Lighting Inc. Lighting systems including asymmetric lens modules for selectable light distribution
US9746159B1 (en) 2015-03-03 2017-08-29 Ecosense Lighting Inc. Lighting system having a sealing system
US9651227B2 (en) 2015-03-03 2017-05-16 Ecosense Lighting Inc. Low-profile lighting system having pivotable lighting enclosure
JP6574266B2 (ja) 2015-05-04 2019-09-11 モレックス エルエルシー バイパスアセンブリを用いるコンピュータデバイス
USD785218S1 (en) 2015-07-06 2017-04-25 Ecosense Lighting Inc. LED luminaire having a mounting system
USD782094S1 (en) 2015-07-20 2017-03-21 Ecosense Lighting Inc. LED luminaire having a mounting system
USD782093S1 (en) 2015-07-20 2017-03-21 Ecosense Lighting Inc. LED luminaire having a mounting system
US9651232B1 (en) 2015-08-03 2017-05-16 Ecosense Lighting Inc. Lighting system having a mounting device
US9939596B2 (en) 2015-10-29 2018-04-10 Samsung Electronics Co., Ltd. Optical integrated circuit package
JP6617530B2 (ja) * 2015-11-20 2019-12-11 富士通株式会社 メインボード
JP2017108073A (ja) * 2015-12-11 2017-06-15 三菱電機株式会社 半導体装置
US10211120B2 (en) * 2015-12-23 2019-02-19 Intel Corporation Rework grid array interposer with direct power
CN108713355B (zh) 2016-01-11 2020-06-05 莫列斯有限公司 路由组件及使用路由组件的系统
US10424878B2 (en) 2016-01-11 2019-09-24 Molex, Llc Cable connector assembly
CN108475870B (zh) 2016-01-19 2019-10-18 莫列斯有限公司 集成路由组件以及采用集成路由组件的系统
JP6240343B1 (ja) * 2016-02-03 2017-11-29 新電元工業株式会社 半導体装置及び半導体装置の製造方法
CN109684653B (zh) * 2017-10-19 2023-12-22 成都海存艾匹科技有限公司 含有可编程计算单元的可编程门阵列封装
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
CN108022905A (zh) * 2016-11-04 2018-05-11 超威半导体公司 使用多个金属层的转接板传输线
US10348015B2 (en) 2017-11-13 2019-07-09 Te Connectivity Corporation Socket connector for an electronic package
WO2019099450A1 (en) 2017-11-14 2019-05-23 Samtec Inc. Method and apparatus for terminating an electrical cable to an integrated circuit
CN213366570U (zh) * 2018-03-23 2021-06-04 株式会社村田制作所 高频模块和通信装置
KR102502872B1 (ko) * 2018-03-23 2023-02-23 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈 및 통신 장치
CN111200898B (zh) * 2018-11-19 2023-01-24 中兴通讯股份有限公司 一种pcb板、制造方法及设备
FR3089310A1 (fr) * 2018-12-04 2020-06-05 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique comprenant une puce électronique pourvue d’un câble optique
US11886023B2 (en) * 2019-08-15 2024-01-30 Ii-Vi Delaware, Inc. Photonic optoelectronic module packaging
CN110572988A (zh) * 2019-08-30 2019-12-13 江苏熙霞通信技术有限公司 一种直流减速电机的限流控制装置及其方法
JP2021106341A (ja) * 2019-12-26 2021-07-26 株式会社村田製作所 高周波モジュールおよび通信装置
US11923269B2 (en) * 2021-04-07 2024-03-05 International Business Machines Corporation Co-packaged optical module
US11503732B1 (en) * 2021-04-30 2022-11-15 Te Connectivity Solutions Gmbh Socket alignment and retention system
CN115693385A (zh) * 2021-07-29 2023-02-03 住友电气工业株式会社 光模块以及光模块的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0158783B1 (ko) * 1994-09-29 1998-12-01 가네꼬 히사시 접속 핀을 통해 기판과 캡에 접속된 전자 부품을 탑재하는 멀티 칩 세라믹 모듈
KR20020021366A (ko) * 2000-09-14 2002-03-20 이데이 노부유끼 고주파 모듈 장치 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224810A (ja) 1988-07-13 1990-01-26 Hitachi Ltd 薄膜磁気ヘッドの製造方法
JP2876773B2 (ja) 1990-10-22 1999-03-31 セイコーエプソン株式会社 プログラム命令語長可変型計算装置及びデータ処理装置
JP3152530B2 (ja) 1993-01-14 2001-04-03 株式会社日立製作所 並列光モジュール及び並列光モジュール付き放熱フィン
JPH0745952A (ja) * 1993-07-26 1995-02-14 Hitachi Ltd 薄型多層プリント配線板
US5585671A (en) * 1994-10-07 1996-12-17 Nagesh; Voddarahalli K. Reliable low thermal resistance package for high power flip clip ICs
JPH08250657A (ja) 1994-11-29 1996-09-27 Sgs Thomson Microelectron Inc 着脱自在モジュールを有するボールグリッドアレイパッケージ
JPH09236730A (ja) 1996-02-29 1997-09-09 Hitachi Ltd 光ソケット
JPH10214981A (ja) 1997-01-31 1998-08-11 Hitachi Ltd 光ソケット
JP2000082826A (ja) 1998-09-04 2000-03-21 Hitachi Ltd ソケットを用いた光伝送ソケットモジュール及び電気的接続方法
JP2000082828A (ja) 1998-09-04 2000-03-21 Hitachi Ltd 光受信器及び光伝送モジュール
JP2000183370A (ja) 1998-12-16 2000-06-30 Nec Corp 光モジュール
US6191478B1 (en) * 1999-06-07 2001-02-20 Agilent Technologies Inc. Demountable heat spreader and high reliability flip chip package assembly
JP2002232054A (ja) 2001-01-31 2002-08-16 Kyocera Corp 光モジュールの実装構造
JP3810276B2 (ja) 2001-01-31 2006-08-16 京セラ株式会社 光半導体素子収納用パッケージ
US6954084B2 (en) * 2002-02-11 2005-10-11 Seiko Epson Corporation Logic circuits using polycrystalline semiconductor thin film transistors
US6906407B2 (en) * 2002-07-09 2005-06-14 Lucent Technologies Inc. Field programmable gate array assembly
JP4131935B2 (ja) 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0158783B1 (ko) * 1994-09-29 1998-12-01 가네꼬 히사시 접속 핀을 통해 기판과 캡에 접속된 전자 부품을 탑재하는 멀티 칩 세라믹 모듈
KR20020021366A (ko) * 2000-09-14 2002-03-20 이데이 노부유끼 고주파 모듈 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP4131935B2 (ja) 2008-08-13
TW200423204A (en) 2004-11-01
TWI241621B (en) 2005-10-11
US7394665B2 (en) 2008-07-01
CN100353539C (zh) 2007-12-05
CN101131455A (zh) 2008-02-27
CN1523650A (zh) 2004-08-25
JP2004253456A (ja) 2004-09-09
KR20040074969A (ko) 2004-08-26
CN100523898C (zh) 2009-08-05
US20040218372A1 (en) 2004-11-04

Similar Documents

Publication Publication Date Title
KR100758396B1 (ko) Ｌｓｉ 패키지 및 그 어셈블링 방법
JP3803596B2 (ja) パッケージ型半導体装置
JP4425936B2 (ja) 光モジュール
US7489514B2 (en) LSI package equipped with interface module, interface module and connection holding mechanism
EP2428828B1 (en) Miniaturized high speed optical module
US7255493B2 (en) Optical semiconductor module and its manufacturing method
KR100802854B1 (ko) Ｌｓｉ 패키지, 실장체 및 그 제조 방법
US8265432B2 (en) Optical transceiver module with optical windows
US6071016A (en) Light receiving module for optical communication and light receiving unit thereof
US20030002770A1 (en) Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
GB2567047A (en) Optoelectronic module package
JP2009536362A (ja) 光学有効集積回路パッケージ
US7315669B2 (en) Photoelectric transducer and photoelectric transducer element array
JP2006059883A (ja) インターフェイスモジュール付ｌｓｉパッケージ
TW569053B (en) Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package
WO2014141458A1 (ja) 光モジュールおよび伝送装置
KR101071550B1 (ko) 광전변환모듈
US20230194905A1 (en) Optical module and manufacturing method of optical module for optical communication
US20220240410A1 (en) Opto-electric module
CN116953862A (zh) 一种3d封装的光收发组件及其使用方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130820

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee