JP6617530B2 - メインボード - Google Patents

メインボード Download PDF

Info

Publication number
JP6617530B2
JP6617530B2 JP2015227733A JP2015227733A JP6617530B2 JP 6617530 B2 JP6617530 B2 JP 6617530B2 JP 2015227733 A JP2015227733 A JP 2015227733A JP 2015227733 A JP2015227733 A JP 2015227733A JP 6617530 B2 JP6617530 B2 JP 6617530B2
Authority
JP
Japan
Prior art keywords
optical module
main board
heat sink
connector
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015227733A
Other languages
English (en)
Other versions
JP2017097545A (ja
Inventor
洋平 三浦
洋平 三浦
泰志 増田
泰志 増田
巧 大澤
巧 大澤
義裕 森田
義裕 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015227733A priority Critical patent/JP6617530B2/ja
Priority to US15/336,199 priority patent/US9847271B2/en
Publication of JP2017097545A publication Critical patent/JP2017097545A/ja
Application granted granted Critical
Publication of JP6617530B2 publication Critical patent/JP6617530B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4269—Cooling with heat sinks or radiation fins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4278—Electrical aspects related to pluggable or demountable opto-electronic or electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、メインボードに関する。
ハイエンドサーバやスーパーコンピュータの高速化に伴い、基板内を電気信号で伝送する方式に換わり、基板内を光信号で伝送する方式が用いられる傾向にある。光電変換モジュール（光モジュール）は、光信号から電気信号への変換、又は、電気信号から光信号への変換を行う。
国際公開第２００９／１１３１８０号 特開２００３−４３３１１号公報
図１１に示すように、光モジュール１０１が、インターポーザ１０２を介してメインボード２０１上に実装され、ＣＰＵ（Central Processing Unit）チップ等の半導体チップ
３０１の周辺に配置されている。光モジュール１０１に光ファイバ１０３が接続されている。半導体チップ３０１は、パッケージ基板３０２上に実装されている。パッケージ基板３０２は、ＢＧＡ（Ball Grid Array）ボール３０３を介してメインボード２０１上に実
装されている。リッド３０４を介して半導体チップ３０１上にヒートシンク３０５が搭載されている。半導体チップ３０１から光モジュール１０１までの伝送路は、半導体チップ３０１、パッケージ基板３０２、ＢＧＡボール３０３、メインボード２０１、インターポーザ１０２及び光モジュール１０１の順序となる。
レイテンシ及び伝送損失を減らすためには、光モジュール１０１の搭載位置を半導体チップ３０１の付近とするとともに、電気接点の数を減らして、伝送路の電気長を短くすることが好ましい。ＣＰＵパッケージ内部から直接、光信号を受発信する方式（マルチチップモジュール（ＭＣＭ）やシリコンフォトニクス）が志向されているが、実用化には未だ技術的課題が多く残っている。そのため、図１２に示すように、パッケージ基板３０２上に光モジュール１０１を実装する場合がある。半導体チップ３０１から光モジュール１０１までの伝送路は、半導体チップ３０１、パッケージ基板３０２、インターポーザ１０２及び光モジュール１０１の順序となる。
光モジュール１０１は、駆動の際に熱を発生するため、光モジュール１０１の冷却が行われる。光モジュール１０１を冷却するため、光モジュール１０１に冷却機構を別途搭載する。光モジュール１０１の実装位置が半導体チップ３０１に近づくと、光モジュール１０１に搭載される冷却機構と、半導体チップ３０１に搭載されるヒートシンク３０５とが物理的に干渉する恐れがある。
本願は、上記の課題に鑑みてなされたものであり、光モジュールを冷却する単独の冷却機構を不要にすることを目的とする。
本願の一観点によるメインボードは、ヒートシンクを搭載するプロセッサと、伝熱インターポーザを有する光モジュールと、を備え、前記ヒートシンクと前記光モジュールとは
、前記伝熱インターポーザを介して接続されている。
本願によれば、光モジュールを冷却する単独の冷却機構を不要にできる。
図１は、メインボードの断面図である。 図２は、伝熱インターポーザの斜視図である。 図３は、伝熱インターポーザの部分断面図である。 図４は、伝熱インターポーザの部分断面図である。 図５は、ポゴピンの模式図である。 図６は、ヒートシンク、インターポーザ及び光モジュールの断面図である。 図７は、ヒートシンク、インターポーザ及び光モジュールの断面図である。 図８は、メインボードの断面図である。 図９は、メインボードの断面図である。 図１０は、メインボードの断面図である。 図１１は、比較例に係るメインボードの断面図である。 図１２は、比較例に係るメインボードの断面図である。 図１３は、比較例に係るメインボードの断面図である。 図１４は、比較例に係るメインボードの断面図である。 図１５は、比較例に係る光モジュール及びパッケージ基板の断面図である。
以下、図面を参照して、実施形態を説明する。実施形態の構成は例示であり、本発明は、実施形態の構成に限定されない。
〈比較例〉
図１２〜図１５を参照して、比較例について説明する。熱の影響等によって、光モジュール１０１に故障が発生する場合があるので、光モジュール１０１のリペアが可能となるように、光モジュール１０１とパッケージ基板３０２との接続は、着脱可能なインターポーザやコネクタ等を介して行われることが好ましい。しかし、図１２に示すように、光モジュール１０１をパッケージ基板３０２上に実装する場合、パッケージ基板３０２の面積が拡大する。例えば、２０ｍｍ角のサイズを有する光モジュール１０１をパッケージ基板３０２上に実装する場合、パッケージ基板３０２の面積が４００ｍｍ２程度拡大することになる。
図１２に示すように、光モジュール１０１をパッケージ基板３０２上に実装する場合、メインボード２０１におけるパッケージ基板３０２の実装スペース及びパッケージ基板３０２における光モジュール１０１の実装スペースが消費される。
インターポーザが有する端子の接触圧力を確保するため、ねじ締結によって光モジュール１０１をパッケージ基板３０２上に実装する際、パッケージ基板３０２に局所的な応力が発生する。パッケージ基板３０２に局所的な応力が発生することにより、パッケージ基板３０２が傾き、メインボード２０１とパッケージ基板３０２とを接続するＢＧＡボール３０３に応力が発生する。これにより、ＢＧＡボール３０３が剥離したり、ＢＧＡボール３０３が破損したりする場合がある。
ＢＧＡボール３０３の剥離を抑制するため、光モジュール１０１をメインボード２０１上に配置し、カードエッジコネクタ方式又はスタックコネクタ方式によって、光モジュー
ル１０１とパッケージ基板３０２との接続を行うことが提案されている。図１３は、カードエッジコネクタ方式を用いたメインボード２０１の断面図である。図１３に示すように、カードエッジコネクタ方式は、パッケージ基板３０２上にコネクタ４０１を実装し、パッケージ基板３０２に対して水平方向で光モジュール１０１とコネクタ４０１とを嵌合する。図１４は、スタックコネクタ方式を用いたメインボード２０１の断面図である。図１４に示すように、スタックコネクタ方式は、パッケージ基板３０２上にコネクタ５０１を実装し、光モジュール１０１にコネクタ５０２を実装し、パッケージ基板３０２に対して垂直方向でコネクタ５０１とコネクタ５０２とを嵌合する。
図１３及び図１４に示すように、カードエッジコネクタ方式又はスタックコネクタ方式によって、光モジュール１０１とパッケージ基板３０２との接続を行う場合、光モジュール１０１とメインボード２０１との間で信号の送受信は行われない。しかしながら、光モジュール１０１の重量を支持するため、メインボード２０１上に光モジュール１０１を支持する支持部材４０５を配置している。したがって、メインボード２０１上に支持部材４０５を配置するスペースを確保しているため、非効率の実装構造となっている。
ＢＧＡボール３０３を用いてパッケージ基板３０２をメインボード２０１上に実装する場合、実装時の熱によって、図１５に示すように、パッケージ基板３０２に反りが発生する。パッケージ基板３０２の反りは、パッケージ基板３０２の中央部分から外周部分に向かって大きくなる。次世代のスーパーコンピュータ等では、最大０．１５ｍｍ程度の反りがパッケージ基板３０２に発生し、光モジュール１０１とパッケージ基板３０２との電気的接触の安定性に悪影響を与える可能性がある。パッケージ基板３０２の上面からヒートシンク３０５の下面までの長さは、４ｍｍ程度である。４ｍｍ程度の範囲に収められる小型のコネクタの有効嵌合長は短いため、パッケージ基板３０２における０．１５ｍｍ程度の大きさの反りは、嵌合性及び電気的接触の安定性に無視できない影響を与える。
図１〜図１０を参照して、実施形態について説明する。図１は、メインボード１の断面図である。メインボード１は、パッケージ基板２、半導体チップ３、リッド４、ヒートシンク５、伝熱インターポーザ６及び光モジュール７を備える。
メインボード１は、例えば、複数の樹脂層によって形成されている。メインボード１上にパッケージ基板２が実装されている。パッケージ基板２は、ＢＧＡボール８を介してメインボード１上に実装されている。パッケージ基板２は、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等の樹脂またはアルミナ、ガラスセラミック等のセラミックを含む材料を用いて形成されている。ＢＧＡボール８は、はんだボールである。
パッケージ基板２上に半導体チップ３及びリッド４が実装されている。半導体チップ３は、例えば、ＬＳＩ（Large Scale Integration）等のプロセッサである。半導体チップ
３は、パッケージ基板２にフリップチップ接合されている。すなわち、半導体チップ３の回路が形成されている表面（以下、回路面という）をパッケージ基板２に向けた状態で、半導体チップ３の回路面に配置された電極と、パッケージ基板２に配置された電極とが、はんだボール等を介して接合されている。
リッド４は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属材料を用いて形成されている。リッド４は、半導体チップ３を覆っている。リッド４を介して半導体チップ３にヒートシンク５が搭載されている。半導体チップ３の回路面の反対面に熱界面材料（Thermal Interface Material；ＴＩＭ）が形成されている。熱界面材料を介して、半導体チップ３とリッド４とが接合されている。リッド４は、例えば、銅、アルミニウム等の金属材料を用いて形成されている。リッド４は、半導体チップ３を保護するとともに、半導体チップ３の動作時に発生する熱をヒートシンク５に伝達する。
ヒートシンク５は、例えば、銅、アルミニウム等の金属材料を用いて形成されている。ヒートシンク５は、リッド４を介して伝達された熱を外部に放熱する。リッド４とヒートシンク５とが一体的に形成されてもよい。光モジュール７は、伝熱インターポーザ６を有している。ヒートシンク５に伝熱インターポーザ６及び光モジュール７が取り付けられている。したがって、メインボード１には光モジュール７を冷却するための冷却機構が別途設けられておらず、光モジュール７を冷却する単独の冷却機構が不要となる。
ヒートシンク５は、伝熱インターポーザ６及び光モジュール７を支持する支持板金５１を有する。支持板金５１は、ヒートシンク５にねじ等で固定されている。伝熱インターポーザ６及び光モジュール７は、支持板金５１によってヒートシンク５に取り付けられている。ヒートシンク５に対して伝熱インターポーザ６及び光モジュール７を固定していないため、ヒートシンク５から伝熱インターポーザ６及び光モジュール７を取り外すことが可能である。ねじを緩めて、支持板金５１を取り外すことにより、ヒートシンク５から伝熱インターポーザ６及び光モジュール７を取り外してもよい。したがって、光モジュール７が故障等した場合、ヒートシンク５から伝熱インターポーザ６及び光モジュール７を取り外すことにより、光モジュール７のリペア及び交換が可能である。
伝熱インターポーザ６を介して、ヒートシンク５と光モジュール７とが接続されている。伝熱インターポーザ６は、ヒートシンク５及び光モジュール７と接触する複数のポゴピン（スプリングピン）１１と、複数のポゴピン１１を保持する保持部材（インターポーザ母材）１２とを有する。ポゴピン１１は、金属、セラミック等の伝熱性を有する材料で形成されている。ポゴピン１１は、接触部材の一例である。
光モジュール７は、基板２１、光トランシーバ２２、ドライバＩＣ２３及びコネクタ２４を備える。基板２１上に光トランシーバ２２、ドライバＩＣ２３及びコネクタ２４が実装されている。光トランシーバ２２及びドライバＩＣ２３は、樹脂２５によって覆われている。基板２１は、熱伝導性を有する基板である。基板２１は、熱伝導性を有する樹脂基板、セラミック基板、樹脂の内部に金属板を形成したメタルコア基板であってもよい。
光トランシーバ２２、ドライバＩＣ２３及びコネクタ２４は、基板２１の内部配線を介して電気的に接続されている。光トランシーバ２２は、光ファイバ２６と接続されている。光トランシーバ２２は、コネクタ２４を介して入力される電気信号を光に変換する発光素子と、光ファイバ２６を介して入力される光を電気信号に変換する受光素子とを有する。発光素子は、例えば、ＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER）であるが、他の半導体レーザーであってもよい。発光素子は、例えば、フォトダイオードである。ドライバＩＣ２３は、回路素子であり、光トランシーバ２２を駆動する。
パッケージ基板２上にコネクタ９が実装されている。パッケージ基板２に対して垂直方向でコネクタ９とコネクタ２４とを嵌合することにより、パッケージ基板２と光モジュール７とが接続される。パッケージ基板２と光モジュール７とが接続することにより、パッケージ基板２を介して、半導体チップ３と光モジュール７との間で電気信号が送受信される。
半導体チップ３が駆動することにより、半導体チップ３で熱が発生する。リッド４を介して、半導体チップ３からヒートシンク５に熱が伝達され、ヒートシンク５から外気に放熱される。光トランシーバ２２及びドライバＩＣ２３が駆動することにより、光モジュール７で熱が発生する。光トランシーバ２２及びドライバＩＣ２３の熱が、基板２１を介して、ポゴピン１１に伝達される。ポゴピン１１を介して、光モジュール７からヒートシンク５に熱が伝達され、ヒートシンク５から放熱される。
図２は、伝熱インターポーザ６の斜視図である。図３及び図４は、伝熱インターポーザ６の部分断面図である。保持部材１２は、保持部材１２を貫通する複数の貫通孔１３を有する。ポゴピン１１は、保持部材１２の貫通孔１３に挿入されている。ポゴピン１１は、筒形状の第１接触部１１Ａと筒形状の第２接触部１１Ｂとを有する。ポゴピン１１の第１接触部１１Ａが、保持部材１２の第１面１２Ａから突出し、ポゴピン１１の第２接触部１１Ｂが、保持部材１２の第２面１２Ｂから突出している。保持部材１２の第１面１２Ａは、ヒートシンク５と対向している。保持部材１２の第２面１２Ｂは、光モジュール７と対向している。ポゴピン１１は、ポゴピン１１の長手方向に伸縮する。以下、ポゴピン１１の長手方向を第１方向とも称する。
第２接触部１１Ｂの側面に形成された突起部１１Ｃが、保持部材１２の貫通孔１３の内壁面に形成された溝部１４に挿し込まれることにより、保持部材１２がポゴピン１１を保持している。第２接触部１１Ｂの側面は、保持部材１２の貫通孔１３の内壁面と接触しておらず、第２接触部１１Ｂと保持部材１２との間に遊びが設けられている。すなわち、ポゴピン１１と保持部材１２との間に隙間が設けられている。
ポゴピン１１の長手方向と直交する方向からポゴピン１１に力（荷重）が加わる際、保持部材１２の貫通孔１３内でポゴピン１１がポゴピン１１の長手方向と直交する方向に移動することが可能である。以下、ポゴピン１１の長手方向と直交する方向を第２方向とも称する。ポゴピン１１の移動距離は、例えば、保持部材１２の貫通孔１３の中心軸から±０．５ｍｍ程度である。また、第２方向からポゴピン１１に力が加わる際、図４に示すように、保持部材１２の貫通孔１３内でポゴピン１１が傾くことが可能である。このように、保持部材１２の貫通孔１３内におけるポゴピン１１の動きの自由度が高い。
図５は、ポゴピン１１の模式図である。第１接触部１１Ａが、第２接触部１１Ｂの内部に入り込んでいる。第２接触部１１Ｂの内部にバネ１１Ｄを有しており、第１接触部１１Ａの底部にバネ１１Ｄが取り付けられている。第１方向からポゴピン１１に力が加わり、バネ１１Ｄが縮むことにより、第１接触部１１Ａが、第２接触部１１Ｂの内部に更に入りこみ、ポゴピン１１が縮む。ポゴピン１１に加わった力が取り除かれ、バネ１１Ｄが伸びることにより、ポゴピン１１が伸びる。ポゴピン１１の伸縮（ストローク）は、例えば、０．７５ｍｍ程度である。
コネクタ９とコネクタ２４との位置ずれについて説明する。光モジュール７をヒートシンク５に取り付け、コネクタ９及びコネクタ２４の位置合わせを行った後、ヒートシンク５をリッド４に取り付ける。ヒートシンク５の寸法ばらつきや、ヒートシンク５をリッド４に取り付ける際の寸法ばらつき等によって、コネクタ９とコネクタ２４との位置ずれが発生する場合がある。また、パッケージ基板２にコネクタ９を実装する際の寸法ばらつきや、基板２１にコネクタ２４を実装する際の寸法ばらつき等によって、コネクタ９とコネクタ２４との位置ずれが発生する場合がある。コネクタ９とコネクタ２４との位置ずれが発生すると、コネクタ９とコネクタ２４との嵌合が不十分となる可能性がある。
メインボード１では、光モジュール７をヒートシンク５に固定していないため、光モジュール７の第２方向への移動（動き）に自由度がある。このため、光モジュール７をヒートシンク５に取り付けた後、光モジュール７を第２方向に移動させることが可能である。したがって、光モジュール７をヒートシンク５に取り付けた後、光モジュール７を第２方向に移動させることにより、コネクタ９とコネクタ２４との位置ずれを吸収することができる。メインボード１によれば、コネクタ９とコネクタ２４との位置ずれが発生した場合であっても、コネクタ９とコネクタ２４とを嵌合する際、信頼性の高い嵌合及び接触を実現することができる。
光モジュール７が第２方向に移動することに応じて、保持部材１２の貫通孔１３内でポゴピン１１が第２方向に移動する。すなわち、光モジュール７が第２方向に移動することにより光モジュール７から複数のポゴピン１１に力が加えられる。ポゴピン１１は、光モジュール７からの力を受けて第２方向に移動した状態でヒートシンク５及び光モジュール７と接触する。したがって、光モジュール７が第２方向に移動しても、光モジュール７と複数のポゴピン１１との接触が維持され、かつ、ヒートシンク５と複数のポゴピン１１との接触が維持される。このように、伝熱インターポーザ６を介してヒートシンク５と光モジュール７との熱的接触を維持した状態で、水平面内において光モジュール７を移動することが可能である。
光モジュール７が第２方向に移動することに応じて、保持部材１２の貫通孔１３内でポゴピン１１が傾く。すなわち、光モジュール７が第２方向に移動することにより光モジュール７から複数のポゴピン１１に力が加えられる。図６は、ヒートシンク５、伝熱インターポーザ６及び光モジュール７の断面図である。図６に示すように、複数のポゴピン１１は、光モジュール７からの力を受けて傾いた状態でヒートシンク５及び光モジュール７と接触する。また、複数のポゴピン１１は、光モジュール７からの力を受けて第２方向に移動し、かつ、傾いた状態でヒートシンク５及び光モジュール７と接触する。したがって、光モジュール７が第２方向に移動しても、光モジュール７と複数のポゴピン１１との接触が維持され、かつ、ヒートシンク５と複数のポゴピン１１との接触が維持される。このように、伝熱インターポーザ６を介してヒートシンク５と光モジュール７との熱的接触を維持した状態で、水平面内において光モジュール７を移動することが可能である。
ＢＧＡボール８を用いてパッケージ基板２をメインボード１上に実装する際、実装時の熱によって、パッケージ基板２に反りが発生する場合がある。パッケージ基板２の反りは、パッケージ基板２の中央部分から外周部分に向かって大きくなる。コネクタ９は、パッケージ基板２の外周部分に実装されている。したがって、パッケージ基板２の反りによってコネクタ９が傾くことで、コネクタ９とコネクタ２４との位置ずれが発生する場合がある。コネクタ９とコネクタ２４との位置ずれが発生すると、コネクタ９とコネクタ２４との嵌合が不十分となる可能性がある。
光モジュール７をヒートシンク５に固定していないため、光モジュール７の傾き（回動）に自由度がある。このため、光モジュール７をヒートシンク５に取り付けた後、光モジュール７を傾けることが可能である。したがって、光モジュール７をヒートシンク５に取り付けた後、光モジュール７を傾けることにより、コネクタ９とコネクタ２４との位置ずれを吸収することができる。メインボード１によれば、コネクタ９とコネクタ２４との位置ずれが発生した場合であっても、コネクタ９とコネクタ２４とを嵌合する際、信頼性の高い嵌合及び接触を実現することができる。
図７は、ヒートシンク５、伝熱インターポーザ６及び光モジュール７の断面図である。図７に示すように、光モジュール７がヒートシンク５に対して傾いた場合、複数のポゴピン１１の一部が縮むことにより、光モジュール７と複数のポゴピン１１との接触が維持され、かつ、ヒートシンク５と複数のポゴピン１１との接触が維持される。また、光モジュール７がヒートシンク５に対して傾いた場合、複数のポゴピン１１の少なくとも一つが縮むことにより、光モジュール７と複数のポゴピン１１との接触が維持され、かつ、ヒートシンク５と複数のポゴピン１１との接触が維持される。このように、伝熱インターポーザ６を介してヒートシンク５と光モジュール７との熱的接触を維持した状態で、光モジュール７を傾けることが可能である。
光モジュール７が傾くことにより光モジュール７から複数のポゴピン１１の少なくとも
一つに力が加えられる。複数のポゴピン１１の少なくとも一つは、光モジュール７から力を受けて縮んだ状態でヒートシンク５及び光モジュール７と接触する。ポゴピン１１に対して加わる力（荷重）が小さい場合でも、ポゴピン１１が縮むようにすることが好ましい。複数のポゴピン１１の少なくとも一つに対して低荷重が加わった場合であっても、複数のポゴピン１１の少なくとも一つが縮むことにより、光モジュール７と複数のポゴピン１１との接触が維持され、かつ、ヒートシンク５と複数のポゴピン１１との接触が維持される。このように、伝熱インターポーザ６を介してヒートシンク５と光モジュール７との熱的接触を維持した状態で、光モジュール７を傾けることが可能である。
光モジュール７が第２方向に移動し、かつ、傾いた場合、複数のポゴピン１１が傾いた状態、かつ、複数のポゴピン１１の少なくとも一つが縮んだ状態でヒートシンク５及び光モジュール７と接触することが可能である。光モジュール７が第２方向に移動し、かつ、傾いた場合、複数のポゴピン１１が第２方向に移動し、かつ、複数のポゴピン１１の少なくとも一つが縮んだ状態でヒートシンク５及び光モジュール７と接触することが可能である。光モジュール７が第２方向に移動し、かつ、傾いた場合、複数のポゴピン１１が第２方向に移動し、複数のポゴピン１１が傾いた状態、かつ、複数のポゴピン１１の少なくとも一つが縮んだ状態でヒートシンク５及び光モジュール７と接触することが可能である。上記のいずれの場合であっても、光モジュール７と複数のポゴピン１１との接触が維持され、かつ、ヒートシンク５と複数のポゴピン１１との接触が維持される。このように、伝熱インターポーザ６を介してヒートシンク５と光モジュール７との熱的接触を維持した状態で、水平面内において光モジュール７を移動することが可能であり、かつ、光モジュール７を傾けることが可能である。
図１に示すメインボード１は、光モジュール７の基板２１と伝熱インターポーザ６のポゴピン１１とが接触している。図１に示すメインボード１に限定されず、図８に示すように、光モジュール７の樹脂２５と伝熱インターポーザ６のポゴピン１１とが接触してもよい。図８は、メインボード１の断面図である。熱伝導性を有する樹脂２５を用いることにより、光トランシーバ２２及びドライバＩＣ２３の熱が、樹脂２５を介して、ポゴピン１１に伝達される。ポゴピン１１を介して、光モジュール７からヒートシンク５に熱が伝達され、ヒートシンク５から放熱される。
図１に示すメインボード１は、パッケージ基板２とヒートシンク５との間に、コネクタ９、２４、基板２１及び伝熱インターポーザ６が配置されている。図８に示すメインボード１は、パッケージ基板２とヒートシンク５との間に、コネクタ９、２４、基板２１、樹脂２５及び伝熱インターポーザ６が配置されている。したがって、図１に示すメインボード１は、図８に示すメインボード１と比較して、メインボード１からヒートシンク５までの高さを低くすることができる。
図１及び図８に示すメインボード１は、ポゴピン１１を介して、光モジュール７からヒートシンク５への熱の伝達を可能としている。図１及び図８に示すメインボード１に限定されず、図９に示すように、ＬＧＡ（Land grid array）インターポーザに用いられる複
数のＬＧＡコンタクト４１を介して、光モジュール７からヒートシンク５に熱を伝達してもよい。図９は、メインボード１の断面図である。ＬＧＡコンタクト４１は、金属等の伝熱性を有する材料で形成されている。ＬＧＡコンタクト４１は、接触部材の一例である。
図１、図８及び図９に示すメインボード１は、ヒートシンク５と伝熱インターポーザ６の保持部材１２との間に隙間があり、また、伝熱インターポーザ６と光モジュール７の基板２１との間に隙間がある。ヒートシンク５と伝熱インターポーザ６の保持部材１２との間の隙間や伝熱インターポーザ６と光モジュール７の基板２１との間の隙間に、サーマルコンパウンドやサーマルグリス等の熱伝導部材を設けてもよい。熱伝導性を有する保持部
材１２を用いることにより、保持部材１２及び熱伝導部材を介して、光モジュール７からヒートシンク５に熱が伝達され、ヒートシンク５から放熱される。
図１、図８及び図９に示すメインボード１は、パッケージ基板２に対して垂直方向でコネクタ９とコネクタ２４とを嵌合するスタックコネクタ方式を用いている。図１、図８及び図９に示す構造例に限定されず、カードエッジコネクタ方式によって、パッケージ基板２と光モジュール７とを接続してもよい。図１０は、カードエッジコネクタ方式を用いてパッケージ基板２と光モジュール７とを接続した場合のメインボード１の断面図である。図１０に示すように、パッケージ基板２上にコネクタ３１を実装し、パッケージ基板２に対して水平方向で光モジュール７の基板２１とコネクタ３１とを嵌合してもよい。
図１１に示すメインボード２０１では、半導体チップ３０１から光モジュール１０１までの伝送路は、半導体チップ３０１、パッケージ基板３０２、ＢＧＡボール３０３、メインボード２０１、インターポーザ１０２及び光モジュール１０１の順序となる。図１２に示すメインボード２０１では、半導体チップ３０１から光モジュール１０１までの伝送路は、半導体チップ３０１、パッケージ基板３０２、インターポーザ１０２及び光モジュール１０１の順序となる。図１、図８〜図１０に示すように、半導体チップ３から光モジュール７までの伝送路は、半導体チップ３、パッケージ基板２及び光モジュール７の順序となる。したがって、メインボード１によれば、図１１及び図１２に示すメインボード２０１と比較して、半導体チップ３から光モジュール７までの伝送路の電気長（電気的距離）を短縮することができる。
図１２に示すメインボード２０１では、パッケージ基板３０２上に光モジュール１０１が実装されている。メインボード１では、図１、図８及び図９に示すように、コネクタ９とコネクタ２４とを嵌合することにより、パッケージ基板２と光モジュール７との接続が行われている。また、メインボード１では、図１０に示すように、光モジュール７の基板２１とコネクタ３１とを嵌合することにより、パッケージ基板２と光モジュール７との接続が行われている。メインボード１では、ヒートシンク５に光モジュール７を取り付けているため、メインボード１とパッケージ基板２とを接続するＢＧＡボール８に対する応力を抑制することができる。したがって、メインボード１とパッケージ基板２とを接続するＢＧＡボール８の剥離や破損を抑制することができる。
図１１に示すメインボード２０１では、メインボード２０１上に光モジュール１０１が実装されている。図１３及び図１４に示すメインボード２０１では、メインボード２０１上に光モジュール１０１を支持する支持部材４０５が配置されている。メインボード１では、ヒートシンク５に光モジュール７を取り付けているため、メインボード１上に光モジュール７が実装されていない。メインボード１では、光モジュール７の下方におけるメインボード１上の実装スペースが空いている。したがって、メインボード１によれば、光モジュール７の下方におけるメインボード１上の実装スペースを利用することができる。例えば、光モジュール７の下方におけるメインボード１上に電子部品を実装することができる。
図１１に示すメインボード２０１では、メインボード２０１上に光モジュール１０１を実装しているため、メインボード２０１上の実装スペースが消費されている。図１２に示すメインボード２０１では、パッケージ基板３０２上に光モジュール１０１を実装しているため、メインボード２０１上の実装スペース及びパッケージ基板３０２上の実装スペースが消費されている。メインボード１では、ヒートシンク５に光モジュール７を取り付けているため、メインボード１上に光モジュール７が実装されておらず、パッケージ基板２上に光モジュール７が実装されていない。メインボード１によれば、メインボード１上の実装スペース及びパッケージ基板２上の実装スペースの消費を抑制することができる。
メインボード１では、ヒートシンク５に光モジュール７を取り付けているため、光モジュール７を冷却するための冷却機構を別途設けていない。メインボード１によれば、光モジュール７を冷却する単独の冷却機構を不要にすることができ、メインボード１が有する冷却機構の部品点数を削減することができる。また、メインボード１によれば、ヒートシンク５に光モジュール７を取り付けているため、メインボード１に対するヒートシンク５及び光モジュール７の搭載工程を同一工程で行うことができる。この結果、メインボード１の組みたて手番を短縮することができる。
ヒートシンク５に複数の伝熱インターポーザ６及び複数の光モジュール７を取り付けてもよい。パッケージ基板２上に複数のコネクタ９を実装してもよい。ヒートシンク５をリッド４に取り付ける際、複数の光モジュール７のコネクタ２４と複数のコネクタ９との嵌合を同時に行うことが可能である。メインボード１によれば、複数の伝熱インターポーザ６及び複数の光モジュール７のそれぞれについて、伝熱インターポーザ６を介してヒートシンク５と光モジュール７との熱的接触を維持した状態で、水平面内において各光モジュール７を移動することが可能である。メインボード１によれば、複数の伝熱インターポーザ６及び複数の光モジュール７のそれぞれについて、各伝熱インターポーザ６を介してヒートシンク５と各光モジュール７との熱的接触を維持した状態で、各光モジュール７を傾けることが可能である。
１ メインボード
２ パッケージ基板
３ 半導体チップ
４ リッド
５ ヒートシンク
６ 伝熱インターポーザ
７ 光モジュール
８ ＢＧＡボール
９ コネクタ
１１ ポゴピン
１２ 保持部材
２１ 基板
２２ 光トランシーバ
２３ ドライバＩＣ
２４ コネクタ
２５ 樹脂
２６ 光ファイバ
３１ コネクタ
４１ ＬＧＡコンタクト
５１ 支持板金

Claims (4)

  1. ヒートシンクを搭載するプロセッサと、
    伝熱インターポーザを有する光モジュールと、
    を備え、
    前記ヒートシンクと前記光モジュールとは、前記伝熱インターポーザを介して接続されており、
    前記伝熱インターポーザは、
    前記ヒートシンク及び前記光モジュールと接触する複数の接触部材と、
    前記複数の接触部材を保持する保持部材と、を有することを特徴とするメインボード。
  2. 前記光モジュールが前記接触部材の長手方向と直交する方向に移動することにより前記光モジュールから前記複数の接触部材に力が加えられ、
    前記複数の接触部材は、前記光モジュールからの力を受けて前記接触部材の長手方向と直交する方向に移動した状態で前記ヒートシンク及び前記光モジュールと接触することを特徴とする請求項１に記載のメインボード。
  3. 前記光モジュールが前記接触部材の長手方向と直交する方向に移動することにより前記光モジュールから前記複数の接触部材に力が加えられ、
    前記複数の接触部材は、前記光モジュールからの力を受けて傾いた状態で前記ヒートシンク及び前記光モジュールと接触することを特徴とする請求項１又は２に記載のメインボード。
  4. 前記複数の接触部材は、長手方向に伸縮し、
    前記光モジュールが傾くことにより前記光モジュールから前記複数の接触部材の少なくとも一つに力が加えられ、
    前記複数の接触部材の少なくとも一つは、前記光モジュールからの力を受けて縮んだ状態で前記ヒートシンク及び前記光モジュールと接触することを特徴とする請求項１から３の何れか一項に記載のメインボード。
JP2015227733A 2015-11-20 2015-11-20 メインボード Expired - Fee Related JP6617530B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015227733A JP6617530B2 (ja) 2015-11-20 2015-11-20 メインボード
US15/336,199 US9847271B2 (en) 2015-11-20 2016-10-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015227733A JP6617530B2 (ja) 2015-11-20 2015-11-20 メインボード

Publications (2)

Publication Number Publication Date
JP2017097545A JP2017097545A (ja) 2017-06-01
JP6617530B2 true JP6617530B2 (ja) 2019-12-11

Family

ID=58719792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015227733A Expired - Fee Related JP6617530B2 (ja) 2015-11-20 2015-11-20 メインボード

Country Status (2)

Country Link
US (1) US9847271B2 (ja)
JP (1) JP6617530B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10367284B2 (en) 2015-07-27 2019-07-30 Hewlett Packard Enterprise Development Lp Socket to support boards in a spaced relation
EP3278361A4 (en) * 2015-07-31 2019-02-20 Hewlett-Packard Enterprise Development LP MULTIPUCE MODULE
US10497687B2 (en) * 2016-12-31 2019-12-03 Intel Corporation Configurable semiconductor package
FR3089310A1 (fr) * 2018-12-04 2020-06-05 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique comprenant une puce électronique pourvue d’un câble optique
US11923269B2 (en) * 2021-04-07 2024-03-05 International Business Machines Corporation Co-packaged optical module
CN113376773B (zh) * 2021-06-29 2022-09-13 西安易朴通讯技术有限公司 一种光模块散热结构及光模块组件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043311A (ja) 2001-07-27 2003-02-13 Matsushita Electric Ind Co Ltd 光モジュール及び光受信機
JP4131935B2 (ja) * 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
US20110007762A1 (en) 2008-03-14 2011-01-13 Mitsubishi Electric Corporation Optical module

Also Published As

Publication number Publication date
JP2017097545A (ja) 2017-06-01
US20170148703A1 (en) 2017-05-25
US9847271B2 (en) 2017-12-19

Similar Documents

Publication Publication Date Title
JP6617530B2 (ja) メインボード
KR100758396B1 (ko) Ｌｓｉ 패키지 및 그 어셈블링 방법
US6490161B1 (en) Peripheral land grid array package with improved thermal performance
EP2428828B1 (en) Miniaturized high speed optical module
US9204548B2 (en) Electronic devices mounted on multiple substrates
TWI466268B (zh) 用於處理器、快取及記憶體的接近通訊封裝
US7606035B2 (en) Heat sink and memory module using the same
US9320170B2 (en) Communication module-cooling structure and communication device
JP2009003253A (ja) 光電気混載基板と光電気パッケージとの構造体
US8867231B2 (en) Electronic module packages and assemblies for electrical systems
JP2014053534A (ja) 半導体装置、通信機器、及び半導体パッケージ
JP2018121022A (ja) 光モジュール
US8508031B2 (en) Electronic device and method of producing the same
JP5323518B2 (ja) 並列光伝送装置
JP2012169330A (ja) 電子装置
US20170068055A1 (en) Optical module connector and printed board assembly
JP2007188934A (ja) マルチチップモジュール
TW202203418A (zh) 用於高頻寬網路應用之雙面共封裝光學元件
CN116577885A (zh) 一种光模块封装结构
CN218385196U (zh) 光电模块及包含其的处理器
US11923269B2 (en) Co-packaged optical module
CN113421877B (zh) 半导体封装结构
JP2007188933A (ja) 複数の素子の実装方法
US20160315448A1 (en) Interposer
JP2017108073A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191028

R150 Certificate of patent or registration of utility model

Ref document number: 6617530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees