JP2007188933A - 複数の素子の実装方法 - Google Patents

Abstract

【課題】本発明は、基板に複数の素子を電気的に接続すると共に、これら複数の素子を冷却するヒートシンクを取り付ける、複数の素子の実装方法に関し、複数の素子の取り付けコストを低減すると共に、これら複数の素子を効率良く確実に冷却することができるように実装する、複数の素子の実装方法を提供することを目的とする。
【解決手段】素子接続工程よりも前の素子固着工程で、本発明にいう複数の素子の一例に相当する受発光素子１１及び駆動用ＬＳＩ１２を、受発光素子１１及び駆動用ＬＳＩ１２の接続面１１ｂ，１２ｂに対する裏面１１ｃ，１２ｃを向けて、ヒートシンク３０の放熱面３０ｂに対する裏面３０ｃに固着させる。
【選択図】 図２

Description

本発明は、基板に複数の素子を電気的に接続すると共に、これら複数の素子を冷却するヒートシンクを取り付ける、複数の素子の実装方法に関する。

電子機器の中には、各種の機能を実現するＣＰＵやメモリなどといったＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）に代表される複数の素子が基板上に実装されたマルチチップモジュールを内蔵した電子機器がある。

近年、ＬＳＩの製造技術が向上し、より集積度の高いＬＳＩが製造されている。集積度の高いＬＳＩが電子機器に実装されることによって、情報処理能力の拡大や記憶容量の拡大や装置の小型化・軽量化などが図られる反面、ＬＳＩの高集積化に伴って消費電力が増加し、電子機器を駆動した際にＬＳＩが強く発熱する。ＬＳＩが強く発熱すると電子機器の筐体内の温度が上昇してＬＳＩの動作が不安定になったり、その筐体内の温度がさらに上昇するとＬＳＩ自体が熱によって損傷を受けて電子機器が使用不可能となるおそれがある。

また、電子機器の中には、ＬＳＩと共に、信号光を発光する発光素子や信号光を受光する受光素子などといった、電気信号と光信号との間での変換を担う光通信素子が実装された光マルチチップモジュールを内蔵した電子機器もある。

一般に、このような光通信素子は、高速な信号伝送のために駆動用ＬＳＩの直近に配置する必要がある。光通信素子自体は強く発熱しないものの、電子機器を駆動して駆動用ＬＳＩが強く発熱すると、この駆動用ＬＳＩの直近に配置された光通信素子も熱を帯びることとなる。ところが、光通信素子の動作温度上限は、ＬＳＩの動作温度上限（通常１００℃程度）よりも低く（通常８０℃程度）、光通信素子が強く熱を帯びると発光量が変化し信号授受に悪影響を及ぼすおそれがある。

従来より、発熱したＬＳＩや熱を帯びた光通信素子を冷却する手段として、マルチチップモジュールに実装されたＬＳＩや光通信素子などといった複数の素子それぞれに対して個別にヒートシンクを取り付け、このヒートシンクを介して放熱することによって各素子を冷却する手段が知られている。このようにヒートシンクを用いて各素子を冷却することによって、各素子の温度上昇が抑制され、各素子の動作が安定するものの、複数の素子それぞれに対して個別にヒートシンクを取り付ける手段によると、取り付けコストが嵩むこととなる。

ここで、マルチチップモジュールに実装された厚みの異なる複数の素子を１つのヒートシンクを用いて一括冷却する技術が提案されている（例えば、特許文献１参照。）。具体的には、放熱フィンを有するヒートシンクの、放熱フィンに対する裏面に、基板に実装された複数の素子の厚さに応じた段差や凹みを設け、複数の素子とヒートシンクとの接着層厚さを均一にした技術である。
特開平６−２２４３３４号公報

上述した特許文献１に提案された技術によれば、冷却すべき複数の素子に対して１つのヒートシンクを取り付ければよいため、組立工程が短縮され、取り付けコストが低減される。ところが、同一素子におけるロット間の製造誤差等の要因によって、ヒートシンクに設けられた段差や凹みが、この段差や凹みに嵌合することを想定した素子の厚さと一致しない場合がある。このような場合は、素子とヒートシンクとの間に隙間が生じることとなり、この素子の放熱効率が低下してしまう。

本発明は、上記事情に鑑み、複数の素子の取り付けコストを低減すると共に、これら複数の素子を効率良く確実に冷却することができるように実装する、複数の素子の実装方法を提供することを目的とするものである。

上記目的を達成する本発明の複数の素子の実装方法は、
放熱フィンが形成された放熱面を有するヒートシンクの、その放熱面に対する裏面に、それぞれに電気接点が形成された接続面を有する複数の素子を、その接続面に対する裏面を向けて固着させる素子固着工程と、
上記素子固着工程で上記ヒートシンクに固着させた複数の素子を、複数の導電パターンを有する所定の基板に、それら複数の素子の接続面を向けてそのヒートシンクと共に配置する素子配置工程と、
上記素子配置工程で上記基板上に配置された複数の素子の接続面に形成された電気接点とその基板上の導電パターンとを電気的に接続する素子接続工程とを有することを特徴とする。

本発明の複数の素子の実装方法は、上記素子接続工程よりも前の上記素子固着工程で、上記複数の素子を、複数の素子の接続面に対する裏面を向けて、上記ヒートシンクの放熱面に対する裏面に固着させるものであるため、ヒートシンクと複数の素子それぞれとが確実に密着される。従って、本発明の複数の素子の実装方法によれば、複数の素子それぞれからヒートシンクへの熱伝導性が非常に良いマルチチップモジュールを得ることができ、上記基板に実装された複数の素子が強く発熱したとしても、複数の素子それぞれを効率良く確実に冷却することができる。また、本発明の複数の素子の実装方法は、１つのヒートシンクを用いるものであるため、組立工程が短縮され、取り付けコストが低減される。

ここで、上記本発明の複数の素子の実装方法は、
「上記複数の素子それぞれの接続面に形成された各電気接点上に、各素子の厚さに応じた径を有する半田ボールを配設する半田ボール配設工程を有し、
上記素子接続工程が、上記複数の素子を、上記基板上に、上記半田ボール配設工程で配設された半田ボールの溶融により半田接続するものである」
ことが好ましい。

このような半田ボール配設工程を有する複数の素子の実装方法によれば、上記複数の素子それぞれの厚さが異なる場合や、同一素子におけるロット間の製造誤差等の要因によって同一種類の素子の厚さが異なる場合などであっても、各素子の厚さに応じた径を有する半田ボールの溶融によってこれらのバラツキを吸収することができる。

また、上記本発明の複数の素子の実装方法のうちの半田ボール配設工程を有する複数の素子の実装方法は、
「上記基板上の、上記導電パターンが形成された導電面、及び上記ヒートシンクの、上記放熱面に対する裏面の、少なくともいずれか一方の面に、その導電面とその裏面との間隔を所定の間隔に保つための支持部材を配設する支持部材配設工程を有し、
上記素子接続工程が、上記複数の素子を、上記基板上に、上記支持部材配設工程で配設された支持部材により上記基板と上記ヒートシンクとの間を所定間隔に保った状態に接続するものである」
ことがさらに好ましい。

このような支持部材配設工程を有する複数の素子の実装方法によれば、半田ボールが溶融しても、上記基板と上記ヒートシンクとの間を所定間隔に保った状態に接続することができる。

さらに、上記本発明の複数の素子の実装方法は、上記複数の素子が、少なくとも、電気信号と光信号との間での変換を担う光通信素子と、この光通信素子と電気的に接続され信号処理を担う半導体回路素子とを含むものであることも好ましい形態である。

ここで、上記光通信素子は、一般に、高速な信号伝送のために上記半導体回路素子の直近に配置する必要がある。光通信素子自体は強く発熱しないものの、半導体回路素子が強く発熱すると、この半導体回路素子の直近に配置された光通信素子も熱を帯びることとなり、半導体回路素子の動作温度上限よりも低い動作温度上限を有する光通信素子は強く熱を帯びると発光量が変化し信号授受に悪影響を及ぼすおそれがある。ところが、本発明の複数の素子の実装方法は、複数の素子それぞれを効率良く確実に冷却することができるため、上記光通信素子と上記半導体回路素子とを含む複数の素子の実装方法に本発明を適用すると好適である。

本発明によれば、複数の素子の取り付けコストを低減すると共に、これら複数の素子を効率良く確実に冷却することができるように実装する、複数の素子の実装方法が提供される。

以下、図面を参照して本発明の実施の形態を説明する。

図１は、本発明の一実施形態が適用された複数の素子の実装方法における半田ボール配設工程及び素子固着工程を示す図である。尚、本実施形態では、本発明にいう複数の素子として、電気信号と光信号との間での変換を担う受発光素子、及びこの光通信素子と電気的に接続され信号処理を担う駆動用ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）を例に挙げて説明する。この受発光素子は、本発明にいう光通信素子の一例に相当し、この駆動用ＬＳＩは、本発明にいう半導体回路素子の一例に相当する。

まず、電気接点１１ａが形成された接続面１１ｂを有する受発光素子１１、及び電気接点１２ａが形成された接続面１２ｂを有する駆動用ＬＳＩ１２それぞれの、接続面１１ｂ，１２ｂに形成された各電気接点１１ａ，１２ａ上に、受発光素子１１及び駆動用ＬＳＩ１２それぞれの厚さに応じた径を有する半田ボール２１，２２を配設する（半田ボール配設工程）。

次に、放熱フィン３０ａが形成された放熱面３０ｂを有するヒートシンク３０の、その放熱面３０ｂに対する裏面３０ｃに、上記半田ボール配設工程で半田ボール２１，２２が配設された受発光素子１１及び駆動用ＬＳＩ１２を、接続面１１ｂ，１２ｂに対する裏面１１ｃ，１２ｃを向けて固着させる（素子固着工程）。尚、受発光素子１１及び駆動用ＬＳＩ１２をヒートシンク３０に固着させるにあたっては、例えば高熱伝導接着剤や鑞付けなどといった高熱伝導な接続方法を用いて固着させる。

図２は、本実施形態の複数の素子の実装方法における素子配置工程を示す図である。

次に、上記素子固着工程でヒートシンク３０に固着させた受発光素子１１及び駆動用ＬＳＩ１２を、複数の導電パターン４０ａを有する基板４０に、受発光素子１１及び駆動用ＬＳＩ１２の接続面１１ｂ，１２ｂを向けてヒートシンク３０と共に配置する（素子配置工程）。

図３は、本実施形態の複数の素子の実装方法における素子接続工程を示す図である。

次に、上記素子配置工程で基板４０上に配置された受発光素子１１の接続面１１ｂに形成された電気接点１１ａ及び駆動用ＬＳＩ１２の接続面１２ｂに形成された電気接点１２ａと、基板４０上の導電パターン４０ａとを電気的に接続する（素子接続工程）。ここでは、上記素子配置工程で受発光素子１１及び駆動用ＬＳＩ１２が配置された基板４０を、図示しないリフロー炉に搬入し、上記半田ボール配設工程で配設された半田ボール２１，２２の溶融により、受発光素子１１及び駆動用ＬＳＩ１２を基板４０上に半田接続する。

以上説明したように、本実施形態の複数の素子の実装方法は、上記素子接続工程よりも前の上記素子固着工程で、本発明にいう複数の素子の一例に相当する受発光素子１１及び駆動用ＬＳＩ１２を、受発光素子１１及び駆動用ＬＳＩ１２の接続面１１ｂ，１２ｂに対する裏面１１ｃ，１２ｃを向けて、ヒートシンク３０の放熱面３０ｂに対する裏面３０ｃに固着させるものであるため、受発光素子１１及び駆動用ＬＳＩ１２と、ヒートシンク３０とが、確実に密着される。

図４は、本実施形態の複数の素子の実装方法によって、基板に受発光素子及び駆動用ＬＳＩを電気的に接続すると共に、受発光素子及び駆動用ＬＳＩを冷却するヒートシンクを取り付けたマルチチップモジュールの側面図である。

本実施形態の複数の素子の実装方法によれば、図４に示すように、受発光素子１１及び駆動用ＬＳＩ１２それぞれからヒートシンク３０への熱伝導性が非常に良いマルチチップモジュールを得ることができ、基板４０に実装された駆動用ＬＳＩ１２が強く発熱したとしても効率良く確実に冷却することができる。

ここで、受発光素子１１は、一般に、高速な信号伝送のために駆動用ＬＳＩ１２の直近に配置する必要がある。受発光素子１１自体は強く発熱しないものの、駆動用ＬＳＩ１２が強く発熱すると、この駆動用ＬＳＩ１２の直近に配置された受発光素子１１も熱を帯びることとなり、駆動用ＬＳＩ１２の動作温度上限よりも低い動作温度上限を有する受発光素子１１は強く熱を帯びると発光量が変化し信号授受に悪影響を及ぼすおそれがある。ところが、本実施形態のの複数の素子の実装方法は、複数の素子それぞれを効率良く確実に冷却することができるため、受発光素子１１と駆動用ＬＳＩ１２とを含む複数の素子の実装方法に本実施形態を適用すると好適である。

また、本実施形態の複数の素子の実装方法は、１つのヒートシンク３０を用いるものであるため、組立工程が短縮され、取り付けコストが低減される。

さらに、本実施形態の複数の素子の実装方法は、上記半田ボール配設工程で、受発光素子１１及び駆動用ＬＳＩ１２それぞれの厚さに応じた径を有する半田ボール２１，２２を上記各電気接点１１ａ，１２ａ上に配設するため、受発光素子１１及び駆動用ＬＳＩ１２それぞれの厚さが異なる場合や、同一素子におけるロット間の製造誤差等の要因によって同一種類の素子の厚さが異なる場合などであっても、上記素子接続工程における、各素子の厚さに応じた径を有する半田ボールの溶融によってこれらのバラツキを吸収することができる。

次に、本発明の他の実施形態について説明する。

尚、以下説明する実施形態では、上述した実施形態で説明した構成とほぼ同じ構成を有するため、上述した実施形態との相違点に注目し、同じ要素については同じ符号を付して説明を省略する。

図５は、本実施形態の複数の素子の実装方法における支持部材配設工程を示す図である。

ヒートシンク３０の、放熱面３０ｂに対する裏面３０ｃに、基板４０上の、導電パターン４０ａが形成された導電面４０ｂとその裏面３０ｃとの間隔を所定の間隔に保つための支持部材５０を配設する（支持部材配設工程）。

図６は、本実施形態の複数の素子の実装方法における素子配置工程を示す図である。

上記素子固着工程でヒートシンク３０に固着させた受発光素子１１及び駆動用ＬＳＩ１２を、複数の導電パターン４０ａを有する基板４０に、受発光素子１１及び駆動用ＬＳＩ１２の接続面１１ｂ，１２ｂを向けてヒートシンク３０と共に配置する（素子配置工程）。

図７は、本実施形態の複数の素子の実装方法における素子接続工程を示す図である。

素子接続工程では、受発光素子１１及び駆動用ＬＳＩ１２を、基板４０上に、上記支持部材配設工程で配設された支持部材５０により基板４０とヒートシンク３０との間を所定間隔に保った状態に接続する。

支持部材配設工程で、上記裏面３０ｃに、上記導電面４０ｂとこの裏面３０ｃとの間隔を所定の間隔に保つための支持部材５０を配設する。一般に、素子接続工程で溶融する半田ボールは、径の大きな半田ボールのほうが、径の小さな半田ボールよりも溶融時の沈み込み量が大きく、傾きの原因となってしまう。しかし、このような支持部材５０を用いることにより、半田ボール２１，２２が溶融しても、基板４０とヒートシンク３０との間を所定間隔に保った状態に接続することができる。

次に、本発明のさらに他の実施形態について説明する。

図８は、本実施形態の複数の素子の実装方法における支持部材配設工程を示す図である。

基板４０上の、上記導電パターン４０ａが形成された導電面４０ｂに、その導電面４０ｂと、ヒートシンク３０の、放熱面３０ｂに対する裏面３０ｃとの間隔を所定の間隔に保つための支持部材５０を配設する（支持部材配設工程）。

図５を参照して説明した例では、支持部材５０をヒートシンク３０側に配設する例を示したが、図８に示すように、支持部材５０は、基板４０側に配設してもよい。

次に、本発明のさらに他の実施形態について説明する。

図９は、本実施形態の複数の素子の実装方法における支持部材配設工程を示す図である。

基板４０上の、上記導電パターン４０ａが形成された導電面４０ｂに、その導電面４０ｂと、ヒートシンク３０の、放熱面３０ｂに対する裏面３０ｃとの間隔を所定の間隔に保つためのコア入り半田ボール６０を配設する（支持部材配設工程）。このコア入り半田ボール６０は、本発明にいう支持部材の一例に相当するものである。

コア入り半田ボール６０を本発明にいう支持部材として用いることもできる。

尚、上述した各実施形態では、本発明にいうヒートシンクが、放熱フィンが形成された放熱面に対する裏面が平らである例について説明したが、本発明にいうヒートシンクは、これに限られるものではなく、例えばその裏面に、基板に実装する複数の素子の厚さに応じた段差や凹みを設けたものであってもよい。

また、上述した各実施形態では、本発明にいう複数の素子が、受発光素子及び駆動用ＬＳＩである例について説明したが、本発明にいう複数の素子は、これに限られるものではなく、動作時に冷却すべき素子であればどのような種類の素子であってもよい。

本発明の一実施形態が適用された複数の素子の実装方法における半田ボール配設工程及び素子固着工程を示す図である。 本実施形態の複数の素子の実装方法における素子配置工程を示す図である。 本実施形態の複数の素子の実装方法における素子接続工程を示す図である。 本実施形態の複数の素子の実装方法によって、基板に受発光素子及び駆動用ＬＳＩを電気的に接続すると共に、受発光素子及び駆動用ＬＳＩを冷却するヒートシンクを取り付けたマルチチップモジュールの側面図である。 本実施形態の複数の素子の実装方法における支持部材配設工程を示す図である。 本実施形態の複数の素子の実装方法における素子配置工程を示す図である。 本実施形態の複数の素子の実装方法における素子接続工程を示す図である。 本実施形態の複数の素子の実装方法における支持部材配設工程を示す図である。 本実施形態の複数の素子の実装方法における支持部材配設工程を示す図である。

符号の説明

１１ 受発光素子
１１ａ，１２ａ 電気接点
１１ｂ，１２ｂ 接続面
１１ｃ，１２ｃ，３０ｃ 裏面
１２ 駆動用ＬＳＩ
２１，２２ 半田ボール
３０ ヒートシンク
３０ａ 放熱フィン
３０ｂ 放熱面
４０ 基板
４０ａ 導電パターン
４０ｂ 導電面
５０ 支持部材
６０ コア入り半田ボール

Claims (4)

1. 放熱フィンが形成された放熱面を有するヒートシンクの、該放熱面に対する裏面に、それぞれに電気接点が形成された接続面を有する複数の素子を、該接続面に対する裏面を向けて固着させる素子固着工程と、
   前記素子固着工程で前記ヒートシンクに固着させた複数の素子を、複数の導電パターンを有する所定の基板に、該複数の素子の接続面を向けて該ヒートシンクと共に配置する素子配置工程と、
   前記素子配置工程で前記基板上に配置された複数の素子の接続面に形成された電気接点と該基板上の導電パターンとを電気的に接続する素子接続工程とを有することを特徴とする複数の素子の実装方法。
2. 前記複数の素子それぞれの接続面に形成された各電気接点上に、各素子の厚さに応じた径を有する半田ボールを配設する半田ボール配設工程を有し、
   前記素子接続工程が、前記複数の素子を、前記基板上に、前記半田ボール配設工程で配設された半田ボールの溶融により半田接続するものであることを特徴とする請求項１記載の複数の素子の実装方法。
3. 前記基板上の、前記導電パターンが形成された導電面、及び前記ヒートシンクの、前記放熱面に対する裏面の、少なくともいずれか一方の面に、該導電面と該裏面との間隔を所定の間隔に保つための支持部材を配設する支持部材配設工程を有し、
   前記素子接続工程が、前記複数の素子を、前記基板上に、前記支持部材配設工程で配設された支持部材により前記基板と前記ヒートシンクとの間を所定間隔に保った状態に接続するものであることを特徴とする請求項２記載の複数の素子の実装方法。
4. 前記複数の素子が、少なくとも、電気信号と光信号との間での変換を担う光通信素子と、該光通信素子と電気的に接続され信号処理を担う半導体回路素子とを含むものであることを特徴とする請求項１記載の複数の素子の実装方法。

Images