JP2007324544A - 積層型半導体パッケージ - Google Patents

積層型半導体パッケージ Download PDF

Info

Publication number
JP2007324544A
JP2007324544A JP2006156416A JP2006156416A JP2007324544A JP 2007324544 A JP2007324544 A JP 2007324544A JP 2006156416 A JP2006156416 A JP 2006156416A JP 2006156416 A JP2006156416 A JP 2006156416A JP 2007324544 A JP2007324544 A JP 2007324544A
Authority
JP
Japan
Prior art keywords
semiconductor package
semiconductor
stacked
embedded
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006156416A
Other languages
English (en)
Inventor
Naoshi Kotake
直志 小竹
Toshimichi Iwamori
俊道 岩森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2006156416A priority Critical patent/JP2007324544A/ja
Publication of JP2007324544A publication Critical patent/JP2007324544A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

【課題】半導体素子がそれぞれに埋設された複数の半導体パッケージを積層して電気的に接続してなる積層型半導体パッケージに関し、積層された半導体パッケージのうちの下層の半導体パッケージに埋設された半導体素子に対する放熱性を高めた積層型半導体パッケージを提供する。
【解決手段】2つの半導体パッケージのうちの下層に配備された半導体パッケージである第1半導体パッケージ12に埋設された半導体素子121は、この半導体素子121の外面の一部分121aが露出した状態に埋設されていて、中空の熱流路16が、その半導体素子121の露出した部分121a、および第1半導体パッケージ12の上部に積層された第2半導体パッケージ13の外面の一部分13aの双方に接するとともに、上方に延在して外部につながるように形成されている。
【選択図】 図1

Description

本発明は、半導体素子がそれぞれに埋設された複数の半導体パッケージを積層して電気的に接続してなる積層型半導体パッケージに関する。
近年、電子機器の小型化・高機能化に伴い、部品点数の削減及び部品の小型化が要求されている。
このような要求を満たす技術として、各種の機能を実現するCPUやメモリなどといったLSI(Large Scale Integration:大規模集積回路)に代表される半導体素子がそれぞれに埋設された複数の半導体パッケージを積層して電気的に接続してなる積層型半導体パッケージに関するパッケージオンパッケージが知られており、電子機器の中には、この積層型半導体パッケージを内蔵した電子機器がある。
積層型半導体パッケージは、一般に、互いに異なる機能を有する独立した半導体パッケージを積層したものであるため、半導体パッケージを積層するに当たって組み合わせの自由度が高く、汎用性が高いといった利点を有する。また、各半導体素子の動作テストに当たっては、半導体パッケージ毎のテストが可能であるため、異常の検証が容易であるとともに、歩留まりロスの軽減に寄与するといった利点も有する。
近年、半導体素子の製造技術が向上し、より集積度の高い半導体素子が製造されている。集積度の高い半導体素子が電子機器に実装されることによって、情報処理能力の拡大や記憶容量の拡大や装置の小型化・軽量化などが図られる反面、半導体素子の高集積化に伴って消費電力が増加し、電子機器を駆動した際に半導体素子が強く発熱する。半導体素子が強く発熱すると電子機器の筐体内の温度が上昇して半導体素子の動作が不安定になったり、その筐体内の温度がさらに上昇すると半導体素子自体が熱によって損傷を受けて電子機器が使用不可能となるおそれがある。そのため、半導体素子の安定した動作を保証する上では、放熱性を高めるための冷却手段が必要不可欠である。
特に、積層型半導体パッケージにおいては、積層された半導体パッケージのうちの下層の半導体パッケージに埋設された半導体素子が発熱すると、その熱が積層型半導体パッケージの内部にこもってしまう。そのため、積層された半導体パッケージのうちの下層の半導体パッケージに埋設された半導体素子は、この半導体素子自体の発熱のみならず、積層型半導体パッケージの内部にこもった熱によっても温度上昇することとなるため、平面的に実装された半導体素子よりも熱による損傷を受けやすいといった問題があり、放熱性を高めることが重要課題となっている。
ここで、従来より、発熱した半導体素子を冷却する技術として、種々の技術が提案されている。
例えば、配線基板上に積み重ねられた複数の半導体チップのうちの、少なくとも一つの半導体チップの少なくとも一方の表面に複数の溝を設けることにより、その半導体チップを冷却する技術が提案されている(例えば、特許文献1参照。)。
また、半導体層が積層された支持基板に溝を形成し、この溝内に支持基板より熱伝導率の大きな高熱伝導材料を埋め込み形成して、その支持基板上に半導体層が積層されてなる半導体装置の放熱性能を向上させる技術が提案されている(例えば、特許文献2参照。)。
また、基板上に実装される半導体部品の、基板に実装されているのと反対側の主表面を被冷却側主表面として、この被冷却側主表面上に、内部に冷却流体の流路が形成された、セラミック材料製の冷却部本体を配置する技術が提案されている(例えば、特許文献3参照。)。
また、内部に冷却用流体の還流通路が形成された冷却ブロックを、半導体素子の外表面に接触あるいは近接するよう取り付け、冷却ブロックの還流通路を還流する流体によってその半導体素子を冷却する技術が提案されている(例えば、特許文献4参照。)。
特開2002−343933号公報 特開2003−347488号公報 特開2005−166751号公報 特開2006−19595号公報
上述した特許文献1〜特許文献4に提案された技術のように、積層された半導体パッケージに埋設された半導体素子を除く半導体素子を冷却する技術は従来より知られているものの、積層型半導体パッケージにおける、積層された半導体パッケージのうちの下層の半導体パッケージに埋設された半導体素子を冷却する技術が提案されるまでには至っていない。
また、上述した特許文献1〜特許文献4に提案された技術は、積層型半導体パッケージにおける半導体パッケージに埋設された半導体素子について考慮された技術ではないため、この特許文献1〜特許文献4に提案された技術を、積層型半導体パッケージにおける、特に積層された半導体パッケージのうちの下層の半導体パッケージに埋設された半導体素子に対して適用することは困難であり、たとえ適用したとしても、コストが嵩むこととなる。
本発明は、上記事情に鑑み、積層された半導体パッケージのうちの下層の半導体パッケージに埋設された半導体素子に対する放熱性を高めた積層型半導体パッケージを提供することを目的とするものである。
上記目的を達成する本発明の積層型半導体パッケージは、
半導体素子がそれぞれに埋設された複数の半導体パッケージを積層して電気的に接続してなる積層型半導体パッケージにおいて、
上記複数の半導体パッケージが、これら複数の半導体パッケージのうちの下層半導体パッケージに外面の一部分が露出した状態に埋設された半導体素子の露出した部分、およびその下層半導体パッケージの上部に積層された半導体パッケージの外面の一部分の双方に接するとともに、上方に延在して外部につながる熱流路を有することを特徴とする。
本発明の積層型半導体パッケージは、上記熱流路によって、上記複数の半導体パッケージのうちの下層半導体パッケージに埋設された半導体素子を直接冷却するものであるため、放熱効率が高い。従って、本発明の積層型半導体パッケージによれば、その下層半導体パッケージに埋設された半導体素子であっても所定の動作温度内に温度制御することが容易となるため、熱による誤動作や損傷が回避され、安定した動作が保証される。
ここで、積層型半導体パッケージの内部の熱を側方に放熱する構成とすると、熱流路が配備されるスペース分、半導体パッケージ間を電気的に接続する端子の数を減少させる必要が生じるが、本発明の積層型半導体パッケージは、この積層型半導体パッケージの内部の熱を上方に放熱する構成であるため、半導体パッケージ間を電気的に接続する端子の数が上記熱流路によって減少することが回避される。
また、上記本発明の積層型半導体パッケージは、上記熱流路が中空の熱流路であって、この熱流路内に冷媒が還流されるものであってもよく、あるいは、上記本発明の積層型半導体パッケージは、上記熱流路が、熱伝導性部材で形成されたものであってもよい。
さらに、上記本発明の積層型半導体パッケージは、
「上記複数の半導体パッケージのうちの一部の半導体パッケージの上部に積層された中間基板を備え、
上記複数の半導体パッケージのうちの、上記一部の半導体パッケージを除く半導体パッケージが、上記中間基板の上部に更に積層されたもの」
であってもよい。
本発明によれば、積層された半導体パッケージのうちの下層の半導体パッケージに埋設された半導体素子に対する放熱性を高めた積層型半導体パッケージが提供される。
以下、図面を参照して本発明の実施の形態を説明する。
図1は、本発明の一実施形態が適用された積層型半導体パッケージのうちの第1実施形態を示す概略構成図である。
図1に示す積層型半導体パッケージ10は、半導体素子121が埋設された第1半導体パッケージ12と、半導体素子131が埋設された第2半導体パッケージ13とから構成されている。尚、半導体素子121,131としては、例えば、ロジックICやメモリが一般的に多く使われるが、これに限らず、放熱が要求される、例えば受発光素子、ドライバ、アンプ等データ伝送機能を持つものを搭載する場合にも適用できる。
この積層型半導体パッケージ10は、第1半導体パッケージ12の上部に第2半導体パッケージ13が積層されたものであって、ここでは、この積層型半導体パッケージ10が基板11上に実装されている。また、基板11と第1半導体パッケージ12とが、基板11上に配備された電極141および半田15を介して電気的に半田接続され、第1半導体パッケージ12と第2半導体パッケージ13とが、第1半導体パッケージ12上に配備された電極142および半田15を介して電気的に半田接続されている。
また、2つの半導体パッケージのうちの下層に配備された半導体パッケージである第1半導体パッケージ12に埋設された半導体素子121は、この半導体素子121の外面の一部分121aが露出した状態に埋設されていて、中空の熱流路16が、その半導体素子121の露出した部分121a、および第1半導体パッケージ12の上部に積層された第2半導体パッケージ13の外面の一部分13aの双方に接するとともに、上方に延在して外部につながるように形成されている。また、熱流路16の端部には、この熱流路に後述するパイプが接続された際に接続部分をシールするためのシーリングキャップ161が配備されている。この熱流路16は、本発明にいう熱流路の一例に相当する。
図2は、図1に示す積層型半導体パッケージ10とラジエータ20とを接続した状態を上面から見た上面図である。
図2には、図1にも示す積層型半導体パッケージ10と、熱交換器としてのラジエータ20と、積層型半導体パッケージ10に形成された熱流路16の端部にシーリングキャップ161を介して接続された中空のパイプ30と、ポンプ40が示されている。
熱流路16およびパイプ30の内部は、冷媒で満たされており、この冷媒はポンプ40によって、2つの半導体パッケージのうちの下層に配備された半導体パッケージである第1半導体パッケージ12に埋設された半導体素子121の直近とラジエータ20とを経由する経路を還流する。
以上説明したように、第1実施形態の積層型半導体パッケージ10は、熱流路16およびパイプ30の内部に満たされた冷媒が、積層型半導体パッケージ10の内部とラジエータ20を経由する経路を還流することによって、2つの半導体パッケージのうちの下層に配備された半導体パッケージである第1半導体パッケージ12に埋設された半導体素子121を直接冷却するものであるため、放熱効率が高い。従って、第1実施形態の積層型半導体パッケージ10によれば、2つの半導体パッケージのうちの下層に配備された半導体パッケージである第1半導体パッケージ12に埋設された半導体素子121であっても所定の動作温度内に温度制御することが容易となるため、熱による誤動作や損傷が回避され、安定した動作が保証される。
ここで、積層型半導体パッケージ10の内部の熱を側方に放熱する構成とすると、熱流路が配備されるスペース分、半導体パッケージ間を電気的に接続する端子の数を減少させる必要が生じるが、第1実施形態の積層型半導体パッケージ10は、この積層型半導体パッケージ10の内部の熱を上方に放熱する構成であるため、半導体パッケージ間を電気的に接続する端子の数が熱流路16によって減少することが回避される。
次に、図1に示す積層型半導体パッケージ10の製造方法の一例を説明する。
図3は、図1に示す積層型半導体パッケージ10の製造方法を説明する図である。
尚、ここでは、積層型半導体パッケージ10を製造すると共にこの積層型半導体パッケージ10を基板11上に実装する例を挙げて説明する。
上面に複数の電極141が配備された基板11上に、下面に半田ボール151が配設され、半導体素子121が埋設された第1半導体パッケージ12を配置する。
図4は、下面に半田ボール151が配設された第1半導体パッケージ12の斜視図である。
図3,図4に示すように、第1半導体パッケージ12の上面12aには、この第1半導体パッケージ12に埋設された半導体素子121の外面の一部分121aが露出する溝12bが形成されている。
尚、ここでは、溝12bが形成されている例を挙げたが、図示しない中空のパイプが埋め込まれていてもよい。
図3に戻って、積層型半導体パッケージ10の製造方法の説明を続ける。
第1半導体パッケージ12の上面には電極142も配備されていて、この第1半導体パッケージ12上に、下面に半田ボール151が配設され、半導体素子131が埋設された第2半導体パッケージ13を配置する。この第2半導体パッケージ13を第1半導体パッケージ12上に配置すると、第2半導体パッケージ13の外面の一部分13aが、第1半導体パッケージ12の上面12aに形成された溝12bを被覆して、図1に示す熱流路16の壁面の一部を形成することとなる。また、この第2半導体パッケージ13には、外面の一部分13a側から上方に延在して外部につながる2つの貫通孔13bが形成されていて、この第2半導体パッケージ13を第1半導体パッケージ12上に配置すると、2つの貫通孔13bの下端が、第1半導体パッケージ12の上面12aに形成された溝12bと連結され、図1に示す熱流路16を形成することとなる。
このようにして、半田ボール151を介して基板11上に第1半導体パッケージ12および第2半導体パッケージ13を積層したものを、図示しないリフロー炉に搬入することにより、半田ボール151が溶融され、半田接続される。
以上、図3,図4を参照して説明したようにして、図1に示す積層型半導体パッケージ10を製造することができる。
以上説明したように、第1実施形態の積層型半導体パッケージ10は、半導体パッケージの積層によって熱流路が同時に形成されるものであるため、熱流路を形成するため新たな工程が不要であり、低コスト化に寄与する。
次に、本発明の第2実施形態について説明する。
尚、以下説明する第2実施形態では、上述した第1実施形態で説明した構成とほぼ同じ構成を有するため、上述した第1実施形態との相違点に注目し、同じ要素については同じ符号を付して説明を省略する。
図5は、本発明の一実施形態が適用された積層型半導体パッケージのうちの第2実施形態を示す概略構成図である。
図5に示す積層型半導体パッケージ50は、半導体素子121が埋設された第1半導体パッケージ12と、半導体素子131が埋設された第2半導体パッケージ13とから構成されている。
この積層型半導体パッケージ50は、第1半導体パッケージ12の上部に第2半導体パッケージ13が積層されたものであって、ここでは、この積層型半導体パッケージ50が基板11上に実装されている。
また、2つの半導体パッケージのうちの下層に配備された半導体パッケージである第1半導体パッケージ12に埋設された半導体素子121は、この半導体素子121の外面の一部分121aが露出した状態に埋設されていて、熱伝導性部材で形成された熱流路17が、その半導体素子121の露出した部分121a、および第1半導体パッケージ12の上部に積層された第2半導体パッケージ13の外面の一部分13aの双方に接するとともに、上方に延在して外部につながるように配備されている。この熱流路17は、本発明にいう熱流路の一例に相当する。尚、熱流路17としては、例えばアルミや銅などといった熱伝導率の高い熱伝導性部材を用いる。
図6は、図5に示す積層型半導体パッケージ50とヒートシンク60とを接合した状態を示す図である
積層型半導体パッケージ50に配備された熱流路17の端部は、熱交換器としてのヒートシンク60に接合されている。
以上説明したように、第2実施形態の積層型半導体パッケージ50は、積層型半導体パッケージ50の内部を経由する熱流路17がヒートシンク60に接合されていて、2つの半導体パッケージのうちの下層に配備された半導体パッケージである第1半導体パッケージ12に埋設された半導体素子121を直接冷却するものであるため、放熱効率が高い。従って、第2実施形態の積層型半導体パッケージ50によれば、第1実施形態の積層型半導体パッケージ10と同様に、2つの半導体パッケージのうちの下層に配備された半導体パッケージである第1半導体パッケージ12に埋設された半導体素子121であっても所定の動作温度内に温度制御することが容易となるため、熱による誤動作や損傷が回避され、安定した動作が保証される。
次に、図5に示す積層型半導体パッケージ50の製造方法の一例を説明する。
図7は、図5に示す積層型半導体パッケージ50の製造方法を説明する図であり、図8は、下面に半田ボール151が配設された第1半導体パッケージ12の斜視図である。
尚、ここでは、積層型半導体パッケージ50を製造すると共にこの積層型半導体パッケージ50を基板11上に実装する例を挙げて説明する。
図7,図8に示すように、2つの半導体パッケージのうちの下層に配備される半導体パッケージである第1半導体パッケージ12には、半導体素子121が、この半導体素子121の外面の一部分121aが露出した状態に埋設されていて、熱伝導性部材171が、その半導体素子121の露出した部分121aと接するように埋設されている。
尚、ここでは、熱伝導性部材171が埋設されている例を挙げたが、外面の一部分が露出した状態に埋設された半導体素子上に熱伝導性部材を載置して、後述する、第2半導体パッケージ13を第1半導体パッケージ12上に配置する工程で、載置した熱伝導性部材を挟み込むようにしてもよい。
また、第2半導体パッケージ13には、外面の一部分13a側から上方に延在して外部につながるように、2つの熱伝導性部材172が埋設されている。
この第2半導体パッケージ13を第1半導体パッケージ12上に配置すると、2つの熱伝導性部材172の下端が、第1半導体パッケージ12の上面12aに埋設された熱伝導性部材171に連結され、図5に示す熱流路17を形成することとなる。
このようにして、半田ボール151を介して基板11上に第1半導体パッケージ12および第2半導体パッケージ13を積層したものを、図示しないリフロー炉に搬入することにより、半田ボール151が溶融され、半田接続される。
以上、図7,図8を参照して説明したようにして、図5に示す積層型半導体パッケージ50を製造することができる。
次に、本発明の第3実施形態について説明する。
尚、以下説明する第3実施形態では、上述した第1実施形態で説明した構成とほぼ同じ構成を有するため、上述した第1実施形態との相違点に注目し、同じ要素については同じ符号を付して説明を省略する。
図9は、本発明の一実施形態が適用された積層型半導体パッケージのうちの第3実施形態を示す概略構成図である。
図9に示す積層型半導体パッケージ70は、半導体素子121が埋設された第1半導体パッケージ12と、中間基板18と、半導体素子1911が埋設された第3半導体パッケージ191と、半導体素子1921が埋設された第4半導体パッケージ192と、半導体素子1931が埋設された第5半導体パッケージ193とから構成されている。
この積層型半導体パッケージ70は、第1半導体パッケージ12の上部に中間基板18が積層され、中間基板18を挟んで、第3半導体パッケージ191、第4半導体パッケージ192、および第5半導体パッケージ193が積層されたものであって、ここでは、この積層型半導体パッケージ70が基板11上に実装されている。また、基板11と第1半導体パッケージ12とが、基板11上に配備された電極141および半田15を介して電気的に半田接続され、第1半導体パッケージ12と中間基板18とが、第1半導体パッケージ12上に配備された電極142および半田15を介して電気的に半田接続され、中間基板18と、第3半導体パッケージ191、第4半導体パッケージ192、および第5半導体パッケージ193とが、中間基板18上に配備された電極143および半田15を介して電気的に半田接続されている。
また、4つの半導体パッケージのうちの下層に配備された半導体パッケージである第1半導体パッケージ12に埋設された半導体素子121は、この半導体素子121の外面の一部分121aが露出した状態に埋設されていて、中空の熱流路16が、その半導体素子121の露出した部分121a、および第1半導体パッケージ12の上部に積層された中間基板18の外面の一部分18aの双方に接するとともに、上方に延在して外部につながるように形成されている。また、熱流路16の端部には、この熱流路に後述するパイプが接続された際に接続部分をシールするためのシーリングキャップ161が配備されている。
ここでは図示を省略するが、この図9に示す積層型半導体パッケージ70は、図2に示す熱交換器としてのラジエータ20と、ポンプ40を有するパイプ30を介して接続され、熱流路16およびパイプ30の内部に満たされた冷媒が、ポンプ40によって、4つの半導体パッケージのうちの下層に配備された半導体パッケージである第1半導体パッケージ12に埋設された半導体素子121の直近とラジエータ20とを経由する経路を還流する。
次に、図9に示す積層型半導体パッケージ70の製造方法の一例を説明する。
図10は、図9に示す積層型半導体パッケージ70の製造方法を説明する図である。
尚、ここでは、積層型半導体パッケージ70を製造すると共にこの積層型半導体パッケージ70を基板11上に実装する例を挙げて説明する。
第1半導体パッケージ12の上面には電極142が配備されていて、この第1半導体パッケージ12上に、下面に半田ボール151が配設された中間基板18を配置する。この中間基板18を第1半導体パッケージ12上に配置すると、中間基板18の外面の一部分18aが、第1半導体パッケージ12の上面12aに形成された溝12bを被覆して、図9に示す熱流路16の壁面の一部を形成することとなる。また、この中間基板18には、外面の一部分18a側から上方に延在して外部につながる2つの貫通孔18bが形成されていて、この中間基板18を第1半導体パッケージ12上に配置すると、2つの貫通孔18bの下端が、第1半導体パッケージ12の上面12aに形成された溝12bと連結され、図9に示す熱流路16を形成することとなる。
また、中間基板18の上面には電極143が配備されていて、この中間基板18上に、下面に半田ボール151が配設された第3半導体パッケージ191、第4半導体パッケージ192、および第5半導体パッケージ193を配置する。
このようにして、半田ボール151を介して基板11上に第1半導体パッケージ12を積層し、半田ボール151を介して第1半導体パッケージ12上に中間基板18を積層し、半田ボール151を介して中間基板18上に第3半導体パッケージ191、第4半導体パッケージ192、および第5半導体パッケージ193を積層したものを、図示しないリフロー炉に搬入することにより、半田ボール151が溶融され、半田接続される。
以上、図10を参照して説明したようにして、図9に示す積層型半導体パッケージ70を製造することができる。
尚、上述した各実施形態では、2つの半導体パッケージを積層した例について説明したが、本発明の積層型半導体パッケージは、これに限られるものではなく、3つ以上の半導体パッケージを積層したものにも適用することができる。
本発明の一実施形態が適用された積層型半導体パッケージのうちの第1実施形態を示す概略構成図である。 図1に示す積層型半導体パッケージとラジエータとを接続した状態を上面から見た上面図である。 図1に示す積層型半導体パッケージの製造方法を説明する図である。 下面に半田ボールが配設された第1半導体パッケージの斜視図である。 本発明の一実施形態が適用された積層型半導体パッケージのうちの第2実施形態を示す概略構成図である。 図5に示す積層型半導体パッケージとヒートシンクとを接合した状態を示す図である。 図5に示す積層型半導体パッケージの製造方法を説明する図である。 下面に半田ボールが配設された第1半導体パッケージの斜視図である。 本発明の一実施形態が適用された積層型半導体パッケージのうちの第3実施形態を示す概略構成図である。 図9に示す積層型半導体パッケージの製造方法を説明する図である。
符号の説明
10,50,70 積層型半導体パッケージ
11 基板
12 第1半導体パッケージ
12a 上面
12b 溝
13 第2半導体パッケージ
13a 半導体パッケージ外面の一部分
13b 貫通孔
121,131,1911,1921,1931 半導体素子
121a 半導体素子の外面の一部分
141,142,143 電極
15 半田
16 熱流路
161 シーリングキャップ
17 熱流路
171,172 熱伝導性部材
18 中間基板
18a 中間基板の外面の一部分
18b 貫通孔
191 第3半導体パッケージ
192 第4半導体パッケージ
193 第5半導体パッケージ
20 ラジエータ
30 パイプ
40 ポンプ
60 ヒートシンク

Claims (4)

  1. 半導体素子がそれぞれに埋設された複数の半導体パッケージを積層して電気的に接続してなる積層型半導体パッケージにおいて、
    前記複数の半導体パッケージが、該複数の半導体パッケージのうちの下層半導体パッケージに外面の一部分が露出した状態に埋設された半導体素子の露出した部分、および該下層半導体パッケージの上部に積層された半導体パッケージの外面の一部分の双方に接するとともに、上方に延在して外部につながる熱流路を有することを特徴とする積層型半導体パッケージ。
  2. 前記熱流路が中空の熱流路であって、該熱流路内に冷媒が還流されるものであることを特徴とする請求項1記載の積層型半導体パッケージ。
  3. 前記熱流路が、熱伝導性部材で形成されたものであることを特徴とする請求項1記載の積層型半導体パッケージ。
  4. 前記複数の半導体パッケージのうちの一部の半導体パッケージの上部に積層された中間基板を備え、
    前記複数の半導体パッケージのうちの、前記一部の半導体パッケージを除く半導体パッケージが、前記中間基板の上部に更に積層されたものであることを特徴とする請求項1記載の積層型半導体パッケージ。
JP2006156416A 2006-06-05 2006-06-05 積層型半導体パッケージ Withdrawn JP2007324544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006156416A JP2007324544A (ja) 2006-06-05 2006-06-05 積層型半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006156416A JP2007324544A (ja) 2006-06-05 2006-06-05 積層型半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2007324544A true JP2007324544A (ja) 2007-12-13

Family

ID=38857033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006156416A Withdrawn JP2007324544A (ja) 2006-06-05 2006-06-05 積層型半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2007324544A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180015219A (ko) * 2015-06-04 2018-02-12 레이던 컴퍼니 집적 회로 및 디바이스 레벨 냉각을 위한 마이크로-호스
KR20190004841A (ko) * 2016-06-13 2019-01-14 마이크론 테크놀로지, 인크 쓰루-몰드 냉각 채널을 가진 반도체 디바이스 어셈블리
CN110809359A (zh) * 2019-11-13 2020-02-18 重庆大学 集成于pcb上的可控制多点主动流体散热系统
CN113056817A (zh) * 2018-11-19 2021-06-29 三菱电机株式会社 半导体装置
US11074971B2 (en) 2015-11-04 2021-07-27 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US11482280B2 (en) 2016-08-08 2022-10-25 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180015219A (ko) * 2015-06-04 2018-02-12 레이던 컴퍼니 집적 회로 및 디바이스 레벨 냉각을 위한 마이크로-호스
KR102100177B1 (ko) * 2015-06-04 2020-04-13 레이던 컴퍼니 집적 회로 및 디바이스 레벨 냉각을 위한 마이크로-호스
US11615844B2 (en) 2015-11-04 2023-03-28 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US11074971B2 (en) 2015-11-04 2021-07-27 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
KR20190004841A (ko) * 2016-06-13 2019-01-14 마이크론 테크놀로지, 인크 쓰루-몰드 냉각 채널을 가진 반도체 디바이스 어셈블리
JP2019517735A (ja) * 2016-06-13 2019-06-24 マイクロン テクノロジー,インク. モールド経由の冷却チャネルを有する半導体デバイスアセンブリ
US11688664B2 (en) 2016-06-13 2023-06-27 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
KR102204808B1 (ko) 2016-06-13 2021-01-20 마이크론 테크놀로지, 인크 쓰루-몰드 냉각 채널을 가진 반도체 디바이스 어셈블리
US10916487B2 (en) 2016-06-13 2021-02-09 Micron Technology, Inc. Method for manufacturing a semiconductor device assembly with through-mold cooling channel formed in encapsulant
US11482280B2 (en) 2016-08-08 2022-10-25 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US11798620B2 (en) 2016-08-08 2023-10-24 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
CN113056817A (zh) * 2018-11-19 2021-06-29 三菱电机株式会社 半导体装置
CN110809359A (zh) * 2019-11-13 2020-02-18 重庆大学 集成于pcb上的可控制多点主动流体散热系统

Similar Documents

Publication Publication Date Title
KR102005313B1 (ko) 반도체 장치
US6611057B2 (en) Semiconductor device attaining both high speed processing and sufficient cooling capacity
US20140015119A1 (en) Semiconductor device/electronic component mounting structure
US9386685B2 (en) Interposer and semiconductor module using the same
JP2009105394A (ja) 内部冷却構造を有する回路基板を利用した電気アセンブリ
US20050082663A1 (en) Semiconductor device and semiconductor module
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
US9698132B1 (en) Chip package stack up for heat dissipation
JP2002270743A (ja) 半導体素子の実装構造
JP5129472B2 (ja) 電力回路パッケージ及びその製作方法
JP2008177241A (ja) 半導体パッケージ
JP2006261255A (ja) 半導体装置
JP2008305838A (ja) 半導体装置及びその実装構造
JP2007324544A (ja) 積層型半導体パッケージ
US20130068509A1 (en) Method and apparatus for connecting inlaid chip into printed circuit board
US7723843B2 (en) Multi-package module and electronic device using the same
JPH09213851A (ja) Icデバイスの放熱方法及び放熱手段
EP3098845B1 (en) Package assembly
KR20080023689A (ko) 집적회로 패키지 구조 및 그것의 제조 방법
JP5115200B2 (ja) 電子素子、それを有するパッケージ及び電子装置
JP2008004688A (ja) 半導体パッケージ
US20200273776A1 (en) Thermal management solutions for integrated circuit packages
JP2007281043A (ja) 半導体装置
JP2012169330A (ja) 電子装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090901