JP2008004688A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2008004688A
JP2008004688A JP2006171477A JP2006171477A JP2008004688A JP 2008004688 A JP2008004688 A JP 2008004688A JP 2006171477 A JP2006171477 A JP 2006171477A JP 2006171477 A JP2006171477 A JP 2006171477A JP 2008004688 A JP2008004688 A JP 2008004688A
Authority
JP
Japan
Prior art keywords
semiconductor chip
case member
substrate
refrigerant
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006171477A
Other languages
English (en)
Inventor
Hiroyoshi Ogawa
裕誉 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noda Screen Co Ltd
Original Assignee
Noda Screen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noda Screen Co Ltd filed Critical Noda Screen Co Ltd
Priority to JP2006171477A priority Critical patent/JP2008004688A/ja
Publication of JP2008004688A publication Critical patent/JP2008004688A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】大型化することなく高効率の放熱を可能とする半導体パッケージを提供することにある。
【解決手段】半導体チップ20をプリント基板10上に搭載し、この半導体チップ20を金属製のケース部材30で覆う。そして、ケース部材30の内部には絶縁性の冷媒Rを封入する。このような構成によれば、半導体チップ20からの熱が冷媒Rの熱対流によってケース部材まで伝えられ、このケース部材30を介して外部空間に放出される。このとき、ケース部材30は熱伝導性の良い金属により形成されているので、外部空間への熱伝達効率を高めることができる。また、ケース部材30は熱膨張率が比較的大きく冷媒Rの熱膨張に追従するので、膨張圧に配慮して壁厚を大きくする必要がない。このため、半導体パッケージ1の小型化が図れる。
【選択図】図1

Description

本発明は、半導体パッケージに関する。
近年の半導体チップは、高密度化および高速化によって単位面積あたりの発熱量が増大している。このため、半導体パッケージにおける放熱の試みはますます必須の技術となってきている。
従来の放熱技術は、(i)半導体チップのシリコン基板側の面(素子が形成される側とは逆側の面)にヒートシンクを設置するもの、(ii)半導体チップの接続素子を介してプリント配線板側に放熱を行わせるもの、(iii)半導体パッケージの内部に冷媒を循環させて放熱を行わせるもの、(iv)半導体チップの表面積を増大させて放射により空冷させるもの、等がある。
なかでも、半導体パッケージの内部に冷媒を循環させて半導体チップと冷媒との熱交換により放熱を行わせる技術は、冷媒の熱対流により、高効率の放熱が可能となるという利点がある(例えば特許文献1参照)。さらに、半導体チップがフリップチップ実装されているものであれば、チップにおいて発熱が生じる側である素子側の面と基板との間に隙間が存在するため、この隙間に冷媒が入り込んで素子側の面に接触し、直接に冷却できる、という利点がある(特許文献2参照)。
特開平5−226529号公報 特開平6−310626号公報
しかし、冷媒を使用する半導体パッケージでは、冷媒の熱膨張による膨張圧に耐えるため、半導体チップをシールするケース部材として剛性の高いセラミック製のものが使用され、また、ケース部材の壁厚として相当の厚さが確保されることが通常である。このため、パッケージが大型化すること、ケース部材を介しての外部への熱伝達効率が低くなってしまうこと、等の問題がある。
本発明は、上記した事情に鑑みてなされたものであり、その目的は、大型化することなく高効率の放熱を可能とする半導体パッケージを提供することにある。
本発明の半導体パッケージは、基板と、前記基板上に実装された半導体チップと、前記基板上に設けられて前記半導体チップを覆う金属製のケース部材と、前記ケース部材の内部に封入される液状の冷媒と、を備えるものである。
本発明において、一の基板にはただ1つの半導体チップが実装され、かつ、基板に設けられるものであって半導体チップに設けられるチップ側端子と接続される第1の基板側接続端子、およびこの第1の基板側接続端子と電気的に接続されて外部基板との接続に使用される第2の基板側接続端子の配列が、チップ側端子の配列と等しくされていることが好ましい。このような構成によれば、半導体パッケージをチップサイズに近いサイズにまで小型化でき、半導体パッケージを半導体チップと同様に取り扱うことができる。また、外部基板側のランド構造を、半導体チップを直接に実装する場合と半導体パッケージを実装する場合とで変更する必要がないから、設計を汎用化できる。
本発明によれば、半導体チップを基板上に搭載し、この半導体チップを金属製のケース部材で覆う。そして、ケース部材の内部には、絶縁性の冷媒(好ましくは不燃性、絶縁性の冷媒)を封入する。このような構成によれば、半導体チップからの熱が冷媒の熱対流によってケース部材まで伝えられ、このケース部材を介して外部空間に放散される。このとき、ケース部材は熱伝導性の良い金属により形成されているので、外部空間へ効率よく熱が放散される。これにより、放熱効率を高めることができる。
また、ケース部材は熱膨張率が比較的大きな金属により形成されており、冷媒の熱膨張に追従するから、冷媒の膨張による内圧の上昇に配慮して壁厚を大きくする必要がない。このため、半導体パッケージの小型化が図れる。
以下、本発明を具体化した実施形態について、図1および図2を参照しつつ詳細に説明する。
図1には、本発明を具体化した半導体パッケージ1の側断面図を、図2には、この半導体パッケージ1の分解側断面図をを示す。この半導体パッケージ1は、プリント基板10(本発明の基板に該当する)に半導体チップ20を実装し、半導体チップ20の周囲をケース部材30で封止したハーメチック構造のものである。
プリント基板10は、絶縁層11の両面に所定の導体回路が形成された周知の構造のものであって、半導体チップ20の外形よりも一回り大きく形成されている。導体回路の一部はランド12とされている。表裏のランド12のうち、半導体チップ20が搭載される側の面(図1の上面)に設けられた表面側ランド12A(本発明の第1の基板側接続端子に該当する)は、半導体チップ20に設けられた電極パッド23(本発明のチップ側端子に該当する。詳細は後述する。)との接続のためのものである。一方、これとは逆側の面(図1の下面)に設けられた裏面側ランド12Bは、外部基板(図示せず)との接続のためのものである。表面側ランド12Aと裏面側ランド12Bとの間は、絶縁層11に貫通形成されたビアホール13によって電気的に接続されている。また、裏面側ランド12B上には、外部基板(図示せず)との接続のための基板側バンプ14が形成されている。
このプリント基板10上に搭載される半導体チップ20は周知の構成のものであって、シリコン基板21の一面側(図1の下面側)に半導体素子が形成されたものである。半導体チップ20において素子が形成された側の面はパッシベーション膜22によって覆われ、このパッシベーション膜22の開口からは電極パッド23が臨んでいる。この電極パッド23上には、チップ側バンプ24が形成されている。
半導体チップ20は、プリント基板10上にフリップチップ実装されており、チップ側バンプ24を介して、電極パッド23とプリント基板10における表面側ランド12Aとが電気的に接続されている。半導体チップ20はチップ側バンプ24の高さ分だけプリント基板10から浮かせて実装されている。
なお、1枚のプリント基板10上にはただ1つの半導体チップ20が実装されている。加えて、プリント基板10において半導体チップ20側の電極パッド23と接続される表面側ランド12A、およびこの表面側ランド12Aとビアホール13を介して接続されて外部基板との接続に使用される裏面側ランド12Bの配列は、電極パッド23の配列と同一とされている。
この半導体チップ20は、ケース部材30によって覆われている。ケース部材30は上下に2分割された下ケース部31と上ケース部35とで構成されている(図2を併せて参照)。下ケース部31は、金属により上面側が開放された矩形浅皿状に形成されており、その底壁部32には、半導体チップ20を受け入れ可能な開口部33が形成されている。また、側壁部34は、それぞれ上側に行くほど外側に傾いて形成されている。この下ケース部31は、開口部33の内側に半導体チップ20を収容するようにして、プリント基板10上に接着剤により固定されている。一方、上ケース部35は、金属により、下面側が開放された矩形浅皿状に形成されており、下ケース部31における上面側の開口に覆い付けられ、接着剤により固定されている。上ケース部35の側壁部36は、それぞれ、その下端縁が下ケース部31における側壁部34の上縁と整合し、上側に行くほど内側に傾いて形成されている。これにより、下ケース部31と上ケース部35とが組み付けられた状態では、その側壁部34、36は、上下方向の中央位置が外側に広がる断面V字状をなす。
このケース部材30の内部は、液状の冷媒Rで満たされている。冷媒Rは、絶縁性で半導体チップ20やプリント基板10の材料と反応しない液体であれば特に制限はなく、例えば、住友スリーエム(株)製「フロリナート(登録商標)」、ソルベイソレクシス(株)製「ガルデン(登録商標)」等の不燃性であるフッ素系不活性液を使用できる。
なお、冷媒Rは、沸点150℃以上の液体が好ましく、沸点200℃以上の液体であればさらに好ましい。
次に、上記のように構成された本実施形態の作用および効果について説明する。
この半導体パッケージ1は、基板側バンプ14を介して外部基板に接続され、使用される。半導体パッケージ1に給電がなされると、半導体チップ20上の半導体素子から熱が発生する。ここで、ケース部材30の内部には冷媒Rが封入されているので、この冷媒Rが半導体チップ20から熱を受け取る。本実施形態では、半導体チップ20はチップ側バンプ24の高さ分だけプリント基板10から浮かせて実装されているから、冷媒Rが半導体チップ20とプリント基板10との隙間に入り込んで、半導体チップ20における素子側の面(パッシベーション膜22が形成されている側の面)に直接に接触し、冷却する。
半導体チップ20の周囲に存在する冷媒Rは熱を受け取って温まり、これにより、冷媒Rに熱対流が生じる。そして、この熱対流に乗って熱がケース部材30まで伝えられ、ケース部材30を介して大気中に放散される。このとき、ケース部材30は熱伝導性の良い金属により形成されているから、大気中へ効率よく熱が放散される。この放熱により、半導体チップで発生した熱が電極を通じて基板側に伝熱されていた現象が軽減される。
また、冷媒Rは半導体チップ20からの熱を吸収することによって温度が上がり、熱膨張する。ここで、ケース部材30は熱膨張率が比較的大きな金属により形成されているから、自身も冷媒Rから熱を受け取って熱膨張し、冷媒Rの熱膨張に追従する。このため、内圧の上昇を考慮してケース部材30の壁厚を大きくする必要がなく、半導体パッケージ1の小型化が図れる。
また、1枚のプリント基板10上にはただ1つの半導体チップ20が実装されている。加えて、プリント基板10において半導体チップ20側の電極パッド23と接続される表面側ランド12A、およびこの表面側ランド12Aとビアホール13を介して接続されて外部基板との接続に使用される裏面側ランド12Bの配列は、半導体チップ20側の電極パッド23の配列と同一とされている。これにより、半導体パッケージ1をチップサイズに近いサイズにまで小型化でき、半導体パッケージ1を半導体チップ20と同様に取り扱うことができる。また、外部基板側のランド構造を、半導体チップ20を直接に実装する場合と半導体パッケージ1を実装する場合とで変更する必要がないから、設計を汎用化できる。
本発明の技術的範囲は、上記した実施形態によって限定されるものではなく、例えば、次に記載するようなものも本発明の技術的範囲に含まれる。
(1)上記実施形態では、ケース部材30は下ケース部31と上ケース部35に2分割されたものとなっていたが、ケース部材は必ずしも分割されている必要はなく、全体が一体に形成されたものであっても構わない。
(2)上記実施形態では、プリント基板10は絶縁層11の両面に所定の導体回路が形成された単層の基板であったが、複数の絶縁性基板と導体層とが積層された多層プリント配線板であっても構わない。プリント基板10は、ガラス基板あるいはセラミックス基板に貫通電極を設けた構造であれば、放熱効果が高く、機械剛性も向上するため、更に好適である。
(3)上記実施形態では、ケース部材は熱膨張係数の比較的大きい金属としたが、熱伝導性の高いガラスやセラミックスを使うのも好適である。
半導体パッケージの側断面図 半導体パッケージの分解側断面図
符号の説明
1…半導体パッケージ
10…プリント基板(基板)
12A…表面側ランド(第1の基板側接続端子)
12B…裏面側ランド(第2の基板側接続端子)
20…半導体チップ
23…電極パッド(チップ側端子)
30…ケース部材
R…冷媒

Claims (2)

  1. 基板と、
    前記基板上に実装された半導体チップと、
    前記基板上に設けられて前記半導体チップを覆う金属製のケース部材と、
    前記ケース部材の内部に封入される液状の冷媒と、
    を備える半導体パッケージ。
  2. 一の前記基板にはただ1つの前記半導体チップが実装され、
    かつ、前記基板に設けられるものであって前記半導体チップに設けられるチップ側端子と接続される第1の基板側接続端子、およびこの第1の基板側接続端子と電気的に接続されて外部基板との接続に使用される第2の基板側接続端子の配列が、前記チップ側端子の配列と等しくされていることを特徴とする請求項1に記載の半導体パッケージ。
JP2006171477A 2006-06-21 2006-06-21 半導体パッケージ Pending JP2008004688A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006171477A JP2008004688A (ja) 2006-06-21 2006-06-21 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006171477A JP2008004688A (ja) 2006-06-21 2006-06-21 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2008004688A true JP2008004688A (ja) 2008-01-10

Family

ID=39008847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006171477A Pending JP2008004688A (ja) 2006-06-21 2006-06-21 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2008004688A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146497A (ja) * 2010-01-14 2011-07-28 Toshiba Design & Manufacturing Service Corp 半導体チップを内蔵するプリント配線板
CN103094227A (zh) * 2011-10-28 2013-05-08 中国科学院理化技术研究所 一种三维芯片及其组合结构和制造方法
WO2013076909A1 (ja) 2011-11-21 2013-05-30 パナソニック株式会社 電気部品用樹脂、半導体装置、及び配線基板
CN105206645A (zh) * 2015-08-31 2015-12-30 深圳市华星光电技术有限公司 Oled显示模组及其显示器
JP2017520933A (ja) * 2014-07-14 2017-07-27 マイクロン テクノロジー, インク. 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53135579A (en) * 1977-05-02 1978-11-27 Hitachi Ltd Liquid sealing semiconductor device
JPS5650548A (en) * 1979-10-02 1981-05-07 Nec Corp Manufacture of semiconductor device
JPS5839043A (ja) * 1981-09-02 1983-03-07 Mitsubishi Electric Corp 半導体装置
JPH04315458A (ja) * 1991-04-15 1992-11-06 Sony Corp 多層配線基板およびその製造方法
JPH07161866A (ja) * 1993-12-09 1995-06-23 Nec Corp Lsiチップキャリア構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53135579A (en) * 1977-05-02 1978-11-27 Hitachi Ltd Liquid sealing semiconductor device
JPS5650548A (en) * 1979-10-02 1981-05-07 Nec Corp Manufacture of semiconductor device
JPS5839043A (ja) * 1981-09-02 1983-03-07 Mitsubishi Electric Corp 半導体装置
JPH04315458A (ja) * 1991-04-15 1992-11-06 Sony Corp 多層配線基板およびその製造方法
JPH07161866A (ja) * 1993-12-09 1995-06-23 Nec Corp Lsiチップキャリア構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146497A (ja) * 2010-01-14 2011-07-28 Toshiba Design & Manufacturing Service Corp 半導体チップを内蔵するプリント配線板
CN103094227A (zh) * 2011-10-28 2013-05-08 中国科学院理化技术研究所 一种三维芯片及其组合结构和制造方法
WO2013076909A1 (ja) 2011-11-21 2013-05-30 パナソニック株式会社 電気部品用樹脂、半導体装置、及び配線基板
US9265144B2 (en) 2011-11-21 2016-02-16 Panasonic Intellectual Property Management Co., Ltd. Electrical component resin, semiconductor device, and substrate
JP2017520933A (ja) * 2014-07-14 2017-07-27 マイクロン テクノロジー, インク. 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
CN105206645A (zh) * 2015-08-31 2015-12-30 深圳市华星光电技术有限公司 Oled显示模组及其显示器

Similar Documents

Publication Publication Date Title
US11425840B2 (en) Heat sink with protrusions on multiple sides thereof and apparatus using the same
KR100299002B1 (ko) 적층 반도체 장치
US8970029B2 (en) Thermally enhanced heat spreader for flip chip packaging
KR100752239B1 (ko) 전력 모듈 패키지 구조체
US20070120250A1 (en) Thermal conductive electronics substrate and assembly
JP2008218669A (ja) 半導体装置
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
TWI508238B (zh) 晶片散熱系統
JP2002270743A (ja) 半導体素子の実装構造
JP2008091714A (ja) 半導体装置
JP4593616B2 (ja) 半導体装置
TW202010072A (zh) 半導體封裝裝置
JP2007305761A (ja) 半導体装置
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
JP2016096329A (ja) 複数の光素子からの熱除去
JP2003031744A (ja) 半導体装置
US7723843B2 (en) Multi-package module and electronic device using the same
JP2011035352A (ja) 半導体装置
JP2008004688A (ja) 半導体パッケージ
JP2010251427A (ja) 半導体モジュール
JP2611671B2 (ja) 半導体装置
JP2007281201A (ja) 半導体装置
JP2007324544A (ja) 積層型半導体パッケージ
JP2007281043A (ja) 半導体装置
JP3164067U (ja) 回路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090603

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120515