JP2011035352A - 半導体装置 - Google Patents

Abstract

【課題】 消費電力が比較的大きい半導体部品と消費電力が比較的小さい半導体部品との間での熱の干渉を抑制しながら、消費電力の比較的大きい半導体部品に対して十分な放熱能力を確保する。
【解決手段】 半導体装置１００は、基板１１１と、該基板上にフリップチップ接続された複数の半導体部品１２１−１２５とを有する。上記複数の半導体部品は、第１の半導体部品１２１、及び該第１の半導体部品より消費電力が小さい第２の半導体部品１２２−１２５を含む。第１の半導体部品１２１には第１の放熱板１３１が熱的に接続され、第２の半導体部品１２２−１２５には第２の放熱板１３２が熱的に接続される。第１の放熱板１３１は、断熱層１３９を介して、第２の放熱板１３２の上方まで延在している。
【選択図】 図２

Description

本発明は、複数の半導体部品を有する半導体装置に関する。

電子機器の高機能化・小型化が進められるに連れ、電子機器に使用される半導体装置にも高機能化・小型化が要求されている。この要求に応えるため、マルチチップモジュールやシステム・イン・パッケージ（ＳｉＰ）等として知られる、１つのパッケージ内に複数の半導体部品を含む半導体装置が使用されるに至っている。また、このような半導体装置の内部では、各半導体部品の電気端子の増加・高密度化に対応して、ボール・グリッド・アレイ（ＢＧＡ）を用いたフリップチップ接続が広く用いられている。

図１に、従来の単一の半導体チップを含む半導体装置の構成を適用した場合のＳｉＰ１０を示す。ＳｉＰ１０は、基板１１、基板１１上に搭載された複数の半導体部品２１−２３、及び半導体部品２１−２３の裏面側に接合された１つの放熱板３１を有する。基板１１は、電子機器のマザーボード等の回路基板上に実装するための複数の外部端子１２を有する。各半導体部品２１−２３は表面に複数のはんだバンプなどの接続端子２１ａ−２３ａを有し、該接続端子を用いて基板１１にフリップチップ接続されている。なお、各半導体部品２１−２３の基板１１への接続部及び側壁は、ベアチップが露出しないようにアンダーフィル材２６で覆われている。放熱板３１は、高熱伝導性の放熱材３６を介して半導体部品２１−２３の裏面側に接合されている。放熱板３１はまた、その外縁部にて屈曲した形状を有し、接着材３７を介して基板１１に接着されている。

ＳｉＰは、一般的に、中央演算処理装置（ＣＰＵ）や特定用途向け集積回路（ＡＳＩＣ）のような消費電力が比較的大きい半導体部品と、メモリのような消費電力が比較的小さい半導体部品とを含む。そこで、ＳｉＰ１０において、半導体部品２１がＡＳＩＣ、半導体部品２２、２３がメモリとした場合、以下のような問題がある。ＡＳＩＣ２１及びメモリ２２、２３から発生される熱は、一部は基板１１及び外部端子１２を介して電子機器の回路基板側に放散され、より大きい他の部分は半導体部品２１−２３の裏面側から放熱板３１によって放散される。このとき、ＡＳＩＣ２１からの発熱によって放熱板３１全体の温度が上昇すると、放熱板３１は、メモリ２２、２３を効率的に冷却することができず、更には逆に、メモリ２２、２３を加熱してしまい得る。すなわち、ＡＳＩＣ２１から発せられた熱が放熱板３１を介してメモリ２２、２３に伝わり得る。メモリ等の消費電力が比較的小さい半導体部品は、消費電力が比較的大きいＡＳＩＣ等より、機能設計上及び／又は実装設計上、最大動作温度が低く設定されていることが多い。結果的に、メモリ２２、２３は機能障害や熱暴走を起こし得る。

このような状況の下、複数の半導体部品を含む半導体装置において、個々の半導体部品に対して、あるいは一部の半導体部品に対して、放熱手段を分離する試みが為されている。既知の放熱手段を分離する技術によれば、半導体部品間での熱の干渉を抑制することができる。

特開平９−１９９６６８号公報 特開平１０−７０３８３号公報 特開２００８−２１８６６９号公報

しかしながら、既知の半導体装置においては、放熱手段を分離したことにより、各半導体部品の放熱手段に利用することが可能な面積が制限され、消費電力の大きい半導体部品に対する放熱能力を確保することが困難になるという問題が生じる。この問題は、例えば、複数の半導体部品を高密度に含む半導体装置において一層顕著になり得る。

従って、複数の半導体部品を有する半導体装置において、消費電力が比較的大きい半導体部品と消費電力が比較的小さい半導体部品との間での熱の干渉を抑制しながら、消費電力の比較的大きい半導体部品に対して十分な放熱能力を確保することが望まれる。

一観点によれば、基板と、基板上にフリップチップ接続された複数の半導体部品とを有する半導体装置が提供される。上記複数の半導体部品は、第１の半導体部品、及び該第１の半導体部品より消費電力が小さい第２の半導体部品を含む。第１の半導体部品には第１の放熱板が熱的に接続され、第２の半導体部品には第２の放熱板が熱的に接続される。第１の放熱板は第２の放熱板の上方まで延在しており、第１の放熱板と第２の放熱板との間に断熱層が介在する。

消費電力が比較的大きい第１の半導体部品と消費電力が比較的小さい第２の半導体部品との間で放熱板を分離しながら、第１の半導体部品に接続された放熱板の放熱能力を増大させ、第１の半導体部品からの放熱を促進させることが可能である。

単一の放熱板を有する半導体装置を例示する断面図である。 第１実施形態に係る半導体装置を示す図である。 第２実施形態に係る半導体装置を示す図である。 第３実施形態に係る半導体装置を示す図である。 図２の半導体装置の第１の変形例を示す図である。 図２の半導体装置の第２の変形例を示す図である。 図２の半導体装置の第３の変形例を示す図である。

以下、図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には類似の参照符号を付する。

（第１実施形態）
先ず、図２を参照して、第１実施形態に係る半導体装置１００を説明する。図２（ａ）、（ｂ）は半導体装置１００の平面構成を示し、図２（ｃ）は図２（ｂ）の直線ｃ−ｃ’に沿った半導体装置１００の断面図を示している。図２（ａ）は、後述の放熱板１３１を取り外した状態での半導体装置１００の上面図、図２（ｂ）は、放熱板１３１を取り付けた状態での半導体装置１００の上面図を概略的に示すものである。

例えばＳｉＰである半導体装置１００は、基板１１１と、基板１１１の表面に搭載された複数の半導体部品１２１−１２５とを有する。基板１１１は、例えば樹脂基板やセラミック基板などであり、１つ以上の配線層及び配線層間を接続するビア等を含み得る。また、基板１１１はその裏面上に、半導体装置１００を電子機器の回路基板（例えば、マザーボード）上に実装するための複数の外部端子１１２を有する。

半導体部品１２１は、例えば中央演算処理装置（ＣＰＵ）、マイクロプロセッサ（ＭＰＵ）、又は特定用途向け集積回路（ＡＳＩＣ）のような消費電力が比較的大きい半導体部品であり、この例においては基板１１１のほぼ中央に配置されている。半導体部品１２１は、このような比較的消費電力が大きい半導体部品を含んだマルチチップパッケージ（ＭＣＰ）であってもよい。半導体部品１２２−１２５は、例えばメモリや比較的小規模なＬＳＩ等の消費電力が比較的小さい半導体部品であり、この例においては、半導体部品１２１の周囲に対称的に配置されている。メモリは例えば、ＤＲＡＭ、ＳＲＡＭ又はフラッシュメモリとし得る。各半導体部品１２１−１２５は、その表面に例えばはんだバンプや金バンプ等の複数の接続端子１２１ａ−１２５ａ（図２（ｃ）の１２１ａ−１２３ａを参照）を有し、該接続端子を用いて基板１１１にフリップチップ接続されている。なお、各半導体部品１２１−１２５の基板１１１への接続部及び側壁は、ベアチップが露出しないようにアンダーフィル材１２６で覆われている。以下、半導体部品１２１をＡＳＩＣ、半導体部品１２２−１２５をメモリとして説明する。

ＡＳＩＣ１２１の裏面には放熱板１３１が接合されており、メモリ１２２−１２５の裏面には１つの一体型の放熱板１３２が接合されている。放熱板１３１、１３２は好ましくは、高熱伝導性の放熱材１３６を介して、それぞれ、ＡＳＩＣ１２１、メモリ１２２−１２５の裏面に接合されている。放熱材１３６は、例えばシリコーン樹脂又は銀ペースト等の樹脂又はペーストとし得る。あるいは、放熱板１３１、１３２は、それぞれ、ＡＳＩＣ１２１、メモリ１２２−１２５にはんだ付けされてもよい。

放熱板１３２は、メモリ１２２−１２５から熱を受け取り、該熱を拡散させるよう機能する。放熱板１３２は、図２（ａ）、（ｃ）に示すように、ＡＳＩＣ１２１に対応する位置に開口部１３２ａを有する。また、放熱板１３２はその外縁部に、基板１１１に向かって突出した枠状の突出部１３２ｂを有し、突出部１３２ｂは接着材１３７を介して基板１１１に接着されている。

放熱板１３１は、ＡＳＩＣ１２１から熱を受け取り、該熱を拡散させるよう機能する。放熱板１３１は放熱板１３２の上方まで延在している。すなわち、放熱板１３１は少なくともその一部で、放熱板１３２の上面と対向している。放熱板１３１はまた、図２（ｃ）において、放熱板１３２の開口部１３２ａを通ってＡＳＩＣ１２１の裏面に熱的に接合する基部１３１ａを有している。しかしながら、放熱板１３１の形状は、図２（ｃ）の形状に限定されるものではなく、ＡＳＩＣ１２１及びメモリ１２２−１２５の厚さや基板１１１の厚み方向の形状（段差）などに応じて変更され得る。また、図示した例においては、放熱板１３１は放熱板１３２と外縁部同士が上下に揃うような寸法を有している。しかしながら、例えば、ＡＳＩＣ１２１及びメモリ１２２−１２５の消費電力等に応じて、放熱板１３２の上面の一部を露出させるように、放熱板１３１の寸法は変更されてもよい。放熱板１３１は更に、その外縁部に、放熱板１３２に向かって突出した枠状の突出部１３１ｂを有し、突出部１３１ｂは接着材１３８を介して放熱板１３２に接着されている。接着材１３７及び１３８は、例えば、高熱伝導性のエポキシ樹脂又はシリコーン樹脂などの樹脂とし得る。突出部１３１ｂを用いて放熱板１３１を放熱板１３２に接続することにより、ＡＳＩＣ１２１と放熱板１３１との間に発生する熱的な応力及び／又は放熱板１３１に加えられる外的な力を分散させ、ＡＳＩＣ１２１に加わる応力を緩和することができる。また、半導体装置１００の機械的強度が増大され、反り等の発生が抑制される。

放熱板１３１及び１３２は、例えばＣｕ、Ａｌ、ＡｌＳｉＣ、ＡｌＣ等の高熱伝導率の金属又は合金を有する。放熱板１３１及び１３２は、同一の材料から製造されることに限定されず、相異なる材料から製造されてもよい。一例として、熱伝導率が高いＣｕを放熱板１３１に用い、軽量・低コストなＡｌを放熱板１３２に用い得る。他の一例として、半導体部品１２１に加わる応力を低減するため、半導体部品１２１と熱膨張係数差の小さいＡｌＳｉＣを放熱板１３１に用い、軽量・低コストなＡｌを放熱板１３２に用いてもよい。さらに、基板１１１の材料との熱膨張係数差や加工性を考慮して、放熱板１３１及び１３２それぞれの材料を決定してもよい。

また、放熱板１３１の厚さｔ１及び放熱板１３２の厚さｔ２は、好ましくは、１ｍｍ−３ｍｍの範囲内とし得る。これらの厚さｔ１、ｔ２が１ｍｍより小さいと、放熱板として必要な熱容量を得ることが困難となり、３ｍｍより大きいと、熱サイクルにより過度な応力を発生させたり、半導体装置１００の重量を不必要に増大させたりする。また、放熱板１３１の突出部１３１ｂの幅ｗ１及び放熱板１３２の突出部１３２ｂの幅ｗ２は好ましくは、後述のようにｗ１≦ｗ２の関係を有する。すなわち、放熱板１３２の突出部１３２ｂと基板３１１との接続面積は、放熱板１３１の突出部１３１ａと放熱板１３２との接続面積以上にされる。例えば、ｗ１＝３ｍｍ、ｗ２＝５ｍｍとし得る。このような形状の放熱板１３１及び１３２は、例えば、エッチング、プレス加工、又はその他の好適手法を用いて製造することができる。

放熱板１３１及び放熱板１３２は、放熱板１３１の突出部１３１ｂ及び接着材１３８を介して接続されているが、その他の部分においては例えば空気層などの断熱層１３９によって分離されている。放熱板１３１と放熱板１３２との対向部の間隔、すなわち、断熱層１３８の厚さｔ３は、断熱層１３８が放熱板１３１と１３２との対向部を熱的に分離し得るように決定される。断熱層１３８が空気層である場合、ｔ３は好ましくは１ｍｍ−３ｍｍとし得る。ｔ３の下限は必要とされる断熱能力から決定され、上限は許容し得る半導体装置１００の厚さ等から決定される。

続いて、半導体装置１００の半導体部品１２１−１２５からの放熱経路を説明する。

ＡＳＩＣ１２１から発生された熱は、一部が基板１１１及び外部端子１１２を介して回路基板に放散され、より大きい他の部分が放熱板１３１によってＡＳＩＣ１２１の裏面側から放散される。放熱板１３１は、ＡＳＩＣ１２１上の領域だけでなく、断熱層１３９を介して放熱板１３２の上方まで延在しているため、熱容量が増大され、且つ半導体装置１００から露出される部分が拡大されている。故に、放熱板１３１は、消費電力が比較的大きいＡＳＩＣ１２１により発生される熱を効率的に放散させることができる。また、本実施形態においては、放熱板１３１の突出部１３１ｂが放熱板１３２に熱的に接続されている。故に、放熱板１３１に伝えられたＡＳＩＣ１２１の熱の一部を、放熱板１３２の突出部１３２ｂを介して基板１１１ひいてはその下の回路基板に逃すことができる。この回路基板への熱の経路を実現するため、放熱板１３１の突出部１３１ｂの放熱板１３２への接続位置は、放熱板１３２上で、メモリ１２２−１２５との接続位置に対してより、突出部１３２ｂに対して近接する位置にされる。より好ましくは、放熱板１３１の突出部１３１ａは放熱板１３２の突出部１３２ｂの上方で放熱板１３２に接続される。また、上述のように、突出部１３１ｂの幅ｗ１及び突出部１３２ｂの幅ｗ２は好ましくはｗ１≦ｗ２の関係を有する。従って、放熱板１３１の突出部１３１ｂから放熱板１３２に伝えられた熱が、放熱板１３２に滞留し、更にはメモリ１２２−１２５に伝えられることが抑制される。

メモリ１２２−１２５から発生される熱は、一部が基板１１１及び外部端子１１２を介して回路基板に放散され、より大きい他の部分が放熱板１３２によってメモリ１２２−１２５の裏面側から放散される。そして、放熱板１３２に伝えられた熱は、その突出部１３２ｂを介して、やはり基板１１１及び外部端子１１２によって回路基板に放散され得る。また、放熱板１３１の放熱能力を増大させたので、放熱板１３１の温度が放熱板１３２の温度より低い場合には、放熱板１３２に伝えられたメモリ１２２−１２５からの熱は、放熱板１３１の突出部１３１ｂを介して放熱板１３１からも放散され得る。

従って、半導体装置１００においては、ＡＳＩＣ１２１とメモリ１２２−１２５との間での熱の干渉を抑制しながら、放熱能力が増大された放熱板１３１により、半導体部品１２１から発生された熱の放散を促進させることができる。

（第２実施形態）
次に、図３を参照して、第２実施形態に係る半導体装置２００を説明する。図３（ａ）−（ｃ）は図２（ａ）−（ｃ）と同様の図であり、図３（ａ）、（ｂ）は半導体装置２００の平面構成、図３（ｃ）は図３（ｂ）の直線ｃ−ｃ’に沿った半導体装置２００の断面図を示している。図３の半導体装置２００は図２の半導体装置１００と共通する構成要素を数多く含んでおり、それら共通する構成要素に対応する要素については、１桁目のみ異なる類似の参照符号を付し、材料、寸法及び／又は必要に応じての構成などの説明は省略する。

例えばＳｉＰである半導体装置２００は、基板２１１と、基板２１１の表面に搭載された複数の半導体部品２２１−２２５とを有する。基板２１１はその裏面上に、半導体装置２００を電子機器の回路基板上に実装するための複数の外部端子２１２を有する。

半導体部品２２１は、例えばＡＳＩＣのような消費電力が比較的大きい半導体部品であり、この例においては基板２１１のほぼ中央に配置されている。半導体部品２２２−２２５は、例えばメモリのような消費電力が比較的小さい半導体部品であり、この例においては、半導体部品２２１の周囲に対称的に配置されている。各半導体部品２２１−２２５は、その表面に複数の接続端子２２１ａ−２２５ａ（図３（ｃ）の２２１ａ−２２３ａを参照）を有し、該接続端子を用いて基板２１１にフリップチップ接続されている。なお、各半導体部品２２１−２２５の基板２１１への接続部及び側壁は、ベアチップが露出しないようにアンダーフィル材２２６で覆われている。以下、半導体部品２２１をＡＳＩＣ、半導体部品２２２−２２５をメモリとして説明する。

ＡＳＩＣ２２１の裏面には放熱板２３１が接合されており、メモリ２２２−２２５の裏面には１つの一体型の放熱板２３２が接合されている。放熱板２３１、２３２は好ましくは、高熱伝導性の放熱材２３６を介して、それぞれ、ＡＳＩＣ２２１、メモリ２２２−２２５の裏面に接合されている。

放熱板２３２は、メモリ２２２−２２５から熱を受け取り、該熱を拡散させるよう機能する。放熱板２３２は、図３（ａ）、（ｃ）に示すように、ＡＳＩＣ２２１に対応する位置に開口部２３２ａを有する。また、放熱板２３２はその外縁部に、基板２１１に向かって突出した枠状の突出部２３２ｂを有し、突出部２３２ｂは接着材２３７を介して基板２１１に接着されている。

放熱板２３１は、ＡＳＩＣ２２１から熱を受け取り、該熱を拡散させるよう機能する。
放熱板２３１は放熱板２３２の上方まで延在している。すなわち、放熱板２３１は少なくともその一部で、放熱板２３２の上面と対向している。放熱板２３１はまた、図３（ｃ）において、放熱板２３２の開口部２３２ａを通ってＡＳＩＣ２２１の裏面に熱的に接合する基部２３１ａを有している。また、図示した例においては、放熱板２３１は放熱板２３２と外縁部同士が上下に揃うような寸法を有している。しかしながら、例えば、ＡＳＩＣ２２１の消費電力等に応じて、放熱板２３１の寸法は変更されてもよい。

放熱板２３１及び放熱板２３２は、例えば空気層などの断熱層２３９によって分離されている。

続いて、半導体装置２００の半導体部品２２１−２２５からの放熱経路を説明する。

ＡＳＩＣ２２１から発生された熱は、一部が基板２１１及び外部端子２１２を介して回路基板に放散され、より大きい他の部分が放熱板２３１によってＡＳＩＣ２２１の裏面側から放散される。放熱板２３１は、ＡＳＩＣ２２１上の領域だけでなく、断熱層２３９を介して放熱板２３２の上方まで延在しているため、熱容量が増大され、且つ半導体装置２００から露出される部分が拡大されている。さらに、放熱板２３１は、放熱板２３２に接続される突出部（図２の１３１ｂを参照）を有さず、半導体装置２００の側面において放熱板２３１と２３２との間に空隙が形成されているため、放熱板２３２との対向面及び基部２３１ａの側壁においても外気に晒される。故に、放熱板２３１は、消費電力が比較的大きいＡＳＩＣ２２１により発生される熱を効率的に放散させることができる。

メモリ２２２−２２５から発生される熱は、一部が基板２１１及び外部端子２１２を介して回路基板に放散され、より大きい他の部分が放熱板２３２によってメモリ２２２−２２５の裏面側から放散される。そして、放熱板２３２に伝えられた熱は、その突出部２３２ｂを介して、やはり基板２１１及び外部端子２１２によって回路基板に放散され得る。また、半導体装置２００の側面において放熱板２３１と２３２との間に形成された空隙により、放熱板２３２の放熱板２３１との対向面が外気に晒される。故に、放熱板２３２は、メモリ２２２−２２５により発生される熱を効率的に放散させることができる。

従って、半導体装置２００においても、ＡＳＩＣ２２１とメモリ２２２−２２５との間での熱の干渉を抑制しながら、放熱能力が増大された放熱板２３１により、半導体部品２２１から発生される熱の放散を促進させることができる。また、放熱板２３１と２３２との対向面のそれぞれが外気に晒されるため、特に、ファン等により冷却風を供給する場合などにおいて、放熱板２３１及び２３２双方の放熱能力を高めることができる。

（第３実施形態）
次に、図４を参照して、第３実施形態に係る半導体装置３００を説明する。図４（ａ）−（ｃ）は図２（ａ）−（ｃ）と同様の図であり、図４（ａ）、（ｂ）は半導体装置３００の平面構成、図４（ｃ）は図４（ｂ）の直線ｃ−ｃ’に沿った半導体装置３００の断面図を示している。図４の半導体装置３００は図２の半導体装置１００と共通する構成要素を数多く含んでおり、それら共通する構成要素に対応する要素については、１桁目のみ異なる類似の参照符号を付し、材料、寸法及び／又は必要に応じての構成などの説明は省略する。

例えばＳｉＰである半導体装置３００は、基板３１１と、基板３１１の表面に搭載された複数の半導体部品３２１−３２５とを有する。基板３１１はその裏面上に、半導体装置３００を電子機器の回路基板上に実装するための複数の外部端子３１２を有する。

半導体部品３２１は、例えばＡＳＩＣのような消費電力が比較的大きい半導体部品であり、この例においては基板３１１のほぼ中央に配置されている。半導体部品３２２−３２５は、例えばメモリのような消費電力が比較的小さい半導体部品であり、この例においては、半導体部品３２１の周囲に対称的に配置されている。各半導体部品３２１−３２５は、その表面に複数の接続端子３２１ａ−３２５ａ（図４（ｃ）の３２１ａ−３２３ａを参照）を有し、該接続端子を用いて基板３１１にフリップチップ接続されている。なお、各半導体部品３２１−３２５の基板３１１への接続部及び側壁は、ベアチップが露出しないようにアンダーフィル材３２６で覆われている。以下、半導体部品３２１をＡＳＩＣ、半導体部品３２２−３２５をメモリとして説明する。

ＡＳＩＣ３２１の裏面には放熱板３３１が接合されており、メモリ３２２−３２５の裏面には１つの一体型の放熱板３３２が接合されている。放熱板３３１、３３２は好ましくは、高熱伝導性の放熱材３３６を介して、それぞれ、ＡＳＩＣ３２１、メモリ３２２−３２５の裏面に接合されている。

放熱板３３２は、メモリ３２２−３２５から熱を受け取り、該熱を拡散させるよう機能する。放熱板３３２は、図４（ａ）、（ｃ）に示すように、ＡＳＩＣ３２１に対応する位置に開口部３３２ａを有する。また、放熱板３３２はその外縁部に、基板３１１に向かって突出した枠状の突出部３３２ｂを有し、突出部３３２ｂは接着材３３７を介して基板３１１に接着されている。

放熱板３３１は、ＡＳＩＣ３２１から熱を受け取り、該熱を拡散させるよう機能する。放熱板３３１は放熱板３３２の上方まで延在している。すなわち、放熱板３３１は少なくともその一部で、放熱板３３２の上面と対向している。放熱板３３１はまた、図４（ｃ）において、放熱板３３２の開口部３３２ａを通ってＡＳＩＣ３２１の裏面に熱的に接合する基部３３１ａを有している。放熱板３３１は更に、その外縁部に、基板３１１の下方まで延在するように突出した枠状の突出部３３１ｂを有する。突出部３３１ｂは、接着材３３８を介して、半導体装置３００が実装される電子機器の構造体（例えば、マザーボード等の回路基板又はそれに隣接する構造体）に熱的に接続されることが可能である。突出部３３１ｂを用いて放熱板３３１を電子機器の構造体に接続することにより、ＡＳＩＣ３２１と放熱板３３１との間に発生する熱的な応力及び／又は放熱板３３１に加えられる外的な力を分散させ、ＡＳＩＣ３２１に加わる応力を緩和することができる。また、半導体装置３００の機械的強度が増大され、反り等の発生が抑制される。なお、放熱板３３１の突出部３３１ｂの幅ｗ３が大きいほど、放熱板３３１と、半導体装置３００が実装される電子機器の構造体との熱的な結合が増大され、放熱板３３１から電子機器側への熱の伝達が促進される。

放熱板３３１及び放熱板３３２は、例えば空気層などの断熱層３３９によって分離されている。

続いて、半導体装置３００の半導体部品３２１−３２５からの放熱経路を説明する。

ＡＳＩＣ３２１から発生された熱は、一部が基板３１１及び外部端子３１２を介して回路基板に放散され、より大きい他の部分が放熱板３３１によってＡＳＩＣ３２１の裏面側から放散される。放熱板３３１は、ＡＳＩＣ３２１上の領域だけでなく、断熱層３３９を介して放熱板３３２の上方まで、そして更には、放熱板３３２の外側まで延在している。さらに、放熱板３３１は、基板３１１の下方まで延在する突出部３３１ｂを有する。故に、放熱板３３１の熱容量が増大され、且つ半導体装置３００から露出される放熱板３３１の部分が拡大されている。故に、放熱板３３１は、消費電力が比較的大きいＡＳＩＣ３２１により発生される熱を効率的に放散させることができる。また、本実施形態においては、放熱板３３１の突出部３３１ｂが、半導体装置３００が実装される電子機器の回路基板などの構造体に熱的に接続される。故に、放熱板３３１に伝えられたＡＳＩＣ３２１の熱の一部を、回路基板側に逃すことができる。

メモリ３２２−３２５から発生される熱は、一部が基板３１１及び外部端子３１２を介して回路基板に放散され、より大きい他の部分が放熱板３３２によってメモリ３２２−３２５の裏面側から放散される。そして、放熱板３３２に伝えられた熱は、その突出部３３２ｂを介して、やはり基板３１１及び外部端子３１２によって回路基板に放散され得る。

従って、半導体装置３００においても、ＡＳＩＣ３２１とメモリ３２２−３２５との間での熱の干渉を抑制しながら、放熱能力が増大された放熱板３３１により、ＡＳＩＣ３２１から発生される熱の放散を促進させることができる。また、電子機器の回路基板等の構造体は一般的に半導体装置３００の基板３１１より熱容量が大きいため、該構造体に放熱板３３１を接続することにより、放熱板３３１からの熱の放散が更に促進される。

以下、図５−７を参照して、上述の実施形態の変形例を説明する。ここでは、図２に示した半導体装置１００の変形例として説明するが、これらの変形は、図３及び４に示した半導体装置２００及び３００にも同様に適用可能である。また、図２に示した構成要素に対応する要素については、１桁目のみ異なる類似の参照符号を付し、詳細な説明は省略する。

（第１の変形例）
図２に示した半導体装置１００は、１つのＡＳＩＣ等の消費電力が比較的大きい半導体部品１２１と、その周りに対称的に配置された４つのメモリ等の消費電力が比較的小さい半導体部品１２２−１２５を含んでいた。しかしながら、ＳｉＰ等の半導体装置は、様々な数、種類の半導体部品を、非対称な配置で含み得る。

図５は、そのような非対称に配置された複数の半導体部品を含む、第１の変形例に係る半導体装置４００を例示している。半導体装置４００は、１つのＡＳＩＣ４２１と１つのメモリ４２２とを含んでいる。ＡＳＩＣ４２１が基板４１１の中心部にない場合であっても、ＡＳＩＣ４２１に対応する位置に開口部４３２ａを有するメモリ４２２用の放熱板４３２と、開口部４３２ａを通ってＡＳＩＣ４２１に接続され、放熱板４３２の上方まで延在する放熱板４３１とを設けることが可能である。この場合も、放熱板４３１と４３２との間に空気層などの断熱層４３９が介在することにより、ＡＳＩＣ４２１とメモリ４２２との間の熱的な干渉が抑制される。

なお、典型的には、半導体装置４００が有する半導体部品のうち、消費電力、故に発熱量が最も大きい１つの半導体部品上に１つの放熱板４３１が接合される。しかしながら、ＳｉＰ内にＡＳＩＣ等の消費電力が比較的大きい半導体部品が複数存在することも考えられる。それらの半導体部品が同等の最大動作温度を有する場合など、それら半導体部品間で放熱手段を分離する必要がない場合、それら複数の半導体部品に１つの放熱板４３１を接合してもよい。その場合、放熱板４３２の開口部は、それら半導体部品の各々に対して設けられてもよいし、それら全ての半導体部品をまとめて配置し、その集合に対して１つ設けられてもよい。

（第２の変形例）
図６は、第２の変形例に係る半導体装置５００の断面図を示している。半導体装置５００の平面構造は、図２（ａ）、（ｂ）に示した半導体装置１００のそれと同様であるので省略する。

半導体装置５００においては、放熱板５３１は、半導体装置１００の空気層１３９より熱伝導率の低い断熱材を有する断熱層５３９を介して、放熱板５３２の上方まで延在している。断熱層５３９の断熱材は、例えば、低熱伝導性のエポキシ樹脂又はシリコーン樹脂とし得る。断熱層５３９はまた、半導体装置５００の組立時に、例えば、液状の断熱材を放熱板５３１及び／又は５３２に塗布すること、又はシート状の断熱材を放熱板５３１と５３２との間に挿入あるいは接着することにより形成され得る。

図２の空気層１３９と同等の断熱能力を得るのに、断熱層５３９の厚さは、例えば１００μｍ−２００μｍ等、空気層１３９の厚さ（例えば、数ｍｍ）より薄くすることができる。故に、放熱板５３１と５３２との間の熱的な分離を維持しながら、半導体装置５００を半導体装置１００より薄化することができる。なお、例えば図２の断熱層１３９等の断熱層を樹脂層のみで形成することに代えて、断熱層を空気層と樹脂層との積層構造で形成してもよい。

（第３の変形例）
図７は、第３の変形例に係る半導体装置６００を示している。半導体装置６００は、基板６１１の中心部にＡＳＩＣ６２１を有し、該ＡＳＩＣ６２１の周囲に４つのメモリ６２２−６２５を有する。各メモリ６２２−６２５の裏面に個別の放熱板６３２−６３５が接合されている。また、放熱板６３２−６３５の各々は、それぞれの突出部６３２ｂ−６３５ｂを介して基板６１１に熱的に接続されている。

メモリ６２２−６２５に個別の放熱板６３２−６３５を設けることにより、個々の半導体部品の発熱量や厚さに適合した放熱板を用いることができる。また、放熱板の総重量、ひいては、半導体装置の重量を低減することが可能である。

なお、図７において、ＡＳＩＣ６２１は基板６１１上でメモリ６２２−６２５に対して約４５°回転された向きで配置されている。ＡＳＩＣ６２１の向きは、この向きに限定されないが、このような回転配置を用いることにより、放熱板６３２−６３５の寸法を増大させ得る。

以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。例えば、第１実施形態の放熱板１３１の枠状の突出部１３１ｂを柱状の突出部とし、半導体装置１００の側面において放熱板１３１と１３２との間に空隙を設けることにより、第２実施形態のように放熱板１３１と１３２との対向部を外気に露出させてもよい。また、第１−３の変形例は適宜組み合わせて用いることが可能である。さらに、放熱板１３１、２３１及び３３１の放熱能力は増大されているが、更なる放熱能力が必要であれば、これら放熱板の上面にヒートシンクを接合してもよい。

以上の説明に関し、更に以下の付記を開示する。
（付記１）
基板と、
前記基板上にフリップチップ接続された、第１の半導体部品、及び前記第１の半導体部品より消費電力が小さい第２の半導体部品と、
前記第１の半導体部品上に熱的に接続された第１の放熱板、及び前記第２の半導体部品上に熱的に接続された第２の放熱板と、
を有し、
前記第１の放熱板は断熱層を介して前記第２の放熱板の上方まで延在している
ことを特徴とする半導体装置。
（付記２）
前記第２の放熱板はその外縁部に、前記第２の放熱板の下方に突出する突出部を有し、該突出部は前記基板に接続されていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第１の放熱板はその外縁部に、前記第１の放熱板の下方に突出する突出部を有し、該突出部は、前記第２の放熱板の突出部上で、前記第２の放熱板に接続されていることを特徴とする付記２に記載の半導体装置。
（付記４）
前記第２の放熱板の前記突出部の前記基板との接続面積は、前記第１の放熱板の前記突出部の前記第２の放熱板との接続面積より大きいことを特徴とする付記３に記載の半導体装置。
（付記５）
前記第１の放熱板は前記第２の放熱板及び前記基板の外側まで延在しており、
前記第１の放熱板はその外縁部に突出部を有し、
該突出部は、当該半導体装置が実装される構造体に接続されるよう、前記基板の下方まで延在している
ことを特徴とする付記１又は２に記載の半導体装置。
（付記６）
前記断熱層は空気層を有することを特徴とする付記１乃至５の何れか一に記載の半導体装置。
（付記７）
前記第１の放熱板と前記第２の放熱板との間に、前記空気層を外気に連通させる空隙が存在することを特徴とする付記６に記載の半導体装置。
（付記８）
前記断熱層は樹脂層を含むことを特徴とする付記１乃至７の何れか一に記載の半導体装置。
（付記９）
前記第２の半導体部品は別個の複数の半導体部品であり、一体化された１つの前記第２の放熱板が前記複数の半導体部品上に熱的に接続されていることを特徴とする付記１乃至８の何れか一に記載の半導体装置。
（付記１０）
前記第２の半導体部品は別個の複数の半導体部品であり、該複数の半導体部品に一対一の関係で、別個の複数の前記第２の放熱板が熱的に接続されていることを特徴とする付記１乃至８の何れか一に記載の半導体装置。
（付記１１）
前記第１の放熱板及び前記第２の放熱板は互いに異なる材料を有することを特徴とする付記１乃至１０の何れか一に記載の半導体装置。

１００、２００、３００、４００、５００、６００ 半導体装置
１１１、２１１、３１１、４１１、５１１、６１１ 基板
１１２、２１２、３１２、４１２、５１２、６１２ 外部端子
１２１、２２１、３２１、４２１、５２１、６２１ （第1の）半導体部品
１２１ａ−１２５ａ、２２１ａ−２２５ａ、３２１ａ−３２５ａ、４２１ａ−４２２ａ、５２１ａ−５２５ａ、６２１ａ−６２５ａ 接続端子
１２２−１２５、２２２−２２５、３２２−３２５、４２２、５２２−５２５、６２２−６２５ （第２の）半導体部品
１２６、２２６、３２６、４２６、５２６、６２６ アンダーフィル材
１３１、２３１、３３１、４３１、５３１、６３１ （第1の）放熱板
１３１ａ、２３１ａ、３３１ａ、４３１ａ、５３１ａ、６３１ａ 基部
１３１ｂ、２３１ｂ、３３１ｂ、４３１ｂ、５３１ｂ、６３１ｂ 突出部
１３２、２３２、３３２、４３２、５３２、６３２−６３５ （第２の）放熱板
１３２ａ、２３２ａ、３３２ａ、４３２ａ、５３２ａ、６３２ａ−６３５ａ 開口部
１３２ｂ、２３２ｂ、３３２ｂ、４３２ｂ、５３２ｂ、６３２ｂ−６３５ｂ 突出部
１３６、２３６、３３６、４３６、５３６、６３６ 放熱材
１３７、２３７、３３７、４３７、５３７、６３７ 接着材
１３８、３３８、４３８、５３８、６３８ 接着材
１３９、２３９、３３９、４３９、５３９、６３９ 断熱層

Claims (6)

1. 基板と、
   前記基板上にフリップチップ接続された、第１の半導体部品、及び前記第１の半導体部品より消費電力が小さい第２の半導体部品と、
   前記第１の半導体部品上に熱的に接続された第１の放熱板、及び前記第２の半導体部品上に熱的に接続された第２の放熱板と、
   を有し、
   前記第１の放熱板は断熱層を介して前記第２の放熱板の上方まで延在している
   ことを特徴とする半導体装置。
2. 前記第２の放熱板はその外縁部に、前記第２の放熱板の下方に突出する突出部を有し、該突出部は前記基板に接続されていることを特徴とする請求項１に記載の半導体装置。
3. 前記第１の放熱板はその外縁部に、前記第１の放熱板の下方に突出する突出部を有し、該突出部は、前記第２の放熱板の突出部上で、前記第２の放熱板に接続されていることを特徴とする請求項２に記載の半導体装置。
4. 前記第１の放熱板は前記第２の放熱板及び前記基板の外側まで延在しており、
   前記第１の放熱板はその外縁部に突出部を有し、
   該突出部は、当該半導体装置が実装される構造体に接続されるよう、前記基板の下方まで延在している
   ことを特徴とする請求項１又は２に記載の半導体装置。
5. 前記断熱層は空気層を有し、前記第１の放熱板と前記第２の放熱板との間に、前記空気層を外気に連通させる空隙が存在することを特徴とする請求項４に記載の半導体装置。
6. 前記断熱層は樹脂層を含むことを特徴とする請求項１乃至５の何れか一項に記載の半導体装置。

Images