JP2004327951A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004327951A
JP2004327951A JP2003195946A JP2003195946A JP2004327951A JP 2004327951 A JP2004327951 A JP 2004327951A JP 2003195946 A JP2003195946 A JP 2003195946A JP 2003195946 A JP2003195946 A JP 2003195946A JP 2004327951 A JP2004327951 A JP 2004327951A
Authority
JP
Japan
Prior art keywords
semiconductor chip
interposer
semiconductor device
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003195946A
Other languages
English (en)
Inventor
Takashi Kurihara
孝 栗原
Hiroshi Murayama
啓 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2003195946A priority Critical patent/JP2004327951A/ja
Priority to EP04251295A priority patent/EP1458024A3/en
Priority to US10/794,343 priority patent/US20040173914A1/en
Publication of JP2004327951A publication Critical patent/JP2004327951A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

【課題】本発明は半導体チップが発生する熱を放熱する放熱手段を有した半導体装置に関し、フリップチップ接合されても半導体チップで発生する熱を確実に放熱することを課題とする。
【解決手段】半導体チップ１２と、半田ボール１５が形成された基板１３と、半導体チップ１２の回路形成面２２と対向するよう半導体チップ１２と基板１３との間に放熱機能を有するインターポーザ１１Ａを配設する。このインターポーザ１１Ａは、半導体チップ１２と基板１３とをビア２０により電気的に接続すると共に、半導体チップ１２で発生した熱を放熱する。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に半導体チップが発生する熱を放熱する放熱手段を有した半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体チップの高密度化及び多ピン化に対応するため、パッケージ構造がＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプ或いはＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置が多用されている。このＢＧＡ或いはＬＧＡタイプの半導体装置は、外部接続端子となるボール或いはランドが形成された基板（例えばプリント基板）を有しており、半導体チップはこの基板に電気的に接続された状態で搭載される。
【０００３】
図１は、従来のＢＧＡタイプの一例である半導体装置１Ａを示している。半導体装置１Ａは、例えば図示されるようにマザーボード６に実装されるものである。 この半導体装置１Ａは、大略すると半導体チップ２，基板３，及び半田ボール５等により構成されている。
【０００４】
ところで、一般的なＢＧＡタイプの半導体装置は、半導体チップをフェイスアップで基板に固定し、半導体チップと基板とをワイヤを用いて電気的に接続する構造が採られている。しかしながら、この構成では半導体チップの多ピン化に対応することが困難になってきている。
【０００５】
このため、図１に示されるように、半導体チップ２を基板３にフェイスダウンで固定することが行われている。具体的には、半導体チップ２の回路形成面２ａには多数のバンプ４が形成されており、このバンプ４を基板３にフリップチップ接合することにより、半導体チップ２は基板３に機械的及び電気的に接合される。
【０００６】
また、基板３は多層配線基板であり、樹脂ベース内に内部配線が形成された構成とされている。そしてこの内部配線は、基板３の表面に形成されたバンプ４が接合されるランド（図示せず）と、基板３の背面に形成された半田ボール５が接合されるランドとを電気的に接続する構成とされている。この内部配線により、バンプ４の接合位置と、半田ボール５の形成位置とを異ならせる（ファンアウトする）ことができる。
【０００７】
図２は、従来のＢＧＡタイプの他の例である半導体装置１Ｂを示している。同図に示す半導体装置１Ｂは、２個半導体チップ２Ａ，２Ｂを積み重ねた（スタック）した構造とされている。尚、図２において、図１と同一構成については同一符号を付している。
【０００８】
半導体チップ２Ａと半導体チップ２Ｂは、互いに背面同士を接着剤９により固定された構成とされている。よって、半導体チップ２Ａは基板３に対してフェイスダウンの状態となり、半導体チップ２Ｂは基板３に対してフェイスアップの状態となる。半導体チップ２Ａは図１に示した半導体装置１Ａと同様に、バンプ４を用いて基板３にフリップチップ接合することにより、半導体チップ２は基板３に機械的及び電気的に接合される。また、半導体チップ２Ｂは、ワイヤ８を用いて基板３に電気的に接続される。
【０００９】
ところで、上記したように半導体チップ２，２Ａ，２Ｂが高密度化すると、これに伴い半導体チップ２，２Ａ，２Ｂの発熱量も増大する。よって、半導体チップ２，２Ａ，２Ｂで発生する熱を効率よく放熱させないと、半導体チップ２，２Ａ，２Ｂの適正な動作を維持させることができなくなってしまう。そこで、従来から、半導体チップ２，２Ａ，２Ｂで発生する熱を放熱させる手法が各種提案されている（例えば、特許文献１参照）。
【００１０】
【特許文献１】
特開平１１−１４５３８１号公報
【００１１】
【発明が解決しようとする課題】
図１に示した半導体装置１Ａにおいて、半導体チップ２で発生する熱を放熱する機構としては、例えば図中一点鎖線で示すような放熱フィン７を設けることが考えられる。この放熱フィン７は、半導体チップ２が基板３に対してフリップチップ接合されるため、半導体チップ２の背面側（回路形成面２ａと反対側の面）に設けられる。
【００１２】
しかしながら、半導体チップ２において最も発熱する箇所はバンプ４が形成された回路形成面２ａである。よって、半導体チップ２の背面側に放熱フィン７を設ける従来の構成では、半導体チップ２で発生する熱を効率的に放熱することができないという問題点があった。また、図２に示した半導体装置１Ｂにおいては、図１のようなチップ背面からの放熱構造を採ることができず、動作不良が発生するおそれがあった。
【００１３】
尚、半導体チップ２の回路形成面２ａで発生した熱は、バンプ４を介して基板３に熱伝導するが、基板３は前記したように多層配線基板であり、樹脂ベース内に内部配線が形成された構成とされている。このため、半導体チップ２で発生した熱は基板３において若干は放熱されるが、基板３はバンプ４と半田ボール５を電気的に接続することを主として設計されており、放熱機能を多くは持たせていない。このため、半導体チップ２に問題が発生しない程度まで、基板３により半導体チップ２で発生する熱を効果的に放熱することはできなかった。
【００１４】
本発明は上記の点に鑑みてなされたものであり、フリップチップ接合されても半導体チップで発生する熱を確実に放熱しうる半導体装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明に係る半導体装置は、
半導体チップと、
外部接続端子が形成された基板と、
前記半導体チップの回路形成面と対向するよう前記半導体チップと前記基板との間に配設されており、前記半導体チップと前記基板とを電気的に接続すると共に、前記半導体チップと熱的に接続されるインターポーザとを設けてなることを特徴とするものである。
【００１６】
上記発明によれば、半導体チップの回路形成面と対向するようインターポーザとを設け、このインターポーザが半導体チップと熱的に接続されるよう構成したことにより、特に半導体チップ内で発熱量の高い回路形成面とインターポーザとを近接配置することができる。このため、半導体チップで発生した熱を効率よくインターポーザに熱伝導させ放熱させることができるため、半導体チップを効率よく冷却することができる。
【００１７】
また、インターポーザを半導体チップと基板との間に配設しても、インターポーザは半導体チップと基板とを電気的に接続する機能を有しているため、半導体チップと基板の電気的な接続に不都合が生じることはない。
【００１８】
また、請求項２記載の発明は、
請求項１記載の半導体装置において、
前記半導体チップは、前記インターポーザにフリップチップ接合されてなることを特徴とするものである。
【００１９】
上記発明によれば、半導体チップがインターポーザにフリップチップ接合されるため、回路形成面で発生する熱は回路形成面に設けられたバンプを介してインターポーザに放熱される。よって、半導体チップで発生する熱を効率良く放熱することができる。
【００２０】
また、請求項３記載の発明は、
請求項１または２記載の半導体装置において、
前記インターポーザは、前記半導体チップに対して面積が大きいことを特徴とするものである。
【００２１】
上記発明によれば、放熱機能を奏するインターポーザの面積を半導体チップの面積に対して大きくしたことにより、インターポーザの放熱面積が広くなり、よって放熱効果を高めることができる。
【００２２】
また、請求項４記載の発明は、
請求項２乃至３のいずれか１項に記載の半導体装置において、
前記半導体チップと前記インターポーザとの間に、熱伝導性を有する樹脂を設けたことを特徴とするものである。
【００２３】
上記発明によれば、熱伝導性を有する樹脂を半導体チップとインターポーザとの間に設けたことにより、半導体チップで発生した熱は樹脂を介してもインターポーザに熱伝導するため、より効率的に半導体チップで発生した熱を放熱することができる。また、半導体チップとインターポーザとの熱膨張率が異なっていても、半導体チップとインターポーザとの接合部分に応力が集中することを防止でき、よって半導体装置の信頼性を高めることができる。
【００２４】
また、請求項５記載の発明は、
請求項１乃至４のいずれか１項に記載の半導体装置において、
前記インターポーザの熱膨張率を、前記半導体チップの熱膨張率と、前記基板の熱膨張率との間の値に設定したことを特徴とするものである。
【００２５】
上記発明によれば、半導体チップと基板との熱膨張率差に比べ、半導体チップとインターポーザとの熱膨張率差及び基板とインターポーザとの熱膨張率差は小さくなる。よって、半導体チップと基板とを直接接合する場合に両者間に発生する応力に比べ、半導体チップとインターポーザとの間に発生する応力及び基板とインターポーザとの間に発生する応力が小さくなるため、半導体装置の信頼性を高めることができる。
【００２６】
また、請求項６記載の発明は、
請求項１乃至５のいずれか１項に記載の半導体装置において、
前記インターポーザは、
前記半導体チップと前記基板とを熱的及び電気的に接続する第１のバンプと、
該第１のバンプの外周位置に配設されており、前記インターポーザと前記基板を熱的に接続する第２のバンプとを有することを特徴とするものである。
【００２７】
上記発明によれば、半導体チップと基板とを熱的及び電気的に接続する第１のバンプとは別個に、インターポーザと基板を熱的に接続する第２のバンプを設けたため、半導体チップからインターポーザに熱伝導した熱を第２のバンプを介して効率的に基板に放熱することができる。また、第２のバンプは第１のバンプの外周位置に設けられているため、第２のバンプを設けても第１のバンプの狭ピッチ化が阻害されるようなことはない。
【００２８】
また、請求項７記載の発明は、
請求項６記載の半導体装置において、
前記第２のバンプは前記第１のバンプに対して体積が大きいことを特徴とするものである。
【００２９】
上記発明によれば、第２のバンプの体積を第１のバンプに対して大きく設定したことにより、第１のバンプに比べて第２のバンプの熱伝導率を高めることができ、より効率的な放熱が可能となる。また、第１のバンプに比べて第２のバンプの機械的強度も増大するため、半導体チップ，基板，及びインターポーザ間の熱膨張差により半導体装置内に応力が発生しても、この応力を強度の高い第２のバンプで受けることができる。このため、上記応力が発生しても第１のバンプが破損することを防止できるため、半導体装置の電気的信頼性を高めることができる。
【００３０】
また、請求項８記載の発明は、
請求項１乃至７のいずれか１項に記載の半導体装置において、
前記インターポーザに支持されると共に、前記半導体チップの前記インターポーザと対向する面と反対側面において熱的に接続する放熱部材を設けたことを特徴とするものである。
【００３１】
上記発明によれば、半導体チップで発生する熱はインターポーザ及び放熱部材の双方により放熱される。また、半導体チップからインターポーザに熱伝導した熱の一部は、放熱部材を介して放熱されるため、半導体チップで発生する熱をより効率的に放熱することが可能となる。
【００３２】
また、請求項９記載の発明は、
請求項８記載の半導体装置において、
前記基板から前記インターポーザが前記放熱部材を支持する位置までの高さを、前記基板から前記半導体チップの前記放熱部材と対向する面までの高さに対し高くなるよう構成したことを特徴とするものである。
【００３３】
上記発明によれば、放熱部材はインターポーザに支持され、放熱部材の重量が半導体チップに印加されることはないため、半導体チップ及び半導体チップとインターポーザとの接合部分に応力が発生することを防止することができる。
【００３４】
また、請求項１０記載の発明は、
請求項９記載の半導体装置において、
前記インターポーザは、前記半導体チップが搭載される凹部と、前記放熱部材を支持する支持部とが設けられていることを特徴とするものである。
【００３５】
上記発明によれば、インターポーザにより放熱部材を支持する構成としても、放熱部材は支持部により支持され、半導体チップはインターポーザに形成された凹部内に搭載されるため、半導体装置のコンパクト化を図ることができる。
【００３６】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
図３は、本発明の第１実施例である半導体装置１０Ａを示している。半導体装置１０Ａは、大略すると半導体チップ１２，基板１３，半田ボール１５，及びインターポーザ１１Ａ等により構成されている。この半導体装置１０Ａは、例えば図示されるように基板１３に設けられた半田ボール１５によりマザーボード１６に実装されるものである。
【００３７】
半導体チップ１２は、回路形成面２２に複数の第１のバンプ１４Ａが形成された構成とされている。この半導体チップ１２は、後述するインターポーザ１１Ａに対し、フリップチップ接合される。
【００３８】
基板１３は多層配線基板であり、樹脂ベース内に内部配線が形成された構成とされている。この基板１３は、従来から用いられている基板３（図１及び図２参照）と同じ構造とされている。
【００３９】
即ち、基板１３の表面には第１のランド（後述する第２のバンプ１４Ｂが接合される）が形成されており、また底面には半田ボール１５が接合される第２のランドが形成されている。この第１のランドと第２のランドは、基板１３に内設された内部配線により接続された構成とされている。この内部配線により、第１のランドの形成位置と第２のランドバンプ４の形成位置とを異ならせる（ファンアウトする）ことができる。
【００４０】
尚、基板１３には十分な放熱機能を持たせておらず、よってこの基板１３を放熱板として使用することにより、半導体チップ２で発生する熱を十分に放熱することはできない。
【００４１】
次に、インターポーザ１１Ａについて説明する。インターポーザ１１Ａは、半導体チップ１２の回路形成面２２と対向するよう、半導体チップ１２と基板１３との間に配設されている。このインターポーザ１１Ａは、本実施例では窒化アルミニウムよりなるセラミックにより構成されている。また、インターポーザ１１Ａは、半導体チップ１２に対して大きな面積を有するよう構成されている。
【００４２】
更に、インターポーザ１１Ａの第１及び第２のバンプ１４Ａ，１４Ｂが接合される位置には、ビア２０が形成されている。このビア２０は、インターポーザ１１Ａを上下に貫通して形成された小孔に銅等の導電性金属を配設したものである。従って、第１のバンプ１４Ａがビア２０の上端部に接合され、また第２のバンプ１４Ｂがビア２０の下端部に接合されることにより、半導体チップ１２と基板１３は、ビア２０（インターポーザ１１Ａ）を介して電気的に接続される。
【００４３】
インターポーザ１１Ａを半導体装置１０Ａに取り付けるには、▲１▼半導体チップ１２をインターポーザ１１Ａに第１のバンプ１４Ａによりフリップチップ接合した後、この半導体チップ１２が搭載されたインターポーザ１１Ａを基板１３に第２のバンプ１４Ｂによりフリップチップ接合するか、或いは▲２▼インターポーザ１１Ａを基板１３に第２のバンプ１４Ｂによりフリップチップ接合した後、このインターポーザ１１Ａに半導体チップ１２を第１のバンプ１４Ａによりフリップチップ接合する
その後、半導体チップ１２とインターポーザ１１Ａとの間にアンダーフィル樹脂２１Ａを配設すると共に、インターポーザ１１Ａと基板１３との間にアンダーフィル樹脂２１Ｂを配設する。これにより、図３に示す半導体装置１０Ａを製造することができる。
【００４４】
このアンダーフィル樹脂２１Ａ，２１Ｂは、例えばエポキシ系の樹脂に無機材料よりなるフィラーを混入することにより、熱伝導性を持たせた構成としている。更に、アンダーフィル樹脂２１Ａの熱膨張率は、半導体チップ１２の熱膨張率とインターポーザ１１Ａの熱膨張率の略中間値を取るよう設定されており、またアンダーフィル樹脂２１Ｂの熱膨張率は、インターポーザ１１Ａの熱膨張率と基板１３の熱膨張率の略中間値を取るよう設定されていることが望ましい。
【００４５】
上記のように本実施例に係る半導体装置１０Ａは、半導体チップ１２の回路形成面２２と対向するようインターポーザ１１Ａを設け、かつ半導体チップ１２はインターポーザ１１Ａに第１のバンプ１４Ａによりフリップチップ接合された構成とされている。よって、半導体チップ１２で発生する熱は、第１のバンプ１４Ａを介してインターポーザ１１Ａに熱伝導される。
【００４６】
また、半導体チップ１２Ａインターポーザ１１Ａとの間には、アンダーフィル樹脂２１Ａが配設されている。このアンダーフィル樹脂２１Ａは、前記のように無機材料よりなるフィラーを混入することにより、熱伝導性を持たせた構成としている。このため、半導体チップ１２で発生する熱は、アンダーフィル樹脂２１Ａを介してもインターポーザ１１Ａに熱伝導される。
【００４７】
また、インターポーザ１１Ａは前記したように窒化アルミニウムよりなるセラミックで形成されており、基板１３に比べて大きな熱伝導性を有している。即ち、インターポーザ１１Ａは放熱機能を有している。よって、第１のバンプ１４Ａ及びアンダーフィル樹脂２１Ａを介して熱伝導される半導体チップ１２で発生した熱は、インターポーザ１１Ａにおいて放熱される。
【００４８】
この際、半導体チップ１２Ａはインターポーザ１１Ａにフリップチップ接合されるため、半導体チップ１２Ａにおいて特に発熱量が高い回路形成面２２は、インターポーザ１１Ａと対向した状態なる。即ち、本実施例によれば、回路形成面２２とインターポーザ１１Ａとを近接配置できるため、半導体チップ１２（回路形成面２２）で発生した熱を効率よくインターポーザ１１Ａに熱伝導させ放熱させることができる。よって、半導体チップ１２を効率よく冷却することができ、半導体チップ１２を高い信頼性を持って動作させることができる。
【００４９】
また、本実施例に係る半導体装置１０Ａでは、放熱機能を奏するインターポーザ１１Ａの面積を半導体チップ１２の面積に対して大きくしている。これにより、インターポーザ１１Ａの放熱面積が広くなり、よって放熱効果を高めることができる。よって、これによっても半導体チップ１２を効率よく冷却することができ、半導体チップ１２を高い信頼性を持って動作させることができる。
【００５０】
また、前記のように半導体チップ１２とインターポーザ１１Ａとの間にはアンダーフィル樹脂２１Ａが配設されている。よって、半導体チップ１２とインターポーザ１１Ａとの熱膨張率が異なっていても、半導体チップ１２とインターポーザ１１Ａとの接合部分、即ち第１のバンプ１４Ａが半導体チップ１２及びインターポーザ１１Ａに接合する部分に応力が集中することを防止でき、よって半導体装置１０Ａの信頼性を高めることができる。
【００５１】
また本実施例では、インターポーザ１１Ａの熱膨張率を、半導体チップ１２の熱膨張率と、基板１３の熱膨張率との間の値（略中間の値）に設定している。これにより、半導体チップ１２と基板１３との熱膨張率差に比べ、半導体チップ１２とインターポーザ１１Ａとの熱膨張率差、及び基板１３とインターポーザ１１Ａとの熱膨張率差を小さくすることができる。
【００５２】
よって、本実施例に係る半導体装置１０Ａではインターポーザ１１Ａで応力の緩和が行われるため、半導体チップ２と基板３とを直接接合する従来の構成（図１及び図２参照）に比べ、半導体チップ１２とインターポーザ１１Ａとの間に発生する応力、及び基板１３とインターポーザ１１Ａとの間に発生する応力を小さくすることができる。よって、半導体装置１０Ａをマザーボード１６に実装する際に加熱処理が実施されても、第１及び第２のバンプ１４Ａ，１４Ｂの接合位置に応力に起因した接合不良が発生することを防止でき、半導体装置１０Ａの信頼性を高めることができる。
【００５３】
更に本実施例では、上記のようにアンダーフィル樹脂２１Ａの熱膨張率が半導体チップ１２の熱膨張率とインターポーザ１１Ａの熱膨張率の略中間値を取るよう設定され、アンダーフィル樹脂２１Ｂの熱膨張率がインターポーザ１１Ａの熱膨張率と基板１３の熱膨張率の略中間値を取るよう設定されている。よって、これによっても第１及び第２のバンプ１４Ａ，１４Ｂの接合位置に応力に起因した接合不良が発生することを防止でき、半導体装置１０Ａの信頼性を高めることができる。
【００５４】
次に、本発明の第２乃至第６実施例について説明する。
図４は第２実施例に係る半導体装置１０Ｂを示しており、図５は第３実施例に係る半導体装置１０Ｃを示しており、図６は第４実施例に係る半導体装置１０Ｄを示しており、図８は第５実施例に係る半導体装置１０Ｅを示しており、図９は第６実施例に係る半導体装置１０Ｆを示している。尚、図４乃至図１０において、図３に示した構成と同一構成については同一符号を付してその説明を省略する。
【００５５】
図４に示す第２実施例に係る半導体装置１０Ｂは、図３に示した第１実施例に係る半導体装置１０Ａに、更に放熱フィン１７（放熱部材）を設けたことを特徴とするものである。この放熱フィン１７は、下部中央に形成されたキャビティ部分が熱伝導性接着剤２６により半導体チップ１２の背面に接着されると共に、下面のキャビティ以外の部分が熱伝導性接着剤２７によりインターポーザ１１Ａに接着された構成とされている。
【００５６】
本実施例のように放熱フィン１７を更に設けることにより、半導体チップ１２で発生する熱は、インターポーザ１１Ａ及び放熱フィン１７の双方により放熱される。また、半導体チップ１２（特に回路形成面２２）からインターポーザ１１Ａに熱伝導した熱の一部は、放熱フィン１７を介して放熱される。よって、本実施例による半導体装置１０Ｂによれば、半導体チップ１２で発生する熱をより効率的に放熱することが可能となる。
【００５７】
図５に示す第３実施例に係る半導体装置１０Ｃは、２個半導体チップ１２Ａ，１２Ｂを積み重ねた（スタック）した構造とされている。半導体チップ１２Ａと半導体チップ１２Ｂは、互いに背面同士を接着剤１９により固定された構成とされている。よって、半導体チップ１２Ａは基板１３に対してフェイスダウンの状態となり、半導体チップ１２Ｂは基板１３に対してフェイスアップの状態となる。
【００５８】
半導体チップ１２Ａは図３に示した半導体装置１０Ａと同様に、第１のバンプ１４Ａを用いてインターポーザ１１Ａにフリップチップ接合され、インターポーザ１１Ａは第２のバンプ１４Ｂを介して基板１３にフリップチップ接合された構成とされている。また、上部に位置する半導体チップ１２Ｂは、ワイヤ１８を用いて基板１３に電気的に接続される。
【００５９】
本実施例のように、半導体チップ１２Ａの上部に半導体チップ１２Ｂを搭載した構成では、下部に位置する半導体チップ１２Ａにおいては、背面に放熱フィンを設けることはできず、この背面からの放熱は期待できない。しかしながら、インターポーザ１１Ａを設けることにより、二つの半導体チップ１２Ａ，１２Ｂを積み重ねた構造としても、下部に位置する半導体チップ１２Ａを確実に放熱することができる。よって、半導体装置１０Ｃの高密度化を図りつつ、かつ内設される半導体チップ１２Ａの放熱性を高めることができる。
【００６０】
図６に示す第４実施例に係る半導体装置１０Ｄは、図５に示した半導体装置１０Ｃに設けられたインターポーザ１１Ａに対し、インターポーザ１１Ｂの面積を大きくしたことを特徴とするものである。
【００６１】
図５に示した第３実施例に係る半導体装置１０Ｃにおいて、単純にインターポーザ１１Ａの面積を大きくした場合、インターポーザ１１Ａの外周にはワイヤ１８が設けられているため、ワイヤ１８のループ形成エリアより外方にインターポーザ１１Ａを延出させること（即ち、面積を大きくすること）はできなかった。
【００６２】
これに対して本実施例では、図７に拡大して示すように、インターポーザ１１Ｂのバンプ接合エリア２５の外周にワイヤ１８を挿通しうる開口部２４を形成したことを特徴としている。このように、インターポーザ１１Ｂにワイヤ１８が挿通される開口部２４を形成することにより、ワイヤ１８のループ形成エリアより外方にインターポーザ１１Ｂを延出させることが可能なる。
【００６３】
よって、本実施例に係る半導体装置１０Ｄによれば、インターポーザ１１Ｂの面積をインターポーザ１１Ａに比べて大きくできるため、半導体チップ１２Ａで発生する熱をより効率よく放熱することができる。
【００６４】
尚、上記した各実施例では、インターポーザ１１Ａの材質を窒化アルミニウムとした。しかしながら、インターポーザ１１Ａの材質は窒化アルミニウムに限定されるものではなく、種々のセラミック（例えば、酸化アルミニウム等）に対しても適用が可能なものである。更に、インターポーザ１１Ａの材質はセラミックに限定されるものではなく、高熱伝導性の高い物質であれば、金属，樹脂等種々の材質を用いることも可能である。
【００６５】
また、上記した実施例ではインターポーザ１１Ａ，１１Ｂの表面形状については特に言及しなかったが、インターポーザ１１Ａ，１１Ｂの表面（バンプ１４Ａ，１４Ｂが接合される領域を除く）に凹凸を形成し、放熱面積を増大する構成としてもよい。この構成とすることにより、更にインターポーザ１１Ａ，１１Ｂの放熱効率を高めることができる。
【００６６】
続いて、第５実施例について説明する。図８に示す第５実施例に係る半導体装置１０Ｅは、インターポーザ１１Ｃに第１の銅バンプ３０と第２の銅バンプ３１を設けたことを特徴とするものである。
【００６７】
本実施例に係るインターポーザ１１Ｃは、基材３３Ａとしてシリコンを用いている。これは、シリコンは加工性が良好であり、また半導体チップ１２と同材質であるため両者間の熱膨張差を小さくすることができるためである。
【００６８】
第１の銅バンプ３０は、半導体チップ１２に形成されたバンプ１４と対向するよう複数形成されている。この第１の銅バンプ３０は、半導体チップ１２と基板１３とを熱的及び電気的に接続する機能を奏する。
【００６９】
従って、半導体チップ１２で発生した熱は、第１の銅バンプ３０を介してインターポーザ１１Ｃ（基材３３Ａ）に熱伝導される。また、半導体チップ１２で発生した熱の一部は、第１の銅バンプ３０を介して直接基板１３に放熱される。しかしながら、後述するように第１の銅バンプ３０の体積は小さいため、第１の銅バンプ３０を介して基板１３に直接放熱される熱量は少ない。
【００７０】
また、半導体チップ１２は、第１の銅バンプ３０を介して基板１３と電気的に接続される。即ち、半導体チップ１２は、インターポーザ１１Ｃを介して基板１３と電気的に接続された構成となっている。
一方、第２の銅バンプ３１は、半導体チップ１２と電気的に接続された構成とはなっていない。このため、第２の銅バンプ３１は、第１の銅バンプ３０の外周位置に配設している。具体的には、第２の銅バンプ３１の形成領域を囲繞するようにペリフェラル状に形成されており、第１の銅バンプ３０の形成領域と第２の銅バンプ３１の形成領域は区分されている。
【００７１】
このように、各銅バンプ３０，３１の形成領域を区分し、第１の銅バンプ３０の外周位置に第２の銅バンプ３１を設けたことにより、第２の銅バンプ３１を設けても第１の銅バンプ３０の狭ピッチ化が阻害されるようなことはない。このため、隣接する第１の銅バンプ３０を近接して配設することが可能となり、半導体装置１０Ｅの高密度化を図ることができる。
【００７２】
また、上記のように本実施例では、半導体チップ１２と基板１３とを熱的及び電気的に接続する第１の銅バンプ３０とは別個に、インターポーザ１１Ｃと基板１３とを熱的に接続する第２の銅バンプ３１が設けられているため、半導体チップ１２で発生しインターポーザ１１Ｃに熱伝導した熱は、第１の銅バンプ３０ばかりではなく、第２の銅バンプ３１を介しても放熱することができる。
【００７３】
ここで、第１の銅バンプ３０と第２の銅バンプ３１の体積を比べると、第２の銅バンプ３１は第１の銅バンプ３０に対して体積が大きく設定されている。第１及び第２の銅バンプ３０，３１は、その高さ（基板１３に対する高さ）は略同一であるため、従って第２の銅バンプ３１の断面積は第１の銅バンプ３０の断面積よりも大きくなっている。このため、第１の銅バンプ３０に比べて第２の銅バンプ３１の熱抵抗は小さくなる。
【００７４】
よって、半導体チップ１２で発生しインターポーザ１１Ｃに熱伝導した熱は、主に第２の銅バンプ３１を介して基板１３に放熱する。従って、半導体チップ１２に形成されたバンプ１４に対応して高密度に第１の銅バンプ３０を形成しても、半導体チップ１２で発生する熱を第２の銅バンプ３１を介して効率的に放熱することが可能となる。これにより、基板１３に反りが発生したり、また各構成部材（半導体チップ１２，基板１３，及びインターポーザ１１Ｃ等）の熱膨張差に起因して半導体装置１０Ｅ内に内部応力が発生したりすることを防止することができる。
【００７５】
また、第２の銅バンプ３１は、第１の銅バンプ３０に比べて機械的強度も強いため、仮に各構成部材の熱膨張差により半導体装置１０Ｅ内に応力が発生したししても、この応力を第２の銅バンプ３１で受けることができる。このため、上記応力が発生しても第１の銅バンプ３０が破損することを防止でき、よって半導体装置１０Ｅの電気的信頼性を高めることができる。
【００７６】
続いて、第６実施例について説明する。図９に示す第６実施例に係る半導体装置１０Ｅは、先に説明した第２実施例に係る半導体装置１０Ｂと同様に、放熱フィン３２を設けたことを特徴とするものである。
【００７７】
この放熱フィン３２は、インターポーザ１１Ｄに支持されると共に、半導体チップ１２の上面（インターポーザ１１Ｄと対向する面と反対側面）において半導体チップ１２と熱的に接続する構成とされている。具体的には、半導体チップ１２の上面と放熱フィン３２の下面との間には熱伝導性の高いサーマルグリース３７が配設されており、このサーマルグリース３７を介して半導体チップ１２と放熱フィン３２は熱的に接続されている。
【００７８】
本実施例に係る半導体装置１０Ｆで使用しているインターポーザ１１Ｄは、中央部分に半導体チップ１２が搭載される凹部３５が形成されると共に、その外周部分が放熱フィン３２を支持する支持部３６を構成している。また、凹部３５の底面にはこれを図中上下に貫通するよう第１の銅バンプ４０が形成されており、また支持部３６にもこれを図中上下に貫通するよう第２の銅バンプ４１が形成されている。
【００７９】
図１０は、インターポーザ１１Ｄの形成方法を示している。インターポーザ１１Ｄを形成するには、図１０（Ａ）に示すように、矩形状の基材３３Ｂを用意する。この基材３３Ｂは、本実施例ではシリコンを用いている。
【００８０】
この基材３３Ｂには、先ずエッチング処理を行なうことにより凹部３５を形成する。また、凹部３５が形成されることにより、この凹部３５の回りには支持部３６が同時に形成される。ここで用いるエッチング処理としては、アスペクト比を高める点からは異方性エッチングを行なうことが望ましいが、他のエッチング方法を用いることも可能である。
【００８１】
上記のように凹部３５が形成されると、続いて第１の貫通孔３８及び第２の貫通孔３９が形成される。第１の貫通孔３８は凹部３５の底面を貫通するように形成され、第２の貫通孔３９は支持部３６を貫通するように形成される。
【００８２】
続いて、上記のようにして形成された第１及び第２の貫通孔３８，３９に銅のメッキ処理を実施し、これにより第１及び第２の銅バンプ４０，４１を形成する。上記の一連の処理を実施すことにより、インターポーザ１１Ｄが形成される。
【００８３】
上記構成とされたインターポーザ１１Ｄは、凹部３５内に半導体チップ１２が搭載され、半導体チップ１２に設けられているバンプ１４が第１の銅バンプ４０に接合される（アンダーフィル樹脂２１Ａも配設される）。また、第１及び第２の銅バンプ４０，４１の下端部は基板１３に接合され、これによりインターポーザ１１Ｄは基板１３に熱的及び電気的に接続される。
【００８４】
また、基板１３に配設されたインターポーザ１１Ｄは、その上部にサーマルグリース３７が塗布された上で放熱フィン３２が載置される。これにより、半導体チップ１２の上面と放熱フィン３２、また第２の銅バンプ４１の上端部と放熱フィン３２はサーマルグリース３７を介して熱的に接続される。
【００８５】
従って、半導体チップ１２で発生する熱はインターポーザ１１Ｄ及び放熱フィン３２の双方により放熱される構成となる。また、半導体チップ１２からインターポーザ１１Ｄに熱伝導した熱の一部は、放熱部材３２を介して放熱されるため、半導体チップ１２で発生する熱をより効率的に放熱することができる。
【００８６】
ここで、半導体チップ１２の基板１３上面からの高さと、支持部３６の基板１３上面からの高さに注目する。いま、基板１３からインターポーザ１１Ｄ（支持部３６）が放熱フィン３２を支持する位置までの高さをＨ１とし、基板１３から半導体チップ１２の上面（放熱フィン３２と対向する面）までの高さをＨ２とした場合、Ｈ１がＨ２よりも高くなる（Ｈ１＞Ｈ２）よう構成している。この高さの差ΔＨ（＝Ｈ１−Ｈ２）は、本実施例では５〜５０μｍとなるよう設定している。
【００８７】
この構成とすることにより、重量が重い放熱フィン３２はインターポーザ１１Ｄに支持され、放熱フィン３２の重量が半導体チップ１２に印加されることはない。よって、半導体チップ１２自体、及び半導体チップ１２とインターポーザ１１Ｄとの接合部分（バンプ１４の接合部分）に応力が発生することを防止することができ、よって半導体チップ１２及び上記接合部分に損傷が発生することを防止できるため、半導体装置１０Ｆの信頼性を高めることができる。
【００８８】
また、インターポーザ１１Ｄにより放熱フィン３２を支持する構成としても、本実施例では放熱フィン３２はインターポーザ１１Ｄの支持部３６で支持され、半導体チップ１２はインターポーザ１１Ｄに形成された凹部３５内に搭載されるため、半導体装置１０Ｆのコンパクト化を図ることができる。
【００８９】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【００９０】
請求項１記載の発明によれば、半導体チップで発生した熱を効率よくインターポーザに熱伝導させ放熱させることができるため、半導体チップを効率よく冷却することができる。
【００９１】
また、請求項２記載の発明によれば、回路形成面で発生する熱は回路形成面に設けられたバンプを介してインターポーザに放熱されるため、半導体チップで発生する熱を効率良く放熱することができる。
【００９２】
また、請求項３記載の発明によれば、インターポーザの放熱面積が広くなり、よって放熱効果を高めることができる。
【００９３】
また、請求項４記載の発明によれば、半導体チップで発生した熱は樹脂を介してもインターポーザに熱伝導するため、より効率的に半導体チップで発生した熱を放熱することができる。また、半導体チップとインターポーザとの接合部分に応力が集中することを防止でき、半導体装置の信頼性を高めることができる。
【００９４】
また、請求項５記載の発明によれば、半導体チップと基板とを直接接合する場合に両者間に発生する応力に比べ、半導体チップとインターポーザとの間に発生する応力及び基板とインターポーザとの間に発生する応力が小さくなるため、半導体装置の信頼性を高めることができる。
【００９５】
また、請求項６記載の発明によれば、第１のバンプの狭ピッチ化を阻害することなく、半導体チップからインターポーザに熱伝導した熱を第２のバンプを介して効率的に基板に放熱することができる。
【００９６】
また、請求項７記載の発明によれば、第１のバンプに比べて第２のバンプの熱伝導率は高いため、より効率的な放熱ができる。また、第２のバンプは機械的強度が強いため、半導体装置内に応力が発生してもこの応力を強度の高い第２のバンプで受けることができ、半導体装置の信頼性を高めることができる。
【００９７】
また、請求項８記載の発明によれば、半導体チップで発生する熱はインターポーザ及び放熱部材の双方により放熱されると共に、半導体チップからインターポーザに熱伝導した熱の一部も放熱部材を介して放熱されるため、半導体チップで発生する熱をより効率的に放熱することができる。
【００９８】
また、請求項９記載によれば、放熱部材の重量が半導体チップに印加されることはないため、半導体チップ及び半導体チップとインターポーザとの接合部分に応力が発生することを防止することができる。
【００９９】
また、請求項１０記載の発明によれば、半導体チップはインターポーザに形成された凹部内に搭載されるため、半導体装置のコンパクト化を図ることができる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置を説明するための図である（その１）。
【図２】従来の一例である半導体装置を説明するための図である（その２）。
【図３】本発明の第１実施例である半導体装置を説明するための図である。
【図４】本発明の第２実施例である半導体装置を説明するための図である。
【図５】本発明の第３実施例である半導体装置を説明するための図である。
【図６】本発明の第４実施例である半導体装置を説明するための図である。
【図７】第４実施例である半導体装置に設けられるインターポーザを拡大して示す図である。
【図８】本発明の第５実施例である半導体装置を説明するための図である。
【図９】本発明の第６実施例である半導体装置を説明するための図である。
【図１０】本発明の第６実施例である半導体装置に設けられるインターポーザの形成方法を説明するための図である。
【符号の説明】
１０Ａ〜１０Ｆ 半導体装置
１１Ａ〜１１Ｄ インターポーザ
１２，１２Ａ，１２Ｂ 半導体チップ
１３ 基板
１４ バンプ
１４Ａ 第１のバンプ
１４Ｂ 第２のバンプ
１７，３２ 放熱フィン
１８ ワイヤ
２０ ビア
２１Ａ，２１Ｂ アンダーフィル樹脂
２２ 回路形成面
２４ 開口部
２５ バンプ接合エリア
３０，４０ 第１の銅バンプ
３１，４１ 第２の銅バンプ
３３Ａ，３３Ｂ 基材
３５ 凹部
３６ 支持部

Claims (10)

  1. 半導体チップと、
    該半導体チップが接続される基板と、
    前記半導体チップの回路形成面と対向するよう前記半導体チップと前記基板との間に配設されており、前記半導体チップと前記基板とを電気的に接続すると共に、前記半導体チップと熱的に接続されるインターポーザと、
    を設けてなることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記半導体チップは、前記インターポーザにフリップチップ接合されてなることを特徴とする半導体装置。
  3. 請求項１または２記載の半導体装置において、
    前記インターポーザは、前記半導体チップに対して面積が大きいことを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置において、
    前記半導体チップと前記インターポーザとの間に、熱伝導性を有する樹脂を設けたことを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか１項に記載の半導体装置において、
    前記インターポーザの熱膨張率を、前記半導体チップの熱膨張率と、前記基板の熱膨張率との間の値に設定したことを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか１項に記載の半導体装置において、
    前記インターポーザは、
    前記半導体チップと前記基板とを熱的及び電気的に接続する第１のバンプと、
    該第１のバンプの外周位置に配設されており、前記インターポーザと前記基板を熱的に接続する第２のバンプとを有することを特徴とする半導体装置。
  7. 請求項６記載の半導体装置において、
    前記第２のバンプは前記第１のバンプに対して体積が大きいことを特徴とする半導体装置。
  8. 請求項１乃至７のいずれか１項に記載の半導体装置において、
    前記インターポーザに支持されると共に、前記半導体チップの前記インターポーザと対向する面と反対側面において熱的に接続する放熱部材を設けたことを特徴とする半導体装置。
  9. 請求項８記載の半導体装置において、
    前記基板から前記インターポーザが前記放熱部材を支持する位置までの高さを、前記基板から前記半導体チップの前記放熱部材と対向する面までの高さに対し高くなるよう構成したことを特徴とする半導体装置。
  10. 請求項９記載の半導体装置において、
    前記インターポーザは、前記半導体チップが搭載される凹部と、前記放熱部材を支持する支持部とが設けられていることを特徴とする半導体装置。
JP2003195946A 2003-03-06 2003-07-11 半導体装置 Pending JP2004327951A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003195946A JP2004327951A (ja) 2003-03-06 2003-07-11 半導体装置
EP04251295A EP1458024A3 (en) 2003-03-06 2004-03-05 Interposer and semiconductor device
US10/794,343 US20040173914A1 (en) 2003-03-06 2004-03-05 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003060302 2003-03-06
JP2003195946A JP2004327951A (ja) 2003-03-06 2003-07-11 半導体装置

Publications (1)

Publication Number Publication Date
JP2004327951A true JP2004327951A (ja) 2004-11-18

Family

ID=32775252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003195946A Pending JP2004327951A (ja) 2003-03-06 2003-07-11 半導体装置

Country Status (3)

Country Link
US (1) US20040173914A1 (ja)
EP (1) EP1458024A3 (ja)
JP (1) JP2004327951A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067215A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 回路基板、回路基板の製造方法および回路装置
JP2008541464A (ja) * 2005-05-18 2008-11-20 ネオバルブ テクノロジーズ，インコーポレイテッド 集積回路パッケージ構造体およびそれを製造する方法
JP2010114355A (ja) * 2008-11-10 2010-05-20 Fujitsu Ltd 電子部品、電子部品の製造方法及び伝熱部材の製造方法
JP2013511160A (ja) * 2009-12-31 2013-03-28 インテル コーポレイション インターポーザ上へのパッチ取り付け及びそれにより形成される構造体
US9035453B2 (en) 2005-02-28 2015-05-19 Octec, Inc. Semiconductor device
JP2017113077A (ja) * 2015-12-21 2017-06-29 ソニー・オリンパスメディカルソリューションズ株式会社 内視鏡装置
CN110620100A (zh) * 2019-09-25 2019-12-27 上海先方半导体有限公司 一种适用于高密度高功率的封装结构及制造方法
US11571109B2 (en) 2017-08-03 2023-02-07 Sony Olympus Medical Solutions Inc. Medical observation device
JP7451880B2 (ja) 2019-05-20 2024-03-19 Ｔｏｐｐａｎホールディングス株式会社 半導体パッケージおよび製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610293B2 (ja) * 1999-09-22 2005-01-12 キヤノン株式会社 細孔を有する構造体及び前記細孔を有する構造体を用いたデバイス
US7095103B1 (en) * 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法
KR100573302B1 (ko) * 2004-10-07 2006-04-24 삼성전자주식회사 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법
JP2006156797A (ja) * 2004-11-30 2006-06-15 Shinko Electric Ind Co Ltd 半導体装置
US7317249B2 (en) 2004-12-23 2008-01-08 Tessera, Inc. Microelectronic package having stacked semiconductor devices and a process for its fabrication
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
WO2007142033A1 (ja) * 2006-06-02 2007-12-13 Murata Manufacturing Co., Ltd. 多層セラミック電子部品およびその製造方法
US20080054496A1 (en) 2006-08-30 2008-03-06 Neill Thornton High temperature operating package and circuit design
US7763965B2 (en) * 2007-09-25 2010-07-27 International Business Machines Corporation Stress relief structures for silicon interposers
KR100891537B1 (ko) * 2007-12-13 2009-04-03 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US8592973B2 (en) * 2009-10-16 2013-11-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
TWI434380B (zh) * 2011-03-02 2014-04-11 矽品精密工業股份有限公司 內層散熱板結構暨具內層散熱之多晶片堆疊封裝結構及其製法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2548602B2 (ja) * 1988-04-12 1996-10-30 株式会社日立製作所 半導体実装モジュール
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US5352926A (en) * 1993-01-04 1994-10-04 Motorola, Inc. Flip chip package and method of making
JP2907187B2 (ja) * 1997-05-26 1999-06-21 日本電気株式会社 ベアチップ実装方法および半導体集積回路装置
JPH1154884A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
JPH1167831A (ja) * 1997-08-13 1999-03-09 Hitachi Ltd 半導体装置
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
US6246583B1 (en) * 1999-03-04 2001-06-12 International Business Machines Corporation Method and apparatus for removing heat from a semiconductor device
JP2001217355A (ja) * 1999-11-25 2001-08-10 Hitachi Ltd 半導体装置
US6335491B1 (en) * 2000-02-08 2002-01-01 Lsi Logic Corporation Interposer for semiconductor package assembly
TW445612B (en) * 2000-08-03 2001-07-11 Siliconware Precision Industries Co Ltd Solder ball array structure to control the degree of collapsing
JP2002110865A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 回路装置
US6734540B2 (en) * 2000-10-11 2004-05-11 Altera Corporation Semiconductor package with stress inhibiting intermediate mounting substrate
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035453B2 (en) 2005-02-28 2015-05-19 Octec, Inc. Semiconductor device
JP2008541464A (ja) * 2005-05-18 2008-11-20 ネオバルブ テクノロジーズ，インコーポレイテッド 集積回路パッケージ構造体およびそれを製造する方法
JP2007067215A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 回路基板、回路基板の製造方法および回路装置
JP2010114355A (ja) * 2008-11-10 2010-05-20 Fujitsu Ltd 電子部品、電子部品の製造方法及び伝熱部材の製造方法
JP2013511160A (ja) * 2009-12-31 2013-03-28 インテル コーポレイション インターポーザ上へのパッチ取り付け及びそれにより形成される構造体
US8659171B2 (en) 2009-12-31 2014-02-25 Intel Corporation Patch on interposer assembly and structures formed thereby
JP2017113077A (ja) * 2015-12-21 2017-06-29 ソニー・オリンパスメディカルソリューションズ株式会社 内視鏡装置
US11122969B2 (en) 2015-12-21 2021-09-21 Sony Olympus Medical Solutions Inc. Endoscopic device
US11571109B2 (en) 2017-08-03 2023-02-07 Sony Olympus Medical Solutions Inc. Medical observation device
JP7451880B2 (ja) 2019-05-20 2024-03-19 Ｔｏｐｐａｎホールディングス株式会社 半導体パッケージおよび製造方法
CN110620100A (zh) * 2019-09-25 2019-12-27 上海先方半导体有限公司 一种适用于高密度高功率的封装结构及制造方法

Also Published As

Publication number Publication date
EP1458024A2 (en) 2004-09-15
US20040173914A1 (en) 2004-09-09
EP1458024A3 (en) 2006-08-16

Similar Documents

Publication Publication Date Title
JP2004327951A (ja) 半導体装置
US6657311B1 (en) Heat dissipating flip-chip ball grid array
US8604603B2 (en) Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
JP4036742B2 (ja) パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
US7224048B1 (en) Flip chip ball grid array package
US20040217485A1 (en) Stacked flip chip package
US20060249852A1 (en) Flip-chip semiconductor device
TW201411788A (zh) 集成電路封裝件及其裝配方法
JP5617548B2 (ja) 半導体装置の製造方法
JP2000150735A (ja) 回路組立体および集積回路デバイスに放熱器を接続する方法
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
WO2008003223A1 (en) Semiconductor package system and method of improving heat dissipation of a semiconductor package
US7605020B2 (en) Semiconductor chip package
TWI764316B (zh) 半導體結構及其製造方法
US20120168936A1 (en) Multi-chip stack package structure and fabrication method thereof
US6828676B2 (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit
JP4467380B2 (ja) 半導体パッケージ、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
TWI391084B (zh) 具有散熱件之電路板結構
JP2011035352A (ja) 半導体装置
TW200408087A (en) Thermal enhance semiconductor package
JP4334542B2 (ja) パッケージ構造
TW578282B (en) Thermal- enhance MCM package
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
JP2010074072A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819