JP5617548B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5617548B2
JP5617548B2 JP2010252910A JP2010252910A JP5617548B2 JP 5617548 B2 JP5617548 B2 JP 5617548B2 JP 2010252910 A JP2010252910 A JP 2010252910A JP 2010252910 A JP2010252910 A JP 2010252910A JP 5617548 B2 JP5617548 B2 JP 5617548B2
Authority
JP
Japan
Prior art keywords
substrate
resin layer
semiconductor chip
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010252910A
Other languages
English (en)
Other versions
JP2012104706A (ja
Inventor
浩永 安川
浩永 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010252910A priority Critical patent/JP5617548B2/ja
Priority to US13/287,701 priority patent/US8614517B2/en
Priority to CN2011103446665A priority patent/CN102468245A/zh
Publication of JP2012104706A publication Critical patent/JP2012104706A/ja
Application granted granted Critical
Publication of JP5617548B2 publication Critical patent/JP5617548B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2938—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29384—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に係わる。
近年、コンピュータ、携帯電話、ＰＤＡ（Personal Digital Assistance）等の電子機器の小型化、高機能化・高速化が進んでいる。それに伴い、こうした電子機器向けのＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の半導体チップを搭載した半導体装置のさらなる小型化、高速化及び高密度化が要求されている。
半導体装置の小型化、高速化及び高密度化は、消費電力の増加を招き、単位体積当たりの発熱量も増加する傾向にある。
従来、半導体チップの実装構造として、半導体チップの電極が形成された面をフェイスダウンにした状態で、基板にハンダバンプを用いてフリップチップ実装する構造が知られている。
フリップチップ実装された半導体装置は、半導体チップ及び基板の熱膨張率の差異によっては、発熱によりハンダバンプによる接合部に応力が発生し、接続信頼性を低下させる、という問題がある。
また、同様に、半導体チップをフリップチップ実装した半導体装置の反り量が大きいと、半導体装置を実装基板に実装する際の２次実装信頼性を低下させる、という問題がある。
このような問題に対して、半導体チップと基板との間の隙間をアンダーフィルにて充填し硬化させると共に、基板の一部を樹脂層で覆う構成の半導体装置が提案されている（例えば、特許文献１を参照）。
即ち、例えば、図７Ａに半導体装置の斜視図を示し、図７Ｂに図７ＡのＡ−Ａ´における断面図を示すように、基板１０１と、その上の半導体チップ１０２との間の隙間を、アンダーフィル１０５により充填している。
基板１０１及び半導体チップ１０２は、基板１０１の表面（図中上面）の電極パッド１０３と、半導体チップ１０２の下面のハンダバンプ１０４とによって、電気的に接続されている。アンダーフィル１０５は、電極パッド１０３及びハンダバンプ１０４が接続された部分以外に充填されている。
そして、半導体チップ１０２の周囲の基板１０１を樹脂層１１０で覆って、半導体装置１００を構成している。
また、基板１０１の裏面（図中下面）側には、ハンダボール１０６が形成されている。
この構成とすることにより、アンダーフィルと基板上の樹脂層によって、ハンダバンプにかかる応力が緩和されるため、接続信頼性が向上する。また、基板の外力に対する変形を抑制することができる。
特開２００７−３３５７４０号公報
しかしながら、基板表面状態やアンダーフィル塗布量等のバラツキにより、アンダーフィルが半導体チップと基板の間に浸入する際に空気を巻き込み、ボイドを生じることがある。アンダーフィル内にボイドが存在した場合、半導体装置を実装基板に実装する際にハンダバンプが電気ショートすることが考えられる。
特に、基板の電極パッド及び半導体チップのバンプの接続部について、その個数が増大することや、その間隔が狭くなることにより、アンダーフィル内にボイドが生じやすくなる。
また、アンダーフィルと封止用の樹脂層との材料の選定によっては、ハンダバンプの応力が大きくなって、ハンダバンプの接続信頼性低下や半導体装置の反り量が大きくなり、半導体装置の実装基板への２次実装信頼性を低下することも考えられる。
上述した問題の解決のために、本発明においては、アンダーフィル内にボイドを発生することなく、十分なハンダバンプの接続信頼性と半導体装置の実装基板への２次実装信頼性を実現することを可能にする、半導体装置の製造方法を提供するものである。
本発明の半導体装置の製造方法は、基板表面に形成された電極パッドに電気的に接続するように、基板上に半導体チップを設置する工程と、基板上及び、基板と半導体チップとの間に、トランスファーモールド法により、第１の樹脂層を形成する工程とを含む。
そして、第１の樹脂層上に積層して、トランスファーモールド法により、第１の樹脂層よりも弾性率が大きい、第２の樹脂層を形成する工程を含む。
上述の本発明の半導体装置の製造方法によれば、基板上及び、基板と半導体チップとの間に、第１の樹脂層を形成し、この第１の樹脂層上に積層して、第１の樹脂層よりも弾性率が大きい第２の樹脂層を形成する。
これにより、上述したように、基板と半導体チップの間にボイドの発生がなく、基板と半導体チップとの接続部に発生する応力を低減することができ、半導体装置の反り量を低減することが可能な半導体装置を製造することが可能になる。
上述の本発明によれば、基板と半導体チップの間にボイドの発生がなく、基板と半導体チップとの接続部に発生する応力を低減すると共に半導体装置の反り量を低減することが可能である。
従って、本発明により、半導体チップと基板との接続部の接続信頼性と、基板への２次実装信頼性とを向上することが可能になる。
本発明の第１の実施の形態の半導体装置の概略構成図（断面図）である。 図１の半導体装置の製造方法を示す製造工程図である。 図１の半導体装置の製造方法を示す製造工程図である。 図１の半導体装置の製造方法を示す製造工程図である。 本発明の第２の実施の形態の半導体装置の概略構成図（断面図）である。 シミュレーションの結果を示す図である。 Ａ、Ｂ 従来提案されている半導体装置の概略構成図である。
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．変形例
４．シミュレーション
＜１．第１の実施の形態＞
本発明の半導体装置の第１の実施の形態の概略構成図（断面図）を、図１に示す。
この半導体装置１０は、基板１１上に半導体チップ１２が設けられて構成されている。
基板１１の上面には、図示しないが、電極パッドが形成されており、この電極パッドに、半導体チップ１２の下面に形成されたハンダバンプ１３が接続されていることにより、基板１１の電極パッドと半導体チップ１２とが電気的に接続されている。
また、基板１１の下面には、ハンダボール１４が設けられている。
本実施の形態の半導体装置１０においては、特に、基板１１上に形成する樹脂層を、下層の第１の樹脂層２１と上層の第２の樹脂層２２とを積層した構成としている。さらに、第１の樹脂層２１を、基板１１と半導体チップ１２との間の隙間にもトランスファーモールド法にて充填している。
これにより、基板１１と半導体チップ１２との間にアンダーフィルを使用しないため、基板表面状態やアンダーフィル塗布量等のバラツキにより、アンダーフィルが半導体チップと基板の間に浸入する際に空気を巻き込み、ボイドを生じることがなくなる。
そして、上層の第２の樹脂層２２は、下層の第１の樹脂層２１よりも、弾性率が大きい構成としている。
これにより、弾性率の小さい第１の樹脂層２１によってハンダバンプ１３に発生する応力を低減することができる。また、弾性率の大きい第２の樹脂層２２によって、半導体装置１０の反り量を低減することができる。
第１の樹脂層２１の厚さは、基板１１の表面から半導体チップ１２の下面までの高さよりも大きくなっており、基板１１と半導体チップ１２の間の隙間には、第１の樹脂層２１のみが充填されている。
第２の樹脂層２２は、半導体チップ１２よりも外側に形成されている。
そして、第２の樹脂層２２の上面は、半導体チップ１２の上面よりも下方の位置に形成されており、半導体チップ１２の上面が露出している。
これにより、半導体チップ１２の上面が第２の樹脂層２２で覆われている構成と比較して、半導体チップ１２の上面から放熱しやすくなる。
第１の樹脂層２１及び第２の樹脂層２２には、従来から封止樹脂として用いられている樹脂を使用することができる。例えば、エポキシ樹脂等の熱硬化性樹脂が挙げられる。
エポキシ樹脂において、弾性率を変えるには、例えば、ベースのエポキシ樹脂の化学構造や分子量、もしくは、樹脂に含有させるフィラー（カーボンやシリカ等）の粒子径や含有率を変えればよい。
第１の樹脂層２１及び第２の樹脂層２２は、好ましくは、従来使用されていたアンダーフィルと比較して、弾性率が大きい構成とする。
第１の樹脂層２１及び第２の樹脂層２２は、好ましくは、トランスファーモールド法により形成された構成とする。
これにより、基板１１と半導体チップ１２との間の隙間に充填された第１の樹脂層２１において、ボイドの発生を抑制することができるので、半導体装置１０を実装基板に実装する際にハンダバンプが電気ショートすることがなくなる。
本実施の形態において、半導体チップ１２の構成は、特に限定されるものではなく、各種の半導体チップを使用することができる。
例えば、ＣＰＵ（中央処理装置）やＭＰＵ（マイクロプロセッサ）、ＡＳＩＣ（Application Specific Integrated Circuit）等の半導体チップを使用することができる。
本実施の形態において、基板１１の構成は特に限定されない。
特に、コア材を含まないコアレス基板の場合には、基板１１が柔らかく反りやすいので、第１の樹脂層２１及び第２の樹脂層２２を基板１１上に形成することによって、基板１１を補強して、反りを抑制することが有効である。
本実施の形態の半導体装置１０は、例えば、以下に説明するようにして、製造することができる。
まず、図２に示すように、基板１１の表面の電極パッドに、半導体チップ１２の下面のハンダバンプ１３を接続して、基板１１上に半導体チップ１２を実装する。
次に、トランスファーモールド法により、図３に示すように、基板１１上に第１の樹脂層２１を形成すると共に、基板１１と半導体チップ１２との間に第１の樹脂層２１を充填する。このとき、第１の樹脂層２１の厚さは、基板１１から半導体チップ１２の下面までの高さ以上とする。
続いて、トランスファーモールド法により、図４に示すように、半導体チップ１２の周囲の第１の樹脂層２１上に、第２の樹脂層２２を形成する。
このとき、好ましくは、第２の樹脂層２２の上面を、半導体チップ１２の上面よりも下方に位置するようにして、半導体チップ１２の上面を露出させる。
その後、基板１１の裏面に、ハンダボール１４を形成する。
このようにして、図１に示した半導体装置１０を製造することができる。
上述の本実施の形態の半導体装置１０の構成によれば、基板１１上に、下層の第１の樹脂層２１と上層の第２の樹脂層２２とを積層した構成として、第１の樹脂層２１を基板１１と半導体チップ１２との間の隙間にも充填している。そして、上層の第２の樹脂層２２は、下層の第１の樹脂層２１よりも、弾性率が大きい構成としている。
これにより、基板１１と半導体チップ１２との間にアンダーフィルを使用しないため、基板表面のラフネス状態やアンダーフィル塗布量等のバラツキにより、アンダーフィルが半導体チップと基板の間に浸入する際に空気を巻き込みボイドを生じることがない。
また、弾性率の小さい第１の樹脂層２１によってハンダバンプ１３に発生する応力を低減することができ、弾性率の大きい第２の樹脂層２２によって、半導体装置１０の反り量を低減することができる。
このように、アンダーフィル内にボイドを発生させることなく、ハンダバンプ１３に発生する応力を低減することができると共に、半導体装置１０の反り量を低減することができる。これにより、ハンダバンプ１３の接続信頼性と基板１１への２次実装信頼性とを向上することができる。
＜２．第２の実施の形態＞
本発明の半導体装置の第２の実施の形態の概略構成図（断面図）を、図５に示す。
この半導体装置２０は、基板１１上に接続された半導体チップ１２の上に、半導体チップ１２を冷却するための冷却部材１７が設けられている。
冷却部材１７と、半導体チップ１２の周囲の第２の樹脂層２２との間は、接着剤１５により接続されている。
また、冷却部材１７と半導体チップ１２の上面との間は、熱インターフェース材料層１６により接続されている。
冷却部材１７としては、従来から公知の各種冷却部材を使用することができる。
例えば、金属製ヒートシンク、水冷式ヒートシンク、ペルチェ素子、等が挙げられる。
熱インターフェース材料層１６に使用される材料は、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂、ポリオレフィン系樹脂、シアネートエステル系樹脂、フェノール樹脂、ナフタレン系樹脂のいずれかの樹脂を主成分として、この主成分に、Ａｇ，Ｐｄ，Ｃｕ，Ａｌ，Ａｕ，Ｍｏ，Ｗ等の元素や、ダイヤモンド、アルミナ、ＡｌＮ、ムライト、ＢＮ、ＳｉＣ等のセラミック材料を含有するものが挙げられる。
その他の構成は、第１の実施の形態の半導体装置１０と同様であるので、重複説明を省略する。
上述の本実施の形態の半導体装置２０の構成によれば、第１の実施の形態の半導体装置１０と同様に、下層の第１の樹脂層２１と上層の第２の樹脂層２２とを積層し、第１の樹脂層２１を基板１１と半導体チップ１２との間の隙間にも充填している。そして、上層の第２の樹脂層２２は、下層の第１の樹脂層２１よりも、弾性率が大きい構成としている。
これにより、基板１１と半導体チップ１２との間にアンダーフィルを使用しないため、基板表面のラフネス状態やアンダーフィル塗布量等のバラツキにより、アンダーフィルが半導体チップと基板の間に浸入する際に空気を巻き込みボイドを生じることがない。
また、弾性率の小さい第１の樹脂層２１によってハンダバンプ１３に発生する応力を低減することができ、弾性率の大きい第２の樹脂層２２によって、半導体装置１０の反り量を低減することができる。
従って、ハンダバンプ１３の接続信頼性と基板１１への２次実装信頼性とを向上することができる。
また、本実施の形態の半導体装置２０の構成によれば、半導体チップ１２の上面は第２の樹脂層２２には覆われておらず、熱インターフェース材料層１６を介して、冷却部材１７に接続されている。
これにより、半導体チップ１２の熱を、冷却部材１７で効率良く冷却することができる。
＜３．変形例＞
上述した各実施の形態では、半導体チップ１２よりも外側の基板１１上には、第１の樹脂層２１及び第２の樹脂層２２のみが形成されていた。
これに対して、半導体チップ１２よりも外側の部分の基板１１上に、さらに、キャパシタやレジスタ等の受動素子を設けて、この受動素子を第１の樹脂層２１及び第２の樹脂層で覆う構成としてもよい。
本発明の半導体装置によれば、半導体装置の反り量を低減することができるため、これら受動素子の実装信頼性をも向上することができ、コアレス基板を用いても十分な実装信頼性を確保することが可能になる。
図５に示した第２の実施の形態では、半導体チップ１２の上に熱インターフェース材料層１６を介して冷却部材１７を接続していた。
本発明では、冷却部材を設ける場合の構成は、図５に示した構成に限定されるものではなく、その他の構成も可能である。例えば、半導体チップ上に、ヒートスプレッダを介して、ヒートシンクを接続する構成も可能である。冷却部材の大きさは、半導体チップ全面を冷却できれば良いので、半導体チップの上面と同程度以上であればよい。冷却部材の形状は、図５の平板状の他に、フィン等の突出部が設けられた構成としてもよい。
上述の各実施の形態では、基板１１と半導体チップ１２とを、ハンダバンプ１３を用いてフリップチップ接続していたが、本発明において、基板と半導体チップとの接続は、その他の構成とすることも可能である。
例えば、Ａｕ−ＡｕスタッドバンプやＡｕ−はんだ接続を用いることや、フリップチップ接続以外の接続方法とすることも可能である。
少なくとも、基板と半導体チップとの間に、第１の樹脂層を充填することが可能な構成であれば、本発明を適用することができる。
＜４．シミュレーション＞
シミュレーションを用いて、本発明の半導体装置の構成と、従来の半導体装置の構成とで、特性を比較した。
基板上に半導体チップが接続され、基板と半導体チップとの間を、第１の樹脂（従来の構成の場合はアンダーフィル）として、基板の半導体チップよりも外側の部分に、キャパシタ等の受動素子が接続されたモデルを用いて、シミュレーションを行った。
そして、シミュレーションを行って、基板に接続されたハンダバンプに発生する応力と、半導体装置全体の反り量とを、それぞれ求めた。
第１の樹脂、第２の樹脂、アンダーフィルの特性は、表１に示すように設定した。
第１の樹脂のガラス転移温度Ｔｇ以下の弾性率は、表２に示すように、値を変えた５つの例を設定した。
Figure 0005617548
Figure 0005617548
シミュレーションを行った結果として、第１の樹脂の弾性率と、ハンダバンプの応力及び反り量との関係を、図６に示す。
従来の半導体装置の構成については、ハンダバンプに発生する応力を白抜き三角で示し、反り量を白抜き丸で示している。
本発明の半導体装置の構成については、ハンダバンプに発生する応力を黒三角で示し、反り量を黒丸で示した。
図６に示す結果より、本発明の半導体装置のハンダバンプに発生する応力と反り量が従来の半導体装置に比べ小さく信頼性が向上することがわかる。
また、第１の樹脂の弾性率が第２の樹脂の弾性率よりも大きい場合には、反り量の改善効果が小さくなることがわかる。
さらに、この条件では、第１の樹脂の弾性率を５００ｋｇｆ／ｍｍ２以上にすれば、ハンダバンプにかかる応力を十分に小さくできることがわかる。
そして、反り量も考慮すると、応力と反り量を共に十分に小さくできる、第１の樹脂の弾性率の範囲は、８００〜１５００ｋｇｆ／ｍｍ２程度と考えられる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
１０，２０ 半導体装置、１１ 基板、１２ 半導体チップ、１３ ハンダバンプ、１４ ハンダボール、１６ 熱インターフェース材料層、１７ 冷却部材、２１ 第１の樹脂層、２２ 第２の樹脂層

Claims (2)

  1. 基板表面に形成された電極パッドに電気的に接続するように、前記基板上に半導体チップを設置する工程と、
    前記基板上及び、前記基板と前記半導体チップとの間に、トランスファーモールド法により、第１の樹脂層を形成する工程と、
    前記第１の樹脂層上に積層して、トランスファーモールド法により、前記第１の樹脂層よりも弾性率が大きい、第２の樹脂層を形成する工程とを含む
    半導体装置の製造方法。
  2. 前記第２の樹脂層の上面が、前記半導体チップの上面よりも下方に位置するように、前記第２の樹脂層を形成する、請求項１に記載の半導体装置の製造方法。
JP2010252910A 2010-11-11 2010-11-11 半導体装置の製造方法 Expired - Fee Related JP5617548B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010252910A JP5617548B2 (ja) 2010-11-11 2010-11-11 半導体装置の製造方法
US13/287,701 US8614517B2 (en) 2010-11-11 2011-11-02 Semiconductor device and method of manufacturing the same
CN2011103446665A CN102468245A (zh) 2010-11-11 2011-11-04 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010252910A JP5617548B2 (ja) 2010-11-11 2010-11-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012104706A JP2012104706A (ja) 2012-05-31
JP5617548B2 true JP5617548B2 (ja) 2014-11-05

Family

ID=46047053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010252910A Expired - Fee Related JP5617548B2 (ja) 2010-11-11 2010-11-11 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8614517B2 (ja)
JP (1) JP5617548B2 (ja)
CN (1) CN102468245A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014136484A1 (ja) * 2013-03-07 2014-09-12 住友ベークライト株式会社 装置、接着剤用組成物、接着シート
KR102161173B1 (ko) * 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US9559064B2 (en) 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
US9831190B2 (en) * 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
JP2016161743A (ja) * 2015-03-02 2016-09-05 ソニー株式会社 表示装置および撮像装置
US10845375B2 (en) * 2016-02-19 2020-11-24 Agjunction Llc Thermal stabilization of inertial measurement units
WO2018038134A1 (ja) * 2016-08-23 2018-03-01 株式会社村田製作所 回路モジュール
DE102017205247A1 (de) * 2017-03-28 2018-10-04 Robert Bosch Gmbh Elektronikmodul
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置
JP7238301B2 (ja) * 2018-09-05 2023-03-14 株式会社レゾナック 材料の選定方法及びパネルの製造方法
US11469152B2 (en) * 2019-10-14 2022-10-11 Mediatek Inc. Semiconductor chip package and fabrication method thereof
JP2021129084A (ja) 2020-02-17 2021-09-02 キオクシア株式会社 半導体装置およびその製造方法
JP2022064191A (ja) * 2020-10-13 2022-04-25 富士電機株式会社 半導体モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3128291B2 (ja) * 1990-10-31 2001-01-29 株式会社東芝 マレイミド樹脂組成物およびこれを用いた樹脂封止型半導体装置
JPH11220077A (ja) * 1997-10-15 1999-08-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JP3119230B2 (ja) * 1998-03-03 2000-12-18 日本電気株式会社 樹脂フィルムおよびこれを用いた電子部品の接続方法
JP2001326304A (ja) * 2000-05-15 2001-11-22 Toshiba Corp 半導体装置及びその製造方法
JP2002118130A (ja) * 2000-10-06 2002-04-19 Apic Yamada Corp マトリクスパッケージの樹脂封止方法
JP4155999B2 (ja) * 2006-06-02 2008-09-24 株式会社ソニー・コンピュータエンタテインメント 半導体装置および半導体装置の製造方法
JP4963879B2 (ja) 2006-06-16 2012-06-27 株式会社ソニー・コンピュータエンタテインメント 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US8614517B2 (en) 2013-12-24
CN102468245A (zh) 2012-05-23
JP2012104706A (ja) 2012-05-31
US20120119372A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
JP5617548B2 (ja) 半導体装置の製造方法
TWI529878B (zh) 集成電路封裝件及其裝配方法
US7843058B2 (en) Flip chip packages with spacers separating heat sinks and substrates
US7224048B1 (en) Flip chip ball grid array package
JP4926692B2 (ja) 配線基板及びその製造方法と半導体装置
US6770981B2 (en) Composite interposer for BGA packages
US7211889B2 (en) Semiconductor package and method for manufacturing the same
US20060249852A1 (en) Flip-chip semiconductor device
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
JP2004288834A (ja) 電子部品の実装方法、実装構造及びパッケージ基板
JP2009239256A (ja) 半導体装置及びその製造方法
JP2004327951A (ja) 半導体装置
CN113035786A (zh) 半导体结构及其制造方法
JP2012186393A (ja) 電子装置、携帯型電子端末機、及び電子装置の製造方法
JP3813540B2 (ja) 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
JP2011044654A (ja) 半導体装置
JP2010074072A (ja) 半導体装置および半導体装置の製造方法
US20060278975A1 (en) Ball grid array package with thermally-enhanced heat spreader
JP5278011B2 (ja) 半導体の冷却構造及びその製造方法
JP4577980B2 (ja) 実装基板
US20060180944A1 (en) Flip chip ball grid array package with constraint plate
JP3374812B2 (ja) 半導体装置
JP4398223B2 (ja) 半導体装置
JP2004193274A (ja) 電子部品実装構造及びその製造方法
WO2023021888A1 (ja) 電子部品モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

LAPS Cancellation because of no payment of annual fees