JP7238301B2 - 材料の選定方法及びパネルの製造方法 - Google Patents
材料の選定方法及びパネルの製造方法 Download PDFInfo
- Publication number
- JP7238301B2 JP7238301B2 JP2018165897A JP2018165897A JP7238301B2 JP 7238301 B2 JP7238301 B2 JP 7238301B2 JP 2018165897 A JP2018165897 A JP 2018165897A JP 2018165897 A JP2018165897 A JP 2018165897A JP 7238301 B2 JP7238301 B2 JP 7238301B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- panel
- sealing layer
- amount
- warpage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 title claims description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000010187 selection method Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims description 126
- 238000007789 sealing Methods 0.000 claims description 47
- 239000004065 semiconductor Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 22
- 239000011247 coating layer Substances 0.000 claims description 11
- 238000012916 structural analysis Methods 0.000 claims description 11
- 238000005538 encapsulation Methods 0.000 claims description 3
- 230000005484 gravity Effects 0.000 claims description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 10
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 230000009477 glass transition Effects 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000003475 lamination Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 101150091203 Acot1 gene Proteins 0.000 description 1
- 102100025854 Acyl-coenzyme A thioesterase 1 Human genes 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Description
図1はFO-PLPの一例を模式的に示す断面図である。図1に示すパネル10は、半導体パッケージの製造に用いられるものである。パネル10は、裏面コート層6と、裏面コート層6上に配置された多数の半導体素子3と、半導体素子3を覆うように形成された封止層5と、封止層5の表面5a上に形成された絶縁層8とを備える。図1には四つの半導体素子3を図示したが、図1はあくまでも模式図であり、実際のFO-PLPは、千個を超える半導体素子を含む場合もある(実施例参照)。パネル10の形状は、例えば、正方形又は長方形であり、一辺の長さは例えば300~600mmである。なお、パネル10の形状は四角形に限定されず、円形又は楕円、四角形以外の多角形であってもよい。半導体素子3は、例えば、一辺の長さが1~20mmの正方形又は長方形である。
本実施形態に係る材料の選定方法は、例えば、パネル10の量産を続けていたところ、パネル10を構成する材料の一部又は全部の変更が必要となった場合に有用である。本実施形態に係る選定方法によって新たな材料を選定することで、過度な試行錯誤を要することなく、比較的短期間のうちに、新たな材料でパネルの量産が可能である。
(A)封止層5、裏面コート層6及び絶縁層8を構成する材料の特性が入力されたパネル10の仮想モデルを、構造解析ソフトウェアを使用して構築する工程。
(B)仮想モデルの反り量を算出する工程。
(C)封止層5、裏面コート層6及び絶縁層8を構成する材料のうち、パネルの反り量に影響を及ぼす材料の特性を構造解析によって把握する工程。
(D)上記(C)工程で把握された情報に基づき、仮想モデルの反り量が低減されるように、封止層5、裏面コート層6及び絶縁層8を構成する材料のうち、少なくとも一つを新たに選定する工程。
本実施例に係るFO-PLP(サイズ:300mm×300mm)を以下のようにして作製した。まず、300mm×300mmのキャリア(支持体)の表面に、熱剥離型の仮固定材(TBF:Temporary bonding film)をラミネートした。これにより仮固定層を形成した。仮固定層の表面に、計1681個(縦41個×横41個)の半導体素子(サイズ5.0mm×5.0mmのシリコンダイ)をマウンタ(富士機械製造株式会社製、NXT-Hw)を用いてマウントした。
表1において、E1は各材料のTgより低温での弾性率を意味し、E2は各材料のTgより高温での弾性率を意味する。CTE1は各材料のTgより低温での熱膨張率を意味し、CTE2は各材料のTgより高温での弾性率を意味する。
三次元加熱表面形状測定装置(Akrometrix社製、サーモレイAXP)を使用し、本実施例に係るFO-PLPの常温におけるパネル反り量を測定した。なお、絶縁層が形成されている面を上にしてパネルを水平の面に置いたとき、凹状の反りを+方向の反りとし、他方、凸状の反りを-方向の反りとした。その結果、本実施例に係るFO-PLPの反り量は-5.1mmであった。
構造解析ソフトウェア(MSCソフトウェア株式会社製、Marc2017)を使用し、本実施例に係るFO-PLPの構造解析を行った。FO-PLPの対称性を考慮し、本実施例に係るFO-PLPと同じ構造のモデルを1/4モデルで作成した。要素クラスは20節点の六面体とした。作製したモデルの節点数は371732となり、要素数は70561となった。
構造解析において、入力した封止層及び裏面コート層の材料特性(弾性率、熱膨張率、硬化収縮率及びガラス転移温度)をそれぞれ変化させて解析を行うことで、材料特性がパネル反り量に及ぼす影響を評価した。弾性率、熱膨張率及び硬化収縮率については、表1に示した値を基準として±25%変化させ、ガラス転移温度(Tg)については±20℃変化させた。図3(a)及び図3(b)に評価結果を示す。これらの図に示したグラフは、表1に示した材料の特性(Ref.)を入力して得られた反り量を基準(0%)としてパネル反り量の変化率を示したものである。変化率がマイナスになるとパネル反りが少なくなり、より平坦な状態に近づくことを示している。グラフに示された結果から、パネル反りに大きな影響を与えている座利用特性は、封止層及び裏面コート層ともに弾性率及び熱膨張率であることが分かった。また、裏面コート層のガラス転移温度を高くすると、パネルの反り量が増加することが確認された。これは、裏面コート層のガラス転移温度が高くなることで、弾性率が大きい温度領域がより高温に広がるためと推察される。
材料特性がパネル反り量に及ぼす影響に関する解析結果を基に、パネル反り量を減少されることが可能であると考えられる材料の組み合わせを選定した(表2)。これらの材料を使用して上記と同様にしてFO-PLPパネルを作製して反り量を測定するとともに、モデルの反り量を算出した。その結果、作製したFO-PLPのパネル反り量は+0.5mmであり、構造解析により算出された反り量は-0.3mmであった。構造解析を用いて選定した材料を使用することで、反り量がより低減されたパネルを作製することができた。
Claims (5)
- 半導体パッケージの製造に用いられるパネルの材料の選定方法であって、
前記パネルは、裏面コート層と、前記裏面コート層上に配置された多数の半導体素子と、前記多数の半導体素子を覆うように形成された封止層と、前記封止層の表面上に形成された絶縁層とを備え、
(A)前記裏面コート層、前記封止層及び前記絶縁層を構成する材料の特性が入力された前記パネルの仮想モデルを、構造解析ソフトウェアを使用して構築する工程と、
(B)前記仮想モデルの反り量を算出する工程と、
(C)前記裏面コート層、前記封止層及び前記絶縁層を構成する材料のうち、前記パネルの反り量に影響を及ぼす材料の特性を構造解析によって把握する工程と、
(D)前記(C)工程で把握された情報に基づき、前記仮想モデルの反り量が低減されるように、前記裏面コート層、前記封止層及び前記絶縁層を構成する材料のうち、少なくとも一つを新たに選定する工程と、
を含み、
前記仮想モデルの境界条件として重力を適用する、選定方法。 - 前記(A)工程で入力された前記材料の特性は、実際に作製されたパネルを構成する材料の特性である、請求項1に記載の選定方法。
- 実際に作製された前記パネルの反り量に合うように、前記仮想モデルのチューニングする工程を更に含む請求項2に記載の選定方法。
- 前記パネルの反り量に影響を及ぼす材料の特性は、封止層の弾性率及び熱膨張率、並びに、裏面コート層の弾性率及び熱膨張率である、請求項1~3のいずれか一項に記載の選定方法。
- 半導体パッケージの製造に用いられるパネルの製造方法であって、
請求項1~4のいずれか一項に記載の選定方法によって選定される材料であって当該パネルの製造に使用する材料を準備する工程と、
支持体の表面に仮固定層を形成する工程と、
前記仮固定層の表面に複数の半導体素子を配置する工程と、
前記複数の半導体素子を覆うように封止層を形成する工程と、
前記仮固定層及び前記支持体を剥離する工程と、
前記仮固定層が剥離されたことによって露出した前記複数の半導体素子及び前記封止層の裏面を覆うように裏面コート層を形成する工程と、
前記封止層の表面に絶縁層を形成する工程と、
を含む、パネルの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018165897A JP7238301B2 (ja) | 2018-09-05 | 2018-09-05 | 材料の選定方法及びパネルの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018165897A JP7238301B2 (ja) | 2018-09-05 | 2018-09-05 | 材料の選定方法及びパネルの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020038924A JP2020038924A (ja) | 2020-03-12 |
JP7238301B2 true JP7238301B2 (ja) | 2023-03-14 |
Family
ID=69738209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018165897A Active JP7238301B2 (ja) | 2018-09-05 | 2018-09-05 | 材料の選定方法及びパネルの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7238301B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004186497A (ja) | 2002-12-04 | 2004-07-02 | Sony Corp | 半導体装置および半導体装置の製造方法 |
WO2010103723A1 (ja) | 2009-03-11 | 2010-09-16 | 日本電気株式会社 | 機能素子内蔵基板、及びその製造方法、並びに電子機器 |
JP2012104706A (ja) | 2010-11-11 | 2012-05-31 | Sony Corp | 半導体装置及びその製造方法 |
JP2013251368A (ja) | 2012-05-31 | 2013-12-12 | Hitachi Chemical Co Ltd | 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置 |
WO2017170643A1 (ja) | 2016-03-31 | 2017-10-05 | 住友ベークライト株式会社 | 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、金属張積層板、樹脂基板、プリント配線基板および半導体装置 |
WO2018003565A1 (ja) | 2016-06-28 | 2018-01-04 | 日本ゼオン株式会社 | 半導体パッケージ製造用支持体、半導体パッケージ製造用支持体の使用、及び半導体パッケージの製造方法 |
WO2018043008A1 (ja) | 2016-08-31 | 2018-03-08 | リンテック株式会社 | 半導体装置の製造方法 |
-
2018
- 2018-09-05 JP JP2018165897A patent/JP7238301B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004186497A (ja) | 2002-12-04 | 2004-07-02 | Sony Corp | 半導体装置および半導体装置の製造方法 |
WO2010103723A1 (ja) | 2009-03-11 | 2010-09-16 | 日本電気株式会社 | 機能素子内蔵基板、及びその製造方法、並びに電子機器 |
JP2012104706A (ja) | 2010-11-11 | 2012-05-31 | Sony Corp | 半導体装置及びその製造方法 |
JP2013251368A (ja) | 2012-05-31 | 2013-12-12 | Hitachi Chemical Co Ltd | 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置 |
WO2017170643A1 (ja) | 2016-03-31 | 2017-10-05 | 住友ベークライト株式会社 | 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、金属張積層板、樹脂基板、プリント配線基板および半導体装置 |
WO2018003565A1 (ja) | 2016-06-28 | 2018-01-04 | 日本ゼオン株式会社 | 半導体パッケージ製造用支持体、半導体パッケージ製造用支持体の使用、及び半導体パッケージの製造方法 |
WO2018043008A1 (ja) | 2016-08-31 | 2018-03-08 | リンテック株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020038924A (ja) | 2020-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7732242B2 (en) | Composite board with semiconductor chips and plastic housing composition and method | |
US7632715B2 (en) | Method of packaging semiconductor devices | |
US7906860B2 (en) | Semiconductor device | |
CN101409266B (zh) | 封装结构 | |
US6873060B2 (en) | Electronic component with a semiconductor chip, method of producing an electronic component and a panel with a plurality of electronic components | |
US20090079064A1 (en) | Methods of forming a thin tim coreless high density bump-less package and structures formed thereby | |
US9589933B2 (en) | Methods of processing wafer-level assemblies to reduce warpage, and related assemblies | |
US20170110393A1 (en) | Circuit board and manufacturing method thereof | |
JP2016004999A (ja) | Icパッケージ用高密度フィルム | |
CN105118788B (zh) | 三维集成电路的制造方法 | |
US8642445B2 (en) | Method and apparatus for reducing package warpage | |
WO2019156695A1 (en) | Method of manufacturing fan out package with carrier-less molded cavity | |
Takekoshi et al. | Warpage suppression during FO-WLP fabrication process | |
CN103474345A (zh) | 用于对层叠衬底进行成形的方法 | |
US10617010B2 (en) | Polymer film stencil process for fan-out wafer-level packaging of semiconductor devices | |
US20150221578A1 (en) | Semiconductor package and method for producing a semiconductor | |
JP2012199342A (ja) | 樹脂モールド基板の製造方法および樹脂モールド基板 | |
US8906749B2 (en) | Method for fabricating a semiconductor device | |
JP7238301B2 (ja) | 材料の選定方法及びパネルの製造方法 | |
US9111688B2 (en) | Method for producing reconstituted wafers with support of the chips during their encapsulation | |
KR102225767B1 (ko) | 다중 웨이퍼 결합 구조를 형성하기 위한 웨이퍼 적층 | |
US10418249B2 (en) | Method and apparatus for using universal cavity wafer in wafer level packaging | |
Su et al. | Warpage Analysis and Optimization of Fan-Out Panel-Level Packaging with Chip-Last Process | |
Gao et al. | The effect of the material and size of the flip-chip plastic package on warping | |
US20230411231A1 (en) | Fan-out type packaging structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220830 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20221031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230213 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7238301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |