KR102225767B1 - 다중 웨이퍼 결합 구조를 형성하기 위한 웨이퍼 적층 - Google Patents

다중 웨이퍼 결합 구조를 형성하기 위한 웨이퍼 적층 Download PDF

Info

Publication number
KR102225767B1
KR102225767B1 KR1020187033253A KR20187033253A KR102225767B1 KR 102225767 B1 KR102225767 B1 KR 102225767B1 KR 1020187033253 A KR1020187033253 A KR 1020187033253A KR 20187033253 A KR20187033253 A KR 20187033253A KR 102225767 B1 KR102225767 B1 KR 102225767B1
Authority
KR
South Korea
Prior art keywords
wafer
epoxy
chuck
heating
depositing
Prior art date
Application number
KR1020187033253A
Other languages
English (en)
Other versions
KR20180135008A (ko
Inventor
앤드류 카힐
조나단 게티
다니엘 디. 로프그린
폴 에이. 드레이크
Original Assignee
레이던 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이던 컴퍼니 filed Critical 레이던 컴퍼니
Publication of KR20180135008A publication Critical patent/KR20180135008A/ko
Application granted granted Critical
Publication of KR102225767B1 publication Critical patent/KR102225767B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

일 양태에서, 방법은 웨이퍼 척을 가열하는 단계, 제1 웨이퍼를 가열하는 단계, 웨이퍼 척 상에 배치된 제1 웨이퍼의 표면의 적어도 일부분을 따라 제1 에폭시를 증착하는 단계, 적어도 부분적으로 제1 웨이퍼를 가로질러 제1 에폭시가 퍼지도록 웨이퍼 척을 회전시키는 단계, 제1 웨이퍼 상에 배치된 제1 에폭시 상에 제2 웨이퍼를 위치시키는 단계 및 이중 웨이퍼 결합 구조를 형성하도록 진공 하에 제2 웨이퍼를 제1 에폭시에 결합시키는 단계를 포함한다.

Description

다중 웨이퍼 결합 구조를 형성하기 위한 웨이퍼 적층
다중 웨이퍼 결합 구조를 형성하기 위한 웨이퍼 적층이 개시된다.
플립 칩 장치들(flip chip devices)은 일반적으로 웨이퍼(wafer) 상에 형성된 집적 회로들(ICs)을 사용하여 제조된다. 패드(pads)들은 집적 회로들의 표면에 추가되고 솔더 볼들(solder balls)은 패드들에 추가된다. 집적 회로들은 웨이퍼로부터 제거된다(예를 들어, 절단된다). 예를 들어, 가열 및 냉각 또는 기계적 응력에 노출되는 동안, 집적 회로들의 휘어짐을 줄이기 위해 때때로 플립 칩들에 추가 재료들(때로는 심 구조물들(shim structures)로 불림)이 추가된다. 그런 다음, 집적 회로들은 플립되고 솔더 볼들은 외부 회로의 커넥터들에 결합된다.
본 명세서에 개시되어 있다.
일 양태에서, 방법은 웨이퍼 척(wafer chuck)을 가열하는 단계, 제1 웨이퍼를 가열하는 단계, 웨이퍼 척 상에 배치된 제1 웨이퍼의 표면의 적어도 일부분을 따라 제1 에폭시를 증착하는 단계, 적어도 부분적으로 제1 웨이퍼를 가로질러 제1 에폭시가 퍼지도록 웨이퍼 척을 회전시키는 단계, 제1 웨이퍼 상에 배치된 제1 에폭시 상에 제2 웨이퍼를 위치시키는 단계 및 이중 웨이퍼 결합 구조를 형성하도록 진공 하에 제2 웨이퍼를 제1 에폭시에 결합시키는 단계를 포함한다.
상기 양태는 다음 특징들 중 하나 이상을 포함할 수 있다. 방법은 제3 웨이퍼를 가열하는 단계; 웨이퍼 척 상에 배치된 제3 웨이퍼의 표면의 적어도 일부분을 따라 제2 에폭시를 증착하는 단계; 적어도 부분적으로 제3 웨이퍼를 가로질러 제2 에폭시가 퍼지도록 웨이퍼 척을 회전시키는 단계; 이중 웨이퍼 결합 구조의 제1 웨이퍼와 접촉하도록 제3 웨이퍼 상에 도포된 제2 에폭시를 위치시키는 단계; 및 삼중 웨이퍼 결합 구조를 형성하도록 진공 하에 제2 에폭시를 제1 웨이퍼에 결합시키는 단계를 포함할 수 있다. 방법은 적어도 65℃ 로 웨이퍼 척을 재가열하는 단계를 포함할 수 있다. 제3 웨이퍼를 가열하는 단계는 제3 웨이퍼를 적어도 65℃로 가열하는 것을 포함할 수 있다. 제3 웨이퍼를 가열하는 단계는 실리콘 웨이퍼(silicon wafer)를 가열하는 것을 포함할 수 있다. 삼중 웨이퍼 결합 구조는 제1 에폭시 및 제2 에폭시가 경화되도록 가열될 수 있다. 웨이퍼 척 상에 배치된 제3 웨이퍼의 표면의 적어도 일부분을 따라 제2 에폭시를 증착하는 단계는 웨이퍼 척이 제1 속도로 회전하는 동안 제2 에폭시를 증착하는 것을 포함할 수 있고, 적어도 부분적으로 제3 웨이퍼를 가로질러 제2 에폭시가 퍼지도록 웨이퍼 척을 회전시키는 단계는 제1 속도에서 제2 속도로 웨이퍼 척의 속도를 증가시키는 것을 포함할 수 있다. 제2 에폭시를 증착하는 단계는 제1 에폭시에 사용되는 재료를 포함할 수 있는 제2 에폭시를 증착하는 것을 포함할 수 있다. 웨이퍼 척을 가열하는 단계는 웨이퍼 척을 65℃로 가열하는 것을 포함할 수 있다. 제1 웨이퍼를 가열하는 단계는 제1 웨이퍼를 65℃로 가열하는 것을 포함할 수 있다. 제1 웨이퍼를 가열하는 단계는 제어된 확장(controlled expansion, CE) 웨이퍼, 스테인리스 강 웨이퍼 또는 티타늄 웨이퍼 중 하나를 가열하는 것을 포함할 수 있다. 제1 에폭시 상에 제2 웨이퍼를 위치시키는 단계는 판독 집적 회로(readout integrated circuit, ROIC) 웨이퍼를 제1 에폭시 상에 위치시키는 것을 포함할 수 있다. ROIC 웨이퍼를 위치시키는 것은 인듐 범프들(bumps)을 포함하는 ROIC 웨이퍼를 위치시키는 것을 포함할 수 있다. 웨이퍼 척 상에 배치된 제1 웨이퍼의 표면의 적어도 일부분을 따라 제1 에폭시를 증착하는 단계는 웨이퍼 척이 제1 속도로 회전하는 동안 제1 에폭시를 증착하는 것을 포함할 수 있다. 제1 웨이퍼를 가로질러 제1 에폭시가 퍼지도록 웨이퍼 척을 회전시키는 단계는 웨이퍼 척의 속도를 제1 속도에서 제2 속도로 증가시키는 것을 포함할 수 있다.
다른 양태에서, 다중-웨이퍼-결합 적층은 제1 웨이퍼 및 제1 에폭시에 의해 제1 웨이퍼에 결합된 제2 웨이퍼를 포함한다. 제1 에폭시는 보이드들(voids)이 없다.
상기 양태는 다음 특징들 중 하나 이상을 포함할 수 있다. 다중 웨이퍼 결합 적층은 제3 제2 에폭시에 의해 제1 웨이퍼에 결합된 웨이퍼를 포함할 수 있고 제2 에폭시는 보이드들이 없을 수 있다. 제1 웨이퍼는 제어된 확장(CE) 웨이퍼, 스테인리스 강 웨이퍼 또는 티타늄 웨이퍼 중 하나일 수 있고, 제2 웨이퍼는 판독 집적 회로(ROIC) 웨이퍼일 수 있다. 제3 웨이퍼는 실리콘일 수 있다. ROIC 웨이퍼는 인듐 범프들을 포함할 수 있다.
본 명세서에 개시되어 있다.
도 1은 다중 웨이퍼 결합 구조를 형성하도록 웨이퍼를 적층하기 위한 프로세스의 예시의 흐름도이다.
도 2는 에폭시를 갖는 제1 웨이퍼의 예시의 도면이다.
도 3a 및 3b는 제1 웨이퍼에 에폭시를 도포하는 데 사용되는 웨이퍼 척의 도면들이다.
도 4a는 제2 웨이퍼 및 제1 웨이퍼의 도면이다.
도 4b는 이중 웨이퍼 결합 구조를 형성하도록 제1 웨이퍼에 부착된 제2 웨이퍼의 도면이다.
도 5a는 에폭시를 갖는 제3 웨이퍼 및 이중 웨이퍼 결합 구조의 도면이다.
도 5b는 삼중 웨이퍼 결합 구조를 형성하도록 이중 웨이퍼 결합 구조에 부착된 제3 웨이퍼의 도면이다.
도 6은 센터링 링(centering ring)의 도면이다.
여기에 설명되는 것은 다중 웨이퍼 결합 구조를 형성하도록 웨이퍼들을 적층하는 것에 사용되는 기술들이다. 종래의 플립 칩 제작과 달리, 예를 들어, 가열 및 냉각 또는 기계적 응력에 노출되는 동안 IC들의 휘어짐을 감소시키기 위해, IC 레벨에서 추가 재료(예를 들어, 심 구조물들)를 추가하는 것과 대조적으로, 웨이퍼 레벨에서 추가 재료가 집적 회로들(ICs)에 추가될 수 있다(즉, 웨이퍼가 추가된다). 일 예시에서, 프로세스는 다수의 IC들(예를 들어, 40개의 IC들)이 동시에 처리될 수 있게 한다. 일 예시에서, 검출기(detector) 재료에 열적으로 매치된 다중 웨이퍼 결합 구조가 여기에 설명된다. 다른 예시에서, 다중 웨이퍼 결합 구조는 균일하고 보이드들(예를 들어, 에어 갭, 에어 포켓, 기포 등)이 없는 하나 이상의 결합 층들(예를 들어, 에폭시 층들)을 포함한다. 여기에 설명된 기술들이 삼중 웨이퍼 결합 구조를 제조하는 것을 설명하지만, 여기에 설명된 기술들은 2개 이상의 웨이퍼들을 갖는 다중 웨이퍼 결합 구조들을 제조하기 위해 사용될 수 있다.
도 1을 참조하여, 프로세스(100)는 다중 웨이퍼 결합 구조를 형성하도록 웨이퍼들을 적층하기 위한 프로세스의 예시이다. 프로세스(100)는 제1 웨이퍼 구조(102)를 형성하도록 제1 웨이퍼의 표면의 적어도 일부분을 따라 제1 에폭시를 증착한다. 진공 하에, 프로세스(100)는 진공 하에, 이중 웨이퍼 결합 구조(106)를 형성하도록 제1 웨이퍼의 제1 에폭시에 제2 웨이퍼를 결합시킨다.
프로세스(100)는 제2 웨이퍼 구조(108)를 형성하기 위해 제3 웨이퍼의 표면의 적어도 일부분을 따라 제2 에폭시를 증착한다. 일 예시에서, 제2 에폭시는 프로세싱 블록(102)에 사용된 동일한 기술을 사용하는 제3 웨이퍼에 도포된다. 프로세스(100)는 진공 하에, 제3 웨이퍼의 제2 에폭시를 제1 웨이퍼(110)에 결합시킨다. 일 예시에서, 제3 웨이퍼의 제2 에폭시는 프로세싱 블록(106)에 사용된 동일한 기술을 사용하는 제1 웨이퍼에 결합된다. 일 예시에서, 제1 에폭시는 제2 에폭시와 동일한 재료이다.
프로세스(100)는 제1 및 제2 에폭시들(112)이 경화되도록 삼중 웨이퍼 결합 구조를 가열한다.
일 예시에서, 제1 및 제3 웨이퍼들은 거의 동일한 열 팽창 계수(coefficient of thermal expansion, CTE)를 가지는 반면에, 제2 웨이퍼는 상이한 CTE를 갖는다. 일 예시에서, 제1, 제2 및 제3 웨이퍼들은 8 인치 웨이퍼들이다; 그러나, 여기에 설명된 프로세스들은 다수의 상이한 크기의 웨이퍼들에 적용될 수 있다. 몇몇 예시들에서, 선택된 웨이퍼들의 두께들은 다양할 수 있다.
일 예시에서, 프로세스(100)가 완료된 후 삼중 웨이퍼 결합 구조는 절단되고 검출기에 부착된다.
도 2, 3a 및 3b를 참조하여, 일 예시에서, 웨이퍼(214) 및 에폭시(216)를 포함하는 단일 웨이퍼 구조(200)가 형성된다. 일 예시에서, 단일 웨이퍼 구조(200)는 가열된 회전 웨이퍼 척(222) 상 가열된 웨이퍼(214)에 에폭시(216)를 도포함으로써 형성된다(도 3a). 일 예시에서, 웨이퍼 척(222) 및 웨이퍼(214)는 약 65℃로 가열된다. 일 예시에서, 웨이퍼 척(222) 및 웨이퍼(214)는 핫 플레이트(hot plate)를 사용하여 개별적으로 가열된다. 일 예시에서, 웨이퍼 척(222)은 에폭시가 도포될 때 4초 동안 500 rpm 으로 회전한다. 일 예시에서, 에폭시는 극저온(예를 들어, -150℃ 이하)을 견딜 수 있는 결합 에폭시이다.
웨이퍼 척(222)의 속도는 예를 들어 에폭시(216)가 웨이퍼(214)를 가로질러 균등하게 분포되도록 증가한다(도 3b). 일 예시에서, 웨이퍼 척(222)은 30초 동안 5,000 rpm으로 회전한다.
일 예시에서, 웨이퍼(214)는 제어된 확장(CE) 웨이퍼이다. 다른 예시에서, 웨이퍼(214)는 스테인리스 강 웨이퍼이다. 또 다른 예시에서, 웨이퍼(214)는 티타늄 웨이퍼이다.
도 4a 및 4b를 참조하여, 웨이퍼(234)는 층(236)을 갖는다. 웨이퍼(234)는 웨이퍼 구조(200)에 도포된다. 일 예시에서, 층(236)은 포토레지스트(photoresist)로 덮인 범프들(예를 들어, 인듐 범프들, 미도시)을 포함한다. 일 예시에서, 웨이퍼(234)는 판독 집적 회로(ROIC) 웨이퍼이다. 일 예시에서, 범프들은 외부 회로(미도시), 예를 들어 검출기(예를 들어, 플립 칩 장치)에 결합하기 위해 사용된다.
진공 전에, 웨이퍼(234) 및 에폭시(216)의 접촉은 가능한 한 최소화된다. 일 예시에서, 웨이퍼(234)는 에폭시(216) 상에 위치되거나 약간 위에 위치된다. 일 특정 예시에서, 센터링 링(예를 들어, 센터링 링(600) (도 6))은 에폭시(216) 너머로 웨이퍼(234)를 매달기 위해 사용된다. 예를 들어, 웨이퍼(234)가 에폭시(216)의 표면 상으로 자연적으로 떨어지게 될 때(예를 들어, 에폭시(216) 위 1인치 이하로부터), 웨이퍼(234)는 예를 들어 얼음 위의 하키용 퍽(hockey puck)과 같은 에어 포켓들에 의해 매달려진다. 다른 예시에서, 팔(예를 들어, 로봇 팔)은 에폭시(216) 너머로 웨이퍼(234)를 매달기 위해 사용된다. 웨이퍼(234) 및 웨이퍼 구조(200)는 진공 하에(예를 들어, 진공 오븐을 사용하여) 위치되어, 웨이퍼(234)는 도 4b에 도시된 바와 같이 에폭시(216) 내에 보이드들이 없는 이중 웨이퍼 결합 구조(300)를 형성하도록 에폭시(216)에 결합된다.
도 5a 및 5b를 참조하여, 단일 웨이퍼 구조(400)는 웨이퍼(444) 및 에폭시(446)를 포함한다. 일 예시에서, 단일 웨이퍼 구조(400)는 여기에 설명된 단일 웨이퍼 구조(200)와 동일한 방식으로 형성된다. 일 예시에서, 에폭시(446)는 에폭시(216)와 거의 동일한 두께이다. 또 다른 예시에서, 에폭시는 극저온(예를 들어, -150℃ 이하)을 견딜 수 있는 결합 에폭시이다. 일 예시에서, 웨이퍼(444)는 실리콘 웨이퍼이다.
진공 전에, 웨이퍼(214) 및 에폭시(446) 사이의 접촉은 가능한 한 최소화된다. 일 예시에서, 웨이퍼(444) 에폭시 코팅된 면은 웨이퍼(214) 상에 위치되거나 약간 위에 위치된다. 일 특정 예시에서, 센터링 링(예를 들어, 센터링 링(600) (도 6))은 웨이퍼(214) 너머로 웨이퍼(444)를 매달기 위해 사용된다. 웨이퍼 구조(400) 및 웨이퍼 구조(300)는 진공 하에(예를 들어, 진공 오븐을 사용하여) 위치되어, 웨이퍼(214)는 삼중 웨이퍼 결합 구조(500)를 형성하도록 에폭시(446)에 결합된다.
삼중 웨이퍼 결합 구조(500)는 에폭시(216) 및 에폭시(446)가 경화되도록 가열된다. 예를 들어, 삼중 웨이퍼 결합 구조(500)는 핫 플레이트를 사용하여 가열된다.
도 6을 참조하여, 센터링 링의 일 예시는 센터링 링(600)이다. 센터링 링은 웨이퍼를 다른 웨이퍼 또는 웨이퍼 구조 너머로 센터링(예를 들어, 웨이퍼 구조(200) 너머로 웨이퍼(234)를 센터링, 이중 웨이퍼 구조(300) 너머로 웨이퍼(444)를 센터링 등) 하기 위해 사람이 손가락들을 사용할 수 있도록 사용되는 갭들(예를 들어, 갭(602a), 갭(602b))을 포함한다.
여기에 설명된 프로세스들은 설명된 특정 예시들로 한정되지 않는다. 예를 들어, 여기에 설명된 프로세스들이 삼중 웨이퍼 결합 구조를 제조하지만 다른 기술들은 이중 이상의 웨이퍼들을 갖는 임의의 웨이퍼 결합 구조를 제조하기 위해 사용될 수 있다. 다른 실시예들에서, 프로세스(100)는 도 1의 특정 프로세싱 순서로 한정되지 않는다. 오히려, 도 1의 임의의 프로세싱 블록들은 상기 제시된 결과들을 달성하기 위해 필요에 따라 재순서, 조합 또는 제거될 수 있고, 병렬로 또는 연속적으로 수행될 수 있다.
여기에 설명된 프로세스들은 설명된 특정 실시예들로 한정되지 않는다. 여기에 설명된 상이한 실시예들의 요소들은 상기 특정하게 제시되지 않은 다른 실시예들을 형성하도록 조합될 수 있다. 여기에 특정하게 설명되지 않은 다른 실시예들은 또한 다음의 청구항들이 범위 내에 있다.
200: 단일 웨이퍼 구조
300: 이중 웨이퍼 결합 구조
500: 삼중 웨이퍼 결합 구조
600: 센터링 링

Claims (25)

  1. 다중 웨이퍼 결합 구조를 형성하기 위한 웨이퍼 적층 방법에 있어서,
    웨이퍼 척을 가열하는 단계;
    열 팽창 계수(CTE)를 갖는 제1 웨이퍼를 가열하는 단계;
    상기 웨이퍼 척 상에 배치된 상기 제1 웨이퍼의 표면의 적어도 일부분을 따라 제1 에폭시를 증착하는 단계;
    적어도 부분적으로 상기 제1 웨이퍼를 가로질러 상기 제1 에폭시가 퍼지도록 상기 웨이퍼 척을 회전시키는 단계;
    제2 웨이퍼를 수용하도록 크기가 된 개구를 가진 센터링 링을 이용함으로써 상기 제1 웨이퍼 상에 배치된 상기 제1 에폭시 위로 상기 제1 웨이퍼와 상이한 CTE를 갖는 제2 웨이퍼를 위치시키는 단계 - 상기 제2 웨이퍼가 상기 제1 웨이퍼 위로 배치된 이후에 상기 제2 웨이퍼는 상기 제1 에폭시로부터 이격되게 유지됨 -; 및
    이중 웨이퍼 결합 구조를 형성하도록 진공 하에 상기 제2 웨이퍼를 상기 제1 에폭시에 결합시키는 단계 - 상기 제2 웨이퍼는 상기 진공이 상기 제1 웨이퍼 및 상기 제2 웨이퍼에 적용된 결과로서 상기 제1 에폭시와 접촉하게 됨 -;
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제1 웨이퍼와 동일한 CTE를 갖는 제3 웨이퍼를 가열하는 단계;
    상기 웨이퍼 척 상에 배치된 상기 제3 웨이퍼의 표면의 적어도 일부분을 따라 제2 에폭시를 증착하는 단계;
    적어도 부분적으로 상기 제3 웨이퍼를 가로질러 상기 제2 에폭시가 퍼지도록 상기 웨이퍼 척을 회전시키는 단계;
    상기 이중 웨이퍼 결합 구조의 제1 웨이퍼와 접촉하도록 상기 제3 웨이퍼 상에 도포된 상기 제2 에폭시를 위치시키는 단계; 및
    삼중 웨이퍼 결합 구조를 형성하기 위해 진공 하에 상기 제2 에폭시를 상기 제1 웨이퍼에 결합시키는 단계;
    를 더 포함하는 방법.
  3. 제2항에 있어서,
    상기 웨이퍼 척을 적어도 65℃로 재가열하는 단계를 더 포함하는 방법.
  4. 제2항에 있어서,
    상기 제3 웨이퍼를 가열하는 단계는 상기 제3 웨이퍼를 적어도 65℃로 가열하는 것을 포함하는 방법.
  5. 제2항에 있어서,
    상기 제3 웨이퍼를 가열하는 단계는 실리콘 웨이퍼를 가열하는 것을 포함하는 방법.
  6. 제2항에 있어서,
    상기 삼중 웨이퍼 결합 구조는 상기 제1 에폭시 및 상기 제2 에폭시가 경화되도록 가열되는 방법.
  7. 제2항에 있어서,
    상기 웨이퍼 척 상에 배치된 상기 제3 웨이퍼의 표면의 적어도 일부분을 따라 상기 제2 에폭시를 증착하는 단계는 상기 웨이퍼 척이 제1 속도로 회전하는 동안 상기 제2 에폭시를 증착하는 것을 포함하고,
    적어도 부분적으로 상기 제3 웨이퍼를 가로질러 상기 제2 에폭시가 퍼지도록 상기 웨이퍼 척을 회전시키는 단계는 상기 웨이퍼 척의 속도를 상기 제1 속도에서 제2 속도로 증가시키는 것을 포함하는 방법.
  8. 제2항에 있어서,
    상기 제2 에폭시를 증착하는 단계는 상기 제1 에폭시에 사용된 재료를 포함하는 제2 에폭시를 증착하는 것을 포함하는 방법.
  9. 제1항에 있어서,
    상기 웨이퍼 척을 가열하는 단계는 상기 웨이퍼 척을 적어도 65℃로 가열하는 것을 포함하는 방법.
  10. 제1항에 있어서,
    상기 제1 웨이퍼를 가열하는 단계는 상기 제1 웨이퍼를 적어도 65℃로 가열하는 것을 포함하는 방법.
  11. 제1항에 있어서,
    상기 제1 웨이퍼를 가열하는 단계는 제어된 확장(CE) 웨이퍼, 스테인리스 강 웨이퍼 또는 티타늄 웨이퍼 중 하나를 가열하는 것을 포함하는 방법.
  12. 제1항에 있어서,
    상기 제1 에폭시 상에 상기 제2 웨이퍼를 위치시키는 단계는 상기 제1 에폭시 상에 판독 집적 회로(ROIC) 웨이퍼를 위치시키는 것을 포함하는 방법.
  13. 제12항에 있어서,
    상기 ROIC 웨이퍼를 위치시키는 것은 인듐 범프들을 포함하는 ROIC 웨이퍼를 위치시키는 것을 포함하는 방법.
  14. 제1항에 있어서,
    상기 웨이퍼 척 상에 배치된 상기 제1 웨이퍼의 표면의 적어도 일부분을 따라 상기 제1 에폭시를 증착하는 단계는 상기 웨이퍼 척이 제1 속도로 회전하는 동안 상기 제1 에폭시를 증착하는 것을 포함하는 방법.
  15. 제14항에 있어서,
    상기 제1 웨이퍼를 가로질러 상기 제1 에폭시가 퍼지도록 상기 웨이퍼 척을 회전시키는 단계는 상기 웨이퍼 척의 속도를 상기 제1 속도에서 제2 속도로 증가시키는 것을 포함하는 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 제1항에 있어서,
    상기 센터링 링은 적어도 하나의 갭을 포함하는 방법.
  23. 다중 웨이퍼 결합 구조를 형성하기 위한 웨이퍼 적층 방법에 있어서,
    웨이퍼 척을 가열하는 단계;
    상기 웨이퍼 척 상에 배치된 제1 웨이퍼를 가열하는 단계;
    상기 제1 웨이퍼의 표면의 적어도 일부분을 따라 제1 에폭시를 증착하는 단계;
    센터링 링을 통해 상기 제1 웨이퍼의 표면 위에 제2 웨이퍼를 매다는 단계 - 상기 센터링 링은 상기 제1 웨이퍼를 수용하도록 크기가 된 내부 개구를 가지고, 상기 제2 웨이퍼는 상기 제1 웨이퍼 및 상기 제2 웨이퍼 사이에 상기 센터링 링의 상기 내부 개구에 형성된 하나 이상의 에어 포켓을 통해 상기 제1 웨이퍼의 표면 위로 매달림 -; 및
    상기 제1 에폭시에 상기 제2 웨이퍼를 결합하는 단계를 포함하는 방법.
  24. 제23항에 있어서,
    상기 제1 에폭시에 상기 제2 웨이퍼를 결합하는 단계는 진공 하에 상기 제1 및 제2 웨이퍼들을 위치하는 것을 포함하는 방법.
  25. 제24항에 있어서,
    상기 제2 웨이퍼는 상기 제1 및 제2 웨이퍼들이 진공 하에 있기 전에 상기 제1 웨이퍼의 표면 위의 제1 높이에 매달려지고 상기 제2 웨이퍼는 상기 제1 및 제2 웨이퍼들이 진공 하에 위치된 후에 제1 웨이퍼의 표면 위의 보다 짧은 제2 위치에 매달려지는 방법.
KR1020187033253A 2016-09-07 2017-05-03 다중 웨이퍼 결합 구조를 형성하기 위한 웨이퍼 적층 KR102225767B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/258,300 US20180068843A1 (en) 2016-09-07 2016-09-07 Wafer stacking to form a multi-wafer-bonded structure
US15/258,300 2016-09-07
PCT/US2017/030796 WO2018048482A1 (en) 2016-09-07 2017-05-03 Wafer stacking to form a multi-wafer-bonded structure

Publications (2)

Publication Number Publication Date
KR20180135008A KR20180135008A (ko) 2018-12-19
KR102225767B1 true KR102225767B1 (ko) 2021-03-09

Family

ID=58709583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187033253A KR102225767B1 (ko) 2016-09-07 2017-05-03 다중 웨이퍼 결합 구조를 형성하기 위한 웨이퍼 적층

Country Status (5)

Country Link
US (2) US20180068843A1 (ko)
EP (1) EP3510632B1 (ko)
JP (1) JP6778317B2 (ko)
KR (1) KR102225767B1 (ko)
WO (1) WO2018048482A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847569B2 (en) 2019-02-26 2020-11-24 Raytheon Company Wafer level shim processing
CN110945660B (zh) * 2019-11-12 2024-01-23 深圳市汇顶科技股份有限公司 堆叠式的芯片、制造方法、图像传感器和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070155129A1 (en) * 2006-01-03 2007-07-05 Erich Thallner Combination of a substrate and a wafer
US20100001188A1 (en) * 2006-11-13 2010-01-07 Raytheon Company Method of construction of CTE matching structure with wafer processing and resulting structure
KR101239282B1 (ko) * 2010-06-21 2013-03-07 브레우어 사이언스 인코포레이션 캐리어 기판으로부터 가역적으로 장착된 디바이스 웨이퍼를 제거하는 장치 및 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0341715A (ja) 1989-07-07 1991-02-22 Toshiba Ceramics Co Ltd スピンコーター
WO1994017557A1 (en) 1993-01-19 1994-08-04 Hughes Aircraft Company Thermally matched readout/detector assembly and method for fabricating same
US5672545A (en) 1994-08-08 1997-09-30 Santa Barbara Research Center Thermally matched flip-chip detector assembly and method
US5804771A (en) 1996-09-26 1998-09-08 Intel Corporation Organic substrate (PCB) slip plane "stress deflector" for flip chip deivces
US5868887A (en) 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method for minimizing warp and die stress in the production of an electronic assembly
EP0886306A1 (en) 1997-06-16 1998-12-23 IMEC vzw Low temperature adhesion bonding method for composite substrates
US20020134503A1 (en) * 2001-03-20 2002-09-26 Accucorp Technical Services, Inc. Silicon wafers bonded to insulator substrates by low viscosity epoxy wicking
DE10320375B3 (de) 2003-05-07 2004-12-16 Süss Micro Tec Laboratory Equipment GmbH Verfahren zum temporären Fixieren zweier flächiger Werksücke
JP2007308678A (ja) * 2005-11-02 2007-11-29 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物
KR100800214B1 (ko) * 2006-12-13 2008-02-01 제일모직주식회사 반도체 조립용 접착 필름 조성물 및 접착 필름
US20080217717A1 (en) * 2007-03-09 2008-09-11 Lockheed Martin Corporation Cte matched multiplexor
DE202009018064U1 (de) * 2008-01-24 2010-12-02 Brewer Science, Inc. Gegenstände beim reversiblen Anbringen eines Vorrichtungswafers an einem Trägersubstrat
JP2009237202A (ja) 2008-03-27 2009-10-15 Sumitomo Chemical Co Ltd 偏光板の製造方法
US8154099B2 (en) * 2009-08-19 2012-04-10 Raytheon Company Composite semiconductor structure formed using atomic bonding and adapted to alter the rate of thermal expansion of a substrate
WO2011058995A1 (ja) * 2009-11-13 2011-05-19 日立化成工業株式会社 半導体装置、半導体装置の製造方法及び接着剤層付き半導体ウェハ
CN103403855B (zh) 2011-02-28 2017-02-22 道康宁公司 晶片结合系统及其结合与剥离的方法
US20130084459A1 (en) 2011-09-30 2013-04-04 3M Innovative Properties Company Low peel adhesive
JP5752639B2 (ja) * 2012-05-28 2015-07-22 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
KR102023623B1 (ko) * 2012-07-03 2019-09-23 삼성전자 주식회사 반도체 소자 형성 방법
CN104364882B (zh) * 2013-05-29 2018-11-16 Ev 集团 E·索尔纳有限责任公司 用以接合衬底的装置及方法
TW201518112A (zh) * 2013-07-16 2015-05-16 Dow Corning 接合晶圓系統及其用於接合及去接合之方法
EP3057913A1 (en) * 2013-10-18 2016-08-24 Corning Incorporated Methods and apparatus providing a substrate and protective coating thereon
US9142694B2 (en) 2013-10-25 2015-09-22 Raytheon Company Focal plane array packaging using isostatic pressure processing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070155129A1 (en) * 2006-01-03 2007-07-05 Erich Thallner Combination of a substrate and a wafer
US20100001188A1 (en) * 2006-11-13 2010-01-07 Raytheon Company Method of construction of CTE matching structure with wafer processing and resulting structure
KR101239282B1 (ko) * 2010-06-21 2013-03-07 브레우어 사이언스 인코포레이션 캐리어 기판으로부터 가역적으로 장착된 디바이스 웨이퍼를 제거하는 장치 및 방법

Also Published As

Publication number Publication date
US20180068843A1 (en) 2018-03-08
WO2018048482A1 (en) 2018-03-15
EP3510632A1 (en) 2019-07-17
EP3510632B1 (en) 2023-01-25
JP2019526172A (ja) 2019-09-12
JP6778317B2 (ja) 2020-10-28
KR20180135008A (ko) 2018-12-19
US10475664B2 (en) 2019-11-12
US20180096833A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
US10985135B2 (en) Methods for controlling warpage in packaging
US8080121B2 (en) Method of bonding, thinning, and releasing wafer
TWI575678B (zh) 電路結構翹曲減小的製造方法其製品
US9786612B2 (en) Methods of processing wafer-level assemblies to reduce warpage, and related assemblies
US10679967B2 (en) Systems enabling lower-stress processing of semiconductor device structures and related structures
US10475764B2 (en) Die bonder and methods of using the same
TW201110310A (en) Method for forming an integrated circuit structure and integrated circuit structure
KR102225767B1 (ko) 다중 웨이퍼 결합 구조를 형성하기 위한 웨이퍼 적층
US10049909B2 (en) Wafer handler and methods of manufacture
Fowler et al. Investigation and methods using various release and thermoplastic bonding materials to reduce die shift and wafer warpage for eWLB chip-first processes
US8444043B1 (en) Uniform solder reflow fixture
Li et al. Characterizations of fan-out wafer-level packaging
Lai et al. Silicon interposer warpage study for 2.5 D IC without TSV utilizing glass carrier CTE and passivation thickness tuning
JP2012028750A (ja) 少なくとも２つの基板同士を、厚さを較正して結合するための方法
US20130032270A1 (en) Thermal compression bonding with separate bond heads
JP7238301B2 (ja) 材料の選定方法及びパネルの製造方法
US10418342B1 (en) Silicon strip fan out system in package
TWI425580B (zh) 製造半導體晶片封裝模組之方法
Yamagishi et al. Development of Double Side Protection Process with Bump Support Film (BSF) and Backside Coating Tape for WLP
JP2014107508A (ja) チップ・オン・ウエハの取扱いにおける反りの防止
US20150279812A1 (en) Prevention of warping during handling of chip-on-wafer
US20220208693A1 (en) Mitigating cooldown peeling stress during chip package assembly

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant